CN103972063B - 一种优化离子注入区域形貌的方法 - Google Patents

一种优化离子注入区域形貌的方法 Download PDF

Info

Publication number
CN103972063B
CN103972063B CN201410217696.3A CN201410217696A CN103972063B CN 103972063 B CN103972063 B CN 103972063B CN 201410217696 A CN201410217696 A CN 201410217696A CN 103972063 B CN103972063 B CN 103972063B
Authority
CN
China
Prior art keywords
oxide layer
semiconductor device
original
layer
implanted regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410217696.3A
Other languages
English (en)
Other versions
CN103972063A (zh
Inventor
范荣伟
陈宏璘
龙吟
顾晓芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410217696.3A priority Critical patent/CN103972063B/zh
Publication of CN103972063A publication Critical patent/CN103972063A/zh
Application granted granted Critical
Publication of CN103972063B publication Critical patent/CN103972063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02096—Cleaning only mechanical cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Weting (AREA)

Abstract

本发明的优化离子注入区域形貌的方法，包括：提供一具有栅极的半导体器件衬底；在半导体器件衬底表面、栅极顶部和侧壁依次沉积原始氧化层和氮化层；过刻蚀栅极顶部、半导体器件衬底表面的氮化层，形成侧墙；其中，在原始氧化层上形成刻蚀副产物；对半导体器件衬底进行湿法清洗，其中，刻蚀副产物变为残留氧化物；去除带有残留氧化物的原始氧化层的表面或全部，然后在半导体器件衬底上再次生长一层氧化层，从而形成新氧化层，该新氧化层可以代替原始氧化层作为后续离子注入的缓冲层；本发明的方法，在有效可控地去除残留氧化物的同时，进一步提高了离子注入质量，优化了后续离子注入区域的形貌，提高了器件质量和良率。

Description

一种优化离子注入区域形貌的方法
技术领域
本发明涉及半导体技术领域，特别涉及一种优化离子注入区域形貌的方法。
背景技术
随着集成电路工艺的发展以及关键尺寸按比例缩小，各种工艺的工艺窗口越来越小，离子注入工艺对器件的性能和良率具有重要影响，比如离子注入的深度，剂量甚至离子注入区域的形貌等等。
通常，离子注入方法，包括：
提供一表面具有氧化层的半导体器件衬底；
在半导体器件衬底中刻蚀形成栅极结构；
对半导体器件衬底进行湿法清洗；
向半导体器件衬底中进行离子注入工艺。
这里，离子注入工艺包括有无定形化离子注入工艺、轻掺杂离子注入工艺、源/漏极离子注入工艺等，针对无定形化离子注入工艺和轻掺杂离子注入工艺，刻蚀栅极侧壁之后，对整个衬底进行清洗；如果是源/漏极离子注入工艺，则在刻蚀栅极侧墙之后，对整个衬底进行清洗。
然而，通常在刻蚀栅极结构之后，会在氧化层表面残留有刻蚀副产物，针对此类刻蚀副产物，目前业界采用湿法(WET)清洗方法，即将半导体器件衬底移至有机溶剂槽，或直接移至去离子水槽，并不能将该刻蚀副产物完全去除，而在氧化层表面形成了残留氧化物的凝结物。如图1a和1b所示，为WET清洗前后的残留物缺陷对比图，虚线框内为残留物，可以看到，WET清洗后仍有薄薄的一层残留氧化物。如果该残留氧化物不能完全去除，将会导致后续的离子注入后，离子注入区的形貌表现异常，请参阅图2a和2b，图2a为正常的离子注入区域的形貌的电子能量损失谱，图2b为异常的离子注入区域的形貌的电子能量损失谱。相对于正常的离子注入区101的宽度，异常离子注入区201宽度变大；且，正常离子注入区101与衬底100的边界清晰，而异常离子注入区201与衬底200的边界模糊，这将会导致器件失效，严重影响器件良率，造成成本损失。
因此，需要研究出能够完全去除残留氧化物的方法。专利号CN100561664C公开了一种刻蚀后残留聚合物的去除方法，其采用等离子体干法刻蚀去除残留聚合物，但是，在去除过程中，难以实现精确控制刻蚀深度，容易造成过刻蚀，则会加重对衬底表面以及上述氧化层所造成的损伤，上述氧化层是用于后续离子注入的缓冲层，用来控制离子注入的深度、缓解离子注入过大的能量从而避免造成离子注入隧穿效应缺陷，如果该氧化层受到损伤，将会降低其作为缓冲层的效果，从而依然会影响到后续离子注入工艺的质量以及离子注入区域形貌，导致器件性能下降，并且，单纯采用等离子体干法刻蚀很难将难溶的残留氧化物去除掉。
专利号为CN100392821C的专利公开了一种去除蚀刻残余的聚合物的方法，其采用等离子体轰击和湿法刻蚀相结合的方法来去除残留聚合物，这无疑增加了成本，而且也会加重对衬底表面以及上述氧化层所造成的损伤，影响后续离子注入工艺的质量和离子注入区域形貌，降低器件质量和良率。
专利号为CN1840624A的专利公开了一种聚合物去除剂，该组合物中包含氟离子源、水、三卤乙酸、有机多羧酸化合物、有机羟基羧酸化合物、氨基酸的有机酸化合物等大量的有机溶剂，不仅成本高，而且还要严格控制PH值，否则容易造成对衬底表面和上述氧化层的腐蚀损伤，依然会影响离子注入质量和离子注入区域形貌，降低器件质量和良率。
专利号为CN100468618C的专利公开了一种去除刻蚀后残留聚合物的半导体器件制造方法，其采用对刻蚀后的衬底进行清洗与热处理相结合的方法来去除刻蚀副产物，所采用的清洗方法依然是常规的湿法清洗工艺，虽然热处理工艺能够去除难溶聚合物，但是在热处理过程中的高温制程，会大大增加对衬底表面以及上述氧化层所造成的损伤，从而影响后续离子注入工艺的质量和离子注入区域形貌，进一步影响器件的质量和良率。
因此，如果能够有效可控地去除刻蚀副产物、特别是难溶的残留物，同时，不仅避免衬底表面和上述氧化层受到严重的损伤，还不会导致成本大大提高，这样，在可控地去除残留聚合物的同时，不仅不会对后续的离子注入工艺造成影响，反而会提高后续离子注入质量，从而优化离子注入区域的形貌，提高器件质量和良率。
发明内容
为了克服以上问题，本发明的目的是：一是在不大大增加成本的前提下，有效可控地去除刻蚀后的刻蚀副产物；二是去除刻蚀副产物的同时，不会造成对衬底表面和上述氧化层的损伤，从而避免对后续离子注入工艺造成影响，达到提高离子注入质量、优化离子注入区域的形貌，从而提高器件质量和良率的目的。
为了实现上述目的，本发明的技术方案如下：
本发明提供给了一种优化离子注入区域形貌的方法，其包括：
提供一具有栅极的半导体器件衬底；
在所述半导体器件衬底表面、栅极顶部和侧壁依次沉积原始氧化层和氮化层；
过刻蚀所述栅极顶部、所述半导体器件衬底表面的氮化层，形成侧墙；其中，在所述原始氧化层上形成刻蚀副产物；
对所述半导体器件衬底进行湿法清洗，其中，所述刻蚀副产物变为残留氧化物；
去除所述刻蚀副产物、以及所述栅极顶部和半导体器件衬底表面的所述原始氧化层的表面或全部；
在所述半导体器件衬底上再次生长一层氧化层；
对所述半导体器件衬底中进行离子注入工艺；
其中，所述再次生长的氧化层和剩余的所述原始氧化层构成新氧化层，或者所述再次生长的氧化层构成新氧化层；所述新氧化层将所述栅极顶部、所述侧墙顶部和侧壁、所述半导体器件衬底表面均覆盖住。
优选地，去除所述原始氧化层的表面的厚度不小于所述原始氧化层的厚度的2/5。
优选地，所述新氧化层的厚度与所述原始氧化层的厚度相同，且材料成分相同。
优选地，采用酸性溶液去除所述原始氧化层的表面或全部。
优选地，采用所述酸性溶液清洗时，清洗温度为室温，清洗时间为20-60min。
进一步地，所述酸性溶液为氢氟酸溶液。
进一步地，所述氢氟酸溶液中，氢氟酸与水的比例为1:(1000～50)。
优选地，所述刻蚀副产物为氮氧化物。
优选地，采用干氧氧化工艺、炉管工艺、快速热退火工艺、化学气相沉积法生长新氧化层。
本发明的优化离子注入区域形貌的方法，首先，通过将带有残留氧化物的原始氧化层的表面或全部去除，则达到了将残留氧化物全部去除的目的；然后，在半导体器件衬底上再次生长一层氧化层，从而形成新氧化层；该新氧化层不仅可以代替原始氧化层作为后续的离子注入的缓冲层，还可以作为栅极的隔离侧墙，从而避免了：I、采用现有的等离子干法刻蚀或离子轰击方法来进行清洗的不可控性，以及对衬底表面和氧化层造成的损伤；II、采用现有的多种聚合物对衬底表面和氧化层造成的强腐蚀、以及高成本；III、采用现有的湿法腐蚀和高温热处理对衬底造成的损伤、以及成本的大大增加；从而提高了离子注入质量，优化了后续离子注入区域的形貌，提高了器件质量和良率。
附图说明
图1a和1b为WET清洗前后的残留物缺陷对比图
图2a和2b分别为正常的和异常的离子注入区域的形貌的电子能量损失谱
图3为本发明的优化离子注入区域形貌的方法的流程示意图
图4-9为本发明的实施例一的优化离子注入区域形貌的方法的各个制备步骤形成的结构示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
如前所述，通常在刻蚀栅极结构之后，会在氧化层表面残留有刻蚀副产物，也即是在氧化层表面形成残留氧化物，针对此类残留氧化物，目前业界采用常规的湿法(WET)清洗方法，并不能将该残留氧化物完全去除。如果该残留氧化物不能完全去除，将会导致后续的离子注入后，离子注入区的形貌表现异常，这将会导致器件失效，严重影响器件良率，造成成本损失。为此，本发明提供了一种优化离子注入区域形貌的方法，从而达到提高器件性能和良率的目的。
实施例一
以下将结合附图3-9和具体实施例对本发明的优化离子注入区域形貌的方法作进一步详细说明。其中，图3为本发明的优化离子注入区域形貌的方法的流程示意图，图4-9为本发明的实施例一的优化离子注入区域形貌的方法的各个制备步骤形成的结构示意图。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图3，本发明的优化离子注入区域形貌的方法，包括：
步骤S01：请参阅图4，提供一具有栅极2的半导体器件衬底1；
具体的，本发明中的半导体器件衬底1中还可以具有其它结构，比如浅沟槽隔离结构、栅氧层等，栅极2可以为多晶硅栅极、金属栅极等，本发明对此不作限制。
步骤S02：请参阅图5，在半导体器件衬底1表面、栅极2顶部和侧壁依次沉积原始氧化层3和氮化层4；
具体的，所形成的氧化层3和氮化层4将半导体器件衬底1表面、栅极2顶部和侧壁表面均覆盖住。原始氧化层3和氮化层4的形成方法，可以采用现有的工艺来完成，比如，原始氧化层可以采用快速热退火工艺、炉管热退火工艺、化学气相沉积工艺等，形成的具体工艺参数可以根据实际工艺要求来设定。步骤S03：请参阅图6，过刻蚀栅极2顶部、半导体器件衬底1表面的氮化层4，并刻蚀掉部分原始氧化层3，形成侧墙；其中，在原始氧化层3上形成刻蚀副产物Q；
具体的，形成侧墙可以采用现有的工艺来完成，这里的刻蚀方法可以但不限于采用等离子体各向异性刻蚀工艺，在刻蚀过程中，只刻蚀半导体器件衬底1表面和栅极2顶部的氮化层4，而不会刻蚀掉栅极2侧壁的氮化层4，可以理解，在刻蚀完成后，侧墙为原始氧化层3-氮化层4结构；为了将氮化层4完全刻蚀掉，不可避免会过刻蚀到下面的原始氧化层3，原始氧化层3的厚度会变小，也即是，在栅极2顶部和半导体器件衬底1表面依然有保留有一定厚度的原始氧化层3，而由于各向异性刻蚀的特点，位于栅极2顶部的氧化层3比位于其底部的氧化层3的刻蚀速率大，则过刻蚀之后，栅极2顶部的氧化层3的厚度相对于其底部的氧化层3的厚度较小，在本实施例一中，在附图6-9中不将刻蚀后的栅极2顶部的氧化层显示出来，但这不用以限制本发明的范围。
由于在刻蚀过程中，刻蚀气体不可避免地会与氮化层4中的成分发生反应，形成刻蚀副产物，比如，氮化层的成分为氮化硅，由于刻蚀气体中主要包含氟，则刻蚀副产物的成分为氮氧化物，该氮氧化物中包含有氮、氧、氟、碳等元素。
这些刻蚀副产物Q残留在原始氧化层3的表面，比如，在半导体器件衬底或栅极顶部的原始氧化层表面，因此需要清洗工艺将其去除。如图6所示，在本实施例一中，刻蚀副产物Q残留在半导体器件层衬底1表面的原始氧化层3上。
步骤S04：请参阅图7，对半导体器件衬底1进行湿法清洗，其中，刻蚀副产物Q变为残留氧化物Q’；
具体的，本发明中，可以采用现有的湿法清洗工艺，由于本领域的普通技术人员可以知晓现有的清洗工艺，例如，清洗药液可以采用H2O2、H2SO4、去离子水、NH3·H2O等，本发明对此不再赘述。
这里，采用现有的湿法清洗工艺清洗半导体器件衬底之后，刻蚀副产物并不能被完全去除，而在原始氧化层3的表面形成了残留氧化物Q’，这些残留氧化物Q’为刻蚀副产物Q的凝结物。这些残留氧化物Q’必须彻底清除掉，否则会影响到后续离子注入区域的形貌，最终导致器件发生漏电现象，影响器件的产能。
步骤S05：请参阅图8，去除残留氧化物Q’、以及位于栅极2顶部和半导体器件衬底1表面的原始氧化层3的表面或全部；
具体的，本发明中，去除原始氧化层3的目的是为了去除原始氧化层3表面残留的氧化物Q’，因此，可以将全部的原始氧化层3去除，也可以去除原始氧化层3的一定厚度表面，较佳地，去除原始氧化层3的表面的厚度不小于原始氧化层的厚度的2/5；本实施例一中，将原始氧化层3全部去除；在本发明的另一个较佳实施例中，原始氧化层的厚度为200～6000埃，去除的原始氧化层的厚度为60～400埃。
由于上述残留氧化物Q’和原始氧化层3的成分均为氧化物，采用酸性溶液可以将其溶解而去除，在本实施例一中，采用低浓度氢氟酸溶液，氢氟酸与水的比例不大于5:100，较佳地，氢氟酸与水的质量比例为1:(1000～50)。
本实施例一中，清洗时，所采用的温度可以为室温，所采用的清洗时间可以为20-60min。
步骤S06：请参阅图9，在半导体器件衬底1上再次生长一层氧化层；
具体的，在半导体器件衬底1上生长一层氧化层后，由于上述可以去除原始氧化层3的一定厚度表面，则剩余的原始氧化层3和该再次生长的氧化层共同构成新氧化层；在本实施例一中，由于将原始氧化层3全部去除，则该再次生长的氧化层构成新氧化层5；
新氧化层5将栅极2的顶部、侧墙顶部和侧壁、半导体器件衬底1表面均覆盖住；生长新氧化层5的方法可以采用干氧氧化工艺、炉管工艺、快速热退火工艺、化学气相沉积法等等生长新氧化层，具体的工艺参数可以根据实际工艺要求来设定。
在本实施例一中，采用炉管生长，在常压下，采用氢气和氧气混合气体作为反应气体，其中，氢气和氧气的气体流量的比例为1:1，氢气或氧气的气体流量可以为2-9SLM；或者，常压下，仅采用氧气作为反应气体，其气体流量可以为2-9SLM。
在本发明的其它实施例中，可以采用化学气相沉积法进行氧化层的生长，可以采用O3等离子体在常压下进行；还可以采用Asher方法，即采用O2等离子体对半导体器件衬底表面进行氧化处理；还可以采用热处理方法，常压下，温度为800-1200℃，在真空腔室内，采用氧气作为反应气体进行氧化层的生长。
在本实施例一中，新氧化层5的厚度与原始氧化层3的厚度相同，且其二者的材料成分相同；可以理解为用新氧化层5替代了原始氧化层3，而同时保持原始氧化层3的性能。比如，原始氧化层的材料可以为氧化硅，则新氧化层的材料也为氧化硅；原始氧化层的厚度为20-50nm，则新氧化层的厚度也为20-50nm等。
需要说明的是，由于在离子注入区域需要有氧化层作为离子注入的缓冲层，通过氧化层的缓冲作用来控制离子注入的深度，因此，该再次生长的新氧化层5可以替代原始氧化层3来继续作为后续离子注入工艺中的缓冲层，其与原始氧化层3的作用相同，从而提高离子注入质量，优化离子注入区域形貌，提高器件质量和良率。
还需要说明的是，在栅极2顶部和侧墙的顶部和侧壁的新氧化层5无需考虑在离子注入工艺前去除，一是由于该新氧化层5的厚度很薄，二是在后续的硅化物形成工艺之后，会将其去除掉。并且，位于侧墙侧壁表面的新氧化层5还可以用来作为侧墙的一部分，从而作为栅极2的隔离层，也即是将氧化层-氮化层结构的(ON)侧墙变为氧化层-氮化层-氧化层结构(ONO)的侧墙，ONO结构的侧墙时栅极的理想侧墙结构，可以在后续等离子注入时保护栅极，以及减小短沟道效应，从而提高器件质量和良率。
步骤S07：对半导体器件衬底1进行离子注入工艺。
具体的，这里，离子注入工艺可以对栅极2顶部以及源漏区进行离子注入，可以进行的离子注入工艺为无定形化离子注入工艺、轻掺杂离子注入工艺、源/漏区重掺杂离子注入工艺等；例如，首先，可以进行无定形化离子注入工艺，控制离子注入深度，然后，进行轻掺杂离子注入工艺，最后，在上述侧墙侧壁再形成第二道侧墙，再进行源/漏区重掺杂离子注入工艺；再例如，首先，可以进行轻掺杂离子注入工艺，在轻掺杂离子注入工艺中加入无定形化离子注入工艺，然后，进行源/漏区重掺杂离子注入工艺，本发明对此不作限制。
实施例二
本实施例二中的优化离子注入区域形貌的方法，可以与实施例一相同；相对于实施例一的区别在于，实施例二中的刻蚀副产物残留在栅极顶部的原始氧化层表面、或者在栅极顶部的原始氧化层表面和半导体器件衬底的原始氧化层表面均有残留。去除残留氧化物的方法与实施例一相同，无论刻蚀副产物残留在原始氧化层的哪个位置上，去除过程依然是将栅极顶部和半导体器件衬底表面的原始氧化层去除掉。然后，在整个半导体器件衬底上生长新氧化层，新氧化层将栅极和侧墙的顶部、侧墙侧壁和半导体器件衬底裸露的表面均覆盖住。
综上所述，本发明的优化离子注入区域形貌的方法，首先，通过将带有残留氧化物的原始氧化层的表面或全部去除，则达到了将残留氧化物全部去除的目的；然后，在半导体器件衬底上再次生长一层氧化层，从而形成新氧化层；该新氧化层不仅可以代替原始氧化层作为后续的离子注入的缓冲层，还可以作为栅极的隔离侧墙，从而避免了现有的清洗工艺造成的离子注入质量下降、成本增大的弊端，从而提高了离子注入质量，优化了后续离子注入区域的形貌，提高了器件质量和良率。虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (9)

1.一种优化离子注入区域形貌的方法，其特征在于，包括：
提供一具有栅极的半导体器件衬底；
在所述半导体器件衬底表面、栅极顶部和侧壁依次沉积原始氧化层和氮化层；
过刻蚀所述栅极顶部、所述半导体器件衬底表面的氮化层，形成侧墙；其中，在所述原始氧化层上形成刻蚀副产物；
对所述半导体器件衬底进行湿法清洗，其中，所述刻蚀副产物变为残留氧化物；
去除所述刻蚀副产物、以及所述栅极顶部和半导体器件衬底表面的所述原始氧化层的表面或全部；
在所述半导体器件衬底上再次生长一层氧化层；
对所述半导体器件衬底中进行离子注入工艺；
其中，所述再次生长的氧化层和剩余的所述原始氧化层构成新氧化层，或者所述再次生长的氧化层构成新氧化层；所述新氧化层将所述栅极顶部、所述侧墙顶部和侧壁、所述半导体器件衬底表面均覆盖住。
2.根据权利要求1所述的优化离子注入区域形貌的方法，其特征在于，去除所述原始氧化层的表面的厚度不小于所述原始氧化层的厚度的2/5。
3.根据权利要求1所述的优化离子注入区域形貌的方法，其特征在于，所述新氧化层的厚度与所述原始氧化层的厚度相同，且材料成分相同。
4.根据权利要求1所述的优化离子注入区域形貌的方法，其特征在于，采用酸性溶液去除所述原始氧化层的表面或全部。
5.根据权利要求1所述的优化离子注入区域形貌的方法，其特征在于，采用酸性溶液清洗时，清洗温度为室温，清洗时间为20-60min。
6.根据权利要求5所述的优化离子注入区域形貌的方法，其特征在于，所述酸性溶液为氢氟酸溶液。
7.根据权利要求6所述的优化离子注入区域形貌的方法，其特征在于，所述氢氟酸溶液中，氢氟酸与水的比例为1:(1000～50)。
8.根据权利要求1所述的优化离子注入区域形貌的方法，其特征在于，所述刻蚀副产物为氮氧化物。
9.根据权利要求1所述的优化离子注入区域形貌的方法，其特征在于，采用干氧氧化工艺、炉管工艺、快速热退火工艺、化学气相沉积法生长新氧化层。
CN201410217696.3A 2014-05-20 2014-05-20 一种优化离子注入区域形貌的方法 Active CN103972063B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410217696.3A CN103972063B (zh) 2014-05-20 2014-05-20 一种优化离子注入区域形貌的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410217696.3A CN103972063B (zh) 2014-05-20 2014-05-20 一种优化离子注入区域形貌的方法

Publications (2)

Publication Number Publication Date
CN103972063A CN103972063A (zh) 2014-08-06
CN103972063B true CN103972063B (zh) 2017-04-19

Family

ID=51241429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410217696.3A Active CN103972063B (zh) 2014-05-20 2014-05-20 一种优化离子注入区域形貌的方法

Country Status (1)

Country Link
CN (1) CN103972063B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108206160B (zh) * 2016-12-20 2020-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN110364424B (zh) * 2019-07-29 2021-11-02 中微半导体设备(上海)股份有限公司 半导体处理设备零部件的清洗方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601725A (zh) * 2003-09-22 2005-03-30 国际商业机器公司 一种互补金属氧化物半导体及其形成方法
US7064071B2 (en) * 2003-08-29 2006-06-20 Advanced Micro Devices, Inc. Method of forming a conformal spacer adjacent to a gate electrode structure
CN102789986A (zh) * 2011-05-20 2012-11-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495900B1 (en) * 1997-11-12 2002-12-17 Micron Technology, Inc. Insulator for electrical structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064071B2 (en) * 2003-08-29 2006-06-20 Advanced Micro Devices, Inc. Method of forming a conformal spacer adjacent to a gate electrode structure
CN1601725A (zh) * 2003-09-22 2005-03-30 国际商业机器公司 一种互补金属氧化物半导体及其形成方法
CN102789986A (zh) * 2011-05-20 2012-11-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103972063A (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
TWI591712B (zh) 使用低溫蝕刻劑沉積與電漿後處理的方向性二氧化矽蝕刻
TWI627724B (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
US9240315B1 (en) CVD oxide surface pre-conditioning by inductively coupled O2 plasma
JP4968861B2 (ja) 基板のエッチング方法及びシステム
US8728944B2 (en) Method of removing contaminants and native oxides from a substrate surface
TWI384560B (zh) 製造具有凹閘之半導體元件之方法
TWI715650B (zh) 基板處理設備及方法
TWI668730B (zh) 用於源極/汲極工程的整合系統及方法
US10937661B2 (en) Method for removing silicon oxide and integrated circuit manufacturing process
CN103828029B (zh) 堆积物去除方法
JPH05102096A (ja) ドライエツチング方法
US8187975B1 (en) Hydrochloric acid etch and low temperature epitaxy in a single chamber for raised source-drain fabrication
CN103928387A (zh) 浅沟槽隔离结构的填充方法、半导体器件的制备方法
CN103972063B (zh) 一种优化离子注入区域形貌的方法
TW201806029A (zh) 使用氫電漿之矽提取方法
US20050211375A1 (en) Method of manufacturing a semiconductor device
US20130052809A1 (en) Pre-clean method for epitaxial deposition and applications thereof
CN103972293B (zh) 侧墙结构、侧墙结构的制备方法、cmos器件
CN110752158A (zh) 氧化镓材料表面缺陷修复方法
TWI593014B (zh) 表面介面工程方法
CN105226022B (zh) 半导体结构的形成方法
CN113540225B (zh) 一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法
KR100713323B1 (ko) 실리사이드 공정을 이용한 반도체소자의 제조 방법
TW202324579A (zh) 用於閘極堆疊開發的整合濕式清潔
KR20240075901A (ko) 선택적 실리콘 증착

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant