TWI715650B - 基板處理設備及方法 - Google Patents

基板處理設備及方法 Download PDF

Info

Publication number
TWI715650B
TWI715650B TW105133842A TW105133842A TWI715650B TW I715650 B TWI715650 B TW I715650B TW 105133842 A TW105133842 A TW 105133842A TW 105133842 A TW105133842 A TW 105133842A TW I715650 B TWI715650 B TW I715650B
Authority
TW
Taiwan
Prior art keywords
substrate
etchant
plasma
processing
inert gas
Prior art date
Application number
TW105133842A
Other languages
English (en)
Other versions
TW201725279A (zh
Inventor
詩薇 杜
艾爾吉諾斯 傑拉多斯
維卡許 班西亞
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201725279A publication Critical patent/TW201725279A/zh
Application granted granted Critical
Publication of TWI715650B publication Critical patent/TWI715650B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

蝕刻方法包括配置在基板上的材料層的低溫蝕刻循環，在惰性氣體電漿處理期間，未反應蝕刻劑沉積的活化是在其中至少一個循環之後。在某些實施例中，一方法包括：將基板定位在處理腔室中；在第一蝕刻循環中，從處理腔室內的氣體混合物產生電漿，以形成包括蝕刻劑的處理氣體；將配置於維持在第一溫度的基板上的材料層的一部分曝露至蝕刻劑；在處理腔室內產生惰性氣體電漿；在第二蝕刻循環中，從處理腔室內的氣體混合物產生電漿，以形成包括蝕刻劑的處理氣體；及加熱基板至第二溫度以昇華蝕刻劑與材料層間反應的副產物。

Description

基板處理設備及方法
本發明的實施例一般係關於基板處理系統。
藉由在基板表面上產生複雜圖案化的材料層，而得以製造積體電路。在基板上產生圖案化的材料涉及使用移除曝露材料的受控方法。化學蝕刻被用於包括轉移光阻中的圖案至下方層內、薄化多層或薄化已經存在於基板表面上的特徵的橫向尺寸的各種用途。蝕刻一種材料快於蝕刻另一種材料的蝕刻處理可例如使得圖案轉移處理進行得更快速及/或更有效率。該等蝕刻處理被稱為對第一材料是選擇性的。由於材料、電路與處理的多樣性，蝕刻處理已經被發展為具有對於各種材料的選擇性。
一種習知蝕刻處理為電漿輔助乾式蝕刻處理，其涉及將基板同時曝露至H2 、NF3 及NH3 電漿副產物。此蝕刻對於氧化矽層有很大的共形與選擇性，但無論矽為非晶態、結晶或多晶，此蝕刻無法迅速地蝕刻矽。此選擇性提供優勢於某些應用，如淺溝槽隔離(STI)與層間介電質(ILD)凹槽形成。
上述蝕刻處理在基板材料被移除時產生成長在基板表面上的固態副產物。當在退火循環期間基板溫度被提高時，此固態副產物隨後經由昇華被移除。然而，發明人已經觀察到當技術縮小到32nm溝槽寬度與100nm深度(及更小)，該等固態副產物的尺寸與溝槽的最小尺寸相比變得不可忽略。固態副產物的可觀尺寸可造成關於底部清洗效率(BCE)的挑戰，底部清洗效率是由在溝槽底部被移除的二氧化矽對於在頂部場區域被移除的二氧化矽的比率所決定。例如，發明人在此已觀察到當單一蝕刻循環之後接著單一退火以得到一或更多100nm尺度的溝槽時，所達成的BCE是在約50%左右的程度。
發明人在此提出蝕刻材料層的改良方法。
蝕刻方法包括低溫蝕刻配置在基板上的材料層的一或更多個循環，且此一或更多個循環的至少一個是之後接著在惰性氣體電漿處理期間活化未反應的蝕刻劑沉積。
在某些實施例中，蝕刻配置在基板上的材料層的方法包括：將基板定位在處理腔室中；在第一蝕刻循環中從處理腔室內的氣體混合物產生電漿以形成包括蝕刻劑的處理氣體；將配置在基板上的材料層的至少一部分曝露至蝕刻劑，同時保持基板在第一溫度；在處理腔室內產生惰性氣體電漿；在第二蝕刻循環中從處理腔室內的氣體混合物產生電漿以形成包括蝕刻劑的處理氣體；及將基板加熱至高於第一溫度的第二溫度，以昇華蝕刻劑與配置在基板上的材料層間反應的至少一種副產物。
在某些實施例中，藉由具有高底部清洗效率溝槽蝕刻在基板上形成特徵的方法包括：將基板定位在處理腔室的真空處理區域中；在第一蝕刻循環期間，將基板的至少一部分曝露至蝕刻劑，同時保持基板低於溫度臨限值；及以惰性氣體電漿的離子轟擊此至少一部分，同時保持基板低於溫度臨限值，至以下的至少一者：藉由惰性氣體電漿活化未反應的蝕刻劑、物理性移除藉由蝕刻劑與此至少一部分的區域的反應所形成蝕刻劑副產物以減少頂部溝槽突出及容許新鮮的蝕刻劑在後續蝕刻循環中進入溝槽的底部、或透過惰性氣體電漿至基板的未反應部分的潛熱，退火除去蝕刻劑副產物的一部分，以顯露在溝槽底部的基板的新鮮表面與容許在溝槽的底部的更多基板材料被蝕刻。此方法進一步包括加熱基板至高於第一溫度臨限值的第二溫度以昇華至少一蝕刻劑副產物。
在某些實施例中，藉由具有高底部清洗效率的溝槽蝕刻在基板上形成特徵的電漿處理系統包括：定義真空處理區域的處理腔室與維持真空處理區域內的選定處理壓力的泵送埠；配置在真空處理區域下的具有基板接收表面的基板支撐件；RF電源；及包含至少一處理器與記憶體的控制器，記憶體含有可被此至少一處理器執行的指令以：在第一蝕刻循環中，操作RF電源以從處理腔室內的氣體或氣體混合物產生電漿以形成包括蝕刻劑的處理氣體；將配置在基板支撐件上的基板的材料層的至少一部分曝露至蝕刻劑；操作RF電源以在處理腔室內產生惰性氣體電漿；在第二蝕刻循環中，操作RF電源以從處理腔室內的氣體混合物產生電漿以形成包括蝕刻劑的處理氣體；及將基板保持在有效於昇華蝕刻劑與配置在基板上的材料層間反應的至少一副產物的溫度。
額外實施例與特徵在之後的說明書部分中說明，且部分對於此技術領域的熟習技藝者藉由審視說明書是顯而易見的或藉由實行揭示的實施例而得以習得。所揭示的實施例的特徵與優點藉由演習、結合與本說明書所述的方法而可被理解與實現。
根據符合本發明的實施例的蝕刻方法包括配置在基板上的材料層的低溫蝕刻的一或多個循環，且此一或多個循環的至少一個是之後接著在惰性氣體電漿處理期間未反應蝕刻劑沉積的活化。在某些實施例中，蝕刻處理包括n個低溫蝕刻循環與n個惰性氣體電漿處理，其中n為大於或等於1的整數。在某些實施例中，蝕刻處理包括n個低溫蝕刻循環與n-1個低溫惰性氣體電漿處理。在實施例中，最終蝕刻或惰性氣體電漿處理之後接著退火處理，在退火處理期間，蝕刻劑副產物從材料層被移除。本發明的實施例有利地提供具有高產量、準確處理與輪廓控制、及高度的底部清洗效率的一或多者的蝕刻。
在蝕刻循環後執行的各惰性氣體電漿處理促進移除突出的蝕刻劑副產物與活化配置在材料層上的任何未反應蝕刻劑，在應用於蝕刻100nm深度數量級的溝槽時，造成具有約70%至約80%的底部清洗效率(BCE)的高度選擇性蝕刻處理。然而，由於基板在各蝕刻循環後不需要被加熱或承受長期冷卻，由本發明的實施例所得到的產率是相當於習知處理而得的。
不希望被理論侷限，發明人在此提出由符合本發明的實施例而達成的底部清洗效率的提高可歸因於至少三個相異現象的理論。第一，惰性氣體電漿的潛熱引起昇華/退火操作。即，惰性氣體電漿的潛熱退火除去蝕刻劑副產物以顯露在溝槽底部的材料層或其他被蝕刻的特徵的新鮮區域。因此，更多的蝕刻劑可反應及在溝槽底部的更多材料層可被蝕刻。第二，惰性氣體離子的物理碰撞移除蝕刻劑副產物，否則蝕刻劑副產物會產生「突出」而阻擋溝槽開口的區域。惰性氣體離子物理轟擊突出的該等區域使該等區域被移除及使得更多蝕刻劑能進入形成在材料層中的溝槽或其他特徵中並到達底部，蝕刻劑在底部可與材料層反應。第三，惰性氣體離子優先地活化溝槽或其他特徵的底部，分解反應副產物。例如，副產物是(NH4 )2 SiF6 時，惰性氣體「活化」從槽溝底部的副產物沉積釋出F離子以促使在溝槽底部的進一步蝕刻。
圖1是用於蝕刻配置在基板上的材料層的範例蝕刻處理腔室(處理腔室100)的簡化概略視圖。處理腔室100是適於從基板701移除一或多個材料層。可適於應用符合本發明實施例的處理腔室的一實例為CENTURA® ADVANTEDGE® MESATM 蝕刻處理腔室，其可從加州聖克拉拉應用材料公司取得。然而，發明人設想包括來自應用材料公司與其他製造者的其他處理腔室可適於實行符合本發明的實施例。
使用NH4 F化學之蝕刻如氧化矽(如SiO2 )的介電質材料層是一般實行於如ENDURA® ALPS® 腔室的腔室中，使用遠端電漿源(RPS)以產生蝕刻劑。然而，本發明人在此已發現使用根據一或多個實施例的裝配感應耦合電漿(ICP)線圈的MESA腔室提供蝕刻循環與電漿處理循環兩者之高效性能。
在一實施例中，處理腔室100為ICP電漿處理腔室且包括具有在其中定義出腔室體積101的腔室主體105。腔室主體105具有耦接至接地126的側壁112與底部118。側壁112具有襯墊115以保護側壁112且延長處理腔室100在保養循環之間的時間。腔室主體105與處理腔室100的相關部件的尺寸不受限且通常成比例地大於在其中被處理的基板701的尺寸。基板尺寸的實例包括200mm直徑、250mm直徑、300mm直徑及450mm直徑，等等。
腔室主體105支撐腔室蓋組件110以圍住腔室體積101。腔室主體105可由鋁或其他合適材料所製造。基板進出埠113通過腔室主體105的側壁112而形成，便於基板701移送進出處理腔室100。基板進出埠113可耦接至移送腔室及/或基板處理系統的其他腔室(未圖示)。
泵送埠145通過腔室主體305的側壁112而形成且連接至腔室體積101。泵送裝置(未圖示)透過泵送埠145耦接至腔室體積101以排空與控制其中的壓力。泵送裝置可包括一或多個真空泵及節流閥以調節通過處理腔室100的氣體流。用語「氣體(gas)」與「多種氣體(gases)」，除非另外說明，是可互換地使用，及指稱一或多個前驅物、反應物、催化劑、載體、淨化、清洗、前述的組合以及引入腔室主體105的任何其他流體。
氣體分配盤160藉由氣體管線167耦接至腔室主體105以供應處理氣體至腔室體積101中。氣體分配盤160可包括一或多個處理氣體源161、162、163、164且若恰當的話，可額外地包括惰性氣體、非反應氣體及反應氣體。可藉由氣體分配盤160提供的處理氣體的實例包括但不限於包含氯、氟、氧及氫的氣體，如H2 、HF、NH3 、與BCl，等等，與惰性氣體，如氦(He)、氖(Ne)、氬(Ar)及氪(Kr)。
閥166控制來自氣體分配盤160的處理氣源161、162、163、164的處理氣體流且可藉由系統控制器170被管理。系統控制器可用於調節處理腔室100的操作，系統控制器在電腦程式的控制下操作，電腦程式儲存在記憶體172中且可被至少一處理器執行，如中央處理單元(CPU)174。電腦程式可包括指令，其使得後述的處理能在處理腔室100中被進行。例如，電腦程式可決定處理順序與時間、氣體的混合物、腔室壓力、RF功率位準、閥的開閉、基板冷卻或加熱、及特定處理的其他參數。從氣體分配盤160供應至腔室主體105的氣體流可包括多種氣體的組合。
腔室蓋組件110可包括噴嘴114。噴嘴114具有一或多個埠，用於從氣體分配盤160的處理氣體源161、162、163、及/或164引導處理氣體至腔室體積101中。處理氣體被引入處理腔室100內之後，氣體被施加能量以形成電漿。天線148(如一或多個電感器線圈)可被提供鄰接於處理腔室100。天線功率供應142透過匹配電路141驅動天線148以感應耦合能量(如RF能量)至處理氣體以保持從處理腔室100的腔室體積101中的處理氣體形成的電漿。
在實施例中，天線功率供應142為RF電源。藉由天線功率供應142產生的訊號透過匹配電路141被傳遞通過單饋入以離子化(經由感應耦合)提供在處理腔室100中的氣體混合物及以提供足以進行符合本發明的實施例的一或多個電漿增強處理的離子能量。在一實施例中，天線功率供應142能產生具有從約50kHz至約200MHz的頻率與在約0W與約5000W之間的功率的RF訊號。額外的電源可耦接至天線148以控制電漿的性質為恰當的。
或者，或除了天線功率供應142之外，在基板701之下及/或基板701之上的處理電極可用於電容性耦合RF功率至處理氣體以保持腔室體積101內的電漿。在實施例中，天線功率供應142的操作是由控制器所控制，如系統控制器170，其亦控制處理腔室100中的其他部件的操作。
基板支撐件135配置在腔室體積101中以在處理期間支撐基板701。基板支撐件135可包括在處理期間固持基板701的夾盤。在一或多個實施例中，使用真空夾盤使基板701可被固定於基板支撐件135。在其他實施例中，可使用靜電夾盤(ESC)122，使用靜電吸引以將基板701固持於基板支撐件135。ESC 122藉由整合於匹配電路124的RF功率供應125被驅動。ESC 122包含嵌入於介電質主體內的電極121。RF功率供應125可提供約200伏至約2000伏的RF夾持電壓於電極121。如前所述，RF功率供應125的操作可由系統控制器170所控制。再者，系統控制器170可控制電極121的操作，藉由引導DC電流至電極121以夾持或鬆開基板701。
ESC 122亦可包括配置在其中的電極151。電極151耦接至電源150及提供偏壓於ESC 122與定位於其上的基板701，此偏壓吸引由腔室體積101中的處理氣體所形成的電漿離子。電源150在基板701的處理期間可在開與關間循環或是脈衝。ESC 122具有絕緣體128以為了使ESC 122的側壁對於電漿有較低的吸引力以延長ESC 122的保養壽命週期。此外，基板支撐件135可具有陰極襯墊136以從電漿氣體保護基板支撐件135的側壁及延長處理腔室100的保養間的時間。
ESC 122可包括配置在其中及連接至電源(未圖示) 的加熱器以加熱基板，同時支撐ESC 122的冷卻基底129可包括用於循環熱傳流體的導管以保持ESC 122與配置在其上的基板701的溫度。在實施例中，ESC 122被設置以執行於適於配置在基板701上的氧化矽層的低溫蝕刻的溫度範圍，用於後續的未反應、沉積的蝕刻劑的惰性氣體預處理/活化，及用於最終基板退火處理以適於經由昇華移除蝕刻劑副產物。ESC 122可被設置以維持基板701於溫度為約攝氏負約25度至約攝氏100度於某些實施例。
冷卻基底129可被提供以協助控制基板701的溫度。例如，在進行氧化矽蝕刻循環期間，基板701的溫度藉由冷卻基底129可保持在實質穩定的第一溫度。在一實施例中，基板701在整個氧化矽蝕刻循環中被保持在實質穩定的第一溫度是在攝氏約30至約50度間。
蓋環130配置在ESC 122之上且沿著基板支撐件135的周邊。蓋環130被設置以侷限蝕刻氣體至基板701的曝露頂表面的合適部分，同時從處理腔室100內部的電漿環境 屏蔽基板支撐件135的頂表面。升舉銷(未圖示)選擇性移動通過基板支撐件135以升舉在基板支撐件135上方的基板701以促使藉由機械手(未圖示)或其他合適的移送機構存取基板701。
如前所述，系統控制器170可用於控制處理順序、調節從氣體分配盤160至處理腔室100的氣體流及其他處理參數。在記憶體172中的軟體常式被CPU 174執行時，其將CPU 174轉變為控制處理腔室100的特定目的電腦(控制器)，使得根據本發明的實施例的處理被進行。軟體常式亦可由第二控制器(未圖示)被儲存及/或執行，第二控制器與處理腔室100搭配。支持電路176促進與由CPU 174執行的軟體常式的各種介面功能。
圖2為例示多腔室處理系統(系統200)的示意頂視圖，此系統可適於進行如本文所述的處理，且具有耦接至其的處理腔室100。系統200可包括一或多個裝載閘腔室202、204以將基板移送進出系統200。通常，由於系統200在真空下，裝載閘腔室202、204可「泵回(pump down)」被導入系統200的基板。第一機械手210可在裝載閘腔室202、204及一或更多個處理腔室212、214、216、100(示出4個)的第一組之間移送基板。處理腔室212、214、216、100的各個被設置以進行至少一基板處理操作，如預清洗處理、蝕刻處理、循環層沉積(CLD)、原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、除氣、定向及其他基板處理。用於進行蝕刻處理的處理腔室100相對於其他處理腔室212、214、216的位置是示意的，且若合適的話，處理腔室100的位置可任選地與處理腔室212、214、216的任一個交換。
第一機械手210亦可移送基板至/從一或多個移送腔室222、224。移送腔室222、224可用於保持極高真空狀態，同時容許基板在系統200內被移送。第二機械手230可在移送腔室222、224及一或更多個處理腔室232、234、236、238的第二組之間移送基板。類似於處理腔室212、214、216、100，處理腔室232、234、236、238可被裝配以進行各種基板處理操作，包括本文所述的乾式蝕刻處理、任何其他合適的處理，例如包括沉積、預清洗、除氣及定向。若不適用於由系統200進行的特定處理，處理腔室212、214、216、100、232、234、236、238的任一者可從系統200被移除。
圖3繪示具有高蝕刻選擇性及與習知處理相比更高底部清洗效率的用於進行蝕刻處理以蝕刻配置在基板上的材料層的處理序列300。圖3所述的序列對應於圖4A－4G所示製造階段，圖4A－4G繪示在蝕刻材料層404的連續循環期間，具有形成於其上的材料層404的基板402的圖解剖面視圖。
處理序列300進入於起始方塊302且前進至方塊304。在方塊304，如圖4A所示的基板402的基板被定位至處理腔室中，如圖1所示的處理腔室100或其他適合的處理腔室。基板402可具有實質平面表面、不平坦表面、或具有形成於其上的一結構的實質平面表面。在實施例中，處理腔室能保持基板在特定溫度、偏壓此基板、及形成蝕刻劑，如例如電漿中的NH4 F(例如，在感應耦合電漿中創造NH4 F)。
圖4A所示的基板402包括形成在基板402上的材料層404。在一實施例中，基板402可為以下的材料，如結晶矽(例如Si＜100＞或Si＜111＞)、氧化矽、應變矽、矽鍺、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽晶圓與圖案化或未圖案化晶圓矽晶絕緣體(SOI)、碳摻雜氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石。基板402可具有各種尺度，如200mm、300mm或450mm直徑晶圓與矩形或方形面板。除非另外提出，本文所述的實施例及範例是在具有300mm直徑或450mm直徑的基板上實施。
在一實施例中，材料層404可用於形成閘極結構、淺溝槽隔離(STI)結構、在前端或後端處理中的接觸結構或互連結構。在一實施例中，處理序列300可在材料層404上進行以在其中形成淺溝槽隔離(STI)結構，帶有具有深度在100nm等級的通常溝槽。材料層404可為介電質層，例如選自由以下所構成的群組：氧化物層、氮化物層、氮化鈦層、氧化物與氮化物層的複合物、至少一或更多氧化物層夾層氮化物層、及前述的組合，等等。材料層404的其他合適材料亦包括無摻雜矽玻璃(USG)、如氧化矽或TEOS、硼矽酸鹽玻璃(BSG)、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)及前述的組合。在本文所述的一範例實施例中，材料層404為無摻雜矽玻璃(USG)層。在一實施例中，材料層404具有在約100Å至約15000Å間的厚度、如在約200Å至約5000Å之間，例如約2000Å。
圖案化遮罩層(遮罩層406)配置在材料層404上。圖案化遮罩層406具有開口特徵408，開口特徵408曝露材料層404的多個部分以進行蝕刻。在一實施例中，遮罩層406可為硬遮罩層、光阻遮罩或前述的結合。遮罩層406中的開口特徵408做為蝕刻遮罩以形成材料層404中的具有合適深寬比與輪廓的開口特徵416。本文所述的開口特徵416可包括溝槽、通孔、開口及其類似物。在一實施例中，其中遮罩層406是硬遮罩層，遮罩層406可為選自以下物質所構成的群組的材料：矽、氧化矽、氮化矽、  氮氧化矽、碳化矽、非晶碳、及前述的結合。在某些實施例中，遮罩層406可為圖案化光阻層、如微影圖案化遮罩。光阻層可為正色調光阻、負色調光阻、UV微影光阻、i線光阻、電子束阻劑(例如化學放大阻劑(CAR))或其他合適光阻。
在某些實施例中，在基板402上進行一個n次循環蝕刻處理以蝕刻基板402上的材料層404，其中n為等於或大於1的整數。在方塊306，處理序列300藉由將蝕刻循環計數m設至0而被初始化。從方塊306，處理序列300前進至方塊308，其中循環計數m遞進增長1。處理序列300前進至方塊310。
在方塊310，n次循環電漿蝕刻處理的一個循環在基板402上起始以蝕刻基板402上的材料層404，如圖4B所示。為此，處理序列300的實施例包括在方塊310從處理腔室內的氣體混合物產生電漿以形成包括蝕刻劑的處理氣體，及在方塊312將配置在基板402上的材料層404的至少一部分曝露至蝕刻劑。在方塊314，如基板402的基板保持在約30攝氏至約70攝氏之間的第一溫度，同時在方塊316，形成在方塊310的蝕刻劑的反應進行以蝕刻基板402的材料層404。在某些實施例中，基板保持在約攝氏30度至約攝氏50度之間的第一溫度，及在一實施例中，基板保持在約攝氏30度至約攝氏40度之間的第一溫度。
在一實施例中，用於移除材料層404的蝕刻氣體混合物為氨(NH3 )與三氟化氮(NF3 )氣體的混合物。導入處理腔室的各氣體的量可被改變與調整以順應，例如，將被移除的材料層404的厚度、被處理的基板的幾何形狀、電漿腔的體積容量、腔室主體的體積容量、與耦接至腔室主體的真空系統的性能。
當電漿產生在處理腔室中，解離來自電漿的蝕刻氣體混合物的蝕刻劑是相對溫和及緩和，因而緩慢地、緩和地及逐步地與材料層404的曝露部分化學反應。在一實施例中，氨(NH3 )氣體與三氟化氮(NF3 )氣體在處理腔室中解離為感應耦合電漿，形成氟化銨(NH4 F)及/或帶有HF的氟化銨(NH4 F.HF)。
在一或更多實施例中，在處理腔室中解離的蝕刻氣體可包含100%NH3 、100%NF3 、或在之間任意莫耳比率的和NF3 一起的NH3 。在一實施例中，氨(NH3 )對於三氟化氮(NF3 )的莫耳比率為1:1，被導入處理腔室且在處理腔室內被解離。在其他實施例中，蝕刻氣體混合物的莫耳比率為至少約3:1(氨對於三氟化氮)。導入處理腔室100的氣體是在莫耳比率為從約5:1(氨對於三氟化氮)至約30:1。在另一實施例中，蝕刻氣體混合物的莫耳比率為從約5:1(氨對於三氟化氮)至約10:1。蝕刻氣體混合物的莫耳比率亦可落在約10:1(氨對於三氟化氮)與約20:1之間。
在一實施例中，其他種類的氣體，如惰性氣體或載體氣體，亦可被供應至蝕刻氣體混合物中以輔助運載蝕刻氣體混合物進入處理腔室100的真空處理區域。惰性氣體或載體氣體的合適實例可包括Ar、He、N2 、O2 、N2 O、NO2 、NO或類似物的至少一者。在一實施例中，可被供應進入處理腔室100的真空處理區域的惰性或載體氣體為氬(Ar)及/或氦(He)及/或氪(Kr)於容積流率為在約200每分鐘標準立方釐米(sccm)與約1500sccm之間。
在一實施例中，來自形成在方塊310的處理氣體混合物的氣體混合物在3個蝕刻循環(n=3)的每一個的期間被流動持續10秒且包括100sccm NF3 、300sccm NH3 、700sccm Ar、與300sccm He，帶有300W的RF ICP源功率、300毫托(mTorr)的真空處理區域壓力與攝氏30度的基板溫度。在另一實施例中，來自形成在方塊310的處理氣體混合物的氣體混合物在2個蝕刻循環(n=2)的每一個的期間被流動持續15秒且包括100sccm NF3 、300sccm NH3 、700sccm Ar、與300sccm He，帶有300W的RF源功率與300mTorr的腔室體積壓力。
一旦氟化銨(NH4 F)及帶有HF的氟化銨(NH4 F.HF)的蝕刻劑被導入處理腔室的處理區域，到達基板表面上時，其可與介電質材料(如氧化矽)反應以形成固態的反應副產物(NH4 )2 SiF6 。因此，該等蝕刻劑在每一蝕刻循環期間與材料層404的多個部分化學反應以形成固態的反應副產物(NH4 )2 SiF6 於溝槽416的下部分中，如分別示於圖4B、4D與4F中。
在方塊314，當供應蝕刻氣體混合物以進行電漿蝕刻處理時，基板溫度可被保持在一低範圍中，如低於約攝氏70度、如在約攝氏30度與約攝氏50度之間。保持基板溫度於一低範圍中(如低於攝氏50度)促進相較於較高的基板溫度提昇蝕刻處理的蝕刻速率。在這樣較高的基板溫度，氨(NH3 )與三氟化氮(NF3 )之間的化學反應減慢。因此，所欲的蝕刻劑，氟化銨(NH4 F)及/或帶有HF的氟化銨(NH4 F.HF)，是形成於較緩慢的速率。由於三氟化氮(NF3 )在升高的溫度為相對地熱力學穩定，在蝕刻處理期間使用低溫可有利於將被蝕刻的材料層404上的電漿物種的電漿表面吸收。控制基板溫度在從約攝氏0度至約攝氏60度之間的範圍可增進在蝕刻處理期間的蝕刻速率與增加整體蝕刻處理產量。
不希望被理論限制，發明人在此相信在n個蝕刻循環的一或多個的期間產生的蝕刻氣體NH4 F或NH4 F.HF的某些部分(大體上標示於圖4B中的415)不能到達或與材料層404的表面反應且不與材料層404反應。為了促使此反應，至少部分的蝕刻循環之後接著惰性氣體電漿處理的循環。在一實施例中，處理序列300包括n–1個惰性氣體電漿處理。在實施例中，處理序列300包括在方塊318決定是否已進行最終蝕刻循環，及若為否，在方塊320將惰性氣體或惰性氣體的混合物流入處理腔室的真空處理區域中。惰性氣體或惰性氣體的混合物可包括，例如He、Ar、或Kr。在一實施例中，惰性氣體感應耦合電漿是由700sccm體積的Ar流動、壓力為25mTorr、及足夠的RF ICP功率以活化惰性氣體離子(例如約300W至1000W)所產生的，並在多個連續的10至15秒蝕刻循環之間持續5至25秒。藉由與圖4C相關之惰性氣體處理循環促進的蝕刻劑反應的範例區域大體上標示於417，而類似的區域被示於圖4E。
根據本發明的實施例的惰性氣體電漿處理如何可以促使更高底部清洗效率的一種解釋包括藉由惰性氣體電漿的未反應蝕刻劑的活化。例如，惰性氣體離子可活化在溝槽底部的鹽類(例如(NH4 )2 SiF6 )並釋出F離子，使得F離子促使在溝槽底部的氧化矽(例如SiO2 )的移除。根據本發明的實施例的惰性氣體電漿處理如何可以促使更高底部清洗效率的另一種解釋機制包括惰性氣體離子對於反應的蝕刻劑副產物的物理轟擊以便移除它們，減少頂部溝槽突出及容許新鮮蝕刻劑進入溝槽底部。或者，或額外地，惰性氣體電漿的潛熱可退火除去副產物以顯露在溝槽底部的新鮮SiO2 且容許更多蝕刻劑抵達與在溝槽底部更多SiO2 的被蝕刻。
在方塊320進行惰性氣體處理循環之後，處理序列300返回方塊308且蝕刻循環計數m遞進增加1。圖4B、4D與4F描繪連續的蝕刻循環，而圖4C與4E描繪接在一各別的惰性氣體電漿處理循環之後，額外的蝕刻劑與在溝槽內的材料層404的曝露區域的反應。若在方塊318已做出決定最終蝕刻循環已經在方塊316進行，則處理序列前進至方塊322。在方塊322，基板402被加熱至第二溫度以昇華蝕刻的揮發副產物。
在一實施例中，處理序列300進一步包括藉由加熱基板402至第二溫度以昇華揮發副產物而移除蝕刻劑副產物之(NH4)2SiF6，如在322中所示。在其上可夾持基板的支撐構件可被提昇至緊鄰於加熱的氣體分配板的退火位置。從氣體分配板輻射的熱可解離或昇華反應副產物(NH4)2SiF6的薄膜成為揮發的SiF4、NH3與HF產物。該等揮發的產物隨後藉由如上述連結圖1的真空泵而從腔室移除。通常，攝氏75度或更高的溫度用於有效地從基板昇華與移除薄膜。在實施例中，使用攝氏90度或更高的溫度，如在約攝氏90度與約攝氏200度之間。基板加熱可在相同的處理腔室中完成，或若藉由移動加熱與昇華循環在別處而可達到更高的效率則可在另一腔室中完成。
處理序列300可進一步包括流動惰性氣體以從腔室排空揮發的副產物，如在324中所示。解離反應副產物(NH4)2SiF6的薄膜成為揮發成分的熱能藉由氣體分配板透過對流或輻射可被傳送。在一實施例中，分配板可被加熱至在攝氏90度與攝氏150度之間的溫度，如約攝氏120度。進一步實施例使用低能電漿，如參照預處理製程所述的電漿，以增進揮發副產物的昇華。電漿被均勻地傳遞至基板表面且在不會從基板濺射氧化物的能量等級。藉由使用低能電漿而同時加熱基板，昇華的活化能可被降低。例如，持續特定時間區段的攝氏120度的溫度會是適合昇華具有特定厚度的反應副產物(NH4 )2 SiF6 層。藉由使用低能電漿，反應副產物(NH4 )2 SiF6 層可在持續相同的時間區段於攝氏100度被昇華或持續較短的時間區段於攝氏120度被昇華。
一旦膜已經從基板移除，處理序列300可被結束，如在326中所示。因此，可生產具有完整定義的溝槽的基板，溝槽具有在70至80百分比的等級的底部清洗效率(BCE)，如圖4G所示。處理腔室被淨化及排空。處理基板隨後從腔室移除，藉由降低基板構件至移送位置，鬆開基板，及將基板移送通過狹縫閥開口。
在一實施例中，在方塊322的低溫電漿退火處理使用低RF功率電漿處理製程以和緩與溫和地處理基板，而不損傷基板表面。在一實施例中，低溫電漿處理可使用低RF功率，如低於約300W，及控制基板溫度低於約攝氏100度，以從基板表面昇華蝕刻副產物。藉由供應電漿退火氣體混合物至處理腔室100中，可進行電漿退火處理。可從電漿退火氣體混合物形成電漿，以電漿退火基板402，形成揮發的氣體副產物，其可迅速地被泵送出處理腔室100。
在一實施例中，電漿退火氣體混合物包括含氫氣體、含氮氣體或惰性氣體的至少一種。供應在電漿退火氣體混合物中的含氫氣體、含氮氣體或惰性氣體可促進延長從電漿退火氣體混合物形成的電漿中的離子的壽命。此延長可改善從基板402移除蝕刻副產物412的功效。例如，離子的延長壽命可促使在基板402上的蝕刻副產物412更完整的反應與活化。
在一實施例中，供應至處理腔室100中的含氫氣體包括H2 、H2 O、或類似物的至少一者。供應至處理腔室100中的含氮氣體包括N2 、N2 O、NO2 、NH3 及類似物。供應至處理腔室100中的惰性氣體包括Ar、He、Kr或類似物的至少一者。在一範例實施例中，供應至處理腔室100中的含氫氣體以進行處理製程的為H2 氣體，與供應至處理腔室100中的含氮氣體以進行處理製程的為N2 氣體及惰性氣體為He或Ar。
在電漿退火處理期間，數個處理參數可被調節以控制預處理製程。在一範例實施例中，在處理腔室100中的處理壓力被調節在約10mTorr至約5000mTorr之間，如在約10mTorr與約200mTorr之間。RF功率在約2MHz至30MHz的頻率，而範例頻率13.56MHz可應用以在處理氣體混合物中保持電漿。在約20W至約1500W(例如300W)的RF功率位準可應用於在處理腔室100內部保持電漿。退火氣體混合物可以在約10sccm至約10000sccm之間的速率流入腔室。基板溫度可保持在低於攝氏500度，例如在約攝氏90度至約攝氏100度之間。
儘管前述是直接關於本發明的實施例，可在不悖離本發明的基本範疇而設計出符合本發明的其他與進一步實施例。
100‧‧‧處理腔室 101‧‧‧腔室體積 105‧‧‧腔室主體 110‧‧‧腔室蓋組件 112‧‧‧側壁 113‧‧‧基板進出埠 114‧‧‧噴嘴 115‧‧‧襯墊 118‧‧‧底部 121‧‧‧電極 122‧‧‧ESC 124‧‧‧匹配電路 125‧‧‧RF功率供應 126‧‧‧接地 128‧‧‧絕緣體 129‧‧‧冷卻基底 130‧‧‧蓋環 135‧‧‧基板支撐件 136‧‧‧陰極襯墊 141‧‧‧匹配電路 142‧‧‧天線功率供應 145‧‧‧泵送埠 148‧‧‧天線 150‧‧‧電源 151‧‧‧電極 160‧‧‧氣體分配盤 161~164‧‧‧氣源 166‧‧‧閥 167‧‧‧氣體管線 170‧‧‧系統控制器 172‧‧‧記憶體 174‧‧‧CPU 176‧‧‧支持電路 200‧‧‧多腔室處理系統 202、204‧‧‧裝載閘腔室 210‧‧‧第一機械手 212~216、232~238‧‧‧處理腔室 222、224‧‧‧移送腔室 230‧‧‧第二機械手 300‧‧‧處理序列 302‧‧‧起始方塊 304~322‧‧‧方塊 324‧‧‧腔室 326‧‧‧結束 402‧‧‧基板 404‧‧‧材料層 406‧‧‧遮罩層 408、416‧‧‧開口特徵 410‧‧‧表面 412‧‧‧蝕刻副產物 414‧‧‧蝕刻劑 415、417‧‧‧階段 418‧‧‧溝槽 419‧‧‧曝露部分 701‧‧‧基板
藉由參照說明書的其餘部分和圖式，可以了解所揭示的實施例的本質與優點的進一步理解。
圖1為可以實行本發明的實施例的例示處理腔室的剖面視圖；
圖2為例示多腔室處理系統的頂視示意圖；
圖3描繪根據本發明的一實施例的使用低溫蝕刻處理，再接著低溫電漿退火處理以蝕刻材料層的流程圖；及
圖4A－4G描繪根據本發明的一實施例的經過一系列的蝕刻材料層的配置在半導體基板上的材料層的剖面視圖。
為了促進理解，儘可能已使用相同的參考符號標記圖式中共通的相同元件。圖式並未按比例繪製且可能為了明確而被簡化。再者，一實施例的元件與特徵可被有利地結合至其他實施例而不需進一步闡明。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
300‧‧‧處理序列
302~324‧‧‧方塊
326‧‧‧結束

Claims (19)

  1. 一種藉由以高底部清洗效率蝕刻一溝槽而在一基板上形成一特徵的方法，包含：將一基板定位在一處理腔室中；在一第一蝕刻循環中，從在該處理腔室內的一氣體或氣體混合物產生一電漿，以形成包括一蝕刻劑的一處理氣體；將配置在該基板上的一材料層的至少一部分曝露至該蝕刻劑，同時維持該基板於一第一溫度；接著在該處理腔室內產生一惰性氣體電漿，其係藉由提供一功率位準為300W至1000W的一RF電源，同時產生該惰性氣體電漿；在產生該惰性氣體電漿之後，在一第二蝕刻循環中，從在該處理腔室內的一氣體混合物產生一電漿，以形成包括一蝕刻劑的該處理氣體；以及加熱該基板至高於該第一溫度的一第二溫度以昇華該蝕刻劑與配置在該基板上的一材料層間的反應的至少一副產物。
  2. 如請求項1所述之方法，其中曝露至該蝕刻劑的該材料層包含一介電質材料。
  3. 如請求項2所述之方法，其中該介電質材料包括一氧化物、一氮化物或配置在氧化層間的一氮化 物層的至少一者。
  4. 如請求項1所述之方法，其中該電漿是從氨(NH3)或三氟化氮(NF3)的至少一者所產生。
  5. 如請求項1所述之方法，其中該電漿是從包含NH3與NF3的一氣體混合物所產生。
  6. 如請求項1所述之方法，進一步包含在加熱該基板至該第二溫度期間經由施加約20W至約1500W的RF功率形成一電漿。
  7. 如請求項1所述之方法，其中該惰性氣體電漿是從氦(He)、氬(Ar)或氪(Kr)的至少一者所產生。
  8. 如請求項6所述之方法，其中該基板與惰性氣體電漿被保持在一壓力為小於300毫托(mTorr)的該處理腔室的一真空處理區域內。
  9. 如請求項8所述之方法，其中該基板與惰性氣體電漿被保持在一壓力為約10mTorr至約150mTorr的該處理腔室的該真空處理區域內。
  10. 如請求項1至5中任一項所述之方法，其中該基板與惰性氣體電漿被保持在一壓力為小於300毫托(mTorr)的該處理腔室的一真空處理區域內。
  11. 如請求項10所述之方法，其中該基板與惰性氣體電漿被保持在一壓力為約10mTorr至約 150mTorr的該處理腔室的該真空處理區域內。
  12. 如請求項1至5中任一項所述之方法，其中該方法進一步包含，在該加熱步驟之前，在一第二惰性氣體電漿產生循環中，在該處理腔室內產生該惰性氣體電漿；以及在一第三蝕刻循環中，從該處理腔室內的一氣體混合物產生一電漿，以形成包括一蝕刻劑的該處理氣體。
  13. 一種藉由以高底部清洗效率蝕刻一溝槽而在一基板上形成一特徵的方法，包含：將該基板定位在一處理腔室的一真空處理區域中；在一第一蝕刻循環期間，將該基板的至少一部分曝露至一蝕刻劑，同時維持該基板低於一溫度臨限值；接著，以一惰性氣體電漿的離子轟擊該至少一部分至以下的至少一種情形，並同時維持該基板低於該溫度臨限值，其中該惰性氣體電漿是藉由提供一功率位準為300W至1000W的一RF電源同時產生該惰性氣體電漿：藉由該惰性氣體電漿活化未反應蝕刻劑，物理性移除蝕刻劑副產物以減少頂部溝槽突出，該蝕刻劑副產物是藉由該蝕刻劑與該至少一部分的區域的反應所形成，或 透過該惰性氣體電漿的潛熱至該基板的未反應部分，退火除去蝕刻劑副產物，以顯露在一溝槽底部的該基板的新鮮表面與容許在該溝槽的底部的更多基板材料被蝕刻，該蝕刻劑副產物是藉由該蝕刻劑與該至少一部分的區域的反應所形成；以及接著加熱該基板至高於該溫度臨限值的一第二溫度以昇華至少一蝕刻劑副產物。
  14. 如請求項13所述之方法，進一步包含：將藉由在該轟擊期間蝕刻劑副產物的移除而曝露的該基板的部分曝露至該蝕刻劑，同時保持該基板低於一溫度臨限值。
  15. 如請求項13所述之方法，其中將該基板曝露至該蝕刻劑或該惰性氣體電漿的至少一者是在低於攝氏90度的一溫度進行。
  16. 如請求項13至15任一項所述之方法，其中將該基板曝露至該蝕刻劑或該惰性氣體電漿的至少一者是在約攝氏30度至約攝氏50度的一溫度進行。
  17. 如請求項13至15任一項所述之方法，其中該蝕刻劑與惰性氣體離子各自分別藉由操作一RF電源所生產。
  18. 一種藉由以高底部清洗效率蝕刻一溝槽而在一基板上形成一特徵的電漿處理系統，包含： 一處理腔室與一泵送埠，該處理腔室定義一真空處理區域，該泵送埠用於維持該真空處理區域內的一選定處理壓力；一基板支撐件，該基板支撐件具有一基板接收表面且配置在該真空處理區域下方；一RF電源；以及一控制器，該控制器包含至少一處理器與一記憶體，該記憶體含有可由該至少一處理器執行的指令以執行下列事項：在一第一蝕刻循環中，操作該RF電源以從該處理腔室內的一氣體或氣體混合物產生一電漿，以形成包括一蝕刻劑的一處理氣體；將配置在該基板支撐件上的一基板的一材料層的至少一部分曝露至該蝕刻劑；操作一功率位準為至少300W至1000W的該RF電源，同時在該處理腔室內產生一惰性氣體電漿；在一第二蝕刻循環中，操作該RF電源以從該處理腔室內的一氣體混合物產生一電漿，以形成包括該蝕刻劑的該處理氣體；以及將該基板維持在一溫度，該溫度有效地昇華該蝕刻劑與配置在該基板上的一材料層間的反應的至 少一副產物。
  19. 如請求項18所述之電漿處理系統，其中該記憶體進一步含有可由該處理器執行的指令以維持該基板與惰性氣體電漿於從約10mTorr至約150mTorr的一壓力。
TW105133842A 2015-10-22 2016-10-20 基板處理設備及方法 TWI715650B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562245076P 2015-10-22 2015-10-22
US62/245,076 2015-10-22
US14/984,935 2015-12-30
US14/984,935 US10256076B2 (en) 2015-10-22 2015-12-30 Substrate processing apparatus and methods

Publications (2)

Publication Number Publication Date
TW201725279A TW201725279A (zh) 2017-07-16
TWI715650B true TWI715650B (zh) 2021-01-11

Family

ID=58558890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133842A TWI715650B (zh) 2015-10-22 2016-10-20 基板處理設備及方法

Country Status (2)

Country Link
US (1) US10256076B2 (zh)
TW (1) TWI715650B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018052475A1 (en) * 2016-09-16 2018-03-22 Applied Materials, Inc. Integrated system and method for source/drain engineering
US10607851B2 (en) * 2017-08-25 2020-03-31 Micron Technology, Inc. Vapor-etch cyclic process
KR102554014B1 (ko) * 2018-06-15 2023-07-11 삼성전자주식회사 저온 식각 방법 및 플라즈마 식각 장치
JP7174634B2 (ja) 2019-01-18 2022-11-17 東京エレクトロン株式会社 膜をエッチングする方法
JP7372073B2 (ja) * 2019-08-02 2023-10-31 東京エレクトロン株式会社 基板処理方法、基板処理装置及びクリーニング装置
JP7382578B2 (ja) * 2019-12-27 2023-11-17 パナソニックＩｐマネジメント株式会社 プラズマ処理方法および素子チップの製造方法
US11527413B2 (en) * 2021-01-29 2022-12-13 Tokyo Electron Limited Cyclic plasma etch process
CN113658885B (zh) * 2021-08-12 2023-09-08 长鑫存储技术有限公司 制备腔室的确定方法及装置
US20230360957A1 (en) * 2022-05-03 2023-11-09 Nanya Technology Corporation Method for preparing semiconductor device structure using nitrogen-containing pattern
US20230420259A1 (en) * 2022-06-09 2023-12-28 Applied Materials, Inc. Selective etch of a substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162733A (en) * 1999-01-15 2000-12-19 Lucent Technologies Inc. Method for removing contaminants from integrated circuits
US20150044879A1 (en) * 2013-08-09 2015-02-12 United Microelectronics Corp. Removing method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187151B1 (en) * 1997-01-02 2001-02-13 Micron Technology, Inc. Method of in-situ cleaning and deposition of device structures in a high density plasma environment
US20070218697A1 (en) * 2006-03-15 2007-09-20 Chung-Chih Chen Method for removing polymer from wafer and method for removing polymer in interconnect process
US7939422B2 (en) 2006-12-07 2011-05-10 Applied Materials, Inc. Methods of thin film process
US8252696B2 (en) * 2007-10-22 2012-08-28 Applied Materials, Inc. Selective etching of silicon nitride
US8501629B2 (en) 2009-12-23 2013-08-06 Applied Materials, Inc. Smooth SiConi etch for silicon-containing films
KR101714607B1 (ko) 2010-06-10 2017-03-09 어플라이드 머티어리얼스, 인코포레이티드 강화된 이온화 및 무선 주파수 전력 커플링을 갖는 낮은 비저항의 텅스텐 물리 기상 증착
US8741778B2 (en) 2010-12-14 2014-06-03 Applied Materials, Inc. Uniform dry etch in two stages
US9666414B2 (en) 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
JP2013182966A (ja) 2012-03-01 2013-09-12 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法
TWI604528B (zh) 2012-10-02 2017-11-01 應用材料股份有限公司 使用電漿預處理與高溫蝕刻劑沉積的方向性二氧化矽蝕刻
US8980761B2 (en) * 2012-10-03 2015-03-17 Applied Materials, Inc. Directional SIO2 etch using low-temperature etchant deposition and plasma post-treatment
US8801952B1 (en) 2013-03-07 2014-08-12 Applied Materials, Inc. Conformal oxide dry etch
US20150064921A1 (en) 2013-08-30 2015-03-05 Applied Materials, Inc. Low temperature plasma anneal process for sublimative etch processes
FR3017241B1 (fr) * 2014-01-31 2017-08-25 Commissariat Energie Atomique Procede de gravure plasma
US9508561B2 (en) 2014-03-11 2016-11-29 Applied Materials, Inc. Methods for forming interconnection structures in an integrated cluster system for semicondcutor applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162733A (en) * 1999-01-15 2000-12-19 Lucent Technologies Inc. Method for removing contaminants from integrated circuits
US20150044879A1 (en) * 2013-08-09 2015-02-12 United Microelectronics Corp. Removing method

Also Published As

Publication number Publication date
US20170117118A1 (en) 2017-04-27
US10256076B2 (en) 2019-04-09
TW201725279A (zh) 2017-07-16

Similar Documents

Publication Publication Date Title
TWI715650B (zh) 基板處理設備及方法
CN109427576B (zh) 蚀刻方法
US9653318B2 (en) Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
TWI591712B (zh) 使用低溫蝕刻劑沉積與電漿後處理的方向性二氧化矽蝕刻
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
TWI627724B (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
US8748322B1 (en) Silicon oxide recess etch
TWI678729B (zh) 用於選擇性沉積之設備及方法
US20150056814A1 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
JP7526361B2 (ja) 選択的異方性金属エッチング
TWI610362B (zh) 表面介面工程方法
TWI673794B (zh) 電漿處理方法
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
CN118613900A (zh) 用于等离子体蚀刻的侧壁钝化
TW202242953A (zh) 用於半導體圖案化應用之氧化錫及碳化錫材料
CN118696400A (zh) 高度选择性硅蚀刻
CN118103950A (zh) 选择性硅沉积