TWI673794B - 電漿處理方法 - Google Patents

電漿處理方法 Download PDF

Info

Publication number
TWI673794B
TWI673794B TW104141031A TW104141031A TWI673794B TW I673794 B TWI673794 B TW I673794B TW 104141031 A TW104141031 A TW 104141031A TW 104141031 A TW104141031 A TW 104141031A TW I673794 B TWI673794 B TW I673794B
Authority
TW
Taiwan
Prior art keywords
gas
processing
plasma
processing container
plasma processing
Prior art date
Application number
TW104141031A
Other languages
English (en)
Other versions
TW201633403A (zh
Inventor
新妻良祐
金盛治人
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201633403A publication Critical patent/TW201633403A/zh
Application granted granted Critical
Publication of TWI673794B publication Critical patent/TWI673794B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32467—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

本發明之課題係抑制含氯氣體之處理氣體的電漿處理中之矽製天花板構件之削除。
一實施形態之電漿處理方法所使用之電漿處理裝置具備有：處理容器、載置台、以及天花板構件。載置台於處理容器內支撐被處理體。天花板構件為設置於載置台上方之矽製構件。此電漿處理方法包含：將被處理體搬入處理容器內之製程；以及於處理容器內生成含氯氣體以及氧氣體之處理氣體之電漿之製程。

Description

電漿處理方法
本發明之實施形態係關於電漿處理方法。
半導體元件等電子元件之製造中，係使用電漿處理裝置進行電漿處理。電漿處理之一係例示了矽氧化膜此等絕緣膜之蝕刻。
做為絕緣膜之蝕刻所用的電漿處理裝置，已知例如專利文獻1所記載之電漿處理裝置。專利文獻1所記載之電漿處理裝置具備有處理容器、載置台以及天花板構件。載置台設置於處理容器內，於該處理容器內支撐被處理體。此外，天花板構件為矽製物，以對向於載置台的方式設置於該載置台上方。此電漿處理裝置中，載置台構成下部電極，天花板構件構成上部電極。
專利文獻1所記載之電漿處理裝置，為了進行絕緣膜之蝕刻，係對處理容器內供給含氟碳之處理氣體，生成該處理氣體之電漿。此外，利用電漿生成所產生的活性種來蝕刻絕緣膜。
先前技術文獻
專利文獻1 日本特開2006-270018號公報
另一方面，有時需要使用上述電漿處理裝置來對於絕緣膜以外的膜(例如非晶質矽膜或是多晶矽膜)之蝕刻。如此之絕緣膜以外之膜的蝕刻所使用之處理氣體可使用含有氯氣體之處理氣體。但是，若使用如此之處理氣體，則天花板構件受到蝕刻而被削除。此外，若在氧化矽此等異物以微遮罩形 式附著於天花板構件的狀態下來蝕刻天花板構件，則會於該天花板構件之表面產生凹凸。
從而，於含氯氣體之處理氣體的電漿處理中，有必要抑制矽製天花板構件受到削除。
一態樣中，提供一種使用電漿處理裝置之電漿處理方法。電漿處理裝置具備有處理容器、載置台、以及天花板構件。載置台於處理容器內支撐被處理體。天花板構件為設置於載置台上方的矽製構件。此電漿處理方法包含：將被處理體搬入處理容器內之製程(以下稱為「第1搬入製程」)、以及於處理容器內生成含氯氣體以及氧氣體之處理氣體電漿之製程(以下稱為「電漿處理製程」)。
一態樣之電漿處理方法中，由於在電漿處理製程所使用之處理氣體中含有氧氣體，故藉由讓天花板構件暴露於氧活性種中，包含該表面之天花板構件之一部分會氧化。如此般藉由形成氧化區域(以下稱為「氧化區域」)可避免天花板構件被氯活性種所蝕刻，而抑制該天花板構件之削除。
一實施形態之電漿處理方法於第1搬入製程與電漿處理製程之間進而包含：使得處理容器內所產生之正離子衝撞於天花板構件之製程(以下稱為「正離子衝撞製程」)。依據此實施形態，藉由使得正離子衝撞於天花板構件以從該天花板構件釋放二次電子以及矽。二次電子係將被處理體之阻劑遮罩做改質，矽附著於該阻劑遮罩之表面而於阻劑遮罩上形成膜。阻劑遮罩之尺寸藉由此膜做微調，而保護阻劑遮罩。
一實施形態之電漿處理方法，係於電漿處理製程後進而具備：將該被處理體從處理容器搬出之製程；於搬出該被處理體之該製程後，於處理容器內生成含氧氣體之潔淨氣體之電漿之製程(以下稱為「潔淨製程」)；以及，於潔淨製程後，將其他被處理體搬入處理容器內之製程(以下稱為「第2搬入製程」)。此實施形態中，係於第2搬入製程後進而實行正離子衝突製程與電漿處理製程。此外，此實施形態之電漿處理製程中，處理氣體中之氧氣體流量係設定為處理氣體中之氯氣體流量的0.75倍以上之流量。
於電漿處理製程以及潔淨製程中在天花板構件形成氧化區域，但於正離子衝突製程中為使得正離子衝撞於天花板構件之矽，氧化區域之厚度以 小為佳。依據上述實施形態之電漿處理製程中包含所設定之流量的氧氣體以及氯氣體之處理氣體，可減少電漿處理製程中所形成之氧化區域之厚度。從而，可減少正離子衝突製程即將實行前之天花板構件之氧化區域的厚度。
如以上所說明般，可於含氯氣體之處理氣體的電漿處理中抑制矽製天花板構件受到削除。
1‧‧‧處理系統
10‧‧‧電漿處理裝置
12‧‧‧處理容器
PD‧‧‧載置台
ESC‧‧‧靜電夾頭
LE‧‧‧下部電極
30‧‧‧上部電極
34‧‧‧天花板構件
40‧‧‧氣體源群
50‧‧‧排氣裝置
62‧‧‧第1高頻電源
64‧‧‧第2高頻電源
70‧‧‧電源
100‧‧‧控制部
W‧‧‧晶圓
SB‧‧‧基板
EL‧‧‧被蝕刻層
OL‧‧‧有機膜
BA‧‧‧抗反射膜
MK‧‧‧遮罩
圖1係顯示一實施形態之電漿處理方法之流程圖。
圖2係例示圖1所示電漿處理方法之適用對象亦即被處理體之截面圖。
圖3係顯示圖1所示電漿處理方法之實施所能使用之處理系統一例之圖。
圖4係示意顯示圖3所示處理系統之電漿處理裝置之圖。
圖5係顯示圖1所示電漿處理方法之各製程實行後之被處理體狀態之截面圖。
圖6係顯示圖1所示電漿處理方法之各製程實行後之被處理體狀態之截面圖。
圖7係顯示圖1所示電漿處理方法之各製程實行後之被處理體狀態之截面圖。
圖8係顯示圖1所示電漿處理方法之各製程實行後之被處理體狀態之截面圖。
圖9係示意顯示圖1所示電漿處理方法之製程ST5實行後之電漿處理裝置狀態之圖。
以下，參見圖式針對各種實施形態來詳細說明。此外，各圖式中對同一或是相對應部分係賦予同一符號。
圖1係顯示一實施形態之電漿處理方法之流程圖。圖1所示方法MT係使用了具備矽製天花板構件之電漿處理裝置的電漿處理方法。圖2係例示方法 MT之適用對象亦即被處理體(以下稱為「晶圓W」)之截面圖。圖2所示晶圓W具有基板SB、被蝕刻層EL、有機膜OL、抗反射膜BA、以及遮罩MK。
被蝕刻層EL設置於基板SB上。被蝕刻層EL為含矽層例如非晶質矽層或是多晶矽層。有機膜OL係由有機材料所構成之膜，設置於被蝕刻層EL上。抗反射膜BA為含Si之抗反射膜，設置於有機膜OL上。遮罩MK為由有機材料所構成之遮罩，例如為光阻遮罩。遮罩MK中藉由光微影而形成有提供開口之圖案。
回到圖1，方法MT中首先係實行製程ST1。製程ST1係將晶圓W搬入電漿處理裝置之處理容器內。圖3係顯示在方法MT之實施上所能使用之處理系統之一例。圖3所示處理系統1具備有：台122a~122d；收容容器124a~124d；加載模組LM；加載互鎖室LL1以及加載互鎖室LL2；傳輸室121；以及電漿處理裝置10。
台122a~122d係沿著加載模組LM之一邊緣配置排列。此等台122a~122d上分別設有收容容器124a~124d。於收容容器124a~124d內收容有晶圓W。
加載模組LM內設有搬送機械人Rb1。搬送機械人Rb1將收容於收容容器124a~124d其中一者的晶圓W取出，而將該晶圓W搬送至加載互鎖室LL1或是LL2。
加載互鎖室LL1以及LL2係沿著加載模組LM之另一邊緣設置，連接於該加載模組LM。加載互鎖室LL1以及LL2構成預備減壓室。加載互鎖室LL1以及LL2分別連接於傳輸室121。
傳輸室121為可減壓室，於該傳輸室121內設有搬送機械人Rb2。傳輸室121連接著電漿處理裝置10。搬送機械人Rb2從加載互鎖室LL1或是加載互鎖室LL2取出晶圓W，將該晶圓W搬送至電漿處理裝置10。
此外，處理系統1更具備有控制部100。此控制部100為了實行方法MT中的各製程而控制處理系統1之各部。一實施形態中，控制部100可為具備處理器、記憶裝置、輸入裝置、顯示裝置等之電腦。此實施形態中，控制部100係將用以在方法MT之各製程中控制處理系統1各部的程式儲存於記憶裝置，藉由實行該程式來對於處理系統1之各部(例如搬送機械人Rb1以及Rb2、以及電漿處理裝置10之各部)進行控制。
圖4係示意顯示圖3所示處理系統之電漿處理裝置之圖。圖4所示電漿處理裝置10為電容耦合型電漿蝕刻裝置，具備處理容器12。處理容器12具有大致圓筒形狀。處理容器12例如由鋁所構成。此處理容器12為安全接地。
於處理容器12之底部上設有大致圓筒狀之支撐部14。支撐部14在處理容器12內係從處理容器12之底部往鉛直方向延伸著。此外，處理容器12內設有載置台PD。載置台PD被支撐部14所支撐著。
載置台PD於上面支撐晶圓W。載置台PD具有下部電極LE以及靜電夾頭ESC。下部電極LE包含第1板18a以及第2板18b。第1板18a以及第2板18b係以例如鋁此等金屬所構成，成為大致圓盤形狀。第2板18b設置於第1板18a上，而電性連接於第1板18a。
第2板18b上設有靜電夾頭ESC。靜電夾頭ESC具有使得屬導電膜之電極配置在一對絕緣層或是絕緣片間的構造。直流電源22經由開關23而電性連接於靜電夾頭ESC之電極。此靜電夾頭ESC藉由來自直流電源22之直流電壓所產生的庫倫力等靜電力來吸附晶圓W。藉此，靜電夾頭ESC可保持晶圓W。
於第2板18b之周緣部上以包圍晶圓W之邊緣以及靜電夾頭ESC的方式配置著聚焦環FR。聚焦環FR係用以提升蝕刻均一性而設者。聚焦環FR係由依據蝕刻對象之膜材料而適宜選擇的材料所構成，例如可由矽所構成。
於第2板18b之內部設有冷媒流路24。冷媒流路24構成調溫機構。冷媒流路24係從設置於處理容器12外部的冷凝器單元經由配管26a而被供給冷媒。供給於冷媒流路24之冷媒係經由配管26b而回到冷凝器單元。如此般，冷媒被循環供給於冷媒流路24。藉由控制此冷媒之溫度，來控制被靜電夾頭ESC所支撐之晶圓W的溫度。
此外，電漿處理裝置10設有氣體供給管線28。氣體供給管線28將來自傳熱氣體供給機構之傳熱氣體例如He氣體供給於靜電夾頭ESC上面與晶圓W內面之間。
此外，電漿處理裝置10設有做為加熱元件之加熱器HT。加熱器HT例如埋設於第2板18b內。加熱器HT連接著加熱器電源HP。從加熱器電源HP對加 熱器HT供給電力以調整載置台PD之溫度，而調整該載置台PD上所載置之晶圓W的溫度。此外，加熱器HT也可內建於靜電夾頭ESC。
此外，電漿處理裝置10更具備有上部電極30。上部電極30在載置台PD之上方係和該載置台PD成為對向配置。下部電極LE與上部電極30係相互大致平行設置。此等上部電極30與下部電極LE之間係提供用以對晶圓W進行電漿處理之空間S。
上部電極30經由絕緣性遮蔽構件32而被支撐於處理容器12之上部。上部電極30包含天花板構件34以及電極支撐體36。天花板構件34為矽所構成之板狀構件。天花板構件34設置於載置台PD上方而面向空間S。於天花板構件34形成有複數氣體噴出孔34a。
電極支撐體36係將天花板構件34以裝卸自如方式加以支撐者，可為例如鋁等導電性材料所構成。此電極支撐體36可具有水冷構造。於電極支撐體36之內部設有氣體擴散室36a。從此氣體擴散室36a有連通於氣體噴出孔34a之複數氣體通流孔36b往下方延伸。此外，電極支撐體36形成有用以對氣體擴散室36a導入處理氣體之氣體導入口36c，此氣體導入口36c連接著氣體供給管38。
氣體供給管38經由閥群42以及流量控制器群44而連接著氣體源群40。氣體源群40具有複數氣體源。複數氣體源包含氯氣體(Cl2氣體)源、氧氣體(O2氣體)源、稀有氣體源、氫氣體(H2氣體)源、氮氣體(N2氣體)源、以及氟碳氣體源。稀有氣體可為任意的稀有氣體，例如為Ar氣體。此外，氟碳氣體係以CxFy表示之任意氟碳氣體，例如為C4F8氣體。
閥群42包含複數閥，流量控制器群44包含質流控制器或是壓力控制式之流量控制器等複數流量控制器。氣體源群40之複數氣體源分別經由閥群42之對應閥以及流量控制器群44之對應流量控制器而連接於氣體供給管38。
此外，電漿處理裝置10沿著處理容器12之內壁裝卸自如地設有沉積屏蔽件46。沉積屏蔽件46也設置於支撐部14之外周。沉積屏蔽件46可防止蝕刻副產物(沉積物)附著於處理容器12。
於處理容器12之底部側且於支撐部14與處理容器12之側壁之間設有排氣板48。排氣板48形成有將該排氣板之上方空間與下方空間加以連通之複數貫通孔。於此排氣板48之下方且於處理容器12設有排氣口12e。排氣口12e經由排氣管52連接著排氣裝置50。排氣裝置50具有渦輪分子泵等真空泵，可將處理容器12內之空間減壓至所希望之真空度。此外，於處理容器12之側壁設有晶圓W之搬出入口12g，此搬出入口12g藉由閘閥54而開閉自如。
此外，電漿處理裝置10更具備有第1高頻電源62以及第2高頻電源64。第1高頻電源62為產生電漿生成用第1高頻電力之電源，可產生27~100MHz之頻率(一例中為40MHz之高頻電力)。第1高頻電源62經由匹配器66而連接於下部電極LE。匹配器66乃用以使得第1高頻電源62之輸出阻抗與負荷側(下部電極LE側)之輸入阻抗產生匹配之電路。
第2高頻電源64係產生用以將離子拉引至晶圓W之第2高頻電力(亦即高頻偏壓電力)之電源，可產生400kHz~13.56MHz範圍內之頻率、一例中為產生3.2MHz之高頻偏壓電力。第2高頻電源64經由匹配器68而連接於下部電極LE。匹配器68係用以讓第2高頻電源64之輸出阻抗與負荷側(下部電極LE側)之輸入阻抗產生匹配之電路。
此外，電漿處理裝置10更具備有電源70。電源70連接於上部電極30。電源70係將用以使得存在於空間S內之正離子拉引至天花板構件34處的電壓施加於上部電極30。一例中，電源70係產生負直流電壓之直流電源。其他一例中，電源70也可為產生相對低周波之交流電壓的交流電源。從電源70對上部電極所施加之電壓可為例如-150V以下之電壓。亦即，藉由電源70施加於上部電極30之電壓可為絕對值為150V以上之負電壓。若如此之電壓從電源70施加於上部電極30，則存在於空間S之正離子會衝撞於天花板構件34。藉此，從天花板構件34釋放二次電子以及矽。
以下，再次參見圖1，以具備電漿處理裝置10之處理系統1所實施之形態為例，針對方法MT來詳細說明。但是，方法MT也可在和處理系統1為不同處理系統中實施，此外，此種處理系統也可具備電漿處理裝置以外之電漿處理裝置。以下，連同圖1參見圖5~圖8。圖5~圖8係顯示方法MT之各製程實行後之晶圓狀態的截面圖。
方法MT之製程ST1係晶圓W被搬入電漿處理裝置10之處理容器12內。晶圓W從收容容器124a~124d之其中一者經由加載模組LM、加載互鎖室LL1或是加載互鎖室LL2、以及傳輸室121而搬送至處理容器12內。被搬送至處理容器12內之晶圓W係載置於載置台PD上，藉由靜電夾頭ESC所保持。
一實施形態之方法MT，其次係實行製程ST2。製程ST2係進行使得在處理容器12內所產生的正離子衝撞於天花板構件34之處理。藉由此處理，從天花板構件34釋放二次電子以及矽。此製程ST2中，從氣體源群40之複數氣體源當中一者的氣體源對處理容器12內供給氫氣體，來自第1高頻電源62之高頻電力被供應於下部電極LE。藉此，於處理容器12內產生正離子。此外，製程ST2中，藉由電源70對上部電極30施加電壓。藉此，正離子被拉引至天花板構件34而衝撞於該天花板構件34。然後，從天花板構件34釋放二次電子。藉由所釋放之二次電子使得遮罩MK受到改質而硬化。此外，天花板構件34也釋放矽。所釋放的矽沉積於晶圓W表面，如圖5所示般形成膜SL。遮罩MK被此膜SL所保護，進而，遮罩MK之尺寸(例如遮罩MK所提供之開口寬度)受到調整。
一實施形態之方法MT，其次係實行製程ST3。製程ST3中，抗反射膜BA受到蝕刻。此製程ST3中，從氣體源群40之複數氣體源當中之一的氣體源對處理容器12內供給氟碳氣體。製程ST3中，也可分別從氣體源群40之複數氣體源當中的二個氣體源對處理容器12內進而供給氧氣體以及稀有氣體。此外，來自第1高頻電源62之高頻電力被供應於下部電極LE。再者，來自第2高頻電源64之高頻偏壓電力被供應於下部電極LE。藉此，於處理容器12內生成電漿，藉由源自氟碳之活性種來蝕刻抗反射膜BA。其結果，如圖6所示般，抗反射膜BA從遮罩MK所提供之開口露出之部分被去除。此外，由於製程ST3之蝕刻具有異向性，故膜SL全區域當中存在於遮罩MK上面上以及抗反射膜BA之表面上的區域被去除，僅膜SL全區域中沿著遮罩MK側面來延伸之區域殘留。
一實施形態之方法MT，其次係實行製程ST4。製程ST4係蝕刻有機膜OL。此製程ST4，係從氣體源群40之複數氣體源當中的二個氣體源將氫氣體以及氮氣體供給於處理容器12內。此外，來自第1高頻電源62之高頻電力 係供應至下部電極LE。再者，來自第2高頻電源64之高頻偏壓電力係供應至下部電極LE。藉此，於處理容器12內生成電漿，以氫的活性種來蝕刻有機膜OL。其結果，如圖7所示般，有機膜OL在從抗反射膜BA所提供之開口露出的部分被去除。此外，製程ST4中，遮罩MK也被同時去除，膜SL也連同遮罩MK被去除。
接著在製程ST5，為了被蝕刻層EL之蝕刻而生成處理氣體電漿。具體而言，製程ST5，從氣體源群40之複數氣體源當中的二個氣體源將氯氣體以及氧氣體供給於處理容器12內。此外，處理氣體也可包含HBr等其他氣體。此外，來自第1高頻電源62之高頻電力係供應至下部電極LE。再者，來自第2高頻電源64之高頻偏壓電力係供應至下部電極LE。藉此，於處理容器12內生成電漿，藉由氯的活性種來蝕刻被蝕刻層EL。其結果，如圖8所示般，被蝕刻層EL從抗反射膜BA以及有機膜OL所提供之開口露出的部分被去除。
圖9係示意顯示製程ST5之實行後之電漿處理裝置狀態之圖。如上述般，製程ST5所使用之處理氣體除了氯氣體也包含氧氣體。從而，藉由製程ST5之實行，如圖9所示般，天花板構件34包含其表面之一部分會氧化而成為具有氧化區域34d者。藉由此氧化區域34d，於製程ST5之實行時，可避免天花板構件34被氯活性種所蝕刻，而抑制該天花板構件34之削除。
此外，一實施形態之製程ST5中，處理氣體中之氧氣體流量係設定為該處理氣體中之氯氣體流量的0.75倍以上之流量。依據包含以此方式所設定之流量的氧氣體以及氯氣體之處理氣體，可減少於製程ST5中所形成之氧化區域34d之厚度。
其次，方法MT中係實行製程ST6。製程ST6中，晶圓W從處理容器12被搬出。例如，晶圓W從處理容器12搬送至傳輸室121，經由加載互鎖室LL1或是加載互鎖室LL2、以及加載模組LM而被搬送至收容容器124a至124d其中一者。
一實施形態之方法MT，其次，於製程ST7~ST9實行第1~第3潔淨。製程ST7之第1潔淨，係於電漿處理裝置10之處理容器12內未收容晶圓之狀態下，將潔淨氣體供給至處理容器12內。此潔淨氣體包含從氣體源群40之複 數氣體源當中之一的氣體源所供給之氧氣體。一例中，潔淨氣體僅包含氧氣體。此外，來自第1高頻電源62之高頻電力被供應至下部電極LE。藉此，於處理容器12內生成氧氣體之電漿，和處理容器12內之空間S相接之構件表面被氧活性種所潔淨。此外，即使是此製程ST7，包含天花板構件34之表面的一部分區域也會氧化。
於後續製程ST8之第2潔淨中，仿真晶圓被搬入電漿處理裝置10之處理容器12內，該仿真晶圓被載置於載置台PD上。此仿真晶圓於電漿處理裝置10之潔淨時被載置於靜電夾頭ESC之上面上，為用以保護該靜電夾頭ESC之晶圓。製程ST8之第2潔淨中，其次，從氣體源群40之複數氣體源當中之一的氣體源將氟碳氣體供給於處理容器12內。製程ST8中，也可從氣體源群40之複數氣體源當中之一的氣體源對處理容器12內進而供給稀有氣體。此外，來自第1高頻電源62之高頻電力被供應至下部電極LE。藉此，於處理容器12內生成電漿，藉由源自氟碳之活性種使得和處理容器12內之空間S相接的構件表面被潔淨。此製程ST8之實行後，仿真晶圓從處理容器12搬出。
於後續製程ST9之第3潔淨，和製程ST7進行同樣的處理。
一實施形態之方法MT，於後續製程STa中，判定是否所有的晶圓W之處理已結束。當存在著未處理之晶圓W(亦即其他晶圓W)之情況，對該其他晶圓W再次實行從製程ST1起的處理。另一方面，當所有的晶圓W處理已結束之情況，乃結束方法MT之實施。
如上述般在一實施形態之方法MT中，於製程ST5之電漿處理以及製程ST7以及製程ST9之潔淨中會於天花板構件34形成氧化區域34d，但為了於製程ST2中使得正離子衝撞於天花板構件34之矽(亦即被氧化區域34d所覆蓋之矽製區域)，乃希望氧化區域34d之厚度小。因此，上述實施形態之製程ST5，處理氣體中之氧氣體流量係設定為該處理氣體中之氯氣體流量的0.75倍以上之流量。藉此，可減少於製程ST5中所形成之氧化區域34d之厚度。從而，可減少製程ST2即將實行前之天花板構件34之氧化區域34d的厚度。
以下，針對製程ST5之處理氣體中的氧氣體流量進行了各種設定之實驗來說明。實驗中，將處理氣體之氯氣體流量設定為100sccm，將該處理氣體中之氧氣體流量分別設定為0sccm、25sccm、50sccm、75sccm、100sccm、 150sccm之六種流量，來實行製程ST5。然後，測定在天花板構件34所形成之氧化區域34d之厚度。此外，實驗中其他處理條件如以下所述。
<處理條件>
第1高頻電源62之高頻電力：300W
第2高頻電源64之高頻電力：100W
處理容器12內之壓力：20mTorr(2.666Pa)
處理時間：60秒
實驗結果，在處理氣體中之氧氣體流量分別為25sccm、50sccm、75sccm、100sccm、150sccm之情況下，氧化區域34d之厚度分別為34.9nm、32.5nm、15.9nm、8.7nm、9.1nm。此外，當處理氣體中之氧氣體流量為0sccm之情況，天花板構件34之表面被大幅削除。從以上的實驗結果，確認了氧氣體流量為75sccm以上之情況的氧化區域34d之厚度相對於氧氣體流量為50sccm以下之情況的氧化區域34d之厚度成為一半以下之厚度。從而，確認了於製程ST5中，藉由將處理氣體中之氧氣體流量設定為該處理氣體中之氯氣體流量的0.75倍以上之流量，可相當程度減少氧化區域34d之厚度。
以上，針對各種實施形態做了說明，但不限定於上述實施形態可構成為各種變形態樣。例如，電漿處理裝置10雖以將來自第1高頻電源62之高頻電力供應至下部電極LE的方式所構成，但也可將來自第1高頻電源62之高頻電力供應於上部電極30。亦即，第1高頻電源62也可連接於上部電極30。
此外，方法MT之實施所使用之電漿處理裝置不限定於電漿處理裝置10，只要是具備有處理容器、支撐被處理體之載置台、以及設置於載置台上方之矽製天花板構件，也可為任意的電漿處理裝置。例如，於方法MT之實施上所使用之電漿處理裝置也可為感應耦合型電漿處理裝置或是以微波等表面波來激發處理氣體之電漿處理裝置。

Claims (3)

  1. 一種電漿處理方法，使用到電漿處理裝置，該電漿處理裝置具備有：處理容器、於處理容器內支撐被處理體之載置台、以及設置於該載置台上方之矽製天花板構件；該電漿處理方法包含下述製程：將被處理體搬入該處理容器內之製程；以及於該處理容器內生成含氯氣體以及氧氣體之處理氣體的電漿之製程；生成該處理氣體之電漿的該製程中，該處理氣體中之該氧氣體流量係設定為該處理氣體中之該氯氣體流量的0.75倍以上之流量。
  2. 如申請專利範圍第1項之電漿處理方法，係於搬入該被處理體之該製程與生成該處理氣體之電漿的該製程之間進而包含：使得該處理容器內所產生之正離子衝撞於該天花板構件之製程。
  3. 如申請專利範圍第2項之電漿處理方法，進而具備下述製程：於生成該處理氣體之電漿的該製程後，將該被處理體從該處理容器搬出之製程；於搬出該被處理體之該製程後，於該處理容器內生成含氧氣體之潔淨氣體的電漿之製程；以及於生成該潔淨氣體之電漿的該製程後，對該處理容器內搬入其他被處理體之製程；於搬入該其他被處理體之該製程後，進而實行使得該正離子衝撞於該天花板構件之該製程以及生成該處理氣體之電漿的製程。
TW104141031A 2014-12-10 2015-12-08 電漿處理方法 TWI673794B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014249685A JP6374781B2 (ja) 2014-12-10 2014-12-10 プラズマ処理方法
JP2014-249685 2014-12-10

Publications (2)

Publication Number Publication Date
TW201633403A TW201633403A (zh) 2016-09-16
TWI673794B true TWI673794B (zh) 2019-10-01

Family

ID=56111868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104141031A TWI673794B (zh) 2014-12-10 2015-12-08 電漿處理方法

Country Status (4)

Country Link
US (1) US9922841B2 (zh)
JP (1) JP6374781B2 (zh)
KR (1) KR102361775B1 (zh)
TW (1) TWI673794B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6832171B2 (ja) * 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP6925202B2 (ja) * 2017-08-30 2021-08-25 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030173333A1 (en) * 2000-03-27 2003-09-18 Applied Materials, Inc. Two-stage etching process
US20070275564A1 (en) * 2006-05-25 2007-11-29 Tokyo Electron Limited Etching method and storage medium

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872322B1 (en) * 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
US6401728B2 (en) * 1999-03-01 2002-06-11 United Microelectronics Corp. Method for cleaning interior of etching chamber
JP2002319569A (ja) * 2001-04-19 2002-10-31 Tokyo Electron Ltd ドライエッチング方法
US7226868B2 (en) * 2001-10-31 2007-06-05 Tokyo Electron Limited Method of etching high aspect ratio features
US20070131652A1 (en) * 2003-01-12 2007-06-14 Mitsuhiro Okune Plasma etching method
JP5036143B2 (ja) 2004-06-21 2012-09-26 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP4928832B2 (ja) * 2006-05-25 2012-05-09 東京エレクトロン株式会社 エッチング方法及びコンピュータ読み取り可能な記録媒体
JP4826483B2 (ja) * 2007-01-19 2011-11-30 東京エレクトロン株式会社 プラズマ処理装置
US8272346B2 (en) * 2009-04-10 2012-09-25 Lam Research Corporation Gasket with positioning feature for clamped monolithic showerhead electrode
JP5486883B2 (ja) * 2009-09-08 2014-05-07 東京エレクトロン株式会社 被処理体の処理方法
JP5662079B2 (ja) * 2010-02-24 2015-01-28 東京エレクトロン株式会社 エッチング処理方法
US9373521B2 (en) * 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
JP2014082228A (ja) * 2012-10-12 2014-05-08 Tokyo Electron Ltd プラズマエッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030173333A1 (en) * 2000-03-27 2003-09-18 Applied Materials, Inc. Two-stage etching process
US20070275564A1 (en) * 2006-05-25 2007-11-29 Tokyo Electron Limited Etching method and storage medium

Also Published As

Publication number Publication date
US20160172212A1 (en) 2016-06-16
JP2016111284A (ja) 2016-06-20
US9922841B2 (en) 2018-03-20
KR102361775B1 (ko) 2022-02-10
TW201633403A (zh) 2016-09-16
JP6374781B2 (ja) 2018-08-15
KR20160070711A (ko) 2016-06-20

Similar Documents

Publication Publication Date Title
TWI671815B (zh) 蝕刻方法
TWI664676B (zh) Etching method
TWI657502B (zh) 蝕刻方法
TWI610363B (zh) 被處理體之處理方法
TWI657499B (zh) 蝕刻方法
TWI686863B (zh) 蝕刻有機膜之方法
TWI716378B (zh) 蝕刻方法
TWI684218B (zh) 蝕刻方法（三）
TW201705310A (zh) 被處理體之處理方法
TWI743123B (zh) 電漿處理方法
JP6255187B2 (ja) シリコン酸化膜をエッチングする方法
KR20160041778A (ko) 피처리체를 처리하는 방법
TW201717276A (zh) 蝕刻方法
TW201725279A (zh) 基板處理設備及方法
TWI713486B (zh) 蝕刻方法（二）
TWI673794B (zh) 電漿處理方法
TW201840893A (zh) 電漿處理方法及電漿處理裝置
JP7232135B2 (ja) ドライエッチング方法及びデバイスの製造方法
WO2022249964A1 (ja) クリーニング方法およびプラズマ処理方法