DE2618550A1

DE2618550A1 - Verfahren zum herstellen einer halbleitervorrichtung

Info

Publication number: DE2618550A1
Application number: DE19762618550
Authority: DE
Inventors: David Joal Mcelroy
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1975-05-01
Filing date: 1976-04-28
Publication date: 1976-11-11
Also published as: JPS51134589A; US4061506A; SE7604827L; NL7604601A; CA1054724A; FR2309978A1; DE2618550C2; FR2309978B1; GB1547428A; RO72356A; IT1058111B; JPS5634100B2

Description

Patentanwäite 2618S5Ü

Dipl.-Ing. Dipl.-Chem. Dipl.-Ing.

E. Prinz - Dr. G. Hauser - G. Leiser

Ernsbergerstrasse 19

8 München 60

27. April 1976

TEXAS INSTRUMENTS INCORPORATED
13500 North Central Expressway
Dallas, Texas 75222 / V.St.A.

Unser Zeichen: T 1981

Verfahren zum Herstellen einer Halbleitervorrichtung

Die Erfindung betrifft das Gebiet der Halbleiter und insbesondere Halbleiter, bei welchen Ungenauigkeiten in den Abmessungen eine sofortige oder spätere Funktionsstörung zur Folge haben.

dem Fachmann bekannt ist, ermöglichten immer neue Verbesserungen auf dem Gebiet der Halbleitertechnologie eine zunehmende Grössenabnahme komplexer Halbleiter und die Unterbringung von hunderten oder gar tausenden winziger Halbleiterkomponenten (z.B. bipolarer und MOS-Transsistoren) innerhalb sehr kleiner Abmessungen. In dem Maße, in weichein die Größe komplexer Halbleiter,

Dr.Ha/Ma

609846/0728

z.B. integrierter bipolarer und MOS-Schaltungen, zunehmend abnahm, nahm die Bedeutung einer genauen Begrenzung der Abmessungen zu. Auch stiegen mit der Anzahl der einzelnen Komponenten innerhalb einer integrierten Schaltungsanordnung die Anforderungen an eine zuverlässige und reproduzierbare Herstellung entsprechend; zur Erzielung annehmbarer Produktionsausbeuten mußte man verwickelte und kostspielige Herstellungsmethoden anwenden, um genaue Deckungen der erforderlichen Maskierungen, Diffusionen, Metallisierungen und/oder anderer Verfahrensparameter mit Sicherheit zu erzielen.

Da trotz Verbesserungen bei der genauen geometrischen Überwachung die aussergewöhnlich geringen Abmessungen der integrierten Schaltungskomponenten einen beträchtlichen prozentualen Anteil an unbrauchbaren Vorrichtungen zur Folge hatten, wurden bereits Vorschläge zur Erhöhung der Ausbeuten an fertigen integrierten Schaltungen gemacht, wobei die einzelnen Komponenten innerhalb der Gesamtschaltung getestet werden und nur die miteinander verbunden werden, die auf den Test positiv ansprechen. Obwohl dies eine merkliche und wirksame Verbesserung der Produktionsausbeuten ergab, verhinderten doch die dadurch anfallenden Kosten die weitere Forschung für zusätzliche Verbesserungen auf diesem Gebiet.

Eine Aufgabe der Erfindung ist daher die Verbesserung der Abmessungen und der Ausbeuten bei der Herstellung integrierter Schaltungen.

6098^6/0728

Eine weitere Aufgabe der Erfindung ist die Beseitigung oder die deutliche Herabsetzung der Anzahl von Schaltungen, die zunächst zuverlässig zu arbeiten scheinen, jedoch mit der Zeit funktionsunfähig werden.

Gemäss einem Merkmal der Erfindung wird die zeitliche Verschlechterung von Schaltungskomponenten merklich dadurch herabgesetzt oder ganz beseitigt, daß man in die Oberfläche der integrierten Schaltung kurz vor Beendigung ihrer Bearbeitung bestimmte Störstoffe einführt.

Gemäss einem weiteren Merkmal der Erfindung ergibt die Einführung bestimmter Störstoffe in geregelten Mengen erwünschte Veränderungen im Oberflächenzustand der Anteile der integrierten Schaltung, welche in unerwünschter Weise freiliegen, und zwar entweder wegen zufälliger Fehlstellen, Ungenauigkeiten in den Abmessungen und/oder den Deckungen von bei ihrer Herstellung verwendeten Masken, oder die absichtlich freiliegen, um Verbesserungen in anderen Abmessungen zu erzielen.

Gemäß einem weiteren Merkmal der Erfindung hindern die Änderungen des Oberflächenzustands die stets anwesenden Spuren von Verunreinigungen daran, die elektrischen Eigenschaften im Laufe der Zeit soweit zu verändern, daß die Schaltungselemente Funktionsstörungen zeigen.

Gemäß noch einem weiteren Merkmal der Erfindung erfolgt die Herstellung der Halbleiterkomponenten mittels einer Folge von aufeinander abgestimmten Verfahrensstufen, . welche im Zusammenwirken mit der Einführung der bestimm-

6Q9846/0728

ten Störstoffe Schaltungen mit ausgezeichneten Eigenschaften und in sehr hoher Ausbeute ergeben.

Wenn gemäß einem Merkmal der Erfindung bestimmte willkürliche Fehlstellen oder Ungenauigkeiten in den Halbleiterabmessungen und/oder Deckungen von während der Herstellung verwendeten Maskierungen festgestellt werden sollen, werden verschiedene Störstoffe kurz vor Fertigstellung der Halbleitervorrichtung in deren Oberfläche eingeführt, wobei die verschiedenen Störstoffe sofort eine elektrische Fehlfunktion der Teile ergeben, deren Abmessungen fehlerhaft oder nicht genau ausgerichtet sind, so daß diese gleich erkannt werden und eine falsche Einordnung von latent fehlerhaften Einheiten unter die fehlerfreien vermieden wird.

Die vorstehenden Aufgaben und Merkmale der Erfindung werden durch die folgende detaillierte Beschreibung in Verbindung mit der Zeichnung erläutert.

In der Zeichnung zeigen:

Fig. 1 eine Teildraufsicht auf eine typische integrierte MOS-Schaltung mit charakteristischen Abmessungen;

Fig. 2 eine Schnittansicht von Fig. 1}

Fig. 3 einen vergrößerten Teil des Teils von Fig. 1, worin eine der Zellen von Fig. 1 mehr im Detail dargestellt ist, und eine Fehlausrichtung der Gateelektrode erkennen läßt, und

Fig. 4 eine Schnittansicht entlang der Schnittlinie 4-4 von Fig. 3.

60984

26185SQ

Fig. 1 zeigt einen Teil einer typischen integrierten Metall-Oxid-Halbleiter-Schaltung der Art, wie sie ausführlicher in der US-Patentschrift 3 541 543 beschrieben ist. Obwohl eine solche integrierte MOS-Schaltung tausende einzelner aktiver Elemente enthalten kann, ist hier nur ein einziges solches Element im Detail dargestellt (in Fig. 1 mit 1 bezeichnet), um die Beschreibung der Erfindung nicht unübersichtlich zu machen. Der Transistor 1 ist in der Schnittansicht von Fig. 2 noch ausführlicher dargestellt, wo er die Source 2, Drain 3, Kanal 4, Gate 5 und Gateisolierschicht 6 umfaßt. Da die Funktionsweise von MOS-Transistoren dem Fachmann bekannt und näher in dem Buch "MOSFET in Circuit Design" von Robert H. Crawford, veröffentlicht von McGraw-Hill, an welchem 1967 von Texas Instruments Incorporated das Copyright erworben wurde, sowie in dem Buch "MOS/LSI Design and Application" von William N. Carr und Jack P. Mize, veröffentlicht von McGraw-Hill, an welchem 1972 von Texas Instruments Incorporated das Copyright erworben wurde, beschrieben ist, werden die Betriebsweise und die Merkmale solcher Vorrichtungen nachstehend nur in Bezug auf solche Merkmale beschrieben, die zur Erläuterung der Erfindung dienen.

Zur Erläuterung wird angenommen, daß die Source und Drain aus p-leitendem Material bestehen und daß der Hauptanteil des Halbleiterplättchens 7 n-leitend ist, so daß man eine MOS-Halbleitervorrichtung mit p-Kanal erhält. Die Grundsätze der Erfindung lassen sich jedoch auf andere Halbleiter, einschließlich solcher mit η-Kanal, anwenden.

609846/0728

Wie aus Fig. 1 ersichtlich, bildet der MOS-Transistor eine von vielen Zellen eines üblichen Festspeichers oder ROM. Das ROM wird durch eine gekreuzte Matrix aus eindiffundierten Bereichen 8 und Metallisierungsstreifen gebildet. Die letzteren können bei der hier beschriebenen Ausführungsform aus nach üblichen Methoden abgeschiedenen und in Form eines Musters gebrachten dünnen Aluminiumschichten bestehen. An diese dünnen Aluminiumschichten sowie an den Source- und Drainbereich des Halbleiters werden nach üblichen Methoden, wie sie in der eingangs genannten Patentschrift beschrieben sind, elektrische Anschlüße angebracht, und zwar an Stellen jenseits der Ränder der in Fig. 1 dargestellten Schnittansicht durch das Halbleiterplättchen.

Bei der üblichen Herstellung von integrierten MOS-Schaltungen wird ein dünnes Halbleiterplättchen mit bestimmter Leitfähigkeit, z.B. das mit 7 in Fig. 2 bezeichnete, zunächst z.B. durch eine dicke Oxidschicht maskiert und Oxid wird dann in Form eines Musters entfernt, so daß nur die Flächen freiliegen, in welche die Leitfähigkeit beeinflussende Störstoffe eindiffundiert werden sollen, z.B. die Source und Drain 2 bzw. 3 ergebenden Bereiche 8. In das Plättchen werden dann die gewünschten Störstoffe bei für eine solche Diffusion geeigneten Temperaturen eindiffundiert und nach Erzielung der gewünschten Eindringtiefe und Konzentrationen und erneutem Oxidwachstum über den Bereichen 8 wird das Plättchen aus dem Diffusionsbereich entfernt. Eine als Feldoxid bezeichnete Isolierschicht aus Siliziumoxid hat sich durch Oxidwachstum und Diffusionsvorgänge bei dem Verfahren gebildet, so daß nun

6098^6/0728

eine ausreichend dicke Schicht vorliegt, daß bei späterer Aufbringung der dünnen Metallisierungsschichten ein beim normalen Betrieb der Vorrichtungen entstehendes elektrisches Feld den Betrieb von anderen Teilen des Halbleiterelements als demjenigen, wo die Isolierschicht absichtlich verdünnt wurde, z.B. im Bereich 6 von Fig. 2, nicht ungünstig beeinflussen kann.

In dem Feldoxid oder der dicken Isolierschicht 10 definiert ein Muster aus dünneren Teilen 6 das ROM oder die andere Schaltungsanordnung. In üblicher Weise erfolgt dies durch Maskieren des Plättchens unter Freilassung nur solcher Flächen des Feldoxids, in welchen eine Verdünnung erwünscht wird. Diese erfolgt durch Bedecken der Oberfläche mit Fotoresist, Belichtung mit ultraviolettem Licht durch eine Maske, welche das gewünschte Muster festlegt, und Entwicklung des Fotoresist. Das Plättchen wird dann in üblicher Weise mit einem geeigneten Ätzmittel geätzt, bis das Feldoxid bis herunter zur Hauptfläche des Siliziums entfernt wurde, wobei der entwickelte Fotoresist als Maskierung dient. Danach wird der Fotoresist entfernt und der dünne Bereich 6 wird entweder durch Wachstum des Oxids an der Oberfläche oder durch Oxidabscheidung nach üblichen Methoden erhalten. Nach beendeter Bildung des dünnen Bereichs 6 ist die Vorrichtung zur Metallisierung bereit, die wiederum nach üblicher Weise unter Anwendung von Fotoätzmethoden vor sich geht.

Wie dem Fachmann bekannt ist, ist für den optimalen Betrieb des Halbleiterelements die richtige Lage des verdünnten Bereichs 6 besonders wichtig. Wenn der ver-

609846/0728

dünnte Bereich zu weit über den Vorsprung 11 der rechten Begrenzung der eindiffundierten Zone 2 oder über die linke Grenze 12 des eindiffundierten Bereichs 11 hinausreicht, können zwischen Source 2, Drain 3 und Gate 5 zu starke Kapazitäten eingebracht werden. Wenn andererseits der dünne Bereich nicht nach außen bis zu den Vorsprüngen 11 un 12 reicht, kann die Vorrichtung nach Anlegung eines geeigneten Potentials an das Gate 5 nicht angeschaltet werden und ihr Widerstand ist sehr hoch. Eine genaue Abmessung in Bezug auf die Ausrichtung ist somit wichtig.

Noch andere Gründe sind für die Schaffung genauer Abmessungen und einer genauen Geometrie wichtig. Diese umfassen sowohl ein Minimum an Raumbedarf der Vorrichtungen sowie die Herabsetzung der für eine Massenproduktion erforderlichen Herstellungstoleranzen.

Die Erzeugung des dünnen Isolierbereichs und die Aufbringung der Metallisierung erfolgen in aufeinanderfolgenden Verfahrensstufen unter Verwendung verschiedener Masken. Wenn diese Masken nich genau ausgerichtet sind, besteht die Wahrscheinlichkeit, daß ein kleiner Teil des dünnen Isolierbereichs von der dünnen Metallschicht nicht bedeckt wird. Obwohl die vorgesehenen Herstellungstolei .anzen eine leichte Überlappung bei genauer Ausrichtung der Abmessungen ergeben, muß eine solche Überlappung doch wegen der damit verbundenen Beeinträchtigung der Packungsdichte gering gehalten werden. So wurde gefunden, daß Überlappungstoleranzen, die zur Kompensierung der normalerweise auftretenden üngenauigkeiten in einer genauen Ausrichtung der Masken

809846/0728

?ß 1 R-

ausreichen, in p

wodurch: die Dichte der Schaltfianktic-nsii herafcgssstst^ die Kosten erhöht und in einigen fällsn das Endprodukt verschlechtert wird ο Ans wirtsshaftlishsn Grunds^ hat sich daher ergehen₉ daß di% ΤοΙβτώιζ'ϊώ. so gering gehal werden müssen, daß bei einem normalen Herstellungsverfahren ein beträchtlicher Prozentsatz uon erzeugt wir&₈ in ö®asn ?·Ιη tlm^sr· ΑεϊϊΙΙ Isolierschicht fr@ilisg*c₅ "wi.s diaü lsi Fi/=;^ 3 ^r.üit 13 angezeigt ist_o

fi®r

Bekanntlich imsS
Material im VerglsiGh zta fis? 2iO2Pi:aIsn Dislüs öss FaIcI= oxids 10-dünn genug ssin_: dE.3 g®3 in £ss' α£?ΐΐ:-Λ3*;^Λ befindlichen Halbleitsrflssh'? ^rr-ssitgt© ©l®k"2risc!is Feld eine Leitimg üd©f ßsa Zaasil -:· ssd. dsr gs^rHr^sfiusn Schwellenspannung von stera 2 Jolt srgist υ22ώ gliijhzeitig keine so starke Yerändsruag in dsr EenssiitratioK. der elektrischen Ladungsträger i^ ascäcsrsn Tsilsn des darunter befindlichst Bfetsrials "sz'ursssht₉ fisB sins unerwünschte Aktivität entsteht _Θ I^ wjrd^ g-sfr^Ssn, daß zu diesem Zweck die Dicke des Bereichs 6 so gering sein muß, daß ¥erunreinigmig©n aus des? Umgebung₉ eine infolge eines internen Spannungsabfalls wandernde Oberflächenladung oder später zur Oberfläche wandernde Ladungen die Eigenschaften so stark verändern können, daß daraus eine unerwünscht® Leitung in dem darunter befindlichen Material auftritt, sofern nicht der gesamte dünne Bereich bedeckt wird (z.B. durch die Gatemetallisierung 9). Aus diesem Grund erhielt man bei einer Fehlausrichtung, d.h. einer so starken mangelnden Deckung, daß ein Teil 13 des dünnen Bereichs 6 freiliegt,

809846/0728

betriebsunfSMge Vorrichtungen₉ nnö. zwar entweder sofort oder häufiger nach unverhältnismäßgi kurzer Betriebsdauer. Besonders unerwünscht ist, daß eine Vorrichtung beim Austritt aus der Fertigungsreihe einen guten Test ergibt und dann nach ihrem Einbau oder ihrer Verwendung, in der endgültigen Vorrichtung versagte

13s wurde auch, gefunden^ daß während der Herstellung bestimmte zufällige Fehler auftreten können,, z.B. infolge Maskenfehler und/oder der unerwünschten Existenz von Blasen in äem Photoresist. Das oder andere -Gründe können dazu führen,, daß winzige dünne Oxidstellen freiliegen₃ anstatt von der Metallisierung bedeckt zu sein» In diesen Fällen kann die Vorrichtung entweder sofort oder nach, einer außergewöhnlich kurzen Zeit fehlerhaft funktionieren. Infolge der erfindungsgemäßen wirkungsvollen Einführung bestitnnitsr, die Leitfähigkeit beeinflussender Störstoffe uaindestens in die freiliegenden Flächen,, ζ »Β* bei 13₅ wird jedoch, eine ausreichende Vermehrung der Ladungsträger bewirkt j so daß unerwünschte Oberfläcaeneffekte vermieden werden,, Dies ist in Fig* 4 erläutert.

Bei bestimmten von der Erfindung erfaßten Strukturen (z.B. wenn eine maximale Packungsdichte erwünscht ist), kann die Breite der Metallisierung absichtlich geringer gehalten v/erden als die Breite des dünnen Bereichs, so daß absichtlich. Teile der dünnen Bereiche freiliegen. Bei solchen Strukturen ermöglicht die Erfindung die Erzielung betriebsfähiger und zuverlässiger Schaltungen ohne Yerdickung der OxidSchicht oder ohne Rückgriff auf andere Methoden zur Oberflächenpassivierung.

609846/0728

Fig. 4 ist eine Schnittansicht durch Pig. 3, welche die Fehlausriehtung der Metallisierung und das dadurch bedingte Freiliegen des Oberflächenbereichs aus dünnem Isoliermaterial 6 zeigt. Durch die geschlängelten Pfeile 14 werden ferner die ausgewählten, die leitfähigkeit "beeinflussenden Störstoffe dargestellt, die vorzugsweise in die Oberfläche durch Ionenimplantieren eingeführt werden. Diese Störstoffe können im Fall von Halbleitern mit wiederkehrenden EIementstrukturen auf die gesamte Oberfläche aufgebracht werden. In diesen Fällen verhindert die Metallisierung und/oder das dickere Isoliermaterial, welches den Hauptteil der Oberfläche bedeckt, die die Leitfähigkeit beeinflussenden Störstoffe daran, die elektrischen Eigenschaften ungünstig zu verändern. In Bereichen, an welchen die kritisch dünnen Oberflächenstellen freiliegen, dringen die die Leitfähigkeit beeinflussenden Störstoffe jedoch durch die dünnen Schichten weit genug ein, um eine Verstärkung der die Leitfähigkeit beeinflussenden Störstoffe in dem darunter befindlichen Material zu bewirken (mit 15 in Fig. 4 dargestellt), wodurch verhindert wird, daß spätere oder restliche Oberflächenstörstoffe oder parasitische Oberflächenladungen innerhalb oder an der dünnen Schicht 13 die Betriebseigenschaften der Vorrichtung ungünstig beeinflussen.

Bei einer anderen Ausführungsform der Erfindung werden Störstoffe verwendet, die die Leitfähigkeit im entgegengesetzten Sinn wie die vorstehend beschriebenen beeinflussen. In diesen Fällen erfolgt die Verschlechterung der Einheiten sofort, da solche Störstoffe den angünstigen Einfluß der restlichen oder später aufgetretenen unerwünschten Störstoffe in den sehr dünnen

609846/0728

Schichten verstärken und dadurch eine sofortige Fehlfunktion der fraglichen Einheiten hervorrufen. In diesen Fällen sind dann nur diejenigen Bereiche der integrierten Schaltung voll "betriebsfähig, die keine Einheiten mit einer Fehlausrichtung unter Freilegung dünner Bereiche aufweisen.

Obwohl bei der hier erläuterten Ausfuhrungsform die integrierte MOS-Schaltung aus sich wiederholenden Strukturen gleicher Elemente zusammengesetzt ist und zwar so, daß alle Bereiche der Oberfläche so weit bedeckt sind, daß ein ungünstiger Einfluß der zum Schluß eingeführten, die Leitfähigkeit beeinflussenden Störstoffe vermieden wird, mit Ausnahme von Fällen, wo eine ausreichende Fehlausrichtung oder eine geringere Metallisierungsbreite Teile der dünnen Bereiche freiläßt, läßt sich das erfindungsgemäße Prinzip doch auch auf andere integrierte Schaltungen anwenden, wo die die Leitfähigkeit beeinflussenden Störstoffe nur auf bestimmte Teile der Oberfläche beschränkt werden. In solchen Fällen ist die Anwendung der Ionenimplantierung besonders wirkungsvoll, da diese Methode eine sehr selektive Aufbringung von Störstoffen auf genau abgegrenzte Teile der Oberfläche ermöglicht. Solche Anpassungen und Anwendungen der Erfindung sind jedoch für den Fachmann ohne weiteres ersichtlich.

Bei einem spezifischen Beispiel wurde ein η leitendes Siliciumplättchen mit einem Widerstand von 3 bis 6 Ohm-Zentimeter, in der 111 Ebene geschnitten, mit Phosphor dotiert und mit einem Durchmesser von 2 Zoll und einer Dicke von 16 bis 18 Mil zu Beginn kurz einer üblichen Säurereinigung unterworfen. Danach kam es etwa 20 Minuten in einen auf etwa 1000° 0 gehaltenen Ofen, bis eine

609846/0728

etwa 3000 Angström dicke Oxidschicht gewachsen war. Das [Plättchen wurde dann aus dem Ofen entnommen. Fach Abkühlung auf Raumtemperatur wurde es mit einem dünnen Photoresisbüberzug (etwa 8000 Angström dick) (KMER von Eastman Kodak Company) überzogen.

Das Photoresistmaterial wurde aufgeschleudert; d.h., nach seiner Aufbringung auf die Oberfläche des Plättchens wurde das Plättchen mit hoher Geschwindigkeit rotiert, um das Resistmaterial gleichmäßig zu verteilen. Dann wurde es etwa 15 Minuten bei 60 bis 70° C in einer inerten Atmosphäre (Hp) gesintert. Eine Photomaske wurde dann angrenzend an die mit Photoresist bedeckte Oberfläche unter Freilassung von nur den Stellen* an welchen Source- und Drain-Diffusionen erwünscht waren, angebracht. Darauf belichtete man mit Ultraviolettlicht die Teile des nicht von der Maske bedeckten Photoresists, lach der Belichtung wurde der Photoresist mit KMER-Entwickler entwickelt, in welchen das Plättchen etwa 2 Minuten bei einer Temperatur von etwa 27° C eingetaucht wurde.

Uach der Entwicklung und einer gründlichen Spülung bedeckte das Photoresistmaterial die Oberfläche mit Ausnahme in den Bereichen,, in welchenDiffusionen erfolgen sollten. Das Plättchen wurde dann etwa 30 Minuten bei etwa 170° C ausgehärtet (15 Minuten langsamer Temperaturanstieg, 15-minutiges Halten auf Temperatur). Dann wurde das Plättchen in eine in der HalbleiterIndustrie übliche Oxidätzlösung eingetaucht (eine Säure mit der folgenden Zusammensetzung: 10 Volum-$ 49 foige Hi¹ in hochreinem entionisiertem Wasser).

609846/0728

Nach, etwa 4 Minuten war das Oxid in den belichteten Bereichen weggeätzt und das Plättchen wurde aus der Ätzlösung entnommen und gründlich in entionisiertem Wasser gespült. Dann tauchte man es in ein Lösungsmittel für den Photoresist, um so das verbliebene Fotoresistmaterial zu entfernen, worauf man das Plättchen einer Säurereinigung aussetzte, bei der es in eine E₂SO. und H₂O₂ enthaltende Lösung getaucht wurde. Das Plättchen wurde dann erneut gründlich in. entionisiertem Wasser gespült und an der Luft getrocknet, wonach es für die erste Diffusion bereit war.

Es wurde dann in einen Diffusionsofen gebracht und auf IO5O⁰ C erhitzt, zu welchem Zeitpunkt ein borhaltiger Dampf etwa 45 Minuten auf die Plättchenoberfläche gerichtet wurde. Wach den 45 Minuten wurde der Bordampf abgeschaltet und man leitete ein inertes Gas (Stickstoff) über das Plättchen, während es auf Raumtemperatur abkühlte. Wenn sich auf der Plättchenoberfläche ein PiIm aus Bor-Silicatglas gebildet hatte, wurde das Plättchen etwa 30 Sekunden lluorwasserstoffdampf ausgesetzt, bis das Bor-Silicatglas verflüchtigt und verschwunden war. Daraufhin wurde das Plättchen erneut in den Ofen eingebracht; auf etwa 900° C erhitzt und dann etwa 12 Stunden einer oxidierenden Atmosphäre ausgesetzt, bis sich auf der gesamten PlattchenoberfIache ein etwa HOOD Angström dicker Oxidfilm gebildet hatte.

Nach dem Abkühlen wurde das Plättchen erneut mit Photöresistraaterial übersogen, gesintert, mit einer die G-atebereiche definierenden Maske belegt und dann mit Ultraviolettlicht belichtet. Anschließend wurde der Photoresist entwickelt, wobei auf der gesamten Plattehenoberflache Photoresistraaterial verblieb, mit Ausnahme in den

809848/0728

Bereichen, in welchen die Gates gebildet werden sollen. An dieser Stelle wurde das Plättchen erneut zur Entfernung des Oxids nur in den freiliegenden Bereichen über den Gates geätzt. Danach wurde der Photoresist von der Oberfläche durch Eintauchen in ein entsprechendes Lösungsmittel entfernt. Das Plättchen wurde erneut mit Säure gereinigt (wie vorstehend beschrieben). Man spülte dann gründlich in entionisiertem Wasser und gab das Plättchen wieder in den Ofen, wo es unter einer oxidierenden Atmosphäre (Wasserdampf) auf 950 C erhitzt wurde, bis sich eine etwa 1000 Angström dicke Gate-Oxidschicht gebildet hatte.

Fach dem Abkühlen wurde das Plättchen in eine Ionenimplantierungskammer gebracht, wo es mit Borionen beschossen wurde, die auf ein Potential von 50 KEY beschleunigt waren. Eine Intensität von etwa 6 Mikroampere wurde etwa 10 Sekunden aufrechterhalten, bis

11 2 eine Gesamtdosierung von 3 x 10 pro cm erreicht war, worauf man die Ionenimplantierung abbrach und das Plättchen aus der Kammer entnahm. Es wurde dann wiederum einer Säurereinigung unterworfen.

Die Ionengeschwindigkeit und die Dicke der Oxid-Gateschicht wurden so aufeinander abgestimmt, daß der Hauptanteil der Borionen durch die dünne Oxidschicht oberhalb des Gate-Bereichs hindurchtrat und in die unmittelbar daran angrenzende Oberfläche des Halbleitermaterials eintrat. Die Geschwindigkeit der Borionen reichte jedoch nicht aus, um die über dem Rest des Plättchens befindlichen viel dickeren Oxidschichten vollständig zu durchdringen.

Nach beendeten Reinigungsoperationen wurde das Plättchen erneut in den Ofen gebracht und in einer inerten

48/0728

Atmosphäre auf etwa 900° C erhitzt und etwa 15 Minuten auf dieser Temperatur gehalten. Diese Erhitzung bezweckte eine Aktivierung der implantierten Ionen, indem dadurch ihre geeignete Verteilung durch die Kristall- und Rauragitterstruktur des Halbleitermaterials ermöglicht wurde.

Alsdann wurde das Plättchen mit Fotoresistmaterial überzogen, maskiert, belichtet und so entwickelt, daß für die Ätzung nur diese Stellen freilagen, an denen elektrische Anschlüsse angebracht werden sollten. Dann wurde das Plättchen erneut so lange in Ätzlösung eingebracht, bis das Oxid von den Stellen entfernt war, an welchen Anschlüsse angebracht werden sollten, worauf man das Plättchen aus der Ätzlösung entnahm, spülte und das Fotoresistmaterial entfernte.

Man brachte dann auf·die gesamte Oberfläche Aluminium auf und zwar sowohl auf die für den elektrischen Anschluß geätzten Stellen als auch über die restlichen noch mit Oxid bedeckten Flächen, Das erfolgte durch übliches Aufdampfen, wobei das Plättchen auf einem ebenen Halter montiert wird. Verdampfen/Abscheiden wurde bis zur Erzielung eines etwa 1 Mikron dicken Überzugs fortgesetzt. Auf der Oberfläche wurde dann ein Muster aus Photoresistmaterial (unter Anwendung der vorstehend beschriebenen Methoden) unter Freilegung von den Stellen gebildet, wo unerwünschtes Metall entfernt werden sollte und das Plättchen wurde dann zur Entfernung des freigelegten Metalls in eine auslaugende Lösung eingetaucht. Dann wurde das Plättchen gründlich mit entionisiertem Wasser gespült und getrocknet.

603846/0728

Das metallische Verbindungsmuster und die Metallisierung für die Source-, Drain- und Gateteile der aktiven Elemente auf dem Plättchen wurden nun vervollständigt. Dann wurde das Plättchen jedoch gemäß der Erfindung in die loneniraplantierungskammer eingebracht und auf seine gesamte Oberfläche wurde ein Strahl aus Phosphor-

12 ionen mit einer Gesamtdosierung von etwa 8 χ 10 Ionen

pro cm gerichtet. Diese Ionen wurden auf ein Potential von etwa 100 KEY beschleunigt, so daß sie schnell genug waren, um durch alle an der Oberfläche etwa freiliegenden dünnen Oxidbereiche hindurchzutreten und sich innerhalb oder dicht an der Zwischenfläohe zwischen dem Oxid und dem darunterliegenden Halbleitermaterial festzusetzen. Wenn dies geschehen war, wurde das Plättchen aus der Ionenimplantierungskammer entnommen und in einer inerten Atmosphäre 60 Minuten auf etwa 450° ö erhitzt. Das bewirkte eine Aktivierung der implantierten Ionen infolge Wanderung oder Ortswechsel innerhalb des Kristallgitters des Halbleitermaterials. Danach wurde auf die gesamte Oberfläche ein Schutzüberzug aufgebracht« Zu diesem Zweck wurde Si~üT» bei 300° C bis zur Bildung eines 3000 bis 4000 Angström dicken Überzugs abgeschieden. Geeignete Öffnungen in dem Siliciutn-Nitrid-Überzug wurden dann (unter Aufbringung von Photoresistmaterial und Maskierung wie vorstehend beschrieben) erzeugt, um Metallbereiche für die anschließende Verbindung freizulegen.

Das Plättchen war jetzt fertig und wurde auf seine Lebensdauer getestet, wobei es etwa 1000 Stunden bei hohen Temperaturen betrieben wurde. Obwohl absichtlich eine gewisse Fehlausrichtung der Masken hervorgerufen worden war, um bestimmte Teile der dünnen Oxidschicht freizulegen, traten innerhalb dieser 1000 Stunden keine

6098^6/0728

Störungen auf, obgleich, in gleichen Plättchen, die jedoch keiner Implantierung mit Phosphorionen unterworfen worden waren, bei den meisten innerhalb dieser Zeit Ausfälle zu verzeichnen waren.

Obwohl die Erfindung in dem vorstehenden Beispiel unter Angabe bestimmter Materialien, Zeiten und Temperaturen erläutert wird, ist für den Fachmann doch selbstverständlich, daß andere Materialien, Zeiten und Temperaturen innerhalb des Rahmens der Erfindung angewendet werden können. So können beispielsweise anstelle der Phosphorionen Arsenionen verwendet werden, wenn die Besehleunigungsspannungen und die Strahlintensitäten entsprechend eingestellt werden.

S0984S/0728

Claims

Patentansprüche

1.]Verfahren zum Herstellen einer Halbleitervorrichtung mit ihre Betriebseigenschaften bestimmenden besonderen Teilen, wobei mindestens einer dieser Teile in Bezug auf einen anderen eine genaue Anordnung aufweist, dadurch gekennzeichnet, daß man Pehlanordnungen dieser Teile durch Einführung bestimmter Störstoffe an mindestens die fehlangeordneten Abschnitte der Teile kompensiert.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur genauen Anordnung mindestens eines dieser Teile in Bezug auf einen anderen diese aufeinander ausgerichtet werden.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß bei 3?ehlausrichtungen dieser Teile die bestimmten Störstoffe in mindestens die fehlausgerichteten Abschnitte der Teile eingeführt werden.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die bestimmten Störstoffe zusätzlich in andere Teile der Außenfläche der Halbleitervorrichtung eingeführt werden.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die bestimmten Störstoffe in die gesamte Betriebsfläche der Halbleitervorrichtung eingeführt werden.

6. Verfahren nach einem der vorhergehenden Ansprüche, . dadurch gekennzeichnet, daß als Störstoffe Phosphor, Arsen, Antimon und/oder Wismuth verwendet werden.

609846/0728

7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Störstoffe durch Ionenimplantierung eingeführt werden.

8. Verfahren nach einem der vorhergehenden Ansprüche zur Peststellung von Vorrichtungen, die wegen zu starker Fehlausrichtung eines oder mehrerer Paare von miteinander in Wechselwirkung stehenden Bereichen latent fehlerhaft sind, dadurch gekennzeichnet, daß die in die fehlausgerichteten Abschnitte eingeführten bestimmten Störstoffe vom gleichen die elektrischen Eigenschaften beeinflussenden Leitungstyp sind, wie die überwiegend vorhandenen Oberflächenverunreinigungen, welche mit der Zeit die Vorrichtung durch Verschlechterung der Betriebseigenschaften der fehlausgerichteten Teile betriebsunfähig machen, wobei diese bestimmten Störstoffe in einer solchen Menge eingebracht werden, daß die latenten Fehler akut werden, jedoch die Betriebseigenschaften von nichtfehlausgerichteten Teilen nicht verschlechtert werden.

9. Halbleitervorrichtung mit ihre Betriebseigenschaften bestimmenden besonderen Bereichen, wobei mindestens zwei dieser Bereiche eine solche Fehlanordnung zueinander besitzen, daß ein oder mehrere sich nicht deckende Teile unter entsprechender Erzeugung einer oder mehrerer potentiell fehlerhafter Flächen entstehen und wobei mindestens ein anderer Bereich innerhalb der Vorrichtung, angrenzend an jede dieser potentiell fehlerhaften Flächen vorliegt, dadurch gekennzeichnet, daß dieser andere Bereich eine erhöhte Ladungsträgerkonzentration aufweist, die ausreicht, um die Entwicklung einer uragebungsbedingten Inversion und damit mögliche Defekte zu verhindern.

60984670728

10. Halbleitervorrichtung mit ihre Betriebseigenschaften "bestimmenden Bereichen, wobei zwei dieser Bereiche in Bezug aufeinander so fehlausgerichtet sind, daß ein gegen eine Oberflächeninversion unzureichend geschützter Oberflächenteil freiliegt, dadurch gekennzeichnet, daß ein im wesentlichen diesem Oberflächenanteil entsprechender Bereich innerhalb der Vorrichtung mit einer zur Verhinderung dieser Oberflächeninversion ausreichend erhöhten Ladungsträgerkonzentration vorliegt.

11. Integrierte Halbleiterschaltung mit einem Halbleiterkörper vom einen Leitungstyp und mindestens zwei voneinander im Abstand befindlichen Bereichen auf einer Hauptfläche des Halbleiterkörpers mit einem anderen Leitungstyp, wobei eine dünne Isolierschicht die Fläche zvn.sch.en diesen Bereichen überdeckt und unmittelbar an diese angrenzt, ein leitendes Glied mindestens einen Teil dieser dünnen Isolierschicht überlagert und nur einen Teil dieser Fläche überlappt und somit in Bezug auf diese eine Fehlausriehtung aufweist und wobei ein dem nicht-überlappten Teil dieser Fläche entsprechender Teil eine zur Verhinderung einer Oberflächeninversion an dieser Stelle ausreichend erhöhte Ladungsträgerkonzentration aufweist.

12. Verfahren zur Herstellung von Halbleitervorrichtungen mit verschieden dicken Isolierüberzügen und einem Metallisierungsmuster, dadurch gekennzeichnet, daß zur Kompensation einer Fehlausrichtung von Maskierungsmustern die Vorrichtungen nach Aufbringung des Metallisierungsmusters einer Ionenimplantierung unterworfen werden, welche den dünnsten der Isolierüberzüge jedoch nicht die dickeren Isolierüberzüge oder die Metallisierung durchdringt.

609846/0726

13. Halbleitervorrichtung mit die Betriebseigenschaften bestimmenden besonderen Bereichen, wobei mindestens ein Paar dieser Bereiche einander körperlich so zugeordnet ist, daß sich gegenseitig bedeckende Plächen entstehen, wobei diese Bedeckung jedoch nicht vollständig ist und mindestens ein Teil eines dieser Bereiche freiliegt, dadurch gekennseichnet, daß mindestens dieser Teil des einen dieser Bereiche eine so weit erhöhte Ladungsträgerkonzentration auf v/eist, daß eine umgebungsbedingte Inversion und somit mögliche Defekte sich nicht entwickeln können.

609846/0728