DE2618550A1 - Verfahren zum herstellen einer halbleitervorrichtung - Google Patents
Verfahren zum herstellen einer halbleitervorrichtungInfo
- Publication number
- DE2618550A1 DE2618550A1 DE19762618550 DE2618550A DE2618550A1 DE 2618550 A1 DE2618550 A1 DE 2618550A1 DE 19762618550 DE19762618550 DE 19762618550 DE 2618550 A DE2618550 A DE 2618550A DE 2618550 A1 DE2618550 A1 DE 2618550A1
- Authority
- DE
- Germany
- Prior art keywords
- areas
- parts
- area
- misaligned
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 claims description 17
- 239000000356 contaminant Substances 0.000 claims description 16
- 238000001465 metallisation Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000002800 charge carrier Substances 0.000 claims description 6
- 230000007547 defect Effects 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 230000002950 deficient Effects 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- 238000011161 development Methods 0.000 claims description 2
- 230000001154 acute effect Effects 0.000 claims 1
- 229910052787 antimony Inorganic materials 0.000 claims 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 238000011109 contamination Methods 0.000 claims 1
- 230000007613 environmental effect Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 238000009877 rendering Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 239000000463 material Substances 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 8
- -1 boron ions Chemical class 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 239000002253 acid Substances 0.000 description 5
- 239000008367 deionised water Substances 0.000 description 5
- 229910021641 deionized water Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/024—Defect control-gettering and annealing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/91—Controlling charging state at semiconductor-insulator interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Description
Patentanwäite 2618S5Ü
Dipl.-Ing. Dipl.-Chem. Dipl.-Ing.
E. Prinz - Dr. G. Hauser - G. Leiser
Ernsbergerstrasse 19
8 München 60
27. April 1976
TEXAS INSTRUMENTS INCORPORATED
13500 North Central Expressway
Dallas, Texas 75222 / V.St.A.
13500 North Central Expressway
Dallas, Texas 75222 / V.St.A.
Unser Zeichen: T 1981
Verfahren zum Herstellen einer Halbleitervorrichtung
Die Erfindung betrifft das Gebiet der Halbleiter und insbesondere Halbleiter, bei welchen Ungenauigkeiten
in den Abmessungen eine sofortige oder spätere Funktionsstörung zur Folge haben.
dem Fachmann bekannt ist, ermöglichten immer neue Verbesserungen auf dem Gebiet der Halbleitertechnologie
eine zunehmende Grössenabnahme komplexer Halbleiter und die Unterbringung von hunderten oder gar tausenden
winziger Halbleiterkomponenten (z.B. bipolarer und MOS-Transsistoren) innerhalb sehr kleiner Abmessungen.
In dem Maße, in weichein die Größe komplexer Halbleiter,
Dr.Ha/Ma
609846/0728
z.B. integrierter bipolarer und MOS-Schaltungen, zunehmend abnahm, nahm die Bedeutung einer genauen
Begrenzung der Abmessungen zu. Auch stiegen mit der Anzahl der einzelnen Komponenten innerhalb einer
integrierten Schaltungsanordnung die Anforderungen an eine zuverlässige und reproduzierbare Herstellung
entsprechend; zur Erzielung annehmbarer Produktionsausbeuten mußte man verwickelte und kostspielige
Herstellungsmethoden anwenden, um genaue Deckungen der erforderlichen Maskierungen, Diffusionen, Metallisierungen
und/oder anderer Verfahrensparameter mit Sicherheit zu erzielen.
Da trotz Verbesserungen bei der genauen geometrischen Überwachung die aussergewöhnlich geringen Abmessungen
der integrierten Schaltungskomponenten einen beträchtlichen prozentualen Anteil an unbrauchbaren Vorrichtungen
zur Folge hatten, wurden bereits Vorschläge zur Erhöhung der Ausbeuten an fertigen integrierten Schaltungen
gemacht, wobei die einzelnen Komponenten innerhalb der Gesamtschaltung getestet werden und nur die
miteinander verbunden werden, die auf den Test positiv
ansprechen. Obwohl dies eine merkliche und wirksame Verbesserung der Produktionsausbeuten ergab, verhinderten
doch die dadurch anfallenden Kosten die weitere Forschung für zusätzliche Verbesserungen auf diesem
Gebiet.
Eine Aufgabe der Erfindung ist daher die Verbesserung der Abmessungen und der Ausbeuten bei der Herstellung
integrierter Schaltungen.
6098^6/0728
Eine weitere Aufgabe der Erfindung ist die Beseitigung oder die deutliche Herabsetzung der Anzahl von Schaltungen,
die zunächst zuverlässig zu arbeiten scheinen, jedoch mit der Zeit funktionsunfähig werden.
Gemäss einem Merkmal der Erfindung wird die zeitliche
Verschlechterung von Schaltungskomponenten merklich dadurch herabgesetzt oder ganz beseitigt, daß man in
die Oberfläche der integrierten Schaltung kurz vor Beendigung ihrer Bearbeitung bestimmte Störstoffe einführt.
Gemäss einem weiteren Merkmal der Erfindung ergibt die Einführung bestimmter Störstoffe in geregelten Mengen
erwünschte Veränderungen im Oberflächenzustand der Anteile der integrierten Schaltung, welche in unerwünschter
Weise freiliegen, und zwar entweder wegen zufälliger Fehlstellen, Ungenauigkeiten in den Abmessungen
und/oder den Deckungen von bei ihrer Herstellung verwendeten Masken, oder die absichtlich freiliegen,
um Verbesserungen in anderen Abmessungen zu erzielen.
Gemäß einem weiteren Merkmal der Erfindung hindern die Änderungen des Oberflächenzustands die stets anwesenden
Spuren von Verunreinigungen daran, die elektrischen Eigenschaften im Laufe der Zeit soweit zu verändern,
daß die Schaltungselemente Funktionsstörungen zeigen.
Gemäß noch einem weiteren Merkmal der Erfindung erfolgt
die Herstellung der Halbleiterkomponenten mittels einer Folge von aufeinander abgestimmten Verfahrensstufen, .
welche im Zusammenwirken mit der Einführung der bestimm-
6Q9846/0728
ten Störstoffe Schaltungen mit ausgezeichneten Eigenschaften und in sehr hoher Ausbeute ergeben.
Wenn gemäß einem Merkmal der Erfindung bestimmte willkürliche Fehlstellen oder Ungenauigkeiten in den Halbleiterabmessungen
und/oder Deckungen von während der Herstellung verwendeten Maskierungen festgestellt werden
sollen, werden verschiedene Störstoffe kurz vor Fertigstellung der Halbleitervorrichtung in deren Oberfläche
eingeführt, wobei die verschiedenen Störstoffe sofort eine elektrische Fehlfunktion der Teile ergeben, deren
Abmessungen fehlerhaft oder nicht genau ausgerichtet sind, so daß diese gleich erkannt werden und eine falsche
Einordnung von latent fehlerhaften Einheiten unter die
fehlerfreien vermieden wird.
Die vorstehenden Aufgaben und Merkmale der Erfindung
werden durch die folgende detaillierte Beschreibung in Verbindung mit der Zeichnung erläutert.
In der Zeichnung zeigen:
Fig. 1 eine Teildraufsicht auf eine typische integrierte MOS-Schaltung mit charakteristischen Abmessungen;
Fig. 2 eine Schnittansicht von Fig. 1}
Fig. 3 einen vergrößerten Teil des Teils von Fig. 1, worin eine der Zellen von Fig. 1 mehr im Detail
dargestellt ist, und eine Fehlausrichtung der Gateelektrode erkennen läßt, und
Fig. 4 eine Schnittansicht entlang der Schnittlinie 4-4 von Fig. 3.
60984
26185SQ
Fig. 1 zeigt einen Teil einer typischen integrierten Metall-Oxid-Halbleiter-Schaltung der Art, wie sie ausführlicher
in der US-Patentschrift 3 541 543 beschrieben ist. Obwohl eine solche integrierte MOS-Schaltung
tausende einzelner aktiver Elemente enthalten kann, ist hier nur ein einziges solches Element im Detail dargestellt
(in Fig. 1 mit 1 bezeichnet), um die Beschreibung der Erfindung nicht unübersichtlich zu machen. Der Transistor
1 ist in der Schnittansicht von Fig. 2 noch ausführlicher dargestellt, wo er die Source 2, Drain 3,
Kanal 4, Gate 5 und Gateisolierschicht 6 umfaßt. Da die Funktionsweise von MOS-Transistoren dem Fachmann
bekannt und näher in dem Buch "MOSFET in Circuit Design" von Robert H. Crawford, veröffentlicht von McGraw-Hill,
an welchem 1967 von Texas Instruments Incorporated das
Copyright erworben wurde, sowie in dem Buch "MOS/LSI Design and Application" von William N. Carr und Jack
P. Mize, veröffentlicht von McGraw-Hill, an welchem 1972 von Texas Instruments Incorporated das Copyright erworben
wurde, beschrieben ist, werden die Betriebsweise und die Merkmale solcher Vorrichtungen nachstehend nur in
Bezug auf solche Merkmale beschrieben, die zur Erläuterung der Erfindung dienen.
Zur Erläuterung wird angenommen, daß die Source und Drain aus p-leitendem Material bestehen und daß der Hauptanteil
des Halbleiterplättchens 7 n-leitend ist, so daß man
eine MOS-Halbleitervorrichtung mit p-Kanal erhält. Die
Grundsätze der Erfindung lassen sich jedoch auf andere Halbleiter, einschließlich solcher mit η-Kanal, anwenden.
609846/0728
Wie aus Fig. 1 ersichtlich, bildet der MOS-Transistor eine von vielen Zellen eines üblichen Festspeichers oder
ROM. Das ROM wird durch eine gekreuzte Matrix aus eindiffundierten Bereichen 8 und Metallisierungsstreifen
gebildet. Die letzteren können bei der hier beschriebenen Ausführungsform aus nach üblichen Methoden abgeschiedenen
und in Form eines Musters gebrachten dünnen Aluminiumschichten bestehen. An diese dünnen Aluminiumschichten
sowie an den Source- und Drainbereich des Halbleiters werden nach üblichen Methoden, wie sie in der eingangs
genannten Patentschrift beschrieben sind, elektrische Anschlüße angebracht, und zwar an Stellen jenseits der
Ränder der in Fig. 1 dargestellten Schnittansicht durch das Halbleiterplättchen.
Bei der üblichen Herstellung von integrierten MOS-Schaltungen wird ein dünnes Halbleiterplättchen mit
bestimmter Leitfähigkeit, z.B. das mit 7 in Fig. 2 bezeichnete, zunächst z.B. durch eine dicke Oxidschicht
maskiert und Oxid wird dann in Form eines Musters entfernt, so daß nur die Flächen freiliegen, in welche
die Leitfähigkeit beeinflussende Störstoffe eindiffundiert werden sollen, z.B. die Source und Drain
2 bzw. 3 ergebenden Bereiche 8. In das Plättchen werden dann die gewünschten Störstoffe bei für eine solche
Diffusion geeigneten Temperaturen eindiffundiert und nach Erzielung der gewünschten Eindringtiefe und Konzentrationen
und erneutem Oxidwachstum über den Bereichen 8 wird das Plättchen aus dem Diffusionsbereich
entfernt. Eine als Feldoxid bezeichnete Isolierschicht aus Siliziumoxid hat sich durch Oxidwachstum und Diffusionsvorgänge
bei dem Verfahren gebildet, so daß nun
6098^6/0728
eine ausreichend dicke Schicht vorliegt, daß bei späterer Aufbringung der dünnen Metallisierungsschichten
ein beim normalen Betrieb der Vorrichtungen entstehendes elektrisches Feld den Betrieb von anderen Teilen des
Halbleiterelements als demjenigen, wo die Isolierschicht absichtlich verdünnt wurde, z.B. im Bereich 6 von Fig. 2,
nicht ungünstig beeinflussen kann.
In dem Feldoxid oder der dicken Isolierschicht 10 definiert ein Muster aus dünneren Teilen 6 das ROM
oder die andere Schaltungsanordnung. In üblicher Weise erfolgt dies durch Maskieren des Plättchens unter Freilassung nur solcher Flächen des Feldoxids, in welchen
eine Verdünnung erwünscht wird. Diese erfolgt durch Bedecken der Oberfläche mit Fotoresist, Belichtung
mit ultraviolettem Licht durch eine Maske, welche das gewünschte Muster festlegt, und Entwicklung des Fotoresist.
Das Plättchen wird dann in üblicher Weise mit einem geeigneten Ätzmittel geätzt, bis das Feldoxid
bis herunter zur Hauptfläche des Siliziums entfernt wurde, wobei der entwickelte Fotoresist als Maskierung
dient. Danach wird der Fotoresist entfernt und der dünne Bereich 6 wird entweder durch Wachstum des Oxids an
der Oberfläche oder durch Oxidabscheidung nach üblichen
Methoden erhalten. Nach beendeter Bildung des dünnen Bereichs 6 ist die Vorrichtung zur Metallisierung bereit,
die wiederum nach üblicher Weise unter Anwendung von Fotoätzmethoden vor sich geht.
Wie dem Fachmann bekannt ist, ist für den optimalen Betrieb des Halbleiterelements die richtige Lage des
verdünnten Bereichs 6 besonders wichtig. Wenn der ver-
609846/0728
dünnte Bereich zu weit über den Vorsprung 11 der rechten Begrenzung der eindiffundierten Zone 2 oder über die
linke Grenze 12 des eindiffundierten Bereichs 11 hinausreicht, können zwischen Source 2, Drain 3 und Gate 5
zu starke Kapazitäten eingebracht werden. Wenn andererseits der dünne Bereich nicht nach außen bis zu den
Vorsprüngen 11 un 12 reicht, kann die Vorrichtung nach Anlegung eines geeigneten Potentials an das Gate 5
nicht angeschaltet werden und ihr Widerstand ist sehr hoch. Eine genaue Abmessung in Bezug auf die Ausrichtung
ist somit wichtig.
Noch andere Gründe sind für die Schaffung genauer Abmessungen und einer genauen Geometrie wichtig. Diese
umfassen sowohl ein Minimum an Raumbedarf der Vorrichtungen sowie die Herabsetzung der für eine Massenproduktion
erforderlichen Herstellungstoleranzen.
Die Erzeugung des dünnen Isolierbereichs und die Aufbringung der Metallisierung erfolgen in aufeinanderfolgenden
Verfahrensstufen unter Verwendung verschiedener Masken. Wenn diese Masken nich genau ausgerichtet
sind, besteht die Wahrscheinlichkeit, daß ein kleiner Teil des dünnen Isolierbereichs von der dünnen Metallschicht
nicht bedeckt wird. Obwohl die vorgesehenen Herstellungstolei .anzen eine leichte Überlappung bei
genauer Ausrichtung der Abmessungen ergeben, muß eine solche Überlappung doch wegen der damit verbundenen
Beeinträchtigung der Packungsdichte gering gehalten werden. So wurde gefunden, daß Überlappungstoleranzen,
die zur Kompensierung der normalerweise auftretenden üngenauigkeiten in einer genauen Ausrichtung der Masken
809846/0728
?ß 1 R-
ausreichen, in p
wodurch: die Dichte der Schaltfianktic-nsii herafcgssstst^
die Kosten erhöht und in einigen fällsn das Endprodukt
verschlechtert wird ο Ans wirtsshaftlishsn Grunds^ hat
sich daher ergehen9 daß di% ΤοΙβτώιζ'ϊώ. so gering gehal
werden müssen, daß bei einem normalen Herstellungsverfahren ein beträchtlicher Prozentsatz uon
erzeugt wir&8 in ö®asn ?·Ιη tlm^sr· ΑεϊϊΙΙ
Isolierschicht fr@ilisg*c5 "wi.s diaü lsi Fi/=;^ 3 r.üit 13
angezeigt isto
fi®r
Bekanntlich imsS
Material im VerglsiGh zta fis? 2iO2Pi:aIsn Dislüs öss FaIcI= oxids 10-dünn genug ssin: dE.3 g®3 in £ss' α£?ΐΐ:-Λ3*;Λ befindlichen Halbleitsrflssh'? ^rr-ssitgt© ©l®k"2risc!is Feld eine Leitimg üd©f ßsa Zaasil -:· ssd. dsr gs^rHr^sfiusn Schwellenspannung von stera 2 Jolt srgist υ22ώ gliijhzeitig keine so starke Yerändsruag in dsr EenssiitratioK. der elektrischen Ladungsträger i^ ascäcsrsn Tsilsn des darunter befindlichst Bfetsrials "sz'ursssht9 fisB sins unerwünschte Aktivität entsteht Θ I^ wjrd^ g-sfr^Ssn, daß zu diesem Zweck die Dicke des Bereichs 6 so gering sein muß, daß ¥erunreinigmig©n aus des? Umgebung9 eine infolge eines internen Spannungsabfalls wandernde Oberflächenladung oder später zur Oberfläche wandernde Ladungen die Eigenschaften so stark verändern können, daß daraus eine unerwünscht® Leitung in dem darunter befindlichen Material auftritt, sofern nicht der gesamte dünne Bereich bedeckt wird (z.B. durch die Gatemetallisierung 9). Aus diesem Grund erhielt man bei einer Fehlausrichtung, d.h. einer so starken mangelnden Deckung, daß ein Teil 13 des dünnen Bereichs 6 freiliegt,
Material im VerglsiGh zta fis? 2iO2Pi:aIsn Dislüs öss FaIcI= oxids 10-dünn genug ssin: dE.3 g®3 in £ss' α£?ΐΐ:-Λ3*;Λ befindlichen Halbleitsrflssh'? ^rr-ssitgt© ©l®k"2risc!is Feld eine Leitimg üd©f ßsa Zaasil -:· ssd. dsr gs^rHr^sfiusn Schwellenspannung von stera 2 Jolt srgist υ22ώ gliijhzeitig keine so starke Yerändsruag in dsr EenssiitratioK. der elektrischen Ladungsträger i^ ascäcsrsn Tsilsn des darunter befindlichst Bfetsrials "sz'ursssht9 fisB sins unerwünschte Aktivität entsteht Θ I^ wjrd^ g-sfr^Ssn, daß zu diesem Zweck die Dicke des Bereichs 6 so gering sein muß, daß ¥erunreinigmig©n aus des? Umgebung9 eine infolge eines internen Spannungsabfalls wandernde Oberflächenladung oder später zur Oberfläche wandernde Ladungen die Eigenschaften so stark verändern können, daß daraus eine unerwünscht® Leitung in dem darunter befindlichen Material auftritt, sofern nicht der gesamte dünne Bereich bedeckt wird (z.B. durch die Gatemetallisierung 9). Aus diesem Grund erhielt man bei einer Fehlausrichtung, d.h. einer so starken mangelnden Deckung, daß ein Teil 13 des dünnen Bereichs 6 freiliegt,
809846/0728
betriebsunfSMge Vorrichtungen9 nnö. zwar entweder
sofort oder häufiger nach unverhältnismäßgi kurzer
Betriebsdauer. Besonders unerwünscht ist, daß eine Vorrichtung beim Austritt aus der Fertigungsreihe
einen guten Test ergibt und dann nach ihrem Einbau oder ihrer Verwendung, in der endgültigen Vorrichtung
versagte
13s wurde auch, gefunden^ daß während der Herstellung
bestimmte zufällige Fehler auftreten können,, z.B.
infolge Maskenfehler und/oder der unerwünschten Existenz von Blasen in äem Photoresist. Das oder
andere -Gründe können dazu führen,, daß winzige dünne
Oxidstellen freiliegen3 anstatt von der Metallisierung
bedeckt zu sein» In diesen Fällen kann die Vorrichtung
entweder sofort oder nach, einer außergewöhnlich
kurzen Zeit fehlerhaft funktionieren. Infolge der erfindungsgemäßen wirkungsvollen Einführung bestitnnitsr,
die Leitfähigkeit beeinflussender Störstoffe uaindestens in die freiliegenden Flächen,, ζ »Β* bei 135
wird jedoch, eine ausreichende Vermehrung der Ladungsträger bewirkt j so daß unerwünschte Oberfläcaeneffekte
vermieden werden,, Dies ist in Fig* 4 erläutert.
Bei bestimmten von der Erfindung erfaßten Strukturen (z.B. wenn eine maximale Packungsdichte erwünscht ist),
kann die Breite der Metallisierung absichtlich geringer gehalten v/erden als die Breite des dünnen Bereichs, so
daß absichtlich. Teile der dünnen Bereiche freiliegen. Bei solchen Strukturen ermöglicht die Erfindung die Erzielung
betriebsfähiger und zuverlässiger Schaltungen ohne Yerdickung der OxidSchicht oder ohne Rückgriff
auf andere Methoden zur Oberflächenpassivierung.
609846/0728
Fig. 4 ist eine Schnittansicht durch Pig. 3, welche
die Fehlausriehtung der Metallisierung und das dadurch bedingte Freiliegen des Oberflächenbereichs
aus dünnem Isoliermaterial 6 zeigt. Durch die geschlängelten Pfeile 14 werden ferner die ausgewählten,
die leitfähigkeit "beeinflussenden Störstoffe dargestellt,
die vorzugsweise in die Oberfläche durch Ionenimplantieren eingeführt werden. Diese Störstoffe
können im Fall von Halbleitern mit wiederkehrenden EIementstrukturen auf die gesamte Oberfläche aufgebracht
werden. In diesen Fällen verhindert die Metallisierung und/oder das dickere Isoliermaterial,
welches den Hauptteil der Oberfläche bedeckt, die die Leitfähigkeit beeinflussenden Störstoffe daran,
die elektrischen Eigenschaften ungünstig zu verändern. In Bereichen, an welchen die kritisch dünnen Oberflächenstellen
freiliegen, dringen die die Leitfähigkeit beeinflussenden Störstoffe jedoch durch die
dünnen Schichten weit genug ein, um eine Verstärkung der die Leitfähigkeit beeinflussenden Störstoffe in
dem darunter befindlichen Material zu bewirken (mit 15 in Fig. 4 dargestellt), wodurch verhindert wird,
daß spätere oder restliche Oberflächenstörstoffe oder parasitische Oberflächenladungen innerhalb oder an
der dünnen Schicht 13 die Betriebseigenschaften der Vorrichtung ungünstig beeinflussen.
Bei einer anderen Ausführungsform der Erfindung werden Störstoffe verwendet, die die Leitfähigkeit im entgegengesetzten
Sinn wie die vorstehend beschriebenen beeinflussen. In diesen Fällen erfolgt die Verschlechterung
der Einheiten sofort, da solche Störstoffe den angünstigen Einfluß der restlichen oder später aufgetretenen
unerwünschten Störstoffe in den sehr dünnen
609846/0728
Schichten verstärken und dadurch eine sofortige Fehlfunktion
der fraglichen Einheiten hervorrufen. In diesen Fällen sind dann nur diejenigen Bereiche der
integrierten Schaltung voll "betriebsfähig, die keine Einheiten mit einer Fehlausrichtung unter Freilegung
dünner Bereiche aufweisen.
Obwohl bei der hier erläuterten Ausfuhrungsform die
integrierte MOS-Schaltung aus sich wiederholenden Strukturen gleicher Elemente zusammengesetzt ist und zwar
so, daß alle Bereiche der Oberfläche so weit bedeckt sind, daß ein ungünstiger Einfluß der zum Schluß eingeführten,
die Leitfähigkeit beeinflussenden Störstoffe vermieden wird, mit Ausnahme von Fällen, wo eine ausreichende
Fehlausrichtung oder eine geringere Metallisierungsbreite Teile der dünnen Bereiche freiläßt,
läßt sich das erfindungsgemäße Prinzip doch auch auf andere integrierte Schaltungen anwenden, wo die die
Leitfähigkeit beeinflussenden Störstoffe nur auf bestimmte Teile der Oberfläche beschränkt werden. In
solchen Fällen ist die Anwendung der Ionenimplantierung besonders wirkungsvoll, da diese Methode eine
sehr selektive Aufbringung von Störstoffen auf genau abgegrenzte Teile der Oberfläche ermöglicht. Solche
Anpassungen und Anwendungen der Erfindung sind jedoch für den Fachmann ohne weiteres ersichtlich.
Bei einem spezifischen Beispiel wurde ein η leitendes Siliciumplättchen mit einem Widerstand von 3 bis 6 Ohm-Zentimeter,
in der 111 Ebene geschnitten, mit Phosphor dotiert und mit einem Durchmesser von 2 Zoll und einer
Dicke von 16 bis 18 Mil zu Beginn kurz einer üblichen Säurereinigung unterworfen. Danach kam es etwa 20 Minuten
in einen auf etwa 1000° 0 gehaltenen Ofen, bis eine
609846/0728
etwa 3000 Angström dicke Oxidschicht gewachsen war. Das [Plättchen wurde dann aus dem Ofen entnommen.
Fach Abkühlung auf Raumtemperatur wurde es mit einem dünnen Photoresisbüberzug (etwa 8000 Angström dick)
(KMER von Eastman Kodak Company) überzogen.
Das Photoresistmaterial wurde aufgeschleudert; d.h.,
nach seiner Aufbringung auf die Oberfläche des Plättchens wurde das Plättchen mit hoher Geschwindigkeit
rotiert, um das Resistmaterial gleichmäßig zu verteilen. Dann wurde es etwa 15 Minuten bei 60 bis 70° C
in einer inerten Atmosphäre (Hp) gesintert. Eine Photomaske
wurde dann angrenzend an die mit Photoresist bedeckte Oberfläche unter Freilassung von nur den
Stellen* an welchen Source- und Drain-Diffusionen erwünscht waren, angebracht. Darauf belichtete man
mit Ultraviolettlicht die Teile des nicht von der Maske bedeckten Photoresists, lach der Belichtung
wurde der Photoresist mit KMER-Entwickler entwickelt,
in welchen das Plättchen etwa 2 Minuten bei einer Temperatur von etwa 27° C eingetaucht wurde.
Uach der Entwicklung und einer gründlichen Spülung bedeckte das Photoresistmaterial die Oberfläche mit
Ausnahme in den Bereichen,, in welchenDiffusionen erfolgen
sollten. Das Plättchen wurde dann etwa 30 Minuten bei etwa 170° C ausgehärtet (15 Minuten langsamer
Temperaturanstieg, 15-minutiges Halten auf Temperatur). Dann wurde das Plättchen in eine in der
HalbleiterIndustrie übliche Oxidätzlösung eingetaucht
(eine Säure mit der folgenden Zusammensetzung: 10 Volum-$ 49 foige Hi1 in hochreinem entionisiertem Wasser).
609846/0728
Nach, etwa 4 Minuten war das Oxid in den belichteten
Bereichen weggeätzt und das Plättchen wurde aus der Ätzlösung entnommen und gründlich in entionisiertem
Wasser gespült. Dann tauchte man es in ein Lösungsmittel für den Photoresist, um so das verbliebene
Fotoresistmaterial zu entfernen, worauf man das Plättchen einer Säurereinigung aussetzte, bei der
es in eine E2SO. und H2O2 enthaltende Lösung getaucht
wurde. Das Plättchen wurde dann erneut gründlich in. entionisiertem Wasser gespült und an der Luft getrocknet,
wonach es für die erste Diffusion bereit war.
Es wurde dann in einen Diffusionsofen gebracht und auf IO5O0 C erhitzt, zu welchem Zeitpunkt ein borhaltiger
Dampf etwa 45 Minuten auf die Plättchenoberfläche gerichtet wurde. Wach den 45 Minuten wurde der Bordampf
abgeschaltet und man leitete ein inertes Gas (Stickstoff) über das Plättchen, während es auf Raumtemperatur
abkühlte. Wenn sich auf der Plättchenoberfläche ein PiIm aus Bor-Silicatglas gebildet hatte, wurde das
Plättchen etwa 30 Sekunden lluorwasserstoffdampf ausgesetzt, bis das Bor-Silicatglas verflüchtigt und verschwunden
war. Daraufhin wurde das Plättchen erneut in den Ofen eingebracht; auf etwa 900° C erhitzt und dann
etwa 12 Stunden einer oxidierenden Atmosphäre ausgesetzt, bis sich auf der gesamten PlattchenoberfIache
ein etwa HOOD Angström dicker Oxidfilm gebildet hatte.
Nach dem Abkühlen wurde das Plättchen erneut mit Photöresistraaterial
übersogen, gesintert, mit einer die G-atebereiche definierenden Maske belegt und dann mit Ultraviolettlicht
belichtet. Anschließend wurde der Photoresist entwickelt, wobei auf der gesamten Plattehenoberflache
Photoresistraaterial verblieb, mit Ausnahme in den
809848/0728
Bereichen, in welchen die Gates gebildet werden sollen. An dieser Stelle wurde das Plättchen erneut zur Entfernung
des Oxids nur in den freiliegenden Bereichen über den Gates geätzt. Danach wurde der
Photoresist von der Oberfläche durch Eintauchen in ein entsprechendes Lösungsmittel entfernt. Das Plättchen
wurde erneut mit Säure gereinigt (wie vorstehend beschrieben). Man spülte dann gründlich in entionisiertem
Wasser und gab das Plättchen wieder in den Ofen, wo es unter einer oxidierenden Atmosphäre (Wasserdampf)
auf 950 C erhitzt wurde, bis sich eine etwa 1000 Angström dicke Gate-Oxidschicht gebildet hatte.
Fach dem Abkühlen wurde das Plättchen in eine Ionenimplantierungskammer
gebracht, wo es mit Borionen beschossen wurde, die auf ein Potential von 50 KEY beschleunigt waren. Eine Intensität von etwa 6 Mikroampere
wurde etwa 10 Sekunden aufrechterhalten, bis
11 2 eine Gesamtdosierung von 3 x 10 pro cm erreicht
war, worauf man die Ionenimplantierung abbrach und das
Plättchen aus der Kammer entnahm. Es wurde dann wiederum einer Säurereinigung unterworfen.
Die Ionengeschwindigkeit und die Dicke der Oxid-Gateschicht wurden so aufeinander abgestimmt, daß der
Hauptanteil der Borionen durch die dünne Oxidschicht oberhalb des Gate-Bereichs hindurchtrat und in die
unmittelbar daran angrenzende Oberfläche des Halbleitermaterials eintrat. Die Geschwindigkeit der Borionen
reichte jedoch nicht aus, um die über dem Rest des Plättchens befindlichen viel dickeren Oxidschichten
vollständig zu durchdringen.
Nach beendeten Reinigungsoperationen wurde das Plättchen erneut in den Ofen gebracht und in einer inerten
48/0728
Atmosphäre auf etwa 900° C erhitzt und etwa 15 Minuten auf dieser Temperatur gehalten. Diese Erhitzung bezweckte
eine Aktivierung der implantierten Ionen, indem dadurch ihre geeignete Verteilung durch die Kristall-
und Rauragitterstruktur des Halbleitermaterials ermöglicht
wurde.
Alsdann wurde das Plättchen mit Fotoresistmaterial überzogen, maskiert, belichtet und so entwickelt, daß
für die Ätzung nur diese Stellen freilagen, an denen elektrische Anschlüsse angebracht werden sollten. Dann
wurde das Plättchen erneut so lange in Ätzlösung eingebracht, bis das Oxid von den Stellen entfernt war,
an welchen Anschlüsse angebracht werden sollten, worauf man das Plättchen aus der Ätzlösung entnahm,
spülte und das Fotoresistmaterial entfernte.
Man brachte dann auf·die gesamte Oberfläche Aluminium
auf und zwar sowohl auf die für den elektrischen Anschluß geätzten Stellen als auch über die restlichen
noch mit Oxid bedeckten Flächen, Das erfolgte durch übliches Aufdampfen, wobei das Plättchen auf einem
ebenen Halter montiert wird. Verdampfen/Abscheiden wurde bis zur Erzielung eines etwa 1 Mikron dicken
Überzugs fortgesetzt. Auf der Oberfläche wurde dann ein Muster aus Photoresistmaterial (unter Anwendung
der vorstehend beschriebenen Methoden) unter Freilegung von den Stellen gebildet, wo unerwünschtes
Metall entfernt werden sollte und das Plättchen wurde dann zur Entfernung des freigelegten Metalls in eine
auslaugende Lösung eingetaucht. Dann wurde das Plättchen gründlich mit entionisiertem Wasser gespült und
getrocknet.
603846/0728
Das metallische Verbindungsmuster und die Metallisierung
für die Source-, Drain- und Gateteile der aktiven Elemente auf dem Plättchen wurden nun vervollständigt.
Dann wurde das Plättchen jedoch gemäß der Erfindung in die loneniraplantierungskammer eingebracht und auf
seine gesamte Oberfläche wurde ein Strahl aus Phosphor-
12 ionen mit einer Gesamtdosierung von etwa 8 χ 10 Ionen
pro cm gerichtet. Diese Ionen wurden auf ein Potential von etwa 100 KEY beschleunigt, so daß sie schnell genug
waren, um durch alle an der Oberfläche etwa freiliegenden dünnen Oxidbereiche hindurchzutreten und sich innerhalb
oder dicht an der Zwischenfläohe zwischen dem Oxid
und dem darunterliegenden Halbleitermaterial festzusetzen. Wenn dies geschehen war, wurde das Plättchen
aus der Ionenimplantierungskammer entnommen und in einer inerten Atmosphäre 60 Minuten auf etwa 450° ö erhitzt.
Das bewirkte eine Aktivierung der implantierten Ionen infolge Wanderung oder Ortswechsel innerhalb des Kristallgitters
des Halbleitermaterials. Danach wurde auf die gesamte Oberfläche ein Schutzüberzug aufgebracht«
Zu diesem Zweck wurde Si~üT» bei 300° C bis zur Bildung
eines 3000 bis 4000 Angström dicken Überzugs abgeschieden.
Geeignete Öffnungen in dem Siliciutn-Nitrid-Überzug
wurden dann (unter Aufbringung von Photoresistmaterial und Maskierung wie vorstehend beschrieben) erzeugt, um
Metallbereiche für die anschließende Verbindung freizulegen.
Das Plättchen war jetzt fertig und wurde auf seine Lebensdauer getestet, wobei es etwa 1000 Stunden bei
hohen Temperaturen betrieben wurde. Obwohl absichtlich eine gewisse Fehlausrichtung der Masken hervorgerufen
worden war, um bestimmte Teile der dünnen Oxidschicht freizulegen, traten innerhalb dieser 1000 Stunden keine
6098^6/0728
Störungen auf, obgleich, in gleichen Plättchen, die jedoch keiner Implantierung mit Phosphorionen unterworfen
worden waren, bei den meisten innerhalb dieser Zeit Ausfälle zu verzeichnen waren.
Obwohl die Erfindung in dem vorstehenden Beispiel unter Angabe bestimmter Materialien, Zeiten und Temperaturen
erläutert wird, ist für den Fachmann doch selbstverständlich, daß andere Materialien, Zeiten
und Temperaturen innerhalb des Rahmens der Erfindung angewendet werden können. So können beispielsweise
anstelle der Phosphorionen Arsenionen verwendet werden,
wenn die Besehleunigungsspannungen und die
Strahlintensitäten entsprechend eingestellt werden.
S0984S/0728
Claims (13)
1.]Verfahren zum Herstellen einer Halbleitervorrichtung
mit ihre Betriebseigenschaften bestimmenden besonderen Teilen, wobei mindestens einer dieser Teile in Bezug
auf einen anderen eine genaue Anordnung aufweist, dadurch gekennzeichnet, daß man Pehlanordnungen dieser
Teile durch Einführung bestimmter Störstoffe an mindestens die fehlangeordneten Abschnitte der Teile
kompensiert.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur genauen Anordnung mindestens eines dieser Teile in
Bezug auf einen anderen diese aufeinander ausgerichtet werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß bei 3?ehlausrichtungen dieser Teile die bestimmten Störstoffe
in mindestens die fehlausgerichteten Abschnitte der Teile eingeführt werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die bestimmten Störstoffe zusätzlich in andere Teile
der Außenfläche der Halbleitervorrichtung eingeführt werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die bestimmten Störstoffe in die gesamte Betriebsfläche
der Halbleitervorrichtung eingeführt werden.
6. Verfahren nach einem der vorhergehenden Ansprüche, . dadurch gekennzeichnet, daß als Störstoffe Phosphor,
Arsen, Antimon und/oder Wismuth verwendet werden.
609846/0728
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Störstoffe durch
Ionenimplantierung eingeführt werden.
8. Verfahren nach einem der vorhergehenden Ansprüche zur Peststellung von Vorrichtungen, die wegen zu
starker Fehlausrichtung eines oder mehrerer Paare von miteinander in Wechselwirkung stehenden Bereichen
latent fehlerhaft sind, dadurch gekennzeichnet, daß die in die fehlausgerichteten Abschnitte eingeführten
bestimmten Störstoffe vom gleichen die elektrischen Eigenschaften beeinflussenden Leitungstyp sind, wie
die überwiegend vorhandenen Oberflächenverunreinigungen, welche mit der Zeit die Vorrichtung durch
Verschlechterung der Betriebseigenschaften der fehlausgerichteten Teile betriebsunfähig machen, wobei
diese bestimmten Störstoffe in einer solchen Menge eingebracht werden, daß die latenten Fehler akut
werden, jedoch die Betriebseigenschaften von nichtfehlausgerichteten Teilen nicht verschlechtert werden.
9. Halbleitervorrichtung mit ihre Betriebseigenschaften bestimmenden besonderen Bereichen, wobei mindestens
zwei dieser Bereiche eine solche Fehlanordnung zueinander besitzen, daß ein oder mehrere sich nicht
deckende Teile unter entsprechender Erzeugung einer oder mehrerer potentiell fehlerhafter Flächen entstehen
und wobei mindestens ein anderer Bereich innerhalb der Vorrichtung, angrenzend an jede dieser potentiell
fehlerhaften Flächen vorliegt, dadurch gekennzeichnet, daß dieser andere Bereich eine erhöhte
Ladungsträgerkonzentration aufweist, die ausreicht, um die Entwicklung einer uragebungsbedingten Inversion
und damit mögliche Defekte zu verhindern.
60984670728
10. Halbleitervorrichtung mit ihre Betriebseigenschaften "bestimmenden Bereichen, wobei zwei dieser Bereiche
in Bezug aufeinander so fehlausgerichtet sind, daß ein gegen eine Oberflächeninversion unzureichend geschützter
Oberflächenteil freiliegt, dadurch gekennzeichnet, daß ein im wesentlichen diesem Oberflächenanteil
entsprechender Bereich innerhalb der Vorrichtung mit einer zur Verhinderung dieser Oberflächeninversion
ausreichend erhöhten Ladungsträgerkonzentration vorliegt.
11. Integrierte Halbleiterschaltung mit einem Halbleiterkörper vom einen Leitungstyp und mindestens zwei voneinander
im Abstand befindlichen Bereichen auf einer Hauptfläche des Halbleiterkörpers mit einem anderen
Leitungstyp, wobei eine dünne Isolierschicht die
Fläche zvn.sch.en diesen Bereichen überdeckt und unmittelbar
an diese angrenzt, ein leitendes Glied mindestens einen Teil dieser dünnen Isolierschicht
überlagert und nur einen Teil dieser Fläche überlappt und somit in Bezug auf diese eine Fehlausriehtung aufweist
und wobei ein dem nicht-überlappten Teil dieser Fläche entsprechender Teil eine zur Verhinderung einer
Oberflächeninversion an dieser Stelle ausreichend erhöhte Ladungsträgerkonzentration aufweist.
12. Verfahren zur Herstellung von Halbleitervorrichtungen mit verschieden dicken Isolierüberzügen und einem
Metallisierungsmuster, dadurch gekennzeichnet, daß zur Kompensation einer Fehlausrichtung von Maskierungsmustern die Vorrichtungen nach Aufbringung des Metallisierungsmusters
einer Ionenimplantierung unterworfen werden, welche den dünnsten der Isolierüberzüge jedoch
nicht die dickeren Isolierüberzüge oder die Metallisierung durchdringt.
609846/0726
13. Halbleitervorrichtung mit die Betriebseigenschaften bestimmenden besonderen Bereichen, wobei mindestens
ein Paar dieser Bereiche einander körperlich so zugeordnet ist, daß sich gegenseitig bedeckende Plächen
entstehen, wobei diese Bedeckung jedoch nicht vollständig ist und mindestens ein Teil eines dieser Bereiche
freiliegt, dadurch gekennseichnet, daß mindestens dieser Teil des einen dieser Bereiche eine so
weit erhöhte Ladungsträgerkonzentration auf v/eist, daß eine umgebungsbedingte Inversion und somit mögliche
Defekte sich nicht entwickeln können.
609846/0728
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/573,696 US4061506A (en) | 1975-05-01 | 1975-05-01 | Correcting doping defects |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2618550A1 true DE2618550A1 (de) | 1976-11-11 |
DE2618550C2 DE2618550C2 (de) | 1991-09-05 |
Family
ID=24293034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762618550 Granted DE2618550A1 (de) | 1975-05-01 | 1976-04-28 | Verfahren zum herstellen einer halbleitervorrichtung |
Country Status (10)
Country | Link |
---|---|
US (1) | US4061506A (de) |
JP (1) | JPS51134589A (de) |
CA (1) | CA1054724A (de) |
DE (1) | DE2618550A1 (de) |
FR (1) | FR2309978A1 (de) |
GB (1) | GB1547428A (de) |
IT (1) | IT1058111B (de) |
NL (1) | NL7604601A (de) |
RO (1) | RO72356A (de) |
SE (1) | SE7604827L (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4116721A (en) * | 1977-11-25 | 1978-09-26 | International Business Machines Corporation | Gate charge neutralization for insulated gate field-effect transistors |
US4280271A (en) * | 1979-10-11 | 1981-07-28 | Texas Instruments Incorporated | Three level interconnect process for manufacture of integrated circuit devices |
JPS5693367A (en) * | 1979-12-20 | 1981-07-28 | Fujitsu Ltd | Manufacture of semiconductor device |
US4791074A (en) * | 1986-08-29 | 1988-12-13 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor apparatus |
US4796073A (en) * | 1986-11-14 | 1989-01-03 | Burr-Brown Corporation | Front-surface N+ gettering techniques for reducing noise in integrated circuits |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3541543A (en) * | 1966-07-25 | 1970-11-17 | Texas Instruments Inc | Binary decoder |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1244225A (en) * | 1968-12-31 | 1971-08-25 | Associated Semiconductor Mft | Improvements in and relating to methods of manufacturing semiconductor devices |
JPS5226433B2 (de) * | 1971-09-18 | 1977-07-14 | ||
US3789504A (en) * | 1971-10-12 | 1974-02-05 | Gte Laboratories Inc | Method of manufacturing an n-channel mos field-effect transistor |
US3914855A (en) * | 1974-05-09 | 1975-10-28 | Bell Telephone Labor Inc | Methods for making MOS read-only memories |
JPS605062B2 (ja) * | 1974-09-26 | 1985-02-08 | 株式会社東芝 | 半導体論理回路装置 |
-
1975
- 1975-05-01 US US05/573,696 patent/US4061506A/en not_active Expired - Lifetime
-
1976
- 1976-03-24 CA CA248625A patent/CA1054724A/en not_active Expired
- 1976-04-12 GB GB14814/76A patent/GB1547428A/en not_active Expired
- 1976-04-13 IT IT49015/76A patent/IT1058111B/it active
- 1976-04-24 RO RO7685788A patent/RO72356A/ro unknown
- 1976-04-27 FR FR7612376A patent/FR2309978A1/fr active Granted
- 1976-04-27 SE SE7604827A patent/SE7604827L/xx unknown
- 1976-04-28 JP JP51049349A patent/JPS51134589A/ja active Granted
- 1976-04-28 DE DE19762618550 patent/DE2618550A1/de active Granted
- 1976-04-29 NL NL7604601A patent/NL7604601A/xx not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3541543A (en) * | 1966-07-25 | 1970-11-17 | Texas Instruments Inc | Binary decoder |
Non-Patent Citations (1)
Title |
---|
"Valvo Berichte", Bd. XVI, H. 3, S. 65-78, März 1971 * |
Also Published As
Publication number | Publication date |
---|---|
FR2309978A1 (fr) | 1976-11-26 |
SE7604827L (sv) | 1976-11-02 |
NL7604601A (nl) | 1976-11-03 |
JPS51134589A (en) | 1976-11-22 |
FR2309978B1 (de) | 1980-01-25 |
IT1058111B (it) | 1982-04-10 |
GB1547428A (en) | 1979-06-20 |
CA1054724A (en) | 1979-05-15 |
DE2618550C2 (de) | 1991-09-05 |
RO72356A (ro) | 1981-06-26 |
JPS5634100B2 (de) | 1981-08-07 |
US4061506A (en) | 1977-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19654738B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE2703957C2 (de) | FET-Ein-Element-Speicherzelle und Verfahren zu ihrerHerstellung | |
DE2153103C3 (de) | Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
DE3106202C2 (de) | ||
DE2814973C2 (de) | Verfahren zur Herstellung eines Speicher-Feldeffekttransistors | |
DE2745857C2 (de) | ||
DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2520190A1 (de) | Verfahren zur herstellung eines festwertspeichers | |
DE3784758T2 (de) | Herstellungsverfahren für EPROM-Zellen mit Oxid-Nitrid-oxid-Dielektrikum. | |
DE2553838B2 (de) | Verfahren zur herstellung von anreicherungs-feldeffektransistoren | |
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
DE1544275C3 (de) | Verfahren zur Ausbildung von Zonen unterschiedlicher Leitfähigkeit in Halbleiterkristallen durch Ionenimplantation | |
DE2752698A1 (de) | Verfahren zur herstellung von halbleitervorrichtungen | |
DE2922015A1 (de) | Verfahren zur herstellung einer vlsi-schaltung | |
DE2160462C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2422120C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE3139846C2 (de) | ||
DE3540422A1 (de) | Verfahren zum herstellen integrierter strukturen mit nicht-fluechtigen speicherzellen, die selbst-ausgerichtete siliciumschichten und dazugehoerige transistoren aufweisen | |
DE2620998A1 (de) | Verfahren zur herstellung von traegern fuer die verarbeitung von ic-chips | |
DE2348199A1 (de) | Verfahren zur herstellung von mis-anordnungen | |
DE69615642T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
EP1139432A2 (de) | Schottky-Diode | |
DE2618550A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
DE1614233B2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
EP0028786B1 (de) | Ionenimplantationsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |