JPH05158799A - 秘密保護回路構造 - Google Patents
秘密保護回路構造Info
- Publication number
- JPH05158799A JPH05158799A JP4107815A JP10781592A JPH05158799A JP H05158799 A JPH05158799 A JP H05158799A JP 4107815 A JP4107815 A JP 4107815A JP 10781592 A JP10781592 A JP 10781592A JP H05158799 A JPH05158799 A JP H05158799A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- substrates
- sustain
- volatile
- circuit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 239000004020 conductor Substances 0.000 claims description 9
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 238000012423 maintenance Methods 0.000 claims description 6
- 239000000523 sample Substances 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 abstract description 2
- 230000015654 memory Effects 0.000 description 21
- 238000000034 method Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 239000012611 container material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/86—Secure or tamper-resistant housings
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Combinations Of Printed Boards (AREA)
- Storage Device Security (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は秘密保持が確実であり、リバースエ
ンジニアリングが行われることができないようにアクセ
スが試みられたときにそれ自身を動作不能にする回路構
造を提供することを目的とする。 【構成】 基体2 ，4 上に製造され、他方の基体4 , 2
に面している揮発性回路6a, 6bを備えた１対の対向した
基体2 ，4 と、それらの基体に対向して設けられたバン
プＡ1 ，Ａ2 ，Ｂ1 ，Ｂ2 ，Ｄ2 ，Ｄ1 のような基体の
相互位置を保持するの手段と、体間に延在する前記揮発
性回路6a, 6bの維持回路16〜26とを備え、この維持回路
は、基体が互いに関して移動された場合に遮断されて揮
発性回路を遮断、或いは焼損して秘密が漏れないように
することを特徴とする。
ンジニアリングが行われることができないようにアクセ
スが試みられたときにそれ自身を動作不能にする回路構
造を提供することを目的とする。 【構成】 基体2 ，4 上に製造され、他方の基体4 , 2
に面している揮発性回路6a, 6bを備えた１対の対向した
基体2 ，4 と、それらの基体に対向して設けられたバン
プＡ1 ，Ａ2 ，Ｂ1 ，Ｂ2 ，Ｄ2 ，Ｄ1 のような基体の
相互位置を保持するの手段と、体間に延在する前記揮発
性回路6a, 6bの維持回路16〜26とを備え、この維持回路
は、基体が互いに関して移動された場合に遮断されて揮
発性回路を遮断、或いは焼損して秘密が漏れないように
することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はリバースエンジニアリン
グからの電気回路の保護、特に集積回路内に埋設された
アクセスコードの保護に関する。
グからの電気回路の保護、特に集積回路内に埋設された
アクセスコードの保護に関する。
【０００２】
【従来の技術】電気回路、特に集積回路のある一部分へ
の認承されていないアクセスを阻止することは非常に重
要である。例えば、デジタルコードまたはその他のデー
タは承認されていない使用を阻止するために回路のある
部分に蓄積される。回路は利用者が適切なコードを入力
した場合にのみ適切に機能する。しかしながら、このよ
うな回路は可視検査、マイクロプローブ、２次電子放射
電圧コントラスト分析等のような種々の分析方法によっ
て危険にさらされる可能性がある。過去において、この
ようなリバースエンジニアリングを阻止するために多数
の技術が使用されている。
の認承されていないアクセスを阻止することは非常に重
要である。例えば、デジタルコードまたはその他のデー
タは承認されていない使用を阻止するために回路のある
部分に蓄積される。回路は利用者が適切なコードを入力
した場合にのみ適切に機能する。しかしながら、このよ
うな回路は可視検査、マイクロプローブ、２次電子放射
電圧コントラスト分析等のような種々の分析方法によっ
て危険にさらされる可能性がある。過去において、この
ようなリバースエンジニアリングを阻止するために多数
の技術が使用されている。
【０００３】
【発明が解決しようとする課題】大部分の基本的はプラ
スチック容器または保護ダイ被覆で回路を包囲してい
る。しかしながら、回路へのアクセスは容器材料を通し
て機械的または酸ドリルによって行われることができ
る。別の方法は保護されるべき回路の部分を偽るように
誤解させる回路形態を付加するか、或はそれ自身の特定
のコードでそれぞれ異なるダイを特注することである。
この方法の一例は、ヒューズエアクラフト社に譲渡され
たＯzdemir氏他による米国特許第4,766,516 号明細書
（“Method and Apparatus for Securing Integrated C
ircuits from Unauthorized Copying andUse ”，1988
年 8月23日）に記載されている。これらの技術はアクセ
スを遅らせることはできるが、一般に成功的なリバース
エンジニアリングを完全に阻止するものではない。米国
特許第4,766,516 号明細書はまたいくつかの印刷回路板
上に回路を有する秘密保護システム用の使用制御スキム
を記載している。各回路はそれ自身が制御コードを受信
したときに次の回路板上の回路を順次エネーブルするよ
うに制御コードを送信し、外部ソフトウェア確認ユニッ
トは第１の回路板用の制御コードを送信する。システム
の全体的な動作は改竄されるか、或は失われた場合には
動作不能になる。
スチック容器または保護ダイ被覆で回路を包囲してい
る。しかしながら、回路へのアクセスは容器材料を通し
て機械的または酸ドリルによって行われることができ
る。別の方法は保護されるべき回路の部分を偽るように
誤解させる回路形態を付加するか、或はそれ自身の特定
のコードでそれぞれ異なるダイを特注することである。
この方法の一例は、ヒューズエアクラフト社に譲渡され
たＯzdemir氏他による米国特許第4,766,516 号明細書
（“Method and Apparatus for Securing Integrated C
ircuits from Unauthorized Copying andUse ”，1988
年 8月23日）に記載されている。これらの技術はアクセ
スを遅らせることはできるが、一般に成功的なリバース
エンジニアリングを完全に阻止するものではない。米国
特許第4,766,516 号明細書はまたいくつかの印刷回路板
上に回路を有する秘密保護システム用の使用制御スキム
を記載している。各回路はそれ自身が制御コードを受信
したときに次の回路板上の回路を順次エネーブルするよ
うに制御コードを送信し、外部ソフトウェア確認ユニッ
トは第１の回路板用の制御コードを送信する。システム
の全体的な動作は改竄されるか、或は失われた場合には
動作不能になる。
【０００４】別の方法は一定の間隔で回路チップを変化
し、容器を開いてチップをプローブしようとした場合に
容易に破損する配線と共にチップを収容することを含
む。このような方法はＷ．Ｄiffie およびＭ．Ｅ．Ｈel
lman氏らによる論文（“Privacy and Authentication：
An Introduction to Cryptography ”，Proc.IEEE ，Vo
l.67，No.3，1979年 3月）において論じられている。
し、容器を開いてチップをプローブしようとした場合に
容易に破損する配線と共にチップを収容することを含
む。このような方法はＷ．Ｄiffie およびＭ．Ｅ．Ｈel
lman氏らによる論文（“Privacy and Authentication：
An Introduction to Cryptography ”，Proc.IEEE ，Vo
l.67，No.3，1979年 3月）において論じられている。
【０００５】本発明は従来の回路より秘密保持が確実で
あり、リバースエンジニアリングが行われることができ
ないようにアクセスが試みられたときにそれ自身を動作
不能にする回路構造を提供するものである。
あり、リバースエンジニアリングが行われることができ
ないようにアクセスが試みられたときにそれ自身を動作
不能にする回路構造を提供するものである。
【０００６】
【課題解決のための手段】本発明による回路構造は１対
の対向した基体を含み、揮発性回路は別の基体に面する
ように少なくとも１つの基体上に製造される。基体は互
いに関して固定位置に保持され、揮発性回路は基体間に
延在する維持回路によって維持される。互いに関して基
体を移動すると維持回路を遮断し、それによってリバー
スエンジニアリングが成功的に行われることができない
ように揮発性回路を変化させる。
の対向した基体を含み、揮発性回路は別の基体に面する
ように少なくとも１つの基体上に製造される。基体は互
いに関して固定位置に保持され、揮発性回路は基体間に
延在する維持回路によって維持される。互いに関して基
体を移動すると維持回路を遮断し、それによってリバー
スエンジニアリングが成功的に行われることができない
ように揮発性回路を変化させる。
【０００７】好ましい実施例において、維持回路は互い
に接触し、機械的な結合および維持回路用の電気路の両
方を設定するように対向した基体から延在するいくつか
の対の対向した導電性インジウムバンプを含む。この回
路はバンプを通って基体間で多重に前後に延在する。揮
発性回路は各基体上に配置された部分に分割されてもよ
く、この場合維持回路はまた分割された部分を相互接続
する。対向した周辺遮蔽壁はまた回路構造の内部へのア
クセスを妨げるように基体上に設けられてもよい。遮蔽
壁は１対の対向した遮蔽壁を開路し、或は隣接した遮蔽
壁を短絡すると維持回路を遮断するように接続される。
に接触し、機械的な結合および維持回路用の電気路の両
方を設定するように対向した基体から延在するいくつか
の対の対向した導電性インジウムバンプを含む。この回
路はバンプを通って基体間で多重に前後に延在する。揮
発性回路は各基体上に配置された部分に分割されてもよ
く、この場合維持回路はまた分割された部分を相互接続
する。対向した周辺遮蔽壁はまた回路構造の内部へのア
クセスを妨げるように基体上に設けられてもよい。遮蔽
壁は１対の対向した遮蔽壁を開路し、或は隣接した遮蔽
壁を短絡すると維持回路を遮断するように接続される。
【０００８】揮発性回路は、維持回路として機能するメ
モリ用の電源回路を備えた揮発性メモリとして構成され
ることが好ましい。互いに関して基体を移動することは
電源回路を破壊し、メモリ情報をスタティックメモリの
場合に消去させるか、或はダイナミックメモリに対して
崩壊させる。いずれかの場合、元来メモリに書込まれて
いる秘密保護コードはメモリのリバースエンジニアリン
グがオリジナルコードを生成しないように変更される。
本発明のこれらおよびその他の特徴および利点は以下の
詳細な説明および添付図面から当業者に明らかになるで
あろう。
モリ用の電源回路を備えた揮発性メモリとして構成され
ることが好ましい。互いに関して基体を移動することは
電源回路を破壊し、メモリ情報をスタティックメモリの
場合に消去させるか、或はダイナミックメモリに対して
崩壊させる。いずれかの場合、元来メモリに書込まれて
いる秘密保護コードはメモリのリバースエンジニアリン
グがオリジナルコードを生成しないように変更される。
本発明のこれらおよびその他の特徴および利点は以下の
詳細な説明および添付図面から当業者に明らかになるで
あろう。
【０００９】
【実施例】本発明は回路への物理的アクセスを阻止する
ことによって秘密保護回路を保護することを試みる従来
の方法と全く異なっている。ここに示された新しい方法
では、秘密保護回路にリバースエンジニアリングを実行
しようとした者が物理的アクセスを行うことが認められ
ている。しかしながら、このような物理的アクセセスが
行われた場合に秘密保護回路を修正し、それによってオ
リジナル回路にリバースエンジニアリングを行う試みを
だめにする回路構造が設けられている。
ことによって秘密保護回路を保護することを試みる従来
の方法と全く異なっている。ここに示された新しい方法
では、秘密保護回路にリバースエンジニアリングを実行
しようとした者が物理的アクセスを行うことが認められ
ている。しかしながら、このような物理的アクセセスが
行われた場合に秘密保護回路を修正し、それによってオ
リジナル回路にリバースエンジニアリングを行う試みを
だめにする回路構造が設けられている。
【００１０】本発明の原理を示す少し簡単にされた回路
構造は図１の（ａ）および（ｂ）に示されている。回路
構造はシリコンのような適切な半導体材料から構成され
た１対の基体２および４から形成される。組立てられた
とき、基体４は図２に示されたように基体２に取付けら
れた“フリップチップ”であり、各基体上の回路は互い
に対面している。
構造は図１の（ａ）および（ｂ）に示されている。回路
構造はシリコンのような適切な半導体材料から構成され
た１対の基体２および４から形成される。組立てられた
とき、基体４は図２に示されたように基体２に取付けら
れた“フリップチップ”であり、各基体上の回路は互い
に対面している。
【００１１】保護されるべき回路６ａは基体２上に製造
される。全体的な回路は基体２上に形成されてもよく、
或は基体２上の一部分６ａおよび基体４上の他部分６ｂ
の２つの部分に分割されてもよい。
される。全体的な回路は基体２上に形成されてもよく、
或は基体２上の一部分６ａおよび基体４上の他部分６ｂ
の２つの部分に分割されてもよい。
【００１２】秘密保護回路はスタティックまたはダイナ
ミックＲＡＭ（ランダムアクセスメモリ）のような揮発
性デジタルメモリとして構成されていることが好まし
い。ダイナミックＲＡＭセルはトランジスタおよびキャ
パシタの組合せを使用し、デダシル情報はメモリアレイ
における各キャパシタ上に蓄積された電荷によって表さ
れる。他方、スタティックＲＡＭはアレイにおける各セ
ルのためのフリップフロップを形成するために一連のト
ランジスタを使用する。両タイプのメモリは、それらが
それらのメモリコードを保存するために一定に維持され
ることにおいて“揮発性”と考えられる。維持機能は電
源によって実行される。ダイナミックＲＡＭは電源信号
を供給されるだけでなく、更新信号（典型的に全て２m
s）を補充されないならば、キャパシタはそれらの電荷
を失い、コードが変更される。電源電力がスタティック
メモリから取除かれた場合、フリップフロップはリセッ
トし、メモリは電力が回復したとき異なるコードを表示
する。
ミックＲＡＭ（ランダムアクセスメモリ）のような揮発
性デジタルメモリとして構成されていることが好まし
い。ダイナミックＲＡＭセルはトランジスタおよびキャ
パシタの組合せを使用し、デダシル情報はメモリアレイ
における各キャパシタ上に蓄積された電荷によって表さ
れる。他方、スタティックＲＡＭはアレイにおける各セ
ルのためのフリップフロップを形成するために一連のト
ランジスタを使用する。両タイプのメモリは、それらが
それらのメモリコードを保存するために一定に維持され
ることにおいて“揮発性”と考えられる。維持機能は電
源によって実行される。ダイナミックＲＡＭは電源信号
を供給されるだけでなく、更新信号（典型的に全て２m
s）を補充されないならば、キャパシタはそれらの電荷
を失い、コードが変更される。電源電力がスタティック
メモリから取除かれた場合、フリップフロップはリセッ
トし、メモリは電力が回復したとき異なるコードを表示
する。
【００１３】非対称的なトランジスタ素子を使用するＲ
ＡＭが本発明の好ましい実施例において使用されている
が、オリジナル回路構造を保持するために維持回路の存
在を同様に必要とする任意の別のタイプの秘密保護回路
が使用されることができる。秘密保護回路６ａ，６ｂは
全体に交差線８で示された大きい全体回路の一部分であ
る。
ＡＭが本発明の好ましい実施例において使用されている
が、オリジナル回路構造を保持するために維持回路の存
在を同様に必要とする任意の別のタイプの秘密保護回路
が使用されることができる。秘密保護回路６ａ，６ｂは
全体に交差線８で示された大きい全体回路の一部分であ
る。
【００１４】基体２は基体４より大きく、回路板との電
気接続のためにその周辺に一連の導電接触パッド10を含
む。少なくとも１つ、好ましくは複数のこのような導電
“バンプ”12は互いに整列して２つの基体の対向した面
上に形成される。基体４は、２つの基体上の対向した導
電バンプが互いに結合するように基体２上に配置され、
基体間に電気接続および基体を結合してそれらが互いに
関して移動することを阻止する機械的な結合を行う。導
電バンプ技術は技術的に知られており、例えばジェーム
ズＬ．ゲート氏の米国特許第486,669号明細書（1990年
2月28日出願）に記載されており、本発明の出願人に譲
渡されている。
気接続のためにその周辺に一連の導電接触パッド10を含
む。少なくとも１つ、好ましくは複数のこのような導電
“バンプ”12は互いに整列して２つの基体の対向した面
上に形成される。基体４は、２つの基体上の対向した導
電バンプが互いに結合するように基体２上に配置され、
基体間に電気接続および基体を結合してそれらが互いに
関して移動することを阻止する機械的な結合を行う。導
電バンプ技術は技術的に知られており、例えばジェーム
ズＬ．ゲート氏の米国特許第486,669号明細書（1990年
2月28日出願）に記載されており、本発明の出願人に譲
渡されている。
【００１５】導電バンプはインジウムから形成されるこ
とが好ましい。インジウムの利点の１つは、それが大部
分の接着ボンドより低い溶融温度を有し、酸に侵される
ため、秘密保護回路へのアクセスが基体の１つを通して
化学溶融によって試みられた場合、インジウム接触によ
って設けられた電気接続が破壊されることである。以下
に説明されるように、これは、それがリバースエンジニ
アリングを行われた場合でも間違ったコードが発見され
るようにメモリ回路に蓄積されていた秘密保護コードを
変更させる。
とが好ましい。インジウムの利点の１つは、それが大部
分の接着ボンドより低い溶融温度を有し、酸に侵される
ため、秘密保護回路へのアクセスが基体の１つを通して
化学溶融によって試みられた場合、インジウム接触によ
って設けられた電気接続が破壊されることである。以下
に説明されるように、これは、それがリバースエンジニ
アリングを行われた場合でも間違ったコードが発見され
るようにメモリ回路に蓄積されていた秘密保護コードを
変更させる。
【００１６】はんだバンプは、インジウムバンプの代り
に使用されることができる。しかしながら、はんだバン
プでは基体間の間隔はインジウムバンプが４乃至６ミク
ロンであるのと対照的に約25ミクロンである。したがっ
て、はんだパンプは秘密保護回路にアクセスするための
プローブを挿入することのできるような基体間の間隔を
残す。バンプはまた金のような別の導電材料または他の
接着剤から形成されてもよい。
に使用されることができる。しかしながら、はんだバン
プでは基体間の間隔はインジウムバンプが４乃至６ミク
ロンであるのと対照的に約25ミクロンである。したがっ
て、はんだパンプは秘密保護回路にアクセスするための
プローブを挿入することのできるような基体間の間隔を
残す。バンプはまた金のような別の導電材料または他の
接着剤から形成されてもよい。
【００１７】図に示された好ましい実施例において、揮
発性メモリ６ａ，６ｂ用の電源回路は電源回路の一部分
として直列に接続された多数の導電バンプ対を含む。秘
密保護回路へのアクセスを行うように互いに関して基体
を分離またはそうでなければ移動するにはこれらの対が
破壊されることが必要である。この場合、電源回路は遮
断され、それが電力を供給する揮発性メモリは状態を変
化し、したがってそれが露出された後、秘密保護回路へ
の任意のアクセスに害を与えない。ダイナミックＲＡＭ
の場合、電源回路ではなく更新回路がメモリの状態変化
を行うように互いに関して基体を移動することによって
遮断される。
発性メモリ６ａ，６ｂ用の電源回路は電源回路の一部分
として直列に接続された多数の導電バンプ対を含む。秘
密保護回路へのアクセスを行うように互いに関して基体
を分離またはそうでなければ移動するにはこれらの対が
破壊されることが必要である。この場合、電源回路は遮
断され、それが電力を供給する揮発性メモリは状態を変
化し、したがってそれが露出された後、秘密保護回路へ
の任意のアクセスに害を与えない。ダイナミックＲＡＭ
の場合、電源回路ではなく更新回路がメモリの状態変化
を行うように互いに関して基体を移動することによって
遮断される。
【００１８】特に基体がはんだバンプの場合のように互
いにかなり広く間隔を隔てられた場合、内部回路への横
方向のアクセスを妨げるために、対向した導電遮蔽壁14
ａおよび14ｂが内部回路を囲んで基体２および４上にそ
れぞれ形成される。基体４上の導電遮蔽壁14ｂは基体の
周辺領域に配置され、一方基体２上の導電遮蔽壁14ａは
接触パッド10の内側に配置される。導電遮蔽壁は導電バ
ンプと同じように製造され、一般的に同じ材料である。
それらは内部回路への物理的な横方向のアクセスを妨
げ、維持回路の一部分として導電バンプと直列に接続さ
れる。したがって、基体はまた結合した遮蔽壁を分離す
るならば、再度電源回路を開回路にする。各基体上の遮
蔽壁は分離したセグメントに分離され、セグメントの１
つは電源回路に含まれ、別のセグメントは異なる電圧レ
ベルに維持される。セグメントを互いにかなり近接して
位置することによって、隣接したセグメント間の空間を
通して内部回路をプローブするいかなる試みもセグメン
トを短絡する傾向があり、その場合にも秘密保護回路用
の電源を遮断する。
いにかなり広く間隔を隔てられた場合、内部回路への横
方向のアクセスを妨げるために、対向した導電遮蔽壁14
ａおよび14ｂが内部回路を囲んで基体２および４上にそ
れぞれ形成される。基体４上の導電遮蔽壁14ｂは基体の
周辺領域に配置され、一方基体２上の導電遮蔽壁14ａは
接触パッド10の内側に配置される。導電遮蔽壁は導電バ
ンプと同じように製造され、一般的に同じ材料である。
それらは内部回路への物理的な横方向のアクセスを妨
げ、維持回路の一部分として導電バンプと直列に接続さ
れる。したがって、基体はまた結合した遮蔽壁を分離す
るならば、再度電源回路を開回路にする。各基体上の遮
蔽壁は分離したセグメントに分離され、セグメントの１
つは電源回路に含まれ、別のセグメントは異なる電圧レ
ベルに維持される。セグメントを互いにかなり近接して
位置することによって、隣接したセグメント間の空間を
通して内部回路をプローブするいかなる試みもセグメン
トを短絡する傾向があり、その場合にも秘密保護回路用
の電源を遮断する。
【００１９】電源回路はある基体と別のものとの間に単
一のトラバースだけを形成しているが、回路構造は多数
のトラバースを形成するように製造されることが好まし
く、それによって構造が改竄された場合、遮断されるこ
とを保証する。このような構造は図１のａ、図１のｂお
よび図３に示されている。図３において、電源回路は実
際は基体自身の上に金属パターンによって構成される
が、それは２つの基体の対向した面の直ぐ下に破線で示
されている。また、メモリ回路６ａ，６ｂは基体面上に
示されているが、一方実際にはそれらは基体内に埋設さ
れている。
一のトラバースだけを形成しているが、回路構造は多数
のトラバースを形成するように製造されることが好まし
く、それによって構造が改竄された場合、遮断されるこ
とを保証する。このような構造は図１のａ、図１のｂお
よび図３に示されている。図３において、電源回路は実
際は基体自身の上に金属パターンによって構成される
が、それは２つの基体の対向した面の直ぐ下に破線で示
されている。また、メモリ回路６ａ，６ｂは基体面上に
示されているが、一方実際にはそれらは基体内に埋設さ
れている。
【００２０】電池のような外部電源は基体２上の接触パ
ッドＰの１つにおいて回路構造に離れて接続される。電
気接続は２つの基体を分離する誘電層を与えられた場
合、隣接した遮蔽壁の下に延在することによって同じ基
体上で接触パッドＰと導電バンプＡ1 の１つとの間に行
われる。回路は基体４上で基体２上のバンプＡ1 から整
列されたバンプＡ2 まで連続する。これらの図面に使用
された約束では整列されたバンプまたは遮蔽壁の対に対
して、電源側のバンプまたは遮蔽壁が符号“１”によっ
て示され、一方秘密保護回路側の対向したバンプまたは
遮蔽壁は符号“２”により示されている。また、１つの
基体上の電気接続は実線によって示され、反対側の基体
の接続の図は破線によって示される。
ッドＰの１つにおいて回路構造に離れて接続される。電
気接続は２つの基体を分離する誘電層を与えられた場
合、隣接した遮蔽壁の下に延在することによって同じ基
体上で接触パッドＰと導電バンプＡ1 の１つとの間に行
われる。回路は基体４上で基体２上のバンプＡ1 から整
列されたバンプＡ2 まで連続する。これらの図面に使用
された約束では整列されたバンプまたは遮蔽壁の対に対
して、電源側のバンプまたは遮蔽壁が符号“１”によっ
て示され、一方秘密保護回路側の対向したバンプまたは
遮蔽壁は符号“２”により示されている。また、１つの
基体上の電気接続は実線によって示され、反対側の基体
の接続の図は破線によって示される。
【００２１】電源回路と連続すると、それは基体４上で
導線16を介してバンプＡ2 からバンブＢ1 に、バンプＢ
1 から基体２上のバンプＢ2 に、基体２上で導線18を介
してバンプＢ2 からバンブＣ1 に、バンブＣ1 から基体
４上のバンプＣ2 に、基体４上で導線20を介してバンプ
Ｃ2 から遮蔽壁Ｄ1 に、基体４上の遮蔽壁Ｄ1 から基体
２上の遮蔽壁Ｄ2 に、基体２上で導線22を介して遮蔽壁
Ｄ2 からバンプＥ1 に、最後に基体２上で導線24を介し
てバンプＥ1 からメモリ回路６ａに、および基体４上で
バンプＥ2 および導線26を介してメモリ６ａに連続的に
延在する。メモリ回路の２つのセグメント間の信号接続
はバンプＦ1 およびＦ2 を介して導線28（基体２）およ
び導線30（基体４）に沿って設けられる。
導線16を介してバンプＡ2 からバンブＢ1 に、バンプＢ
1 から基体２上のバンプＢ2 に、基体２上で導線18を介
してバンプＢ2 からバンブＣ1 に、バンブＣ1 から基体
４上のバンプＣ2 に、基体４上で導線20を介してバンプ
Ｃ2 から遮蔽壁Ｄ1 に、基体４上の遮蔽壁Ｄ1 から基体
２上の遮蔽壁Ｄ2 に、基体２上で導線22を介して遮蔽壁
Ｄ2 からバンプＥ1 に、最後に基体２上で導線24を介し
てバンプＥ1 からメモリ回路６ａに、および基体４上で
バンプＥ2 および導線26を介してメモリ６ａに連続的に
延在する。メモリ回路の２つのセグメント間の信号接続
はバンプＦ1 およびＦ2 を介して導線28（基体２）およ
び導線30（基体４）に沿って設けられる。
【００２２】組立て後に、２つの基体は所望ならば通常
の技術によって密封され、基体２の周辺のワイヤ結合パ
ッドは露出状態に残される。完成した回路パッケージ32
は電池36のような電源を含む印刷回路板34に取付けられ
ることができる。開口38は基体４の外部寸法より少し大
きく印刷回路板に形成されるため、秘密保護回路パッケ
ージ32は開口38に適合する基体４と共に回路板に取付け
られることができる。開口38の周辺の回路板上の一連の
ワイヤ結合パッド40は大きい基体２上のパッド10と一致
される。電池36は基体２上の電源パッドＰと一致する回
路板パッドＰ´に回路板上で導線42を介して接続され
る。その後、構造は通常の技術によって容器層44内に収
容され、回路板34の周辺に沿った外部接触パッド46は露
出状態のままである。構造はまた集積回路板と無関係に
通常の集積回路パッケージ技術を使用して分離してパッ
ケージにされてもよい。
の技術によって密封され、基体２の周辺のワイヤ結合パ
ッドは露出状態に残される。完成した回路パッケージ32
は電池36のような電源を含む印刷回路板34に取付けられ
ることができる。開口38は基体４の外部寸法より少し大
きく印刷回路板に形成されるため、秘密保護回路パッケ
ージ32は開口38に適合する基体４と共に回路板に取付け
られることができる。開口38の周辺の回路板上の一連の
ワイヤ結合パッド40は大きい基体２上のパッド10と一致
される。電池36は基体２上の電源パッドＰと一致する回
路板パッドＰ´に回路板上で導線42を介して接続され
る。その後、構造は通常の技術によって容器層44内に収
容され、回路板34の周辺に沿った外部接触パッド46は露
出状態のままである。構造はまた集積回路板と無関係に
通常の集積回路パッケージ技術を使用して分離してパッ
ケージにされてもよい。
【００２３】本発明の特定の実施例が示され説明されて
いるが、当業者は種々の変形および別の実施例を認識す
るであろう。したがって、本発明は添付された特許請求
の範囲によってのみ制限されるものである。
いるが、当業者は種々の変形および別の実施例を認識す
るであろう。したがって、本発明は添付された特許請求
の範囲によってのみ制限されるものである。
【図１】秘密保護回路構造に接合される前の２つの基体
の平面図。
の平面図。
【図２】接合されようとしている２つの基体の斜視図。
【図３】維持回路が破線で示されている回路構造の側面
図。
図。
【図４】回路板への結合のために整列された秘密保護回
路構造の斜視図。
路構造の斜視図。
【図５】回路板に取付けられた回路構造の断面図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロナルド・エル・ウィリアムス アメリカ合衆国、カリフォルニア州 92069、サン・マルコス、パイン・ハイ ツ・ウエイ 1421
Claims (10)
- 【請求項１】 基体の少なくとも１つの上に製造され、
他方の基体に面している揮発性回路を備えた１対の対向
した基体と、 前記基体の相対的位置を保持する手段と、 前記基体間に延在する前記揮発性回路の維持回路とを具
備し、 この維持回路は、前記基体が互いに関して移動された場
合に遮断されて前記揮発性回路を変化させることを特徴
とする秘密保護回路構造。 - 【請求項２】 前記維持回路は前記対向した基体から突
出して互いに接触する１対以上の対向した導電性バンプ
を具備している請求項１記載の回路構造。 - 【請求項３】 前記バンプは前記位置手段の少なくとも
一部分を構成している請求項２記載の回路構造。 - 【請求項４】 前記バンプはインジウムから形成されて
いる請求項２記載の回路構造。 - 【請求項５】 前記維持回路は前記対向した基体から突
出して互いに接触する多数の対の対向した導電バンプを
含み、前記維持回路は前記基体が互いに関して移動した
場合に前記維持回路の電気接続性がその開路によって変
化され、前記揮発性回路の秘密保護内容を維持する維持
信号の供給を遮断するように前記バンプを通って前記基
体間を前後に横断している請求項２記載の回路構造。 - 【請求項６】 前記バンプは前記基体の周辺から内側に
配置され、前記維持回路はさらに少なくとも１つの基体
の周辺領域中の前記対向した基体から突出して互いに接
触する１対以上の対向した導電性遮蔽壁を含み、この遮
蔽壁は前記回路構造の内部へのアクセスを妨げている請
求項２記載の回路構造。 - 【請求項７】 互いに分割された多数の対の前記遮蔽壁
を備え、前記遮蔽壁は互いに関して前記基体を移動する
ことによって１対の対向した遮蔽壁を開路し、或はそれ
らの間でプローブで探知することを試みることによって
隣接した分割された遮蔽壁を短絡して前記維持回路の前
記電気接続性を変化させ、前記揮発性回路の秘密保護内
容を維持する維持信号の供給を遮断するように前記維持
回路において接続されている請求項６記載の回路構造。 - 【請求項８】 前記維持回路は各基体上の前記揮発性回
路の部分を相互接続する請求項１記載の回路構造。 - 【請求項９】 少なくとも１つの前記基体上に大型回路
を含み、前記揮発性回路は前記大型回路の一部分を構成
している請求項１記載の回路構造。 - 【請求項１０】 前記維持回路は前記揮発性回路用の電
源回路を含んでいる請求項１記載の回路構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/692,334 US5072331A (en) | 1991-04-26 | 1991-04-26 | Secure circuit structure |
| US692334 | 1991-04-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05158799A true JPH05158799A (ja) | 1993-06-25 |
Family
ID=24780152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4107815A Pending JPH05158799A (ja) | 1991-04-26 | 1992-04-27 | 秘密保護回路構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5072331A (ja) |
| EP (1) | EP0510433A3 (ja) |
| JP (1) | JPH05158799A (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027397A (en) * | 1989-09-12 | 1991-06-25 | International Business Machines Corporation | Data protection by detection of intrusion into electronic assemblies |
| US6782479B1 (en) * | 1991-04-26 | 2004-08-24 | Raytheon Company | Apparatus and method for inhibiting analysis of a secure circuit |
| DE59409949D1 (de) * | 1993-04-28 | 2001-12-20 | Fujitsu Siemens Computers Gmbh | Schutzvorrichtung für Schaltungsteile und/oder Daten eines elektrotechnischen Geräts |
| US5561593A (en) * | 1994-01-27 | 1996-10-01 | Vicon Enterprises, Inc. | Z-interface-board |
| DE19515188C2 (de) * | 1995-04-25 | 1998-02-19 | Siemens Ag | Chip-Abdeckung |
| DE19515189C2 (de) * | 1995-04-25 | 2003-07-10 | Infineon Technologies Ag | Chip-Abdeckung |
| DE19515187C2 (de) * | 1995-04-25 | 2003-07-10 | Infineon Technologies Ag | Chip-Abdeckung |
| US5883429A (en) * | 1995-04-25 | 1999-03-16 | Siemens Aktiengesellschaft | Chip cover |
| EP0839344A1 (en) * | 1995-07-20 | 1998-05-06 | Dallas Semiconductor Corporation | Microcircuit with memory that is protected by both hardware and software |
| US5824571A (en) * | 1995-12-20 | 1998-10-20 | Intel Corporation | Multi-layered contacting for securing integrated circuits |
| FR2746962B1 (fr) * | 1996-04-01 | 1998-04-30 | Schlumberger Ind Sa | Dispositif de securite d'une pastille semi-conductrice |
| US5856914A (en) * | 1996-07-29 | 1999-01-05 | National Semiconductor Corporation | Micro-electronic assembly including a flip-chip mounted micro-device and method |
| US6075711A (en) * | 1996-10-21 | 2000-06-13 | Alpine Microsystems, Inc. | System and method for routing connections of integrated circuits |
| US5988510A (en) * | 1997-02-13 | 1999-11-23 | Micron Communications, Inc. | Tamper resistant smart card and method of protecting data in a smart card |
| US5880523A (en) * | 1997-02-24 | 1999-03-09 | General Instrument Corporation | Anti-tamper integrated circuit |
| US5861662A (en) * | 1997-02-24 | 1999-01-19 | General Instrument Corporation | Anti-tamper bond wire shield for an integrated circuit |
| US6284627B1 (en) | 1997-09-19 | 2001-09-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Method for wiring semi-conductor components in order to prevent product piracy and manipulation, semi-conductors component made according to this method and use of said semi-conductor component in a chip card |
| US6092281A (en) * | 1998-08-28 | 2000-07-25 | Amkor Technology, Inc. | Electromagnetic interference shield driver and method |
| US6707159B1 (en) * | 1999-02-18 | 2004-03-16 | Rohm Co., Ltd. | Semiconductor chip and production process therefor |
| JP2002543621A (ja) * | 1999-05-03 | 2002-12-17 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 多次元に積層されたチップステープルを保安するための方法および装置 |
| US6160958A (en) * | 1999-06-16 | 2000-12-12 | Eastman Kodak Company | Tamper resistant electronic flash unit for one-time-use camera |
| US6670700B1 (en) * | 1999-08-19 | 2003-12-30 | Seiko Epson Corporation | Interconnect substrate and semiconductor device electronic instrument |
| CN2388708Y (zh) * | 1999-09-07 | 2000-07-19 | 英属维京群岛盖内蒂克瓦耳有限公司 | 集成电路封装盒结构 |
| US6414884B1 (en) * | 2000-02-04 | 2002-07-02 | Lucent Technologies Inc. | Method and apparatus for securing electronic circuits |
| DE10205208A1 (de) * | 2002-02-08 | 2003-09-18 | Conti Temic Microelectronic | Schaltungsanordnung mit einer mit einem programmierbaren Speicherelement bestückten Leiterplatte |
| DE10221086A1 (de) * | 2002-05-11 | 2003-11-20 | Bosch Gmbh Robert | Steuervorrichtung für ein Kraftfahrzeug |
| EP1365305B1 (fr) * | 2002-05-13 | 2004-10-06 | Sagem S.A. | Enceinte anti-intrusion comprenant un maillage résistif |
| US7010639B2 (en) * | 2003-06-12 | 2006-03-07 | Hewlett-Packard Development Company, L.P. | Inter integrated circuit bus router for preventing communication to an unauthorized port |
| US8074082B2 (en) | 2004-10-08 | 2011-12-06 | Aprolase Development Co., Llc | Anti-tamper module |
| DE102005005622B4 (de) * | 2005-02-08 | 2008-08-21 | Infineon Technologies Ag | Sicherheits-Chipstapel und ein Verfahren zum Herstellen eines Sicherheits-Chipstapels |
| US8653657B2 (en) * | 2005-08-23 | 2014-02-18 | Rohm Co., Ltd. | Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device |
| US7880248B1 (en) * | 2005-10-17 | 2011-02-01 | Teledyne Technologies Incorporated | Destructor integrated circuit chip, interposer electronic device and methods |
| EP1840964A1 (en) * | 2006-03-31 | 2007-10-03 | Irvine Sensors Corp. | Semiconductor device with protected access |
| US7812428B2 (en) * | 2007-12-05 | 2010-10-12 | Atmel Rousset S.A.S. | Secure connector grid array package |
| US7834442B2 (en) * | 2007-12-12 | 2010-11-16 | International Business Machines Corporation | Electronic package method and structure with cure-melt hierarchy |
| DE102010033662A1 (de) * | 2010-08-06 | 2012-02-09 | Castles Technology Co., Ltd. | Schutzstruktur einer elektronischen Komponente |
| DE102014213375A1 (de) * | 2014-04-23 | 2015-10-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Mikroelektronisches system mit erhöhter sicherheit vor datenmissbrauch und produktmanipulation und verfahren zur herstellung desselben |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124153A (ja) * | 1986-11-05 | 1988-05-27 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 記憶情報保護装置 |
| JPS63237144A (ja) * | 1987-03-25 | 1988-10-03 | Sega Enterp:Kk | 模倣防止機能付半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5599722A (en) * | 1979-01-26 | 1980-07-30 | Hitachi Ltd | Preparation of semiconductor device |
| GB2195478B (en) * | 1986-09-24 | 1990-06-13 | Ncr Co | Security device for sensitive data |
| US4912545A (en) * | 1987-09-16 | 1990-03-27 | Irvine Sensors Corporation | Bonding of aligned conductive bumps on adjacent surfaces |
| US4766516A (en) * | 1987-09-24 | 1988-08-23 | Hughes Aircraft Company | Method and apparatus for securing integrated circuits from unauthorized copying and use |
| US4933898A (en) * | 1989-01-12 | 1990-06-12 | General Instrument Corporation | Secure integrated circuit chip with conductive shield |
| US4982371A (en) * | 1989-05-15 | 1991-01-01 | Dallas Semiconductor Corporation | Compact electronic module having a RAM device |
| US5110299A (en) * | 1990-02-28 | 1992-05-05 | Hughes Aircraft Company | High density interconnect |
-
1991
- 1991-04-26 US US07/692,334 patent/US5072331A/en not_active Expired - Lifetime
-
1992
- 1992-04-09 EP EP19920106105 patent/EP0510433A3/en not_active Withdrawn
- 1992-04-27 JP JP4107815A patent/JPH05158799A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124153A (ja) * | 1986-11-05 | 1988-05-27 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 記憶情報保護装置 |
| JPS63237144A (ja) * | 1987-03-25 | 1988-10-03 | Sega Enterp:Kk | 模倣防止機能付半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0510433A2 (en) | 1992-10-28 |
| US5072331A (en) | 1991-12-10 |
| EP0510433A3 (en) | 1993-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05158799A (ja) | 秘密保護回路構造 | |
| US6414884B1 (en) | Method and apparatus for securing electronic circuits | |
| EP0860881B1 (en) | Anti-tamper integrated circuit | |
| US4593384A (en) | Security device for the secure storage of sensitive data | |
| US7923830B2 (en) | Package-on-package secure module having anti-tamper mesh in the substrate of the upper package | |
| US4446475A (en) | Means and method for disabling access to a memory | |
| US6365443B1 (en) | Method of manufacturing a semiconductor device having data pads formed in scribed area | |
| JPH09321220A (ja) | 薄膜型の静電放電保護構造を有するマイクロエレクトロニクス・デバイス | |
| US8581251B2 (en) | Device for protecting an electronic integrated circuit housing against physical or chemical ingression | |
| WO1997024765A1 (en) | A method and apparatus for fast self-destruction of a cmos integrated circuit | |
| JP2016524339A (ja) | 電子ハードウェアアセンブリ | |
| JPH0499699A (ja) | 携帯形半導体記憶装置 | |
| JP2001244414A (ja) | 半導体集積回路 | |
| US20150380365A1 (en) | Individualised voltage supply of integrated circuits components as protective means against side channel attacks | |
| JP3725695B2 (ja) | 自己破壊型半導体装置 | |
| JP2952581B2 (ja) | アンチヒューズの形成方法 | |
| JP3725705B2 (ja) | 自己破壊型半導体装置 | |
| JP2000101030A (ja) | 表面カバ―を備えた半導体チップ | |
| JP3529635B2 (ja) | 自己破壊型半導体装置 | |
| JP3725698B2 (ja) | 自己破壊型半導体装置 | |
| KR100502097B1 (ko) | 액정 표시 장치용 정전기 보호 회로 | |
| KR101178859B1 (ko) | 반도체 장치 | |
| KR960014298B1 (ko) | 액정 디스플레이 판넬의 정전기 방지 장치 | |
| JP2003142582A (ja) | 半導体装置 | |
| JPH0358467A (ja) | 半導体集積回路 |