JP2003142582A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003142582A
JP2003142582A JP2001335527A JP2001335527A JP2003142582A JP 2003142582 A JP2003142582 A JP 2003142582A JP 2001335527 A JP2001335527 A JP 2001335527A JP 2001335527 A JP2001335527 A JP 2001335527A JP 2003142582 A JP2003142582 A JP 2003142582A
Authority
JP
Japan
Prior art keywords
fuse
wirings
wiring
semiconductor device
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001335527A
Other languages
English (en)
Inventor
Takayuki Kumai
隆行 熊井
Toshifumi Minami
稔郁 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2001335527A priority Critical patent/JP2003142582A/ja
Publication of JP2003142582A publication Critical patent/JP2003142582A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】本発明は、ダブルデンシティ構造のヒューズ回
路において、ブロウするヒューズ配線に隣接するヒュー
ズ配線へのレーザビームによるダメージを回避できるよ
うにすることを最も主要な特徴としている。 【解決手段】たとえば、ラッチ回路11a,11cに
は、第1のヒューズ配線12a,12cを接続する。ラ
ッチ回路11b,11dには、上記第1のヒューズ配線
12a,12cよりも下層の第2のヒューズ配線13
a,13bを接続する。そして、この第2のヒューズ配
線13a,13bの上層に、TEOS膜18を介して、
カバーパターン20b,20dを設けてなる構成となっ
ている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置に関
するもので、特に、DRAM(DynamicRand
om Access Memory)などに用いられる
ヒューズ(Fuse)回路に関する。
【0002】
【従来の技術】従来、DRAMには、レーザビームによ
りブロウされるヒューズ回路が設けられている。
【0003】図8は、DRAMのラッチ(Latch)
回路に設けられたヒューズ回路を例に示すものである。
なお、ここではダブルデンシティ(Double De
nsity)構造のヒューズ回路について説明する。ま
た、同図(a)は内部を透過して示す平面図であり、同
図(b)は図(a)の8B−8B線に沿う断面図であ
る。
【0004】図において、ラッチ回路1a,1b,1
c,1d,・・・のうち、たとえば、ラッチ回路1a,
1cには、第2メタル層(M1)2からなる第1のヒュ
ーズ配線(たとえば、AlCu)2a,2bがそれぞれ
接続されている。ラッチ回路1b,1dには、第2メタ
ル層2よりも下層の第1メタル層(リターンパス(M
0))3からなる第2のヒューズ配線3a,3bがそれ
ぞれ接続されている。
【0005】上記ラッチ回路1a,1cは、第1のヒュ
ーズ配線2a,2bがブロウされているか否かの結果を
それぞれに保持するためのものであり、上記ラッチ回路
1b,1dは、第2のヒューズ配線3a,3bがブロウ
されているか否かの結果をそれぞれに保持するためのも
のである。
【0006】第1のヒューズ配線2a,2bは、コンタ
クト4aa,4abをそれぞれ介して、第3メタル層
(M2)からなるバスライン(GND)5に接続されて
いる。第1のヒューズ配線2a,2bは、ヒューズ開口
エリア6内において、レーザビーム7a,7bの照射に
よりブロウされる。すなわち、第1のヒューズ配線2
a,2bは、ラッチ回路1a,1cのヒューズ素子とな
っている。ラッチ回路1a,1cのヒューズ素子の場
合、上記第1のヒューズ配線2a,2bに、それぞれ、
レーザビーム7a,7bによるブロウ位置が設けられて
いる。
【0007】一方、第2のヒューズ配線3a,3bは、
コンタクト4ba,4bbをそれぞれ介して、上記第1
のヒューズ配線2a,2bと同層の第2メタル層2,2
と接続されている。各第2メタル層2,2は、コンタク
ト4ca,4cbをそれぞれ介して、上記バスライン5
に接続されている。このバスライン5に接続された第2
メタル層2,2は、ヒューズ開口エリア6内において、
レーザビーム7c,7dの照射によりブロウされる。
【0008】すなわち、第2のヒューズ配線3a,3b
と各第2のヒューズ配線3a,3bにそれぞれつながる
第2メタル層2,2とによって、ラッチ回路1b,1d
のヒューズ素子が形成されている。そして、ラッチ回路
1b,1dのヒューズ素子は、第2メタル層2,2に、
レーザビーム7c,7dによるブロウ位置が設けられて
いる。
【0009】なお、第1のヒューズ配線2a,2bおよ
び第2のヒューズ配線3a,3bは、たとえば、TEO
S(Tetra Ethoxy Silane)膜8に
よって相互に絶縁されている。
【0010】上記したダブルデンシティ構造において、
第1のヒューズ配線2a,2bおよび第2のヒューズ配
線3a,3bのピッチは、近年、1.8μm程度にまで
縮小されてきている。
【0011】これに対し、ヒューズブロウには、通常、
1023μmの波長(λ)を有するレーザビーム7a,
7b,7c,7dが用いられている。このブロウ時にお
けるレーザビーム7a,7b,7c,7dのビーム出力
は、0.25〜0.5μJ程度となっている。また、レ
ーザビーム7a,7b,7c,7dの実効的な照射径は
2.8〜3.0μmと、ほぼ限界近くまで絞り込まれて
いる。
【0012】
【発明が解決しようとする課題】このような状況におい
ては、レーザビームの照射位置のずれが大きな問題とな
ってくる。すなわち、ヒューズをブロウする際には、レ
ーザビームの干渉やレーザ装置の合わせずれなどによ
り、ビームの照射位置が微妙にずれる場合がある。たと
えば図9(a),(b)に示すように、第1のヒューズ
配線2aをブロウするためのレーザビーム7aが、隣接
する第2のヒューズ配線3aの方へずれたとする。この
場合、第2のヒューズ配線3aへのダメージが懸念され
る。特に、ラッチ回路1bをオープンさせるようなダメ
ージを第2のヒューズ配線3aに与える場合には、ラッ
チ回路1bの誤動作を引き起こすなどの深刻な問題とな
る。
【0013】なお、図9には示していないが、第1のヒ
ューズ配線2bをブロウする場合において、レーザビー
ム7bが、隣接する第2のヒューズ配線3bの方へずれ
た際にも同様の問題がある。また、第1のヒューズ配線
2bをブロウするためのレーザビーム7bが、隣接する
第2のヒューズ配線3aの方へずれた場合や、第2のヒ
ューズ配線3bをブロウするためのレーザビーム7d
が、隣接する第2のヒューズ配線3aの方へずれた場合
においても、同様の問題がある。
【0014】そこで、この発明は、レーザビームの照射
を選択的に遮ることができ、ヒューズブロウ時の、隣接
するヒューズ配線へのダメージを回避することが可能な
半導体装置を提供することを目的としている。
【0015】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置は、複数の回路素子にそれ
ぞれ接続された複数のヒューズ配線と、前記複数のヒュ
ーズ配線とは異なる層の配線によって形成された、前記
ヒューズ配線をブロウする際のレーザビームによる、隣
接するヒューズ配線へのダメージを回避するための遮蔽
層とを具備したことを特徴とする。
【0016】また、この発明の半導体装置にあっては、
レーザビームによりブロウされるブロウ位置をそれぞれ
に有し、互いに平行に設けられた複数の第1の配線と、
前記複数の第1の配線の相互間の、少なくとも前記ブロ
ウ位置に対応する位置にそれぞれ設けられ、前記複数の
第1の配線よりも上層のメタル配線を用いて形成される
第2の配線とを具備したことを特徴とする。
【0017】さらに、この発明の半導体装置にあって
は、複数の回路素子にそれぞれ接続され、互いに平行に
配置された複数の第1のヒューズ配線と、複数の回路素
子にそれぞれ接続され、前記複数の第1のヒューズ配線
の相互間に配置された、前記複数の第1のヒューズ配線
よりも下層の配線からなる複数の第2のヒューズ配線
と、前記複数の第2のヒューズ配線の上方にそれぞれ配
置され、第1のヒューズ配線をブロウする際のレーザビ
ームによる、隣接する第2のヒューズ配線へのダメージ
を回避するための遮蔽層とを具備したことを特徴とす
る。
【0018】この発明の半導体装置によれば、ブロウす
るヒューズ配線以外のヒューズ配線へのレーザビームの
照射を阻止できるようになる。これにより、レーザビー
ムの照射位置がずれたとしても、ブロウすべきヒューズ
配線だけを確実にブロウさせることが可能となるもので
ある。
【0019】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
【0020】(第1の実施形態)図1は、本発明の第1
の実施形態にかかるヒューズ回路の構成例を示すもので
ある。なお、ここではダブルデンシティ(Double
Density)構造のヒューズ回路を例に、DRA
Mのラッチ(Latch)回路に適用した場合について
説明する。また、同図(a)は内部を透過して示す平面
図であり、同図(b)は図(a)の1B−1B線に沿う
断面図である。
【0021】図に示すように、DRAMには、たとえ
ば、複数のラッチ回路(回路素子)11a,11b,1
1c,11d,・・・が設けられている。ラッチ回路1
1a,11b,11c,11dのうち、ラッチ回路11
a,11cには、第2メタル層(M1)12からなる第
1のヒューズ配線(たとえば、AlCu)12a,12
bがそれぞれ接続されている。また、ラッチ回路11
b,11dには、第2メタル層12よりも下層の第1メ
タル層(リターンパス(M0))13からなる第2のヒ
ューズ配線13a,13bがそれぞれ接続されている。
【0022】上記第1のヒューズ配線12a,12bお
よび第2のヒューズ配線13a,13bは、約1.8μ
mのピッチで、互いに平行に設けられている。
【0023】ここで、上記ラッチ回路11a,11c
は、第1のヒューズ配線12a,12bがブロウされて
いるか否かの結果をそれぞれに保持するためのものであ
り、上記ラッチ回路11b,11dは、第2のヒューズ
配線13a,13bがブロウされているか否かの結果を
それぞれに保持するためのものである。
【0024】第1のヒューズ配線12a,12bは、コ
ンタクト14aa,14abをそれぞれ介して、第3メ
タル層(M2)からなる接地線としてのバスライン(G
ND)15に接続されている。第1のヒューズ配線12
a,12bは、ヒューズ開口エリア16内において、レ
ーザビーム17の照射によりブロウされる。
【0025】すなわち、第1のヒューズ配線12a,1
2bは、ラッチ回路11a,11cのヒューズ素子とな
っている。たとえば、ラッチ回路11a,11cのヒュ
ーズ素子の場合、レーザビーム17の照射位置17a,
17bにて、それぞれブロウされる(つまり、レーザビ
ーム17の照射位置17a,17bが、それぞれ、第1
のヒューズ配線12a,12bのブロウ位置となってい
る)。
【0026】一方、第2のヒューズ配線13a,13b
は、コンタクト14ba,14bbをそれぞれ介して、
上記第1のヒューズ配線12a,12bと同層の第2メ
タル層12,12と接続されている。この第2メタル層
12,12は、上記第1のヒューズ配線12a,12b
の延長線上に位置し、コンタクト14ca,14cbを
それぞれ介して、上記バスライン15に接続されてい
る。このバスライン15に接続された第2メタル層1
2,12は、ヒューズ開口エリア16内において、レー
ザビーム17の照射によりブロウされる。
【0027】すなわち、第2のヒューズ配線13a,1
3bと各第2のヒューズ配線13a,13bにそれぞれ
つながる第2メタル層12,12とによって、ラッチ回
路11b,11dのヒューズ素子が形成されている。そ
して、ラッチ回路11b,11dのヒューズ素子は、第
2メタル層12,12に、レーザビーム17によるブロ
ウ位置がそれぞれ設けられている(たとえば、ラッチ回
路11b,11dのヒューズ素子は、レーザビーム17
の照射位置17c,17dである、第2メタル層12,
12の位置でそれぞれオープンになる)。
【0028】なお、第1のヒューズ配線12a,12b
および第2のヒューズ配線13a,13bは、たとえ
ば、TEOS(Tetra Ethoxy Silan
e)膜18によって相互に絶縁されている。
【0029】ここで、ヒューズブロウには、従来と同様
に、1023μmの波長(λ)を有するレーザビーム1
7が用いられる。このブロウ時におけるレーザビーム1
7のビーム出力は、0.25〜0.5μJ程度となって
いる。また、レーザビーム17の実効的な照射径は2.
8〜3.0μmと、ほぼ限界近くまで絞り込まれてい
る。
【0030】さらに、第1のヒューズ配線12a,12
bの相互間に対応する、上記第2のヒューズ配線13
a,13bの上方には、それぞれ、上記バスライン15
と同層の第3メタル層(M2)からなるカバーパターン
20b,20dが配置されている。上記第1のヒューズ
配線12a,12b、上記第2のヒューズ配線13a,
13b、および、上記カバーパターン20b,20dの
相互間は、それぞれ、上記TEOS膜18によって絶縁
されている。
【0031】カバーパターン20b,20dは、たとえ
ば、上記第1のヒューズ配線12a,12bまたは上記
第2のヒューズ配線13a,13bをブロウする際のレ
ーザビーム17の照射位置17a,17b,17c,1
7dのずれによる、隣接する上記第2のヒューズ配線1
3a,13bへのダメージを回避するための遮蔽層とし
て機能する。
【0032】図2は、図1に示したヒューズ回路の構成
をより具体化して示すものである。なお、ここでは図1
の2A−2A線に沿う断面構造を示している。また、図
1に対応する部分には同一符号を付し、詳細な説明は割
愛する。
【0033】図2に示すように、カバーパターン20d
は、上記バスライン15と同層の第3メタル層(M2)
により、上記バスライン15と直交する方向に配置され
ている。
【0034】すなわち、カバーパターン20b,20d
を設けることにより、たとえば図3(a),(b)に示
すように、上記第1のヒューズ配線12a,12bのブ
ロウ時に、レーザビーム17の照射位置17a,17b
が、隣接する上記第2のヒューズ配線13a,13bの
方に多少ずれたとしても、上記第2のヒューズ配線13
a,13bへのレーザビーム17の照射を遮ることが可
能となる。よって、第1のヒューズ配線12a,12b
および第2のヒューズ配線13a,13bのピッチが
1.8μm程度とされたダブルデンシティ構造において
も、レーザビーム17の干渉やレーザ装置の合わせずれ
などが原因で、隣接する第2のヒューズ配線13a,1
3bにつながるラッチ回路11b,11dが誤ってオー
プンになるのを確実に阻止できるようになる。したがっ
て、場合によってはラッチ回路11b,11dの誤動作
を引き起こすといった問題を改善することが可能となる
ものである。
【0035】また、たとえば図4に示すように、レーザ
ビーム17の照射位置17bのずれによる、第1のヒュ
ーズ配線12bに隣接する第2のヒューズ配線13aへ
のダメージや、レーザビーム17の照射位置17dのず
れによる、第2のヒューズ配線13b(第2メタル層1
2)に隣接する第2のヒューズ配線13aへのダメージ
をも、同様に回避できることは勿論である。
【0036】なお、上記した第1の実施形態において、
カバーパターン20b,20dは、レーザビーム17に
よりブロウされる第1のヒューズ配線12a,12bに
隣接する第2のヒューズ配線13a,13bの、そのブ
ロウ位置に対応する部分上にのみ設けられるものであっ
てもよい。
【0037】また、上記した第1の実施形態において
は、ダブルデンシティ構造のヒューズ回路を例に説明し
たが、これに限らず、他の構造のヒューズ回路にも同様
に適用できる。
【0038】(第2の実施形態)図5は、本発明の第2
の実施形態にかかるヒューズ回路の構成例を示すもので
ある。なお、ここではDRAMのラッチ回路に適用され
るヒューズ回路を例に説明する。また、同図(a)は内
部を透過して示す平面図であり、同図(b)は図(a)
の5B−5B線に沿う断面図である。
【0039】図に示すように、たとえば、ラッチ回路1
1a,11b,11c,11dには、第2メタル層(M
1)12からなるヒューズ配線(たとえば、AlCu)
12a,12b,12c,12dがそれぞれ接続されて
いる。ヒューズ配線12a,12b,12c,12d
は、約1.8μmのピッチで、互いに平行に設けられて
いる。
【0040】複数のラッチ回路11a,11b,11
c,11dは、ヒューズ配線12a,12b,12c,
12dがブロウされているか否かの結果をそれぞれに保
持するためのものである。
【0041】ヒューズ配線12a,12b,12c,1
2dのうち、ヒューズ配線12a,12cは、コンタク
ト14aa,14abをそれぞれ介して、第3メタル層
(M2)からなるバスライン(GND)15に接続され
ている。ヒューズ配線12a,12cは、ヒューズ開口
エリア16内において、レーザビーム17の照射により
ブロウされる。すなわち、ラッチ回路11a,11cの
ヒューズ素子であるヒューズ配線12a,12cは、レ
ーザビーム17の照射位置17a,17cにて、それぞ
れブロウされる。
【0042】一方、ヒューズ配線12b,12dはほぼ
J字型に形成されて、上記ヒューズ配線12a,12c
の延長線上において、コンタクト14ca,14cbを
それぞれ介して、上記バスライン15に接続されてい
る。このバスライン15に接続されたヒューズ配線12
b,12dは、ヒューズ開口エリア16内において、レ
ーザビーム17の照射によりブロウされる。すなわち、
ラッチ回路11b,11dのヒューズ素子であるヒュー
ズ配線12b,12dは、レーザビーム17の照射位置
17b,17dにて、それぞれブロウされる。
【0043】なお、ヒューズ配線12a,12b,12
c,12dは、たとえば、TEOS(Tetra Et
hoxy Silane)膜18によって相互に絶縁さ
れている。
【0044】さらに、ヒューズ配線12a,12cの相
互間に対応する、上記ヒューズ配線12b,12dの上
方には、たとえば、上記バスライン15と同層の第3メ
タル層(M2)からなるカバーパターン20b,20d
がそれぞれ配置されている。上記ヒューズ配線12a,
12b,12c,12d、および、上記カバーパターン
20b,20dの相互間は、それぞれ、上記TEOS膜
18によって絶縁されている。
【0045】主に、カバーパターン20b,20dは、
たとえば、上記ヒューズ配線12a,12cをブロウす
る際のレーザビーム17の照射位置17a,17cのず
れによる、隣接する上記ヒューズ配線12b,12dへ
のダメージを回避するための遮蔽層として機能する。
【0046】すなわち、カバーパターン20b,20d
を設けることにより、たとえば図6(a),(b)に示
すように、レーザビーム17の照射位置17a,17c
が多少ずれたとしても、隣接する上記第ヒューズ配線1
2b,12dへのレーザビーム17の照射を遮ることが
可能となる。よって、同一層のヒューズ配線12a,1
2b,12c,12dを備えてなる構造においても、レ
ーザビーム17の干渉やレーザ装置の合わせずれなどが
原因で、隣接するヒューズ配線12b,12dにつなが
るラッチ回路11b,11dが誤ってオープンになるの
を確実に阻止できるようになる。したがって、場合によ
ってはラッチ回路11b,11dの誤動作を引き起こす
といった問題を改善することが可能となるものである。
【0047】また、たとえば図7に示すように、レーザ
ビーム17の照射位置17cのずれによる、ヒューズ配
線12cに隣接するヒューズ配線12bへのダメージ
や、レーザビーム17の照射位置17dのずれによる、
ヒューズ配線12dに隣接するヒューズ配線12bへの
ダメージをも、同様に回避できることは勿論である。
【0048】なお、上記した第2の実施形態において、
カバーパターン20b,20dは、レーザビーム17に
よりブロウされるヒューズ配線12a,12cに隣接す
るヒューズ配線12b,12dの、そのブロウ位置に対
応する部分上にのみ設けられるものであってもよい。
【0049】また、上記した第1,第2の実施形態にお
いては、いずれもDRAMのラッチ回路に適用した場合
を例に説明したが、これに限定されるものでないことは
勿論である。
【0050】さらに、上述の第1,第2の実施形態の場
合、いずれも、バスラインとカバーパターンとを別の層
を用いて形成することも可能である。
【0051】その他、本願発明は、上記各実施形態に限
定されるものではなく、実施段階ではその要旨を逸脱し
ない範囲で種々に変形することが可能である。さらに、
上記各実施形態には種々の段階の発明が含まれており、
開示される複数の構成要件における適宜な組み合わせに
より種々の発明が抽出され得る。たとえば、各実施形態
に示される全構成要件からいくつかの構成要件が削除さ
れても、発明が解決しようとする課題の欄で述べた課題
の少なくとも1つが解決でき、発明の効果の欄で述べら
れている効果の少なくとも1つが得られる場合には、そ
の構成要件が削除された構成が発明として抽出され得
る。
【0052】
【発明の効果】以上、詳述したようにこの発明によれ
ば、レーザビームの照射を選択的に遮ることができ、ヒ
ューズブロウ時の、隣接するヒューズ配線へのダメージ
を回避することが可能な半導体装置を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態にかかるヒューズ回路
の構成例を示す概略図。
【図2】同じく、図1のヒューズ回路の構成をより具体
的に示す断面図。
【図3】同じく、図1のヒューズ回路の効果を説明する
ために示す概略構成図。
【図4】同じく、図1のヒューズ回路の効果を説明する
ために示す概略平面図。
【図5】本発明の第2の実施形態にかかるヒューズ回路
の構成例を示す概略図。
【図6】同じく、図5のヒューズ回路の効果を説明する
ために示す概略構成図。
【図7】同じく、図5のヒューズ回路の効果を説明する
ために示す概略平面図。
【図8】従来技術を説明するために示すヒューズ回路の
概略構成図。
【図9】従来における、問題点を説明するために示すヒ
ューズ回路の概略構成図。
【符号の説明】
11a,11b,11c,11d…ラッチ回路 12…第2メタル層(M1) 12a,12b,12c,12d…第1のヒューズ配線
/ヒューズ配線 13…第1メタル層(リターンパス(M0)) 13a,13b…第2のヒューズ配線 14aa,14ab,14ba,14bb,14ca,
14cb…コンタクト 15…バスライン(GND) 16…ヒューズ開口エリア 17…レーザビーム 17a,17b,17c,17d…ビーム照射位置(ブ
ロウ位置)。 18…TEOS膜 20b,20d…カバーパターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 南 稔郁 神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社内 Fターム(参考) 5F038 AV03 AV15 CD02 CD07 DF01 DF05 EZ20 5F064 BB14 BB19 EE23 FF27 FF32 FF34 FF42 5F083 AD00 KA10 LA11 ZA10

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 複数の回路素子にそれぞれ接続された複
    数のヒューズ配線と、 前記複数のヒューズ配線とは異なる層の配線によって形
    成された、前記ヒューズ配線をブロウする際のレーザビ
    ームによる、隣接するヒューズ配線へのダメージを回避
    するための遮蔽層とを具備したことを特徴とする半導体
    装置。
  2. 【請求項2】 前記遮蔽層は、前記複数のヒューズ配線
    よりも上層のメタル配線を用いて形成されることを特徴
    とする請求項1に記載の半導体装置。
  3. 【請求項3】 前記レーザビームによりブロウされるヒ
    ューズ配線と、それに隣接するヒューズ配線とは、同一
    層の配線を用いて形成されることを特徴とする請求項1
    に記載の半導体装置。
  4. 【請求項4】 前記レーザビームによりブロウされるヒ
    ューズ配線と、それに隣接するヒューズ配線とは、異な
    る層の配線を用いて形成されてなることを特徴とする請
    求項1に記載の半導体装置。
  5. 【請求項5】 前記遮蔽層は、前記レーザビームにより
    ブロウされるヒューズ配線の、そのブロウ位置に隣接す
    るヒューズ配線上に設けられることを特徴とする請求項
    1または2に記載の半導体装置。
  6. 【請求項6】 前記複数のヒューズ配線は、前記遮蔽層
    と同層の配線からなる接地線に接続されていることを特
    徴とする請求項1に記載の半導体装置。
  7. 【請求項7】 前記遮蔽層および前記接地線は相互に接
    続されていることを特徴とする請求項6に記載の半導体
    装置。
  8. 【請求項8】 レーザビームによりブロウされるブロウ
    位置をそれぞれに有し、互いに平行に設けられた複数の
    第1の配線と、 前記複数の第1の配線の相互間の、少なくとも前記ブロ
    ウ位置に対応する位置にそれぞれ設けられ、前記複数の
    第1の配線よりも上層のメタル配線を用いて形成される
    第2の配線とを具備したことを特徴とする半導体装置。
  9. 【請求項9】 前記第2の配線の下方には、第3の配線
    が設けられてなることを特徴とする請求項8に記載の半
    導体装置。
  10. 【請求項10】 前記第2の配線は、ブロウする前記第
    1の配線に隣接する、前記第3の配線へのレーザビーム
    によるダメージを回避するための遮蔽層であることを特
    徴とする請求項9に記載の半導体装置。
  11. 【請求項11】 前記第3の配線は、レーザビームによ
    りブロウされるブロウ位置を、前記第1の配線の延長線
    上に有してなることを特徴とする請求項9に記載の半導
    体装置。
  12. 【請求項12】 前記第1,第3の配線は、前記第2の
    配線と同層のメタル配線からなる接地線に接続されてい
    ることを特徴とする請求項10に記載の半導体装置。
  13. 【請求項13】 前記第2の配線および前記接地線は相
    互に接続されていることを特徴とする請求項12に記載
    の半導体装置。
  14. 【請求項14】 複数の回路素子にそれぞれ接続され、
    互いに平行に配置された複数の第1のヒューズ配線と、 複数の回路素子にそれぞれ接続され、前記複数の第1の
    ヒューズ配線の相互間に配置された、前記複数の第1の
    ヒューズ配線よりも下層の配線からなる複数の第2のヒ
    ューズ配線と、 前記複数の第2のヒューズ配線の上方にそれぞれ配置さ
    れ、第1のヒューズ配線をブロウする際のレーザビーム
    による、隣接する第2のヒューズ配線へのダメージを回
    避するための遮蔽層とを具備したことを特徴とする半導
    体装置。
  15. 【請求項15】 前記遮蔽層は、前記第1のヒューズ配
    線よりも上層の第1のメタル配線を用いて形成されるこ
    とを特徴とする請求項14に記載の半導体装置。
  16. 【請求項16】 前記複数の第1のヒューズ配線は、レ
    ーザビームによりブロウされるブロウ位置をそれぞれに
    有し、前記複数の第2のヒューズ配線は、前記複数の第
    1のヒューズ配線の延長線上に、レーザビームによりブ
    ロウされるブロウ位置をそれぞれに有してなることを特
    徴とする請求項14に記載の半導体装置。
  17. 【請求項17】 前記複数の第2のヒューズ配線は、コ
    ンタクトを介して、前記複数の第1のヒューズ配線と同
    層の第2のメタル配線に接続され、この第2のメタル配
    線上に前記ブロウ位置をそれぞれに有してなることを特
    徴とする請求項16に記載の半導体装置。
  18. 【請求項18】 前記複数の第1のヒューズ配線および
    前記第2のメタル配線は、コンタクトを介して、接地の
    ためのバスラインにそれぞれ接続されていることを特徴
    とする請求項17に記載の半導体装置。
  19. 【請求項19】 前記バスラインは、前記遮蔽層と同層
    の第1のメタル配線を用いて形成されることを特徴とす
    る請求項15または18に記載の半導体装置。
  20. 【請求項20】 前記バスラインおよび前記遮蔽層は相
    互に接続されていることを特徴とする請求項19に記載
    の半導体装置。
JP2001335527A 2001-10-31 2001-10-31 半導体装置 Withdrawn JP2003142582A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001335527A JP2003142582A (ja) 2001-10-31 2001-10-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001335527A JP2003142582A (ja) 2001-10-31 2001-10-31 半導体装置

Publications (1)

Publication Number Publication Date
JP2003142582A true JP2003142582A (ja) 2003-05-16

Family

ID=19150505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001335527A Withdrawn JP2003142582A (ja) 2001-10-31 2001-10-31 半導体装置

Country Status (1)

Country Link
JP (1) JP2003142582A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228878A (ja) * 2004-02-12 2005-08-25 Nec Electronics Corp 半導体装置
US7492032B2 (en) 2004-04-21 2009-02-17 Samsung Electronics Co., Ltd. Fuse regions of a semiconductor memory device and methods of fabricating the same
US7605444B2 (en) 2005-12-29 2009-10-20 Samsung Electronics Co., Ltd. Fuse box reducing damage caused by laser blowing and cross talk
US7679161B2 (en) 2005-10-27 2010-03-16 Samsung Electronics Co., Ltd. Semiconductor device comprising fuse sections

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228878A (ja) * 2004-02-12 2005-08-25 Nec Electronics Corp 半導体装置
US7361967B2 (en) 2004-02-12 2008-04-22 Nec Electronics Corporation Semiconductor device with fuse wires and connection wires
CN100442499C (zh) * 2004-02-12 2008-12-10 恩益禧电子股份有限公司 半导体器件
JP4511211B2 (ja) * 2004-02-12 2010-07-28 ルネサスエレクトロニクス株式会社 半導体装置
US7492032B2 (en) 2004-04-21 2009-02-17 Samsung Electronics Co., Ltd. Fuse regions of a semiconductor memory device and methods of fabricating the same
US7679161B2 (en) 2005-10-27 2010-03-16 Samsung Electronics Co., Ltd. Semiconductor device comprising fuse sections
US7605444B2 (en) 2005-12-29 2009-10-20 Samsung Electronics Co., Ltd. Fuse box reducing damage caused by laser blowing and cross talk

Similar Documents

Publication Publication Date Title
US7402464B2 (en) Fuse box of semiconductor device and fabrication method thereof
JP3256626B2 (ja) 半導体装置
JP3474415B2 (ja) 半導体装置
KR100515555B1 (ko) 분석으로부터 보호되는 집적 회로 장치 및 그 회로 장치의제조 방법
JP2000091438A (ja) 半導体デバイスとその製造方法
JPH0727968B2 (ja) 半導体集積回路装置
US5844296A (en) Space saving laser programmable fuse layout
JP2003086687A (ja) 半導体装置
US7361967B2 (en) Semiconductor device with fuse wires and connection wires
KR20030080248A (ko) 전기 접속 소자를 구비한 집적 회로
JP2003142582A (ja) 半導体装置
US6639297B2 (en) Fuse structure
US20020062549A1 (en) Optimized metal fuse process
KR100479295B1 (ko) 터미널 비아 퓨즈 윈도우를 통과하는 배선
US6392259B1 (en) Semiconductor chip with surface covering
KR100618891B1 (ko) 퓨즈 보호용 패턴부를 구비한 반도체 장치
US7393721B2 (en) Semiconductor chip with metallization levels, and a method for formation in interconnect structures
US6069076A (en) Method of making a semiconductor device with changeable interconnection
JPH0583176B2 (ja)
JP2000268699A (ja) フューズ回路
JP3038904B2 (ja) 半導体集積回路
KR101096231B1 (ko) 반도체 소자의 퓨즈 및 그의 형성방법
KR100605608B1 (ko) 반도체 메모리 장치 및 그 제조방법
JP2002076121A (ja) 半導体装置
EP0887858A2 (en) Protection layer for laser blown fuses in semiconductor devices

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050104