JP4511211B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4511211B2
JP4511211B2 JP2004035245A JP2004035245A JP4511211B2 JP 4511211 B2 JP4511211 B2 JP 4511211B2 JP 2004035245 A JP2004035245 A JP 2004035245A JP 2004035245 A JP2004035245 A JP 2004035245A JP 4511211 B2 JP4511211 B2 JP 4511211B2
Authority
JP
Japan
Prior art keywords
fuse
wiring
wirings
return
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004035245A
Other languages
English (en)
Other versions
JP2005228878A (ja
Inventor
弘行 高橋
正之 柳澤
正俊 園田
好典 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004035245A priority Critical patent/JP4511211B2/ja
Priority to US11/050,708 priority patent/US7361967B2/en
Priority to CNB2005100094300A priority patent/CN100442499C/zh
Publication of JP2005228878A publication Critical patent/JP2005228878A/ja
Application granted granted Critical
Publication of JP4511211B2 publication Critical patent/JP4511211B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体装置に関し、特にヒューズ回路に関する。
ＤＲＡＭ等の半導体メモリは、欠陥メモリを冗長メモリに置き換える冗長回路を備える。その回路は、冗長メモリのアドレスを記憶するプログラム回路を備える。欠陥セルが存在した場合には、その欠陥セルのアドレスをLSI中にプログラムし、LSIの動作時にそのアドレスでアクセスされたとき冗長セルをアクセスする。この冗長回路は、ポリシリコンやアルミ配線で形成されたプログラム素子（ヒューズ）を備えている。置換アドレスのプログラミングは、レーザ装置を用いてヒューズを溶断することにより実施される。
置換アドレスの判定を行う回路ブロックをヒューズ領域の一方向に配置し、戻り配線を用いたヒューズ回路が例えば特許公報１にて提案されている。
図７は、その公報に記載されたヒューズ回路の模式図である。
回路ブロック１０１は、ヒューズ領域の一方向に配置されている。複数のヒューズ１０６は、共通配線１０７を対称にして配置され、回路ブロック１０１の遠方に配置されるヒューズ１０６ｂ、ｄ、ｆは、戻し配線１０３を介して、対応する回路ブロックに接続される。
図８は、図７で示されたヒューズ回路の平面レイアウト図である。
複数のヒューズ配線２０１は、共通配線２０３と直行するように配置されている。ヒューズ配線２０１の一端に戻し配線２０２が接続され、ヒューズ配線２０１と対応する戻し配線が交互に配置されている。
図９は、図８で示されたヒューズ回路のＤＤ線における断面図である。ヒューズ配線２０１は、上層配線により形成され、戻し配線２０２は、下層配線により形成される。
ヒューズ配線２０１は、図１０に示すように、レーザビーム照射によるヒューズ配線の材料３００が飛び散り、戻し配線とヒューズ配線がショートすることを防ぐ位置関係を満たすように配置される。つまり、ヒューズ配線２０１は、図７に示すように、ヒューズカット時にレーザダメージを受けないようにピッチＡで配置される。
また、特許公報２は、ヒューズ素子の真下に戻し配線を配置する技術を提供する。
特開２００３−１４２５８２号公報 特開２００２−３６８０９４号公報
半導体記憶装置には、現在のチップ上にはさまざまなヒューズが存在し、ヒューズ本数も多くなっているため、ヒューズ面積がチップ面積に占める割合が大きくなってきている。しかしながら、特許文献１で示したようなレイアウトでは、ヒューズピッチが大きく、ヒューズ面積が大きいという問題を抱えている。
更に、特許文献２では、実際のレーザトリミングではヒューズ層の切断を確実に行う必要があり、切断された直後のレーザが直接真下の配線に照射され危険性が非常に高い。また、ヒューズ配線は高温で溶断される瞬間は周りの絶縁層を一部破壊して飛び散り、距離が近い真下の戻し配線に悪影響を及ぼすという問題がある。
本発明の主な目的の一つは、ヒューズ面積を縮小し且つレーザトリミングの影響を防ぐ半導体装置を提供することにある。
本発明の半導体装置は、複数のヒューズ配線に対応して設けられた配線を１箇所に纏めて配置したことを特徴とする。更に、その配線を多層にて配置する事を特徴とする。
また、本発明の半導体装置は、隣接したヒューズ配線間に該配線が配置された領域では、ヒューズを第１のピッチで配置し、隣接したヒューズ配線の間に該配線が配置されない領域では、第１のピッチよりも狭いピッチでヒューズ配線を配置する。
以上説明したように、本発明の半導体装置によれば、複数のヒューズに接続される配線を集中して配置することにより、ヒューズ配線を最小の配線ピッチで配置することが出来る。更に、その接続配線を２層以上にした場合は、更に配線を集中して配置することが出来る。
以上のことにより、接続配線へのレーザのダメージを回避しつつヒューズピッチを縮小にすることでき、ヒューズ回路が占める面積を削減することが出来る。
本発明の前記ならびにその他の目的、特徴、及び効果をより明確にすべく、以下図面を用いて本発明の実施の形態につき詳述する。
図1及び図２は、本発明の第１の実施の形態を示す図面である。
図１は、第１の実施の形態のヒューズ回路の平面レイアウトを示す図面である。図２は、図１のＡＡ線の断面を示す図面である。
水平方向に延在する共通配線２から垂直方向にヒューズ配線１が配置されている。共通配線２やヒューズ配線１は、上層のアルミ等の金属配線で形成される。ヒューズ配線１ａ〜１ｄの一端は、その一端の側に配置された回路ブロックエリア１０に設けられた対応する回路ブロック(非図示)に接続される。ヒューズ配線１ａ〜１ｄの他端は、ヒューズ配線１から垂直方向に延在し、更に、ヒューズ配線と平行に且つヒューズ間の略中央に位置するように配置された戻し配線４ａ〜４ｄと対応して接続される。各戻し配線４ａ〜４ｄは、回路ブロックエリア１０に設けられた対応する回路ブロックに接続される接続配線である。戻し配線は、金属から構成された第２の配線でもある。
戻し配線４ａ、４ｃは、上層よりも下層の第１の下層配線により形成される。戻し配線４ｂ、４ｄは、第１の下層配線よりも下層の第２の下層配線より形成される。戻し配線４ｂ、４ｄは、戻し配線４ａ、４ｃの真下に設けられている。
戻し配線４ａ、４ｂは、隣接するヒューズ配線１ａ、１ｂの間の同一領域に配置されている。戻し配線４ｃ、４ｄは、隣接するヒューズ配線１ｃ、１ｄの間の領域に配置されている。第１及び第２の下層配線は、絶縁層６ａ〜６ｃの中に埋め込まれている。ヒューズ配線１ａ〜１ｄと、戻し配線４ａ〜４ｄは、対応するコンタクトホールに埋め込まれたプラグ(非図示)により接続される。
ヒューズ領域の表面はカバー膜３により覆われ、ヒューズはカバー膜３に設けられた開口部５により露出している。つまり、ヒューズ配線の両端部と戻り配線の両断部はカバー膜３により覆われている。プログラミングする際には、図１の点線の円の部分にレーザを照射して、対応するヒューズを切断する。図１では、１２本のヒューズが一つの開口部の中に設けられている。
ヒューズ配線１ｂと１ｃの間には、戻し配線が設けられて無い為、最小の配線ピッチＢでそれらを設けることが出来る。一方、ヒューズ配線１ａ及び１ｂは、その間に戻し配線が配置されている為、ピッチＢよりも広いピッチＡで設けられている。
このように、第１の実施の形態の半導体装置は、同一の場所に複数の戻し配線を配置している。したがって、戻し配線を配置しない場所が創出され、その部分にヒューズの最小ピッチにてヒューズを配置することができる。更に、その戻し配線を多層に配置している。
したがって、例えば、現在のヒューズピッチＢを１とした場合ヒューズカバー内に戻し配線を配置した時のピッチＡはヒューズカット時のレーザダメージを受けないようにするため、約１．６のピッチにしなくてはいけない。本実施の形態のようなヒューズピッチにした場合、ピッチＡ＋ピッチＢで２．６となり、従来のヒューズピッチはピッチＡ＊２で３．２であり、約２０％ヒューズピッチを削減できる。
更に、本実施の形態では、ヒューズ配線の真下ではなく、その間に戻し配線が配置されている為、充分にヒューズとの距離を保つことが出来る。一方、ヒューズ配線の真下に戻し配線を配置した場合、実際のレーザトリミングではヒューズ配線の切断を確実に行う必要があり、切断された直後のレーザは直接真下の配線に当る危険性がある。また、ヒューズ配線は高温で溶断される瞬間、周りの絶縁層を一部破壊して飛び散り、距離が近い真下の配線に悪影響を及ぼす危険性が存在する。
なお、本発明は、戻し配線を採用しているが、この構成は、回路領域を一箇所に纏めることができる為、制御信号の共通化と配線寄生容量負荷の軽減が可能になり、高速化と低パワー化に貢献できる。
図３及び図４は、本発明の第２の実施の形態を示す図面である。
図３は、第２の実施の形態のヒューズ回路の平面レイアウトを示す図面である。図４は、図３のＢＢ線の断面を示す図面である。
第２の実施の形態は、ヒューズ配線７ａ〜７ｄに対応する戻し配線８ａ〜８ｄをヒューズ配線７ｂ及び７ｃの間に配置したものである。
この実施の形態によれば、戻し配線８ａ〜９ｄの４本分を１箇所に集中して配置したことにより最小ピッチのピッチＢの部分を増やし、第１の実施の形態よりヒューズ全体の面積を縮小することが可能である。
この第２の実施の形態では、１列に複数(図３では２本)のヒューズを配置し、その列を複数段(図３では４段)配置し、隣接するヒューズ列の間(ヒューズ配線７ｂ及び７ｃ間)に、他のヒューズ列の接続配線(配線８ａ、８ｂ)を通過させている。更に、ヒューズ配線７ｂ及び７ｃが配置される領域に、他の信号配線を配置しても良い。例えば、配線８ａ、８ｂの真下や真上方向に、他の回路に供給される信号配線を積層することも可能である。
図５及び図６は、本発明の第３の実施の形態を示す図面である。
図５は、第３の実施の形態のヒューズ回路の平面レイアウトを示す図面であり、図６は、図５のＣＣ線の断面を示す図面である。
第３の実施の形態は、ヒューズ配線９ａ〜９ｄに対応する戻し配線１０ａ〜１０ｄをヒューズ９ｂ及び９ｃの間に配置し、更に、それらの戻し配線１０ａ〜１０ｄを４層化したものである。
この第３の実施の形態によれば、戻し配線部分のピッチを第２の実施の形態より小さくし、ヒューズ全体の面積を更に縮小している。
なお、本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
例えば、本実施の形態では、戻し配線をヒューズ配線と異なる層で形成しているが、ヒューズ配線と同一の層で形成しても良い。例えば、図２において、戻し配線４ａ、４ｃをヒューズ配線と同一層であって、ヒューズ配線１ａ及び１ｂの間に形成し、戻し配線４ｂ、４ｄをヒューズ配線４ａ、４ｃの場所に配置しても良い。ヒューズ配線と戻し配線４ａ、４ｃは同一の配線層を用いて形成される。この構成によれば、戻し配線をヒューズとの高さの差を小さくすることで、レーザビームがデフォーカスして広がる影響を小さくすることが出来る。
また、第１の実施の形態では、２本の戻し配線４ａ及び４ｂを縦積みにして配置しているが、例えば、図４の戻し配線８ａ及び８ｄのように同一な下層配線層を用いて並列に配置しても良い。また、ヒューズ配線を金属配線に限る必要は無く、例えばポリシリコン配線であっても良い。つまり、ヒューズ配線は、レーザトリミング可能な導電膜であれば良い。また、図２、図４及び図６の戻り配線の積層される順番は、本実施の形態で示した順番にはこだわる必要は無い。
本発明の第１の実施の形態の半導体装置を示す図面である。 第１の実施の形態の半導体装置の断面を示す図面である。 本発明の第２の実施の形態の半導体装置を示す図面である。 第２の実施の形態の半導体装置の断面を示す図面である。 本発明の第３の実施の形態の半導体装置を示す図面である。 第３の実施の形態の半導体装置の断面を示す図面である。 従来の半導体装置の回路ブロックを示す図面である。 従来の半導体装置の平面レイアウトを示す図面である。 従来の半導体装置の断面を示す図面である。 従来の半導体装置のレイアウトの位置関係を説明する図面である。
符号の説明
１、７、９ ヒューズ配線
２ 共通配線
３ カバー膜
４、８、１０ 戻し配線
５ 開口部
６、１１ 絶縁膜

Claims (3)

  1. 共通配線と、前記共通配線から一方の領域に配置された複数の第１のヒューズ配線と、前記共通配線から他方の領域に配置された複数の第２のヒューズ配線と、第１の領域に配置され前記第１のヒューズ配線と接続された回路ブロックと、前記回路ブロックと対応して前記複数の第２のヒューズ配線とを接続する複数の戻し配線とを備え、前記複数の第１のヒューズ配線は、第１のピッチ及び前記第１のピッチよりも狭い第２のピッチでレイアウトされ、前記第２のピッチで配置されたヒューズ配線の間には前記戻し配線は配置されなく、前記第１のピッチで配置されたヒューズ配線の間に前記戻し配線が配置されることを特徴とする半導体装置。
  2. 前記複数の戻し配線は、前記ヒューズ配線と異なる層で形成されることを特徴とする請求項１記載の半導体装置。
  3. 前記複数の戻し配線の一部が前記ヒューズ配線と同じ層で形成され、前記複数の戻し配線の他部が前記ヒューズ配線と異なる層で形成されることを特徴とする請求項１記載の半導体装置。
JP2004035245A 2004-02-12 2004-02-12 半導体装置 Expired - Fee Related JP4511211B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004035245A JP4511211B2 (ja) 2004-02-12 2004-02-12 半導体装置
US11/050,708 US7361967B2 (en) 2004-02-12 2005-02-07 Semiconductor device with fuse wires and connection wires
CNB2005100094300A CN100442499C (zh) 2004-02-12 2005-02-16 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004035245A JP4511211B2 (ja) 2004-02-12 2004-02-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2005228878A JP2005228878A (ja) 2005-08-25
JP4511211B2 true JP4511211B2 (ja) 2010-07-28

Family

ID=34836205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004035245A Expired - Fee Related JP4511211B2 (ja) 2004-02-12 2004-02-12 半導体装置

Country Status (3)

Country Link
US (1) US7361967B2 (ja)
JP (1) JP4511211B2 (ja)
CN (1) CN100442499C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725368B1 (ko) * 2005-12-07 2007-06-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP4964472B2 (ja) * 2006-01-31 2012-06-27 半導体特許株式会社 半導体装置
KR100790995B1 (ko) 2006-08-11 2008-01-03 삼성전자주식회사 반도체 소자의 퓨즈박스 및 그 형성방법
KR101043841B1 (ko) * 2008-10-14 2011-06-22 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈
US8509022B2 (en) * 2008-12-26 2013-08-13 SK Hynix Inc. Fuse set and semiconductor integrated circuit apparatus having the same
KR101177968B1 (ko) * 2009-03-04 2012-08-28 에스케이하이닉스 주식회사 고집적 반도체 장치를 위한 퓨즈
CN109830197B (zh) * 2019-01-17 2022-03-15 昆山国显光电有限公司 一种测试导线排版结构、显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142582A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10112543A1 (de) * 2001-03-15 2002-10-02 Infineon Technologies Ag Integrierte Schaltung mit elektrischen Verbindungselementen
JP4225708B2 (ja) * 2001-06-12 2009-02-18 株式会社東芝 半導体装置
DE10231206B4 (de) * 2002-07-10 2014-10-30 Qimonda Ag Halbleitervorrichtung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142582A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JP2005228878A (ja) 2005-08-25
US7361967B2 (en) 2008-04-22
US20050181680A1 (en) 2005-08-18
CN100442499C (zh) 2008-12-10
CN1655350A (zh) 2005-08-17

Similar Documents

Publication Publication Date Title
JP3968045B2 (ja) ヒューズ溶断損傷から保護するための隣接ヒューズ間のクラック止めを含むヒューズ構造
US7402464B2 (en) Fuse box of semiconductor device and fabrication method thereof
JP3474415B2 (ja) 半導体装置
US7361967B2 (en) Semiconductor device with fuse wires and connection wires
JP2003086687A (ja) 半導体装置
JP4050151B2 (ja) 電気的接続素子を備えた集積回路
JP3150113B2 (ja) 半導体記憶装置
JP2000269342A (ja) 半導体集積回路および半導体集積回路の製造方法
US20120133019A1 (en) Fuse of semiconductor device and method of forming the same
KR100332456B1 (ko) 퓨즈를 갖는 반도체 소자 및 그 제조방법
KR101062740B1 (ko) 퓨즈 박스 및 이를 구비한 반도체 집적 회로 장치
US6291844B1 (en) Semiconductor memory device with an improved layout of programmable fuses
US8860175B2 (en) Fuse of semiconductor device and method for forming the same
KR100621617B1 (ko) 메모리 모듈 구조
KR101046229B1 (ko) 퓨즈를 포함하는 반도체 장치
US6355968B1 (en) Wiring through terminal via fuse
JP4399970B2 (ja) 半導体装置
KR100578224B1 (ko) 반도체 메모리 장치의 제조방법
KR100586548B1 (ko) 반도체 메모리소자의 퓨즈 및 리페어 방법
KR20070023978A (ko) 개선된 퓨즈배열구조를 갖는 반도체 메모리장치
CN113394195B (zh) 半导体结构及其形成方法、熔丝阵列
KR100611396B1 (ko) 반도체 소자의 퓨즈
KR100587634B1 (ko) 반도체 메모리 장치
KR20070076913A (ko) 반도체 소자의 퓨즈 형성 방법
KR20060016862A (ko) 하부에 배선을 형성한 반도체 장치의 퓨즈층 구조

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061212

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100506

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees