CN1655350A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1655350A
CN1655350A CN200510009430.0A CN200510009430A CN1655350A CN 1655350 A CN1655350 A CN 1655350A CN 200510009430 A CN200510009430 A CN 200510009430A CN 1655350 A CN1655350 A CN 1655350A
Authority
CN
China
Prior art keywords
fuse
wiring
semiconductor device
wirings
loop line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510009430.0A
Other languages
English (en)
Other versions
CN100442499C (zh
Inventor
高桥弘行
柳泽正之
园田正俊
上野好典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1655350A publication Critical patent/CN1655350A/zh
Application granted granted Critical
Publication of CN100442499C publication Critical patent/CN100442499C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种半导体器件，其中对应于多个熔丝布线的回线集中布置在相同区域中。此外，回线布置在多层中。该布置产生了在熔丝布线之间没有布置回线的区域，由此允许以最小布线间距布置熔丝布线。可以替换地，半导体器件可以包含布置在多个级中的熔丝行和用于向多个级中的熔丝行分别提供信号的多个连接布线，其中其它熔丝行的连接布线布置在相邻熔丝行之间的区域中。

Description

半导体器件
技术领域
本发明涉及一种半导体器件，并且特别涉及一种熔丝电路。
背景技术
诸如DRAM的半导体存储器具有用于用冗余存储器替代损坏存储器的冗余电路。该电路具有用于存储冗余存储器的地址的编程电路。如果存在任何损坏单元，那么损坏单元的地址在LSI中被编程，从而在LSI操作期间访问该地址时访问冗余单元。冗余电路具有由多晶硅或铝布线形成的编程元件(熔丝)。通过使用激光器烧断熔丝进行替代地址编程。
例如，在日本未决专利公开(Kokai)No.2003-142582中，已经提出一种具有这样布置的熔丝电路，其中用于确定替代地址的电路块布置在熔丝区域的一侧上并且使用回线。
参考图7，示出了在该专利公开中所述的熔丝电路的模式图。
电路块101布置在熔丝区域的一侧上。多个熔丝106对称地布置在公共布线107周围。布置在距离电路块101相对远些的熔丝106b、106d和106f通过回线103分别连接到相应的电路块。
参考图8，示出了图7所示的熔丝电路的布图平面图。
垂直于公共布线203布置多个熔丝布线201。回线202连接在每个熔丝布线201的一端，熔丝布线201和相应的回线202交替布置。
参考图9，示出了沿图8所示熔丝电路的线D-D的剖面图。熔丝布线201由上层布线形成而回线202由下层布线形成。
布置熔丝布线201，使得满足这样的位置关系，即防止回线和熔丝布线之间由于如图10所示用激光束照射熔丝布线的材料300的分散而引起的短路。换句话说，熔丝布线201以间距A布置从而在如图8所示的熔丝切割时不会被激光束损坏。
此外，日本未决专利公开(Kokai)No.2002-368094公开了在熔丝元件的正下方布置回线的方法。
在半导体存储器中，在当前芯片上有各种熔丝并且其上熔丝的数量不断增加。因此，熔丝面积与芯片面积的比也在增加。但是，如日本未决专利公开(Kokai)No.2003-142582所示的布图具有宽熔丝间距和大熔丝面积的问题。
此外，在日本未决专利公开(Kokai)No.2002-368094中，需要在实际的激光微调中安全地切割熔丝层。因此，在切割后立即用激光束照射在熔丝层正下方的布线，因此有极高的危险。但是，熔丝布线具有这样的问题，在高温下被烧断的瞬间其溅出而破坏一部分环绕的绝缘层，由此不利地影响了在正下方并与其接近的回线。
发明内容
本发明的主要目的是提供一种用于减少熔丝面积和防止激光微调(trimming)效应的半导体器件。
根据本发明的一个方面，提供一种半导体器件，其中对应于多个熔丝布线的布线被集中布置在一个位置。此外，布线布置在多层中。
在根据本发明的半导体器件中，熔丝布线以第一间距布置在前述布线布置在相邻熔丝布线之间的区域中，以及熔丝布线以窄于第一间距的间距布置在前述布线没有布置在相邻熔丝布线之间的区域中。
如上文所提出的，根据本发明的半导体器件，连接到多个熔丝布线的布线集中布置，由此使熔丝布线以最小布线间距布置。此外，如果连接的布线布置在两个或更多层中，那么布线可以进一步集中布置。
由于这些特征，在防止连接布线被激光束损坏的同时，熔丝间距能够被变窄，由此允许减少熔丝电路的面积。
附图说明
图1是示出了根据本发明第一实施例的半导体器件的图。
图2是示出了根据第一实施例的半导体器件的剖面的图。
图3是示出了根据本发明第二实施例的半导体器件的图。
图4是示出了根据第二实施例的半导体器件的剖面的图。
图5是示出了根据本发明第三实施例的半导体器件的图。
图6是示出了根据第三实施例的半导体器件的剖面的图。
图7是示出了常规半导体器件的电路块的图。
图8是示出了常规半导体器件的平面布图的图。
图9是示出了常规半导体器件的剖面的图。
图10是用于解释常规半导体器件的布图上的位置关系的图。
图11是示出了根据第四实施例的半导体器件的剖面的图。
具体实施方式
现在将参考附图在下文中详细说明本发明的优选实施例，以便阐明本发明的前述和其它的目标、特征以及效果。
参考图1和图2，其示出了本发明第一实施例的图。
图1是示出了根据第一实施例的熔丝电路的平面布图的图。图2是示出了沿图1的线A-A的剖面的图。
垂直于沿水平方向延伸的公共布线2布置熔丝布线1。公共布线2和熔丝布线1由上层铝或其它金属布线形成。熔丝布线1a到1d在一端连接到相应的电路块(未示出)，相应的电路块提供在一端的侧面上布置的电路块区域10中。在熔丝布线1a到1d的另一端，它们相应地连接到回线4a到4d，回线4a到4d垂直于熔丝布线1延伸并且以位于与熔丝布线平行且基本上中置于熔丝布线之间的方式布置。回线4a到4d是连接布线，其连接到在电路块区域10中提供的相应的电路块。回线也是由金属形成的第二布线。
回线4a和4c由上层下面的第一下层布线形成。回线4b和4d由第一下层布线下面的第二下层布线形成。回线4b和4d布置在回线4a和4c的正下方。
回线4a和4b布置在相邻熔丝布线1a和1b之间以及1c和1d之间的相同区域，如图11所示。回线4c和4d布置在相邻熔丝布线1c和1d之间的区域。第一和第二下层布线嵌入在绝缘层6a到6c中。熔丝布线1a到1d通过嵌入在相应接触孔中的栓(未示出)连接到回线4a到4d。
熔丝区域的表面被覆盖膜3覆盖，而熔丝从覆盖膜3中的开口5中暴露出来。换句话说，熔丝布线的两端和回线的两个剖面被覆盖膜3所覆盖。在编程时，用激光束照射图1中的虚线所指示的圆形部分来切割相应的熔丝。在图1中，在一个开口中提供了12个熔丝。
由于在熔丝布线1b和1c之间没有提供回线，它们可以以最小布线间距B布置。另一方面，回线布置在熔丝布线1a和1b之间，因此它们以宽于间距B的间距A布置。
以这种方式，根据第一实施例的半导体器件具有布置在相同区域的多个回线。这产生了没有布置回线的区域并且熔丝可以以最小熔丝间距布置。此外，回线布置在多层中。
因此，例如，如果当前熔丝间距B假设为1，那么在熔丝盖内布置回线的布置间距A需要为大约1.6以避免在熔丝切割时的激光损坏。当采用象本实施例中的那些熔丝间距时，得到间距A加间距B的值2.6。考虑到从间距A*2所获得的常规熔丝间距3.2，熔丝间距可以变窄约20％。
此外，在本实施例中，回线布置在熔丝的非正下方，而是在熔丝布线之间，由此确保与熔丝的足够距离。另一方面，如果熔丝布置在熔丝布线的正下方，熔丝布线在实际激光微调中需要被安全地切割并且切割后立即用激光束会有直接投射到熔丝布线正下方的布线上的危险。此外，在高温下烧断的瞬间，熔丝布线会溅出而断裂一部分环绕的绝缘层，由此具有不利地影响接近和在熔丝布线正下方的布线的危险。
在本发明中采用回线。该布置使电路区域能够在一个位置被放在一起，由此允许产生公共控制信号和降低布线寄生电容负载，并因此能够对加快速度和降低功耗有贡献。
参考图3和图4，示出了本发明第二实施例的图。
图3是示出了根据第二实施例的熔丝电路的平面布图的图。图4是示出了沿图3的线B-B的剖面的图。
在第二实施例中，对应于熔丝布线7a到7d的回线8a到8d布置在熔丝布线7b到7c之间。
根据本实施例，四个回线8a到8d集中布置在一个位置，由此与第一实施例相比较，允许增加最小间距B的区域并减少整个熔丝的区域。
在第二实施例中，多个熔丝(在图3中为2个)布置在一行中，行布置在多级中(在图3中为4级)，其它熔丝行的连接布线(布线8a和8b)从相邻熔丝行之间(在熔丝7b和7c之间)穿过。此外，其它信号布线可以布置在布置熔丝布线7b和7c的区域中。例如，提供到其它电路的信号布线也能布置在布线8a和8b的正下方或正上方。
参考图5和图6，示出了本发明的第三实施例的图。
图5是示出了根据第三实施例的熔丝电路的平面布局的图。图6是示出了沿图5的线C-C的剖面的图。
在第三实施例中，对应于熔丝布线9a到9d的回线10a到10d布置在熔丝布线9b和9c之间并且此外熔丝布线10a到10d布置在四层中。
根据第三实施例，回线部分的间距小于在第二实施例中的间距，由此允许整个熔丝面积的进一步减少。
可以理解的是本发明并不限于这些具体实施例。相反，明显的是在本发明中的技术范围内可以适当地修改实施例。
例如，尽管在实施例中回线可以形成在与熔丝布线的层不同的层中，但是它们也可以形成在与熔丝布线相同的层中。例如，在图2中，可以在与熔丝布线相同的层中并且在熔丝布线1a和1b之间形成回线4a和4c，并可以在回线4a和4c的位置布置回线4b和4d。熔丝布线以及回线4a和4c通过使用相同的布线层形成。根据该布置，降低了回线和熔丝布线之间的高度差，由此能够减小激光束散焦和扩展的效应。
此外，在第一实施例中垂直地布置两个回线4a和4b。但是，它们也可以使用相同的下布线层平行地布置，例如象图4中的回线8a和8d那样。此外，熔丝布线不限于金属布线，而是可以为例如多晶硅布线。换句话说，熔丝布线仅需要是能够被激光微调的导电膜。此外，对于如图2、图4和图6所示的回线层的顺序，前述实施例中所示的顺序不重要。

Claims (10)

1.一种半导体器件，包括：
多个熔丝布线；以及
分别对应地连接到多个熔丝布线的多个连接布线，
其中多个连接布线集中布置在一个位置中。
2.根据权利要求1的半导体器件，其中所述多个连接布线布置在所述多个熔丝布线的相邻熔丝布线之间。
3.根据权利要求1的半导体器件，其中所述连接布线布置在多层中。
4.根据权利要求1的半导体器件，其中所述熔丝布线以第一间距布置在所述连接布线布置在相邻熔丝布线之间的区域中，以及所述熔丝布线以窄于第一间距的间距布置在所述连接布线没有布置在相邻熔丝布线之间的区域中。
5.一种半导体器件，包括：
公共布线；
布置在所述公共布线的一侧上的区域中的多个第一熔丝布线；
布置在所述公共布线的另一侧上的区域中的多个第二熔丝布线；
布置在第一区域中并且连接到所述熔丝布线的电路块；以及
用于对应地连接所述电路块到所述多个第二熔丝布线的多个回线，
其中所述多个第一熔丝布线以第一间距和窄于第一间距的第二间距布置，在以第二间距布置的熔丝布线之间没有布置所述回线，而在以第一间距布置的熔丝布线之间布置了所述回线。
6.根据权利要求5的半导体器件，其中所述多个回线形成在与所述熔丝布线不同的层中。
7.根权利要求5的半导体器件，其中所述多个回线的一部分形成在与所述熔丝布线相同的层中，以及其中所述多个回线的剩余部分形成在与所述熔丝布线不同的层中。
8.一种半导体器件，包括：
在第一方向中以延伸的状态提供的第一布线；
垂直于所述第一布线延伸并穿过所述第一布线的多个熔丝布线，每个熔丝布线连接到所述第一布线；以及
与所述第二熔丝布线平行布置和提供以便与所述熔丝布线对应地电气连接的多个第二布线，
其中所述多个第二布线中的至少两个布置在相邻熔丝布线之间。
9.一种半导体器件，包括：
布置在多个级中的熔丝行；以及
用于将信号分别提供到多个级中的所述熔丝行的多个连接布线，
其中用于其它熔丝行的连接布线布置在相邻熔丝行之间的区域中。
10.根据权利要求1的半导体器件，其中所述多个熔丝布线和所述多个连接布线提供在一个开口中。
CNB2005100094300A 2004-02-12 2005-02-16 半导体器件 Expired - Fee Related CN100442499C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004035245A JP4511211B2 (ja) 2004-02-12 2004-02-12 半導体装置
JP2004035245 2004-02-12

Publications (2)

Publication Number Publication Date
CN1655350A true CN1655350A (zh) 2005-08-17
CN100442499C CN100442499C (zh) 2008-12-10

Family

ID=34836205

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100094300A Expired - Fee Related CN100442499C (zh) 2004-02-12 2005-02-16 半导体器件

Country Status (3)

Country Link
US (1) US7361967B2 (zh)
JP (1) JP4511211B2 (zh)
CN (1) CN100442499C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830197A (zh) * 2019-01-17 2019-05-31 昆山国显光电有限公司 一种测试导线排版结构、显示面板和显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725368B1 (ko) * 2005-12-07 2007-06-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP4964472B2 (ja) * 2006-01-31 2012-06-27 半導体特許株式会社 半導体装置
KR100790995B1 (ko) 2006-08-11 2008-01-03 삼성전자주식회사 반도체 소자의 퓨즈박스 및 그 형성방법
KR101043841B1 (ko) * 2008-10-14 2011-06-22 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈
US8509022B2 (en) * 2008-12-26 2013-08-13 SK Hynix Inc. Fuse set and semiconductor integrated circuit apparatus having the same
KR101177968B1 (ko) * 2009-03-04 2012-08-28 에스케이하이닉스 주식회사 고집적 반도체 장치를 위한 퓨즈

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10112543A1 (de) * 2001-03-15 2002-10-02 Infineon Technologies Ag Integrierte Schaltung mit elektrischen Verbindungselementen
JP4225708B2 (ja) 2001-06-12 2009-02-18 株式会社東芝 半導体装置
JP2003142582A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 半導体装置
DE10231206B4 (de) * 2002-07-10 2014-10-30 Qimonda Ag Halbleitervorrichtung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830197A (zh) * 2019-01-17 2019-05-31 昆山国显光电有限公司 一种测试导线排版结构、显示面板和显示装置
CN109830197B (zh) * 2019-01-17 2022-03-15 昆山国显光电有限公司 一种测试导线排版结构、显示面板和显示装置

Also Published As

Publication number Publication date
US7361967B2 (en) 2008-04-22
CN100442499C (zh) 2008-12-10
JP4511211B2 (ja) 2010-07-28
JP2005228878A (ja) 2005-08-25
US20050181680A1 (en) 2005-08-18

Similar Documents

Publication Publication Date Title
CN1655350A (zh) 半导体器件
US7005746B2 (en) Method for designing wiring connecting section and semiconductor device
CN1291790A (zh) 防止熔丝烧断损伤的相邻熔丝之间的裂缝挡板
CN1472812A (zh) 具有在存储单元上方形成的信号布线线路的半导体存储器件
KR100448909B1 (ko) 퓨즈 구조 및 그것을 이용한 집적 회로 장치
KR100513304B1 (ko) 반도체 기억장치의 퓨즈 박스및 그 제조방법
JP4050151B2 (ja) 電気的接続素子を備えた集積回路
JP2000269342A (ja) 半導体集積回路および半導体集積回路の製造方法
CN1341965A (zh) 具有叠放组件的电子部件及其制造方法
US7067897B2 (en) Semiconductor device
KR100332456B1 (ko) 퓨즈를 갖는 반도체 소자 및 그 제조방법
KR101062740B1 (ko) 퓨즈 박스 및 이를 구비한 반도체 집적 회로 장치
JPH07263558A (ja) 半導体装置
CN1167128C (zh) 电熔化熔断器及其阵列和排列
US7951703B2 (en) Interconnections for integrated circuits
US6355968B1 (en) Wiring through terminal via fuse
CN1713378A (zh) 半导体存储器件的熔断器及其修理工艺
CN1719605A (zh) 半导体元件的熔丝结构
CN1295788C (zh) 半导体器件
CN1542944A (zh) 半导体集成电路器件
US6407586B2 (en) Fusible link configuration in integrated circuits
EP1063702A1 (en) Double density fuse structure in a window
JP2002151593A (ja) 半導体装置
KR20050086074A (ko) 반도체 메모리 소자의 퓨즈박스 및 그 제조방법
CN1334604A (zh) Tv窗口中双倍熔丝密度

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20140216