JP5045028B2 - 表面形状センサとその製造方法 - Google Patents

表面形状センサとその製造方法 Download PDF

Info

Publication number
JP5045028B2
JP5045028B2 JP2006222015A JP2006222015A JP5045028B2 JP 5045028 B2 JP5045028 B2 JP 5045028B2 JP 2006222015 A JP2006222015 A JP 2006222015A JP 2006222015 A JP2006222015 A JP 2006222015A JP 5045028 B2 JP5045028 B2 JP 5045028B2
Authority
JP
Japan
Prior art keywords
insulating film
film
moisture barrier
barrier insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006222015A
Other languages
English (en)
Other versions
JP2008045999A (ja
Inventor
孝一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006222015A priority Critical patent/JP5045028B2/ja
Priority to US11/838,469 priority patent/US7768082B2/en
Publication of JP2008045999A publication Critical patent/JP2008045999A/ja
Application granted granted Critical
Publication of JP5045028B2 publication Critical patent/JP5045028B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Image Input (AREA)

Description

本発明は、表面形状センサとその製造方法に関する。
近年、情報化社会の進展に伴い、銀行カードや電子マネーの不正使用を防止するセキュリティ技術として、個人の身体的特徴により本人確認を行う生体認証技術が実用化されている。生体認証技術には、手のひら静脈や声紋を利用するものもあるが、中でも、指紋を利用する指紋認証技術は、これまでに多くの研究がなされている。
例えば、特許文献１では、指紋に光を当て、その反射光から光学的に指紋を照合している。
そして、特許文献２では、指紋の凹凸によって発生する圧力差を圧電薄膜により読み取り、照合を行っている。
また、特許文献３では、皮膚との接触により生じる感圧シートの抵抗変化又は容量変化に基づいて照合を行っている。
しかしながら、これらの技術のうち、光学的な手法を用いる特許文献１の技術は、小型化するのが難しいうえ、汎用的に用いることができず、用途が限定されるという問題がある。また、感圧シートを用いる特許文献３の技術は、感圧シートの材料が特殊であり、更に感圧シートの加工も難しいことから、実用化が困難である。
これらの問題を解決する技術として、特許文献４には、半導体基板に形成される容量型の指紋センサ（表面形状センサ）を開示している。その指紋センサでは、半導体基板の上にアレイ状に形成された複数の検出電極膜と皮膚とが対向し、各々の検出電極膜と皮膚とがそれぞれキャパシタの電極として機能する。そのキャパシタにおける電極同士の間隔は指紋の凹凸によって変化する。従って、各検出電極膜を一つの画素として機能させ、各キャパシタの静電容量をセンシングして可視化することにより指紋のイメージが得られる。この方式の指紋センサは、光学的な方式と比較して特殊なインターフェースが不要であり、且つ小型化が可能である。
そのような容量型の指紋センサでは、外部の水分をブロックし、水分によって素子が劣化するのを防止する構造が必要となる。
例えば、特許文献４では、パッシベーション膜として窒化シリコン膜を形成している。
同様に、特許文献５でも、水分のバリア性に優れた窒化シリコン膜を形成することにより、水分による基板の劣化を防いでいる。
なお、この他にも、本発明に関連する技術が下記の特許文献６〜８にも開示される。
特開昭６１−２２１８８３号公報 特開平５−６１９６５号公報 特開平７−１６８９３０号公報 特開２００３−２６９９０７号公報 特開２００３−１７２６０２号公報 特開２００５−１５９３３３号公報 特開２００５−３２６１６７号公報 特開２０００−２１３９０８号公報
本発明の目的は、水分の侵入を防止しながら、被検体の表面の凹凸を感度良く検出することが可能な表面形状センサとその製造方法を提供することにある。
本発明の一観点によれば、半導体基板と、前記半導体基板の上方に形成された層間絶縁膜と、前記層間絶縁膜の上に形成された第１水分バリア絶縁膜と、前記第１水分バリア絶縁膜の上に形成された検出電極膜と、前記検出電極膜の上に形成された第２水分バリア絶縁膜と、前記第２水分バリア絶縁膜の上に形成され、前記検出電極膜の上に窓を備えた保護絶縁膜と、前記窓の下の前記第１水分バリア絶縁膜の上に、前記検出電極膜から独立した接地電極膜とを有し、前記接地電極膜の上の前記第２水分バリア絶縁膜は、前記窓の下に開口を有し、前記第１水分バリア絶縁膜は、酸窒化シリコン膜、窒化シリコン膜又は絶縁性酸化金属膜である表面形状センサが提供される。
本発明では、検出電極膜の上に形成される第２水分バリア絶縁膜の他に、検出電極膜の下に第１水分バリア絶縁膜を形成するので、第２水分バリア絶縁膜が担う水分阻止の役割が軽減され、第２水分バリア絶縁膜を薄くすることができる。その結果、指等の被検体と検出電極膜との間隔が狭くなり、被検体と検出電極膜との間に形成されるキャパシタの静電容量が大きくなって、被検体の表面の凹凸を高い感度で検出することが可能となる。
表面形状センサの検出感度を高めるには、第１水分バリア絶縁膜と第２水分バリア絶縁膜の合計膜厚を、水分の侵入を阻止するのに必要な最低限の膜厚に設定するのが好ましい。
なお、第１水分バリア絶縁膜は窒化シリコン膜又は酸窒化シリコン膜であるのが好ましく、第２水分バリア絶縁膜は窒化シリコン膜であるのが好ましい。
更に、絶縁性酸化金属膜を第１水分バリア絶縁膜として形成してもよい。絶縁性酸化金属膜は、水分のバリア性に優れているので、窒化シリコン膜や酸窒化シリコン膜で第１水分バリア絶縁膜を構成する場合と比較して、第１水分バリア絶縁膜の厚さを薄くすることができ、エッチングにより第１水分バリア絶縁膜にホールを形成するのが容易となる。
また、第１水分バリア絶縁膜の上にキャップ絶縁膜を形成し、該キャップ絶縁膜の上に検出電極膜を形成するようにしてもよい。
このようにすると、パターニングにより検出電極膜を形成する際のエッチングがオーバーエッチングとなっても、キャップ絶縁膜によりエッチングが吸収される。そのため、エッチングにより第１水分バリア絶縁膜が薄くなるのが防止され、第１水分バリア絶縁膜における水分阻止能力を高い状態に維持することができる。
更に、検出電極膜の上にカバー絶縁膜を形成し、該カバー絶縁膜の上に第２水分バリア絶縁膜を形成してもよい。
これによれば、第２水分バリア絶縁膜のストレスがカバー絶縁膜によって緩和され、ストレスに起因して膜剥がれ等が発生するのを防止できる。
また、本発明の別の観点によれば、前記半導体基板の上方に層間絶縁膜を形成する工程と、前記層間絶縁膜の上に酸窒化シリコン膜、窒化シリコン膜又は絶縁性酸化金属膜からなる第１水分バリア絶縁膜を形成する工程と、前記第１水分バリア絶縁膜の上に検出電極膜及び該検出電極膜から独立した接地電極膜を形成する工程と、前記検出電極膜及び前記接地電極膜の上に第２水分バリア絶縁膜を形成する工程と、前記接地電極膜の上の前記第２水分バリア絶縁膜に開口を形成する工程と、前記検出電極膜及び前記開口の上に窓を備えた保護絶縁膜を前記第２水分バリア絶縁膜の上に形成する工程とを有する表面形状センサの製造方法が提供される。
ここで、窒素含有雰囲気中において層間絶縁膜をアニールする工程を行い、このアニールの後に第１水分バリア絶縁膜を形成する工程を行ってもよい。
このようなアニールにより、層間絶縁膜が脱水されると共に、その表面が窒化されて水分の再吸着が防止される。
更に、半導体基板の上方に下地絶縁膜を形成する工程と、この下地絶縁膜の上に金属配線を形成する工程とを行ってもよい。この場合は、下地絶縁膜と金属配線の上に層間絶縁膜を形成することになる。
そして、この層間絶縁膜を形成した後に、金属配線の上の該層間絶縁膜にホールを形成する工程と、該ホールを形成した後に層間絶縁膜をアニールする工程とを行い、ホール内と層間絶縁膜の上に上記の検出電極膜を形成するのが好ましい。
このようにホールに対してアニールを行うことで、ホールから露出する層間絶縁膜の脱水が十分になされる。その結果、ホールから出る脱ガスを低減することができ、脱ガスによってホール内に検出電極膜が未形成になるのを防止することができる。
本発明によれば、第２水分バリア絶縁膜の他に第１水分バリア絶縁膜を形成するので、第２水分バリア絶縁膜を薄くすることが可能となり、指等の被検体と検出電極膜との間隔を狭めることができ、検出感度の高い表面形状センサを提供することができるようになる。
以下に、本発明の実施の形態に係る容量型の表面形状センサについて、添付図面を参照しながら詳細に説明する。
図１〜図２１は、本実施形態に係る表面形状センサの製造途中の断面図である。以下では、指紋を認識するためのセンサ領域Iと、パッケージの際にボンディングワイヤが接合されるパッド領域IIとをこれらの図に併記する。
最初に、図１（ａ）に示す断面構造を得るまでの工程について説明する。
まず、n型又はp型のシリコン（半導体）基板１０の表面を熱酸化することにより素子分離絶縁膜１１を形成し、この素子分離絶縁膜１１でトランジスタの活性領域を画定する。シリコン基板１０の表面から素子分離絶縁膜１１の上面までの高さは約１００nmである。このような素子分離構造はLOCOS(Local Oxidation of Silicon)と呼ばれるが、これに代えてSTI(Shallow Trench Isolation)を採用してもよい。
次いで、シリコン基板１０の活性領域にp型不純物、例えばボロンを導入して第１、第２pウェル１２、１３を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜１４となる熱酸化膜を約６〜７nmの厚さに形成する。
続いて、シリコン基板１０の上側全面に、厚さ約５０nmの非晶質シリコン膜と厚さ約１５０nmのタングステンシリサイド膜を順に形成する。なお、非晶質シリコン膜に代えて多結晶シリコン膜を形成してもよい。その後に、フォトリソグラフィによりこれらの膜をパターニングして、シリコン基板１０上にゲート電極１５を形成すると共に、素子分離絶縁膜１１上に配線１６を形成する。
更に、ゲート電極１５をマスクにするイオン注入により、ゲート電極１５の横のシリコン基板１０にn型不純物としてリンを導入し、第１〜第３ソース／ドレインエクステンション１７ａ〜１７ｃを形成する。
その後に、シリコン基板１０の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極１５と配線１６の横に絶縁性スペーサ１８として残す。その絶縁膜として、例えばCVD(Chemical Vapor Deposition)法により酸化シリコン膜を形成する。
続いて、この絶縁性スペーサ１８とゲート電極１５をマスクにしながら、シリコン基板１０に砒素等のn型不純物を再びイオン注入することにより、ゲート電極１５の側方のシリコン基板１０に第１〜第３ソース／ドレイン領域１９ａ〜１９ｃを形成する。
更に、シリコン基板１０の上側全面に、スパッタ法によりコバルト膜等の高融点金属膜を形成する。そして、その高融点金属膜を加熱させてシリコンと反応させることにより、第１〜第３ソース／ドレイン領域１９ａ〜１９ｃにおけるシリコン基板１０上にコバルトシリサイド層等の高融点シリサイド層２０を形成し、各ソース／ドレイン領域１９ａ〜１９ｃを低抵抗化する。
なお、このような高融点金属シリサイド層は、素子分離絶縁膜１１が形成されていない部分のシリコン基板１０の表層にも形成される。
その後に、素子分離絶縁膜１１の上等で未反応となっている高融点金属層をウエットエッチングして除去する。
ここまでの工程により、シリコン基板１０の活性領域には、ゲート絶縁膜１４、ゲート電極１５、及び第１〜第３ソース／ドレイン領域１９ａ〜１９ｃ等によって構成される第１〜第３MOSトランジスタTR1〜TR3が形成されたことになる。
次に、図１（ｂ）に示すように、シリコン基板１０の上側全面に、プラズマCVD法により酸窒化シリコン(SiON)膜を厚さ約２００nmに形成し、この酸窒化シリコン膜をカバー絶縁膜２１とする。
続いて、TEOS(tetra ethoxy silane)ガスを使用するプラズマCVD法により、第１絶縁膜２２としてカバー絶縁膜２１の上に酸化シリコン膜を厚さ約１０００nmに形成する。その後、CMP(Chemical Mechanical Polishing)法により第１絶縁膜２２を２００nm程度研磨することにより、第１絶縁膜２２の上面を平坦化する。
本実施形態では、このようにして形成されたカバー絶縁膜２１と第１絶縁膜２２により第１層間絶縁膜２３が構成される。
続いて、図２（ａ）に示すように、第１層間絶縁膜２３の上にフォトレジストを塗布し、それを露光、現像することにより、窓２４ａ〜２４ｅを備えた第１レジストパターン２４を形成する。
そして、この第１レジストパターン２４をマスクにして第１層間絶縁膜２３をドライエッチングすることにより、図示のような第１〜第５コンタクトホール２３ａ〜２３ｅを形成する。この後に、第１レジストパターン２４は除去される。
次に、図２（ｂ）に示す断面構造を得るまでの工程について説明する。
まず、第１〜第５コンタクトホール２３ａ〜２３ｅの内面と第１層間絶縁膜２３の上面に、スパッタ法によりグルー膜として厚さ約２０nmのチタン（Ti）膜と厚さ約５０nmの窒化チタン（TiN）膜とをこの順に形成する。
次いで、このグルー膜の上にCVD法によりタングステン膜を形成し、このタングステン膜で第１〜第５コンタクトホール２３ａ〜２３ｅを完全に埋め込む。
そして、第１層間絶縁膜２３の上の余分なグルー膜とタングステン膜とをCMP法により研磨し、これらの膜を第１〜第５コンタクトホール２３ａ〜２３ｅの中に第１〜第５導電性プラグ２５ａ〜２５ｅとして残す。
続いて、図３（ａ）に示すように、各第１〜第５導電性プラグ２５ａ〜２５ｅと第１層間絶縁膜２３のそれぞれの上面に第１金属積層膜２６を形成する。その金属積層膜は、スパッタ法により形成され、下から順に厚さ約５００nmの銅含有アルミニウム膜、厚さ約５nmのチタン膜、及び厚さ約１５０nmの窒化チタン膜を形成してなる。
この後に、第１金属積層膜２６の上にフォトレジストを塗布し、それを露光、現像して第２レジストパターン２７とする。
次いで、図３（ｂ）に示すように、第２レジストパターン２７をマスクにして第１金属積層膜２６をドライエッチングすることにより一層目金属配線２６ａを形成する。このエッチングを終了後、第２レジストパターン２６は除去される。
次に、図４に示す断面構造を得るまでの工程について説明する。
まず、TEOSガスを使用するプラズマCVD法により、シリコン基板１０の上側全面に酸化シリコン膜を厚さ約２２００nm程度に形成し、この酸化シリコン膜を第２絶縁膜２８とする。
特に図示はしないが、TEOSガスを用いて形成された第２絶縁膜２８は、隣接する一層目金属配線２６ａの間に「す」が形成されやすい。その「す」が形成されたままだと、「す」の内部に水分や不純物が残留し、配線２６ａにストレスマイグレーションが発生し易くなる。
そこで、この第２絶縁膜２８を形成した後に、第２絶縁膜２８の上面をCMP法により研磨し、第２絶縁膜２８の表面に「す」を表出させる。このCMPの研磨量は、典型的には約１０００nm程度である。
その後、再びTEOSガスを使用するプラズマCVD法により、第２絶縁膜２８の上面に第１キャップ絶縁膜２９として酸化シリコン膜を形成し、このキャップ絶縁膜２９で「す」を完全に埋める。
第１キャップ絶縁膜２９は、その下の第２絶縁膜２８と共に第２層間絶縁膜（下地絶縁膜）３０を構成する。
続いて、図５に示すように、第２層間絶縁膜３０の上に第３レジストパターン３２を形成する。そして、第３レジストパターン３２の窓３２ａを通じて第２層間絶縁膜３０をドライエッチングすることにより、一層目金属配線２６ａに至る深さの第１ホール３０ａを形成する。
この後に、第３レジストパターン３２は除去される。
次に、図６に示す断面構造を得るまでの工程について説明する。
まず、第１ホール３２ａの内面と第２層間絶縁膜３０の上面に、スパッタ法によりグルー膜として厚さ約５０nmの窒化チタン膜を形成する。
次いで、このグルー膜の上にCVD法によりタングステン膜を厚さ約７００nmに形成し、このタングステン膜で第１ホール３０ａを完全に埋め込む。
そして、第２層間絶縁膜３０の上の余分なグルー膜とタングステン膜とをCMP法により研磨し、これらの膜を第１ホール３０ａの中に第６導電性プラグ３４として残す。
続いて、図７に示すように、第２層間絶縁膜３０と第６導電性プラグ３４のそれぞれの上に、スパッタ法により銅含有アルミニウム膜と窒化チタン膜とをこの順に形成し、これらの膜を第２金属積層膜３５とする。なお、この第２金属積層膜３５の膜厚は限定されないが、銅含有アルミニウムの厚さは約５００nmであり、窒化チタン膜の厚さは約１２０nmである。
その後に、第２金属積層膜３５の上に第４レジストパターン３６を形成する。
次いで、図８に示すように、第４レジストパターン３６をマスクして第２金属積層膜３５をドライエッチングし、エッチングされずに残存した第２金属積層膜３５を二層目金属配線３５ａ及びボンディングパッド３５ｂとする。
この後に、第４レジストパターン３６は除去される。
次に、図９に示す断面構造を得るまでの工程について説明する。
まず、二層目金属配線３５ａと第２層間絶縁膜３０のそれぞれの上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約４００nmに形成し、この酸化シリコン膜をカバー絶縁膜３７とする。
このカバー絶縁膜３７には、二層目金属配線３５ａを反映して表面に凹凸が形成される。そこで、次の工程では、この凹凸を埋め込むために、カバー絶縁膜３７の上に第３絶縁膜３８として酸化シリコン膜を形成する。
本実施形態では、その第３絶縁膜３８の形成方法として埋め込み性に優れたSOG(Spin On Glass)を採用し、カバー絶縁膜３７の平坦面上での第３絶縁膜３８の厚さを約５００nmとする。
その後、この第３絶縁膜３８の上に、TEOSガスを使用するプラズマCVD法を用い、犠牲絶縁膜３９として厚さ約２０００nmの酸化シリコン膜を形成する。
このように形成された絶縁膜３７〜３９により第３層間絶縁膜４０が構成される。
上記のように埋め込み性の良いSOGにより第３絶縁膜３８を形成しても、二層目金属配線３５ａを反映した僅かな凹凸が第３層間絶縁膜４０の表面に残る。
そこで、次に、図１０に示すように、犠牲絶縁膜３９の上面をCMP法により研磨して平坦化する。このCMP法においける研磨量は、典型的には約１０００nmである。
次いで、図１１に示すように、各絶縁膜３７〜３９の成膜時や図１０のCMP時に第３層間絶縁膜４０中に取り込まれた水分を除去するために、窒素含有雰囲気中、例えばN2Oプラズマ雰囲気中において第３層間絶縁膜４０をアニールして脱水すると共に、その表面を窒化して水分の再吸着を防止する。
そのN2Oプラズマアニールの条件は特に限定されないが、本実施形態では、CVD装置をアニール装置として代用し、基板温度を３５０℃、処理時間を２分〜４分としてこのN2Oプラズマアニールを行う。なお、このCVD装置には、周波数が１３．５６MHzでパワーが５００Wの高周波電力がプラズマ化用の電力として印加される。
このN2Oプラズマアニールは、膜中に多くの水分が含まれ得るSOGにより第３絶縁膜３８を形成する場合に特に有効である。
ところで、上記のように第３層間絶縁膜４０を脱水しても、実使用下において外部の水分が第３層間絶縁膜４０に侵入してしまうことがある。こうなると、例えば、回路が動作して発熱している状態の一層目金属配線２６ａや二層目金属配線３５ａに水が触れ、これらの配線にストレスマイグレーションが発生し、最悪の場合には配線が断線する等の不都合が発生する。
そこで、次の工程では、図１２に示すように、外部からの水分の侵入を確実に防止するために、第３層間絶縁膜４０の上に第１水分バリア絶縁膜４１を形成する。
上記のN2Oプラズマアニールを終了してから大気中に第３層間絶縁膜４０を長期にわたって放置すると、第３層間絶縁膜４０に水分が再吸着してしまうので、N2Oプラズマアニールを終了してから１２時間以内に第１水分バリア絶縁膜４１を形成するのが好ましい。
その第１水分バリア絶縁膜４１としては、プラズマCVD法で形成された窒化シリコン膜又は酸窒化シリコン膜を採用し得る。
このうち、窒化シリコン膜は、シラン(SiH4)とアンモニア(NH3)との混合ガスを反応ガスとして用いるプラズマCVD法により、成膜温度を４００℃にして形成される。一方、酸窒化シリコン膜は、シランとN2Oとの混合ガスを反応ガスとして用いるプラズマCVD法により、成膜温度を４００℃にして形成される。
第１水分バリア絶縁膜４１は、表面形状センサを構成する積層膜の途中の部分に形成される膜であるから、ストレスが強い膜を第１水分バリア絶縁膜４１として形成すると、上記の積層膜に膜剥がれが生じる恐れがある。従って、膜剥がれの防止という観点からすると、窒化シリコン膜よりも膜ストレスが小さい酸窒化シリコン膜を第１水分バリア絶縁膜４１として形成するのが好ましい。
なお、窒化シリコンや酸窒化シリコンで第１水分バリア絶縁膜４１を構成する場合の絶縁膜４１の膜厚については後述する。
また、アルミナ（酸化アルミニウム）膜や酸化チタン膜等の絶縁性酸化金属膜を第１水分バリア絶縁膜４１として形成してもよい。これらの絶縁性酸化金属膜はスパッタ法により形成され得る。
絶縁性酸化金属膜は、窒化シリコン膜や酸窒化シリコン膜よりも水分のバリア性に優れているので、第１水分バリア絶縁膜４１を２０〜１００nm程度にまで薄く形成することができる。膜厚の下限を２０nmとしたのは、これよりも薄いと水分バリアの効果が現れ難いからである。
但し、この値は、本実施形態のように平坦化された第３層間絶縁膜４０の上に第１水分バリア絶縁膜４１を形成する場合のものである。スパッタ法で形成される絶縁性酸化金属膜のカバレッジ特性は悪いので、第３層間絶縁膜４０を平坦化しない場合には、第１水分バリア絶縁膜４１の膜厚は５０nmにするのが好ましい。
一方、絶縁性酸化金属膜は化学反応によるエッチングが困難なため、以下の工程において第１水分バリア絶縁膜４１をエッチングし易くするという観点から、上記のように第１水分バリア絶縁膜４１の上限を１００nmとし、これよりも厚い膜厚に第１水分バリア絶縁膜４１を形成しないのが好ましい。
なお、絶縁性酸化金属膜としては、上記のアルミナ膜と酸化チタン膜の他に、酸化ジルコニウム（ZrOx）膜、酸化マグネシウム（MgOx）膜、及び酸化チタンマグネシウム(MgTiOx)膜等もある。
このようにして第１水分バリア絶縁膜４１を形成した後に、TEOSガスを使用するプラズマCVD法により、シリコン基板１０の上側全面に第２キャップ絶縁膜４２として酸化シリコン膜を５０〜１００nmの厚さに形成する。
次に、図１３に示す断面構造を得るまでの工程について説明する。
まず、第２キャップ絶縁膜４２の上に第５レジストパターン４３を形成する。
次いで、この第５レジストパターン４３の窓４３ａ、４３ｂを通じて各絶縁膜４０〜４２をドライエッチングすることにより、二層目金属配線３５ａの上のこれらの絶縁膜に第２、第３ホール４０ａ、４０ｂを形成する。
このエッチングの条件は、第１水分バリア絶縁膜４１の材料によって異なる。
例えば、第１水分バリア絶縁膜４１として窒化シリコン膜又は酸窒化シリコン膜を形成する場合は、エッチングガスとしてCF4（流量：１５９sccm）、C4F8（流量：１８８sccm）、及びAr（流量：４２９sccm）の混合ガスを使用する。また、エッチング雰囲気の圧力は４６．６Pa（３５０mTorr）、エッチング雰囲気に印加される高周波電力（周波数：１３．５６MHz）のパワーは１０００W、エッチング時間は６分とされる。
なお、CHF3系のエッチングガスで第１ステップのエッチングを行った後、上記の条件で第２ステップのエッチングを行うようにしてもよい。
一方、第１水分バリア絶縁膜４１としてアルミナ膜等の絶縁性酸化金属膜を形成する場合は、エッチングガスとしてC4F8（流量：２０sccm）、Ar（流量：５００sccm）、及びO2（１２sccm）の混合ガスを使用する。そして、エッチング雰囲気の圧力を６．６Pa（５０mTorr）、エッチング時間を２００秒とする。また、周波数が２７．１２MHzの高周波電力のパワーを２０００W、周波数が８００Hzの高周波電力のパワーを９００Wとする。
絶縁性酸化金属膜は、窒化シリコン膜や酸窒化シリコン膜よりも水分のバリア性に優れているので、これらの膜を第１水分バリア絶縁膜４１に用いる場合と比較して、第１水分バリア絶縁膜４１の厚さを薄くすることができる。第３層間絶縁膜４０よりもエッチングが困難な材料よりなる第１水分バリア絶縁膜４１を薄くすることで、本工程において第２、第３ホール４０ａ、４０ｂをエッチングにより綺麗に形成することができる。
この後に、第５レジストパターン４３は除去される。
続いて、図１４に示すように、N2雰囲気において第３層間絶縁膜４０をアニールすることにより、第３層間絶縁膜４０になおも含まれる水分を各ホール４０ａ、４０ｂから外部に放出させる。
このN2アニールは、基板温度が３５０℃の条件で、N2流量を２０リットル／分、処理時間を３０分として行われる。
次に、図１５に示すように、第２キャップ絶縁膜４２の上面と第２、第３ホール４０ａ、４０ｂの内面に、導電膜４４として窒化チタン膜をスパッタ法により厚さ約２００nmに形成する。
導電膜４４は、窒化チタン膜に限定されず、チタン膜や窒化チタンアルミニウム膜でもよい。後述するように、導電膜４４は、指が近接する検出電極膜となるものであり、上記のようにチタンを含む材料で導電膜４４を構成することで、検出電極膜の耐腐食性が高められる。
また、Au、Ag、Pt、Pd、Rh、Ir、Ru、及びOs等の貴金属で導電膜４４を構成しても、耐腐食性の高い検出電極膜が得られる。
ここで、導電膜４４を形成する前に、図１４の工程において第３層間絶縁膜４０の水分をホール４０ａ、４０ｂから十分に逃がしておいたので、導電膜４４の形成時にホール４０ａ、４０ｂから出る脱ガスが低減され、ホール４０ａ、４０ｂ内において導電膜４４が未形成になるのを防止できる。
なお、図１４のアニール工程から長時間経過した後に導電膜４４を形成したのでは、ホール４０ａ、４０ｂに水分が吸収されてしまい、これらのホール４０ａ、４０ｂにおいて導電膜４４が未形成になる恐れがある。従って、上記のアニール工程をおこなってから１時間以内に導電膜４４を形成するのが好ましい。
更に、図１１の工程でも第３層間絶縁膜４０を脱水したので、導電膜４４の形成時に第３層間絶縁膜４０に熱が加わっても、第１水分バリア絶縁膜４１によって逃げ場を失った第３層間絶縁膜４０中の水分によって二層目金属配線３５ａが蒸し焼きになるのを防ぐことができる。
次に、図１６に示すように、導電膜４４の上にフォトレジストを塗布し、それを露光、現像して第６レジストパターン４６を形成する。
続いて、図１７に示すように、第６レジストパターン４６をマスクにして導電膜４４をドライエッチングすることにより、第２、第３ホール４０ａ、４０ｂの内部とその周辺にのみ導電膜４４を検出電極膜４４ａ及び接地電極膜４４ｂとして残す。
各電極膜４４ａ、４４ｂは互いに独立しており、それぞれ第２、第３ホール４０ａ、４０ｂを介して二層目金属配線３５ａと電気的に接続される。また、接地電極膜４４ｂは、接地電位のシリコン基板１０と電気的に接続される。
ところで、この工程では、導電膜４４のエッチング残渣を残さないために、エッチング量を導電膜４４の膜厚よりも多くするオーバーエッチングが行われる。このようにオーバーエッチングを行っても、第２キャップ絶縁膜４２によりエッチングが吸収されるので、第１水分バリア絶縁膜４１までエッチングが及ばない。その結果、エッチングにより第１水分バリア絶縁膜４１が薄くなるのが防止され、第１水分バリア絶縁膜４１における水分阻止能力を高い状態に維持することができる。
この後に、第６レジストパターン４６は除去される。
次いで、図１８に示すように、シリコン基板１０の上側全面に第７レジストパターン４８を形成する。
そして、この第７レジストパターン４８の窓４８ａを通じて各絶縁膜４０〜４２をエッチングすることにより、ボンディングパッド３５ｂの上に電極引き出し窓４０ｂを形成する。
このエッチングを終了した後に、第７レジストパターン４８は除去される。
続いて、図１９に示すように、第３層間絶縁膜４０と電極膜４４ａ、４４ｂのそれぞれの上に酸化シリコン膜を厚さ約１００nmに形成し、この酸化シリコン膜をカバー絶縁膜５０とする。このカバー絶縁膜５０は、例えば、TEOSガスを使用するプラズマCVD法により形成される。
ところで、水分の侵入を阻止する膜として第１水分バリア絶縁膜４１を既に形成したが、水分の侵入をより確実に防止するためには、外気に近い部分に更に水分バリア絶縁膜を形成する必要がある。
そこで、次の工程では、カバー絶縁膜５０の上に、第２水分バリア絶縁膜５１としてプラズマCVD法により窒化シリコン膜を形成する。この窒化シリコン膜の成膜ガスとしては、アンモニアとシランとの混合ガスが使用される。また、成膜温度は４００℃であり、周波数が１３．５６MHzでパワーが６００Wの高周波電力と、周波数が４００kHzでパワーが２００Wの高周波電力が成膜雰囲気に印加される。このようにして形成された窒化シリコン膜の屈折率は約１．９８となる。
この第２水分バリア絶縁膜５１は、第１水分バリア絶縁膜４１よりも外気に近い部分に形成されるので、膜ストレスの低減よりも水分のバリア性を優先させる必要がある。そのため、本実施形態では、第２水分バリア絶縁膜５１の材料として、酸窒化シリコンよりも水分バリア性に優れた窒化シリコンを採用する。
比較的ストレスが大きな窒化シリコン膜を第２水分バリア絶縁膜５１として形成しても、酸化シリコンよりなるカバー絶縁膜５０がストレスを緩和するように機能するので、第２水分バリア絶縁膜５１に起因した膜剥がれは防止される。
本実施形態では、第１水分バリア絶縁膜４１と第２水分バリア絶縁膜５１とが協働して水分の侵入を阻止し、水分バリア性は各絶縁膜４１、５１の合計膜厚で定まる。その合計膜厚については後で詳述する。
次に、図２０に示すように、第２水分バリア絶縁膜５１の上にフォトレジストを塗布し、それを露光、現像して第８レジストパターン５３を形成する。
そして、この第８レジストパターン５３の窓５３ａ、５３ｂを通じてカバー絶縁膜５０と第２水分バリア絶縁膜５１とをドライエッチングする。
これにより、接地電極膜４４ｂの上の第２水分バリア絶縁膜５１に第１開口５１ａが形成され、この第１開口５１ａから接地電極４４ｂが露出する。この第１開口５１ａはESD(Electro Static Discharge)ホールとも呼ばれる。
また、パッド領域IIでは、ボンディングパッド３５ｂが露出する第２開口５１ｂが形成される。
そして、第８レジストパターン５３を除去した後に、N2雰囲気中において基板温度を４３０℃とする条件の脱水処理を３０分間行う。
次に、図２１に示す断面構造を得るまでの工程について説明する。
まず、第２水分バリア絶縁膜５１の上に非感光性ポリイミドよりなる塗布膜を厚さ約１２００nmに塗布した後、その塗布膜をベークする。
次いで、塗布膜の上にレジストパターン（不図示）を形成し、このレジストパターンをマスクにしながら、ポリイミド用のエッチング液で塗布膜をエッチングすることで、第１、第２窓５５ａ、５５ｂを備えた最上層の保護絶縁膜５５を形成する。その保護絶縁膜５５は、物理的な衝撃から回路を保護する緩衝材として機能するものである。
更に、リンス液でレジストパターンを除去した後、基板温度３５０℃、N2流量１８リットル／分の条件で保護絶縁膜５５をキュアして硬化する。
なお、キュア時に保護絶縁膜５５の表面に不純物が付着する場合があるので、この不純物を除去する目的で、プラズマアッシングにより保護絶縁膜５５の上面を２００nm程度削る。このようなプラズマアッシングを行うことで、保護絶縁膜５５の最終的な厚さは約８００nmとなる。
保護絶縁膜５５の厚さが８００nmを切ると膜強度が落ち、緩衝材としての効果も低下するので、保護絶縁膜５５の厚さは最低でも８００nm必要である。
ここで、非感光性ポリイミドに代えて感光性ポリイミドで保護絶縁膜５５を構成することも考えられる。しかし、感光性ポリイミドは、感光剤や架橋剤が含まれるため、非感光性ポリイミドよりも軟らかく、指が直接触れられる保護絶縁膜５５として採用すると傷が付きやすいという問題がある。
これに対し、本実施形態のように非感光性ポリイミドで保護絶縁膜５５を構成すると、感光性ポリイミドを用いる場合よりも保護絶縁膜５５の硬度を高くすることができるので、デバイスを保護するのに必要な硬度を保ちながら、保護絶縁膜５５の厚さを極限まで薄くすることができる。
図２２は、この工程を終了後のセンサ領域Iの平面図であり、先の図２１は図２２のA−A線に沿う断面図に相当する。同図では検出電極膜４４ａが一枚しか描かれていないが、実際には検出電極膜４４ａはマトリクス状に複数（例えば１０２４×１０２４個）形成され、その各々が一つの画素として機能する。
各電極膜４４ａ、４４ｂの平面サイズは特に限定されないが、本実施形態では、図示のようにL1を約５０μmとし、L2を約６μmとする。
以上により、本実施形態に係る表面形状センサの基本構造が完成した。
図２３は、表面形状センサの動作について説明するための断面図である。なお、図２３では、パッド領域IIを省いてある。
この表面形状センサでは、図２３に示すように、保護絶縁膜５５に指（被検体）Fを触れることで、指Fと検出電極膜４４ａとの間にキャパシタCが形成される。そのキャパシタCの静電容量は、指Fの表面の凹凸（指紋）によって変化するので、この静電容量の違いを検出電極膜４４ａにおいて読み取ることで、指紋の画像が得られる。
また、指Fに帯電している静電気は、接地電極４１ｂからシリコン基板１０に逃がされ、シリコン基板１０に形成されている回路が静電気によって破壊されるのが防止される。
図２４はこの表面形状センサの等価回路である。
図示のように、この表面形状センサは、図１に示した第１〜第３MOSトランジスタTR1〜TR3の他に第４MOSトランジスタTR4を有する。そして、各トランジスタTR1〜TR4には、行駆動線１１１、列センス線１１２、電源線１１３、リセット線１１４、チャージ制御線１１５、及びチャージ用電流源Icが図示のように接続され、いわゆる電流チャージ法によって表面形状センサが駆動する。
再び図２３を参照する。
図２３に示されるように、指Fと検出電極膜４４ａとの間隔Deは、第２水分バリア絶縁膜５１と保護絶縁膜５５によって規制されており、これらの膜の厚さが薄いほど間隔Deが狭くなってキャパシタCの静電容量は大きくなる。
指紋の検出感度は、キャパシタCの静電容量が大きい方が高まるので、第２水分バリア絶縁膜５１と保護絶縁膜５５の膜厚はなるべく薄くするのが好ましい。このうち、非感光性ポリイミドよりなる保護絶縁膜５５は、ピンホールの発生を防止し得る限界の薄さに形成しているので、これ以上薄膜化することはできない。
従って、検出感度を高めるには、第２水分バリア絶縁膜５１を薄くする必要があるが、その厚さを薄くし過ぎると、第２水分バリア絶縁膜５１において水分の侵入を阻止できなくなる恐れがある。
そこで、本実施形態では、検出電極膜４４ａの下に第１水分バリア絶縁膜４１を形成し、水分バリアの役割を第１水分バリア絶縁膜４１と第２水分バリア膜５１の両方に分担させるようにした。これにより、水分の阻止能力が第１水分バリア絶縁膜４１により補われるので、各絶縁膜４１、５１の全体としての水分の阻止能力を維持しながら、第２水分バリア絶縁膜５１を薄くすることができる。その結果、指Fと検出電極膜４４ａとの間隔Deを狭めることができるようになるので、キャパシタCの静電容量を大きくして指紋の検出感度を高めることが可能となる。
ここで、上記の間隔Deをなるべく狭くするには、第１水分バリア絶縁膜４１と第２水分バリア絶縁膜５１の合計膜厚を、水分の侵入を阻止するのに必要な最低限の膜厚に設定するのが好ましい。
第１水分バリア絶縁膜４１と第２水分バリア絶縁膜５１の双方を窒化シリコン膜で構成する場合は、上記の合計膜厚は５００nm以上である。
但し、合計膜厚が５００nm以上の範囲であっても、第２水分バリア絶縁膜５１を厚くしたのでは間隔Deを狭めることができず、水分バリア絶縁膜を各膜４１、５１に分けた効果が薄らぐ。
そのため、第１水分バリア絶縁膜４１の材料に関わらず、窒化シリコンよりなる第２水分バリア絶縁膜５１の厚さは５００nm以下であるのが好ましい。
例えば、各絶縁膜４１、５１の合計膜厚を５００nmに設定した場合、第１水分バリア絶縁膜４１の厚さは４００nm、第２水分バリア絶縁膜５１の厚さは１００nmとすればよい。
一方、窒化シリコンよりも水分バリア性が劣る酸窒化シリコンで第１水分バリア絶縁膜４１を構成するときは、窒化シリコン膜で第１水分バリア絶縁膜４１を構成する場合と比較して、第１水分バリア絶縁膜４１の厚さを１．２倍にするのが好ましい。例えば、５００nmから第２水分バリア絶縁膜５１の厚さを引いた値の１．２倍の厚さに第１水分バリア絶縁膜４１を形成するのが好ましい。この場合、第２水分バリア絶縁膜５１の厚さが１００nmであるとすると、第１水分バリア絶縁膜４１の厚さは４８０nm（＝（５００nm−１００nm）×１．２）となる。
第１、第２水分バリア絶縁膜４１の膜厚をこのような値に設定すると、上記の間隔De、すなわち検出電極膜４４ａの上面と保護絶縁膜５５の上面との間隔を１５００nm以下に抑えることが可能となる。
ここで、間隔Deを狭めるには、第２水分バリア絶縁膜５１を形成せずに、第１水分絶縁膜４１だけに水分阻止の役割を担わせることも考えられる。
しかし、これでは、窒化シリコンと比較して水分を透過し易い酸化シリコンよりなるカバー絶縁膜５０が水分を吸収し、その水分によって金属配線２６ａ、３５ａにストレスマイグレーションが発生する等の不都合が生じる。このような不都合を回避するためにも、第２水分バリア絶縁膜５１は必須となる。
比較例
次に、本実施形態の比較例について説明する。
図２５は、比較例に係る表面形状センサの断面図である。
上記した本実施形態では、第２水分バリア絶縁膜５１の他に第１水分バリア絶縁膜４１を形成することで、第２水分バリア絶縁膜５１が担う水分阻止の役割を軽減し、第２水分バリア絶縁膜５１を薄くした。
これに対し、本比較例では、第１水分バリア絶縁膜４１を形成せずに、図２５のように第２水分バリア絶縁膜５１のみを形成する。このような構造は、特許文献４及び特許文献５の構造に相当する。
第１水分バリア絶縁膜４１を形成しないことから、第２水分バリア絶縁膜５１に水分阻止の役割が集中するので、水分を確実にブロックするために必要な第２水分バリア絶縁膜５１の厚さは本実施形態よりも厚くなり、典型的には約７００nmの厚さが必要となる。
このように第２水分バリア絶縁膜５１が厚くなる分だけ、指Fと検出電極膜４４ａとの間隔Dcは本実施形態よりも広くなる。その結果、キャパシタCの静電容量が小さくなり、指紋の検出感度が低くなってしまう。
図２６は、本実施形態と比較例のそれぞれの表面形状センサを使用して得られた指紋の画像である。なお、比較例では、間隔Dcが２８００〜３０００nmの場合と１６００〜１８００nmの場合の二つの画像を得た。
そして、これらの画像データを利用した指紋照合のマッチング率を調べた。なお、マッチング率とは、同一人物が本人確認をする場合に、指紋認証により同一人物であると判定される割合のことをいい、その値が高いほど指紋認証の精度が高いということになる。
そのマッチング率は、比較例の二例では３０．３％、５６．３％と低い値となったのに対し、本実施形態では８７．９％と高い値が得られた。これにより、本実施形態において、指紋の検出感度が実際に高められることが裏付けられた。
以下に、本発明の特徴を付記する。
（付記１） 半導体基板と、
前記半導体基板の上方に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成された第１水分バリア絶縁膜と、
前記第１水分バリア絶縁膜の上に形成された検出電極膜と、
前記検出電極膜の上に形成された第２水分バリア絶縁膜と、
前記第２水分バリア絶縁膜の上に形成され、前記検出電極膜の上に窓を備えた保護絶縁膜と、
を有することを特徴とする表面形状センサ。
（付記２） 前記第１水分バリア絶縁膜と前記第２水分バリア絶縁膜の合計膜厚を、水分の侵入を阻止するのに必要な最低限の膜厚に設定することを特徴とする付記１に記載の表面形状センサ。
（付記３） 前記第１水分バリア絶縁膜と前記第２水分バリア絶縁膜は窒化シリコン膜であり、前記第２水分バリア絶縁膜の膜厚は５００nm以下であって、前記合計膜厚は５００nm以上であることを特徴とする付記２に記載の表面形状センサ。
（付記４） 前記第２水分バリア絶縁膜は、厚さが５００nm以下の窒化シリコン膜であり、
前記第１水分バリア絶縁膜は、５００nmから前記第２水分バリア絶縁膜の厚さを引いた値の１．２倍の厚さの酸窒化シリコン膜であることを特徴とする付記２に記載の表面形状センサ。
（付記５） 前記第１水分バリア絶縁膜は、絶縁性酸化金属膜であることを特徴とする付記１に記載の表面形状センサ。
（付記６） 前記絶縁性酸化金属膜は、酸化アルミニウム膜又は酸化チタン膜であることを特徴とする付記５に記載の表面形状センサ。
（付記７） 前記第１水分バリア絶縁膜の上にキャップ絶縁膜が形成され、該キャップ絶縁膜の上に前記検出電極膜が形成されたことを特徴とする付記１に記載の表面形状センサ。
（付記８） 前記キャップ絶縁膜は酸化シリコン膜であることを特徴とする付記７に記載の表面形状センサ。
（付記９） 前記検出電極膜の上にカバー絶縁膜が形成され、該カバー絶縁膜の上に前記第２水分バリア絶縁膜が形成されたことを特徴とする付記１に記載の表面形状センサ。
（付記１０） 前記検出電極膜は、チタン又はチタン化合物よりなる膜であることを特徴とする付記１に記載の表面形状センサ。
（付記１１） 前記チタン化合物は、窒化チタン膜又は窒化チタンアルミニウムであることを特徴とする付記１０に記載の表面形状センサ。
（付記１２） 前記検出電極膜の上面と、前記保護絶縁膜の上面との間隔が１５００nm以下であることを特徴とする付記１に記載の表面形状センサ。
（付記１３） 前記半導体基板の上方に形成された下地絶縁膜と、
前記下地絶縁膜の上に形成された金属配線とを有し、
前記層間絶縁膜は、前記下地絶縁膜と前記金属配線の上に形成されて、前記金属配線の上にホールを有し、
前記検出電極膜は、前記ホールを介して前記金属配線と電気的に接続されたことを特徴とする付記１に記載の表面形状センサ。
（付記１４） 前記窓の下の前記第１水分バリア絶縁膜の上に、前記検出電極膜から独立した接地電極膜が形成され、
前記接地電極膜の上の前記第２水分バリア絶縁膜の上に開口が形成され、該開口から前記接地電極が露出することを特徴とする付記１に記載の表面形状センサ。
（付記１５） 前記保護絶縁膜は、非感光性ポリイミドよりなることを特徴とする付記１に記載の表面形状センサ。
（付記１６） 半導体基板の上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に第１水分バリア絶縁膜を形成する工程と、
前記第１水分バリア絶縁膜の上に検出電極膜を形成する工程と、
前記検出電極膜の上に第２水分バリア絶縁膜を形成する工程と、
前記検出電極膜の上に窓を備えた保護絶縁膜を前記第２水分バリア絶縁膜の上に形成する工程と、
を有することを特徴とする表面形状センサの製造方法。
（付記１７） 窒素含有雰囲気中において前記層間絶縁膜をアニールする工程を更に有し、
前記アニールの後に、前記第１水分バリア絶縁膜を形成する工程を行うことを特徴とする付記１６に記載の表面形状センサの製造方法。
（付記１８） 前記層間絶縁膜を形成する工程において、該層間絶縁膜として塗布型の酸化シリコン膜を形成し、
前記層間絶縁膜をアニールする工程を行ってから１２時間以内に、前記第１水分バリア絶縁膜を形成する工程を行うことを特徴とする付記１７に記載の表面形状センサの製造方法。
（付記１９） 前記半導体基板の上方に下地絶縁膜を形成する工程と、
前記下地絶縁膜の上に金属配線を形成する工程とを更に有し、
前記層間絶縁膜を形成する工程において、前記下地絶縁膜と前記金属配線の上に該層間絶縁膜を形成して、
前記層間絶縁膜を形成した後に、前記金属配線の上の該層間絶縁膜にホールを形成する工程と、該ホールを形成した後に前記層間絶縁膜をアニールする工程とを行い、
前記検出電極膜を形成する工程において、前記ホール内と前記層間絶縁膜の上に前記検出電極膜を形成することを特徴とする付記１６に記載の表面形状センサの製造方法。
（付記２０） 前記層間絶縁膜をアニールする工程を行ってから１時間以内に、前記検出電極膜を形成する工程を行うことを特徴とする付記１９に記載の表面形状センサの製造方法。
図１（ａ）、（ｂ）は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その１）である。 図２（ａ）、（ｂ）は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その２）である。 図３（ａ）、（ｂ）は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その３）である。 図４は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その４）である。 図５は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その５）である。 図６は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その６）である。 図７は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その７）である。 図８は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その８）である。 図９は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その９）である。 図１０は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その１０）である。 図１１は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その１１）である。 図１２は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その１２）である。 図１３は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その１３）である。 図１４は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その１４）である。 図１５は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その１５）である。 図１６は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その１６）である。 図１７は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その１７）である。 図１８は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その１８）である。 図１９は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その１９）である。 図２０は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その２０）である。 図２１は、本発明の実施の形態に係る表面形状センサの製造途中の断面図（その２１）である。 図２２は、本発明の実施の形態に係る表面形状センサの平面図である。 図２３は、本発明の実施の形態に係る表面形状センサの動作について説明するための断面図である。 図２４は、本発明の実施の形態に係る表面形状センサの等価回路である。 図２５は、比較例に係る表面形状センサの断面図である。 図２６は、本発明の実施の形態と比較例のそれぞれの表面形状センサを使用して得られた指紋の画像である。
符号の説明
１０…シリコン基板、１１…素子分離絶縁膜、１２…第１pウェル、１３…第２pウェル、１４…ゲート絶縁膜、１５…ゲート電極、１６…配線、１７ａ〜１７ｃ…第１〜第３ソース／ドレインエクステンション、１８…絶縁性スペーサ、１９ａ〜１９ｃ…第１〜第３ソース／ドレイン領域、２０…高融点シリサイド層、２１…カバー絶縁膜、２２…第１絶縁膜、２３…第１層間絶縁膜、２３ａ〜２３ｅ…第１〜第５コンタクトホール、２４…第１レジストパターン、２４ａ〜２４ｅ…窓、２５ａ〜２５ｅ…第１〜第５導電性プラグ、２６…第１金属積層膜、２６ａ…一層目金属配線、２７…第２レジストパターン、２８…第２絶縁膜、２９…第１キャップ絶縁膜、３０…第２層間絶縁膜、３０ａ…第１ホール、３２…第３レジストパターン、３４…第６導電性プラグ、３５…第２金属積層膜、３６…第４レジストパターン、３７…カバー絶縁膜、３８…第３絶縁膜、３９…犠牲絶縁膜、４０…第３層間絶縁膜、４１…第１水分バリア絶縁膜、４２…第２キャップ絶縁膜、４３…第５レジストパターン、４３ａ、４３ｂ…窓、４４…導電膜、４４ａ…検出電極膜、４４ｂ…接地電極膜、４６…第６レジストパターン、４８…第７レジストパターン、４８ａ…窓、５０…カバー絶縁膜、５１…第２水分バリア絶縁膜、５３…第８レジストパターン、５３ａ、５３ｂ…窓、５５…保護絶縁膜、５５ａ、５５ｂ…第１、第２窓。

Claims (9)

  1. 半導体基板と、
    前記半導体基板の上方に形成された層間絶縁膜と、
    前記層間絶縁膜の上に形成された第１水分バリア絶縁膜と、
    前記第１水分バリア絶縁膜の上に形成された検出電極膜と、
    前記検出電極膜の上に形成された第２水分バリア絶縁膜と、
    前記第２水分バリア絶縁膜の上に形成され、前記検出電極膜の上に窓を備えた保護絶縁膜と、
    前記窓の下の前記第１水分バリア絶縁膜の上に、前記検出電極膜から独立した接地電極膜とを有し、
    前記接地電極膜の上の前記第２水分バリア絶縁膜は、前記窓の下に開口を有し、前記第１水分バリア絶縁膜は、酸窒化シリコン膜、窒化シリコン膜又は絶縁性酸化金属膜であることを特徴とする表面形状センサ。
  2. 前記第１水分バリア絶縁膜と前記第２水分バリア絶縁膜の合計膜厚を、水分の浸入を阻止するのに必要な最低限の膜厚に設定することを特徴とする請求項１に記載の表面形状センサ。
  3. 前記第１水分バリア絶縁膜と前記第２水分バリア絶縁膜は窒化シリコン膜であり、前記第２水分バリア絶縁膜の膜厚は５００nm以下であって、前記合計膜厚は５００nm以上であることを特徴とする請求項２に記載の表面形状センサ。
  4. 前記第２水分バリア絶縁膜は、厚さが５００nm以下の窒化シリコン膜であり、
    前記第１水分バリア絶縁膜は、５００nmから前記第２水分バリア絶縁膜の厚さを引いた値の１．２倍の厚さの酸窒化シリコン膜であることを特徴とする請求項２に記載の表面形状センサ。
  5. 前記第１水分バリア絶縁膜の上にキャップ絶縁膜が形成され、該キャップ絶縁膜の上に前記検出電極膜が形成されたことを特徴とする請求項１に記載の表面形状センサ。
  6. 前記検出電極膜の上にカバー絶縁膜が形成され、該カバー絶縁膜の上に前記第２水分バリア絶縁膜が形成されたことを特徴とする請求項１に記載の表面形状センサ。
  7. 前記半導体基板の上方に層間絶縁膜を形成する工程と、
    前記層間絶縁膜の上に酸窒化シリコン膜、窒化シリコン膜又は絶縁性酸化金属膜からなる第１水分バリア絶縁膜を形成する工程と、
    前記第１水分バリア絶縁膜の上に検出電極膜及び該検出電極膜から独立した接地電極膜を形成する工程と、
    前記検出電極膜及び前記接地電極膜の上に第２水分バリア絶縁膜を形成する工程と、
    前記接地電極膜の上の前記第２水分バリア絶縁膜に開口を形成する工程と、
    前記検出電極膜及び前記開口の上に窓を備えた保護絶縁膜を前記第２水分バリア絶縁膜の上に形成する工程と、
    を有することを特徴とする表面形状センサの製造方法。
  8. 窒素含有雰囲気中において前記層間絶縁膜をアニールする工程を更に有し、
    前記アニールの後に、前記第１水分バリア絶縁膜を形成する工程を行うことを特徴とする請求項７に記載の表面形状センサの製造方法。
  9. 前記半導体基板の上方に下地絶縁膜を形成する工程と、
    前記下地絶縁膜の上に金属配線を形成する工程とを更に有し。
    前記層間絶縁膜を形成する工程において、前記下地絶縁膜と前記金属配線の上に該層間絶縁膜を形成して、
    前記層間絶縁膜を形成した後に、前記金属配線の上の該層間絶縁膜にホールを形成する工程と、該ホールを形成した後に前記層間絶縁膜をアニールする工程とを行い、
    前記検出電極膜を形成する工程において、前記ホール内と前記層間絶縁膜の上に前記検出電極膜を形成することを特徴とする請求項７に記載の表面形状センサの製造方法。
JP2006222015A 2006-08-16 2006-08-16 表面形状センサとその製造方法 Expired - Fee Related JP5045028B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006222015A JP5045028B2 (ja) 2006-08-16 2006-08-16 表面形状センサとその製造方法
US11/838,469 US7768082B2 (en) 2006-08-16 2007-08-14 Surface-shape sensor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006222015A JP5045028B2 (ja) 2006-08-16 2006-08-16 表面形状センサとその製造方法

Publications (2)

Publication Number Publication Date
JP2008045999A JP2008045999A (ja) 2008-02-28
JP5045028B2 true JP5045028B2 (ja) 2012-10-10

Family

ID=39100592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006222015A Expired - Fee Related JP5045028B2 (ja) 2006-08-16 2006-08-16 表面形状センサとその製造方法

Country Status (2)

Country Link
US (1) US7768082B2 (ja)
JP (1) JP5045028B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5098276B2 (ja) * 2006-09-29 2012-12-12 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2008129602A1 (ja) * 2007-04-05 2008-10-30 Fujitsu Microelectronics Limited 表面形状センサとその製造方法
KR100919576B1 (ko) * 2007-10-17 2009-10-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8183593B2 (en) * 2009-10-16 2012-05-22 Oracle America, Inc. Semiconductor die with integrated electro-static discharge device
US20120261767A1 (en) * 2011-04-14 2012-10-18 Intersil Americas Inc. Method and structure for reducing gate leakage current and positive bias temperature instability drift
US20140061637A1 (en) * 2012-08-30 2014-03-06 Jason Gu Corrosive Resistant Electronic Components
KR101876587B1 (ko) * 2013-03-08 2018-08-03 매그나칩 반도체 유한회사 자기 센서 및 그 제조 방법
US9508661B2 (en) * 2014-07-17 2016-11-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Moisture barrier for semiconductor structures with stress relief

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61221883A (ja) * 1985-03-25 1986-10-02 Fujitsu Ltd 個人照合装置
JP3003311B2 (ja) * 1991-08-30 2000-01-24 松下電器産業株式会社 指紋センサ
JPH07168930A (ja) * 1993-01-08 1995-07-04 Toshiba Corp 表面形状センサ、並びにそれを用いた個体認証装置および被起動型システム
EP1382992B1 (en) * 1996-10-22 2012-11-14 Seiko Epson Corporation Reflective liquid crystal panel substrate
KR19990013829A (ko) * 1997-07-14 1999-02-25 제이. 엠. 하먼 대상물의 위상적 특징을 감지하는 장치
JP2000213908A (ja) * 1998-11-16 2000-08-04 Sony Corp 静電容量検出装置およびその検査方法並びに指紋照合装置
US6440814B1 (en) * 1998-12-30 2002-08-27 Stmicroelectronics, Inc. Electrostatic discharge protection for sensors
JP2001077108A (ja) * 1999-08-31 2001-03-23 Nec Corp 半導体装置及び複合酸化物薄膜の製造方法
JP2001141411A (ja) * 1999-11-12 2001-05-25 Sony Corp 指紋認識用半導体装置
WO2001036905A1 (fr) * 1999-11-18 2001-05-25 Asahi Glass Company, Limited Lecteur d'empreintes digitales
JP4411759B2 (ja) * 2000-09-01 2010-02-10 ソニー株式会社 半導体装置およびその製造方法
JP2002175523A (ja) * 2000-12-06 2002-06-21 Sony Corp 指紋検出装置
JP2002246488A (ja) * 2001-02-14 2002-08-30 Sony Corp 半導体装置
JP2003058872A (ja) * 2001-08-21 2003-02-28 Sony Corp 指紋検出装置、その製造方法及び成膜装置
JP3865623B2 (ja) * 2001-12-05 2007-01-10 シャープ株式会社 表面形状検出素子及び表面形状検出装置
JP3887252B2 (ja) * 2002-03-15 2007-02-28 日本電信電話株式会社 表面形状認識用センサの製造方法
JP3980387B2 (ja) * 2002-03-20 2007-09-26 富士通株式会社 容量検出型センサ及びその製造方法
JP2003347512A (ja) * 2002-05-27 2003-12-05 Fujitsu Ltd 半導体装置及びその製造方法
JP3971674B2 (ja) * 2002-07-10 2007-09-05 富士通株式会社 接触型センサ内蔵半導体装置及びその製造方法
WO2004040649A1 (ja) * 2002-11-01 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
JP2005039116A (ja) * 2003-07-17 2005-02-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4809600B2 (ja) * 2003-10-28 2011-11-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005142369A (ja) * 2003-11-06 2005-06-02 Renesas Technology Corp 半導体装置の製造方法
JP2005156291A (ja) * 2003-11-25 2005-06-16 Alps Electric Co Ltd 容量検出型センサ
JP4278499B2 (ja) * 2003-12-01 2009-06-17 三菱電機株式会社 表示装置
JP4659355B2 (ja) * 2003-12-11 2011-03-30 富士通セミコンダクター株式会社 半導体装置およびその製造方法
CN100377353C (zh) * 2004-01-26 2008-03-26 雅马哈株式会社 半导体衬底
JP4492196B2 (ja) * 2004-04-16 2010-06-30 セイコーエプソン株式会社 半導体装置の製造方法、回路基板、並びに電子機器
JP2005326167A (ja) * 2004-05-12 2005-11-24 Alps Electric Co Ltd 容量検出型センサ
JP4803995B2 (ja) * 2004-06-28 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2006041107A (ja) * 2004-07-26 2006-02-09 Seiko Epson Corp 半導体装置及びその製造方法
JP2006147771A (ja) * 2004-11-18 2006-06-08 Oki Electric Ind Co Ltd 強誘電体メモリ及びその製造方法
US7393584B2 (en) * 2005-01-14 2008-07-01 Solutia Incorporated Multiple layer laminate with moisture barrier
JP4441483B2 (ja) * 2005-12-19 2010-03-31 富士通マイクロエレクトロニクス株式会社 指紋センサ装置

Also Published As

Publication number Publication date
US20080042226A1 (en) 2008-02-21
JP2008045999A (ja) 2008-02-28
US7768082B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
JP4764508B2 (ja) 表面形状センサとその製造方法
JP5045028B2 (ja) 表面形状センサとその製造方法
JP5401817B2 (ja) 半導体装置の製造方法及び半導体装置
KR101109028B1 (ko) 반도체 장치 및 그 제조 방법
JP2001208509A (ja) 表面形状認識用半導体装置およびその製造方法
JP2004146772A (ja) 半導体装置及びその製造方法
US9064877B2 (en) Semiconductor wafer and method of testing the same
JP2006222227A (ja) 半導体装置及びその製造方法
JP2008010758A (ja) 半導体装置及びその製造方法
JP2003347511A (ja) 半導体記憶装置及びその製造方法
JP4703937B2 (ja) 半導体装置の製造方法
JP3180768B2 (ja) 半導体記憶装置及びその製造方法
JP2008300656A (ja) 表面形状センサとその製造方法
JP4833031B2 (ja) 表面形状センサとその製造方法
US6806208B2 (en) Semiconductor device structured to prevent oxide damage during HDP CVD
US7982254B2 (en) Semiconductor device and method of fabricating the same
JP2005223019A (ja) 受光素子とその製造方法及び固体撮像装置
JP4319147B2 (ja) 半導体装置の製造方法
JP2000356506A (ja) 指紋認識用半導体装置およびその製造方法
JP2007073750A (ja) 半導体装置およびその製造方法
KR100449249B1 (ko) 지문 인식 소자의 제조 방법
JP3332013B2 (ja) 半導体装置及びその製造方法
KR100732441B1 (ko) 반도체 장치의 제조 방법
JP2007155608A (ja) 表面形状認識用センサ、その製造方法
JP2007242930A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5045028

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees