JP2001141411A - 指紋認識用半導体装置 - Google Patents
指紋認識用半導体装置Info
- Publication number
- JP2001141411A JP2001141411A JP32305199A JP32305199A JP2001141411A JP 2001141411 A JP2001141411 A JP 2001141411A JP 32305199 A JP32305199 A JP 32305199A JP 32305199 A JP32305199 A JP 32305199A JP 2001141411 A JP2001141411 A JP 2001141411A
- Authority
- JP
- Japan
- Prior art keywords
- fingerprint recognition
- semiconductor device
- electrodes
- electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Abstract
(57)【要約】
【課題】 指等が触れたときの静電耐圧を向上させた指
紋認識用半導体装置を提供する。 【解決手段】 電荷を蓄積する複数個の電極２と、前記
電極２を被覆する保護膜３と、前記電極の下部に形成さ
れ、前記電極のそれぞれに蓄積された電荷を読み出す複
数個の半導体素子とを有する指紋認識用半導体装置にお
いて、前記電極２と並列した位置に、該電極２とは電気
的に独立して且つ前記電極よりも厚さの厚い静電気引き
抜き用配線３０１を備えた。
紋認識用半導体装置を提供する。 【解決手段】 電荷を蓄積する複数個の電極２と、前記
電極２を被覆する保護膜３と、前記電極の下部に形成さ
れ、前記電極のそれぞれに蓄積された電荷を読み出す複
数個の半導体素子とを有する指紋認識用半導体装置にお
いて、前記電極２と並列した位置に、該電極２とは電気
的に独立して且つ前記電極よりも厚さの厚い静電気引き
抜き用配線３０１を備えた。
Description
【０００１】
【発明の属する技術分野】本発明は指紋認識用半導体装
置に関する。より詳しくは、静電容量式指紋センサとし
て用いられる指紋認識用の半導体装置に関するものであ
る。
置に関する。より詳しくは、静電容量式指紋センサとし
て用いられる指紋認識用の半導体装置に関するものであ
る。
【０００２】
【従来の技術】従来、入退出管理などの用途に利用され
ることが多かった指紋照合システムは、近年コンピュー
ターネットワーク上のセキュリティーシステムや、携帯
端末などにおける本人認証ツールとして注目されてきて
いる。指紋照合システムを用いる指紋検出方法には、光
学式検出方や、特開平４−２３１８０３号公報に開示さ
れているような静電容量式検出法がある。
ることが多かった指紋照合システムは、近年コンピュー
ターネットワーク上のセキュリティーシステムや、携帯
端末などにおける本人認証ツールとして注目されてきて
いる。指紋照合システムを用いる指紋検出方法には、光
学式検出方や、特開平４−２３１８０３号公報に開示さ
れているような静電容量式検出法がある。
【０００３】静電容量式検出法は、指紋センサの電極と
の間の静電容量値を検知する方法であり、携帯端末など
に搭載するには装置を小型化しやすい静電容量式が有利
であるため、静電容量式指紋センサの開発が積極的に進
められている。
の間の静電容量値を検知する方法であり、携帯端末など
に搭載するには装置を小型化しやすい静電容量式が有利
であるため、静電容量式指紋センサの開発が積極的に進
められている。
【０００４】図４は、上記の静電容量式指紋センサを構
成する指紋認識用半導体装置の断面図である。センサを
構成するトランジスタなどの半導体素子が形成された基
板（後述の図５参照）にＴｉなどからなるバリアメタル
が形成されている。その上層に、例えばアルミニウムな
どからなり、マトリクス状に配置された電荷蓄積電極５
２が上記半導体素子に接続するように形成され、さらに
パッド電極５２ａが電荷蓄積電極５２と同一工程で形成
されている。
成する指紋認識用半導体装置の断面図である。センサを
構成するトランジスタなどの半導体素子が形成された基
板（後述の図５参照）にＴｉなどからなるバリアメタル
が形成されている。その上層に、例えばアルミニウムな
どからなり、マトリクス状に配置された電荷蓄積電極５
２が上記半導体素子に接続するように形成され、さらに
パッド電極５２ａが電荷蓄積電極５２と同一工程で形成
されている。
【０００５】電荷蓄積電極５２およびパッド電極５２ａ
上を被覆して、パッシベーション膜などの絶縁保護膜５
３が形成されており、パッド電極５２ａ部分には開口部
が形成されている。以上のように、電荷蓄積電極５２が
マトリクス状に並べられている領域を指紋認識面とする
指紋認識用半導体チップ５１が形成される。
上を被覆して、パッシベーション膜などの絶縁保護膜５
３が形成されており、パッド電極５２ａ部分には開口部
が形成されている。以上のように、電荷蓄積電極５２が
マトリクス状に並べられている領域を指紋認識面とする
指紋認識用半導体チップ５１が形成される。
【０００６】上記指紋認識用半導体チップ５１が、リー
ド５５を有するリードフレームの不図示のダイパッド上
に固定され、パッド電極５２ａとリード５５とがワイヤ
ボンディング５４により接続される。上記指紋認識用半
導体チップ５１の指紋認識面（上面）を露出させながら
指紋認識用半導体チップ５１とリード５５と接続するワ
イヤボンディング５４部分が例えば熱硬化樹脂などから
なるモールド樹脂５６により封止される。
ド５５を有するリードフレームの不図示のダイパッド上
に固定され、パッド電極５２ａとリード５５とがワイヤ
ボンディング５４により接続される。上記指紋認識用半
導体チップ５１の指紋認識面（上面）を露出させながら
指紋認識用半導体チップ５１とリード５５と接続するワ
イヤボンディング５４部分が例えば熱硬化樹脂などから
なるモールド樹脂５６により封止される。
【０００７】次に、指紋認識用半導体装置の動作原理に
ついて説明する。図５（Ａ）は、指紋認識用半導体装置
の半導体チップ（図４の符号５１）にマトリクス状に並
べて形成された電荷蓄積電極（図４の符号５２）部分の
拡大図である。
ついて説明する。図５（Ａ）は、指紋認識用半導体装置
の半導体チップ（図４の符号５１）にマトリクス状に並
べて形成された電荷蓄積電極（図４の符号５２）部分の
拡大図である。
【０００８】センサを構成するトランジスタ（図示しな
い）などの半導体素子が形成された基板１０に、Ｔｉな
どからなるバリアメタル２０が形成される。このバリア
メタル２０の上層に、例えばアルミニウムなどからなる
電荷蓄積電極２１が、マトリクス状に配置されて、上記
基板の半導体素子（図示しない）に接続するように形成
される。電荷蓄積電極２１を被覆して、パッシベーショ
ン膜などの絶縁保護膜３０が形成される。
い）などの半導体素子が形成された基板１０に、Ｔｉな
どからなるバリアメタル２０が形成される。このバリア
メタル２０の上層に、例えばアルミニウムなどからなる
電荷蓄積電極２１が、マトリクス状に配置されて、上記
基板の半導体素子（図示しない）に接続するように形成
される。電荷蓄積電極２１を被覆して、パッシベーショ
ン膜などの絶縁保護膜３０が形成される。
【０００９】図５（Ａ）に示すように、指紋認識用半導
体装置の指紋認識面上に指７が触れると、電荷蓄積電極
２１と、絶縁保護膜３０と、指７との間でキャパシタが
形成される。絶縁保護膜３０は、キャパシタ絶縁膜の一
部として機能する。上記構成において、各電荷蓄積電極
２１と指７との距離ｄ（例えばｄ１，ｄ２）は、指紋の
凹凸７０に応じて変動する。したがって、指紋センサを
構成するマトリクス状に並べて形成された各キャパシタ
の容量に差が生じるため、各電荷蓄積電極２１に蓄積さ
れた電荷を基板１０に形成されたトランジスタなどの半
導体素子により読み出し、検出することで、指紋の認識
を行うことが可能となる。
体装置の指紋認識面上に指７が触れると、電荷蓄積電極
２１と、絶縁保護膜３０と、指７との間でキャパシタが
形成される。絶縁保護膜３０は、キャパシタ絶縁膜の一
部として機能する。上記構成において、各電荷蓄積電極
２１と指７との距離ｄ（例えばｄ１，ｄ２）は、指紋の
凹凸７０に応じて変動する。したがって、指紋センサを
構成するマトリクス状に並べて形成された各キャパシタ
の容量に差が生じるため、各電荷蓄積電極２１に蓄積さ
れた電荷を基板１０に形成されたトランジスタなどの半
導体素子により読み出し、検出することで、指紋の認識
を行うことが可能となる。
【００１０】ここで、各電荷蓄積電極２１は指紋認識用
半導体装置の指紋認識面の単位セルを構成することにな
る。上記電極２１等が構成するキャパシタは、指が指紋
認識面に接触していない状態では、指紋認識用半導体装
置の指紋認識面の全ての単位セルにおいてｄ＝∞とな
り、従って全ての単位セルで静電容量値Ｃｓ＝０とな
る。
半導体装置の指紋認識面の単位セルを構成することにな
る。上記電極２１等が構成するキャパシタは、指が指紋
認識面に接触していない状態では、指紋認識用半導体装
置の指紋認識面の全ての単位セルにおいてｄ＝∞とな
り、従って全ての単位セルで静電容量値Ｃｓ＝０とな
る。
【００１１】一方、指が指紋認識面に接触している状態
では、図５（Ｂ）に示すように、ｎ番目の単位セルにお
いて、電荷蓄積電極２１と、絶縁保護膜３０と、指７と
の間で静電容量値Ｃｓｎのキャパシタが形成される。上
記静電容量値Ｃｓｎは、 Ｃｓｎ＝ε・εο・Ｓ／ｄｎ と表される。ここで、Ｓは各電極のキャパシタに寄与す
る面積、ｄｎはｎ番目の単位セルの電極と指との間の距
離（例えばｄ１，ｄ２）、ｎは各単位セルの番号（ｎ＝
１，２，・・・）である。
では、図５（Ｂ）に示すように、ｎ番目の単位セルにお
いて、電荷蓄積電極２１と、絶縁保護膜３０と、指７と
の間で静電容量値Ｃｓｎのキャパシタが形成される。上
記静電容量値Ｃｓｎは、 Ｃｓｎ＝ε・εο・Ｓ／ｄｎ と表される。ここで、Ｓは各電極のキャパシタに寄与す
る面積、ｄｎはｎ番目の単位セルの電極と指との間の距
離（例えばｄ１，ｄ２）、ｎは各単位セルの番号（ｎ＝
１，２，・・・）である。
【００１２】上記各単位セルにおける静電容量値Ｃｓｎ
を読み出す構成として、各単位セルの電荷蓄積電極２１
と、絶縁保護膜３０と、指７との間で形成されるキャパ
シタは、例えばワード線ＷＬ（ＷＬ１，ＷＬ２，・・
・）によりゲート制御されるトランジスタのソース・ド
レイン拡散層に接続し、他方のソース・ドレイン拡散層
はビット線ＢＬ（ＢＬ１，ＢＬ２，・・・）に接続し、
さらにビット線ＢＬに静電容量値ＣＢのキャパシタが接
続している構成とする。
を読み出す構成として、各単位セルの電荷蓄積電極２１
と、絶縁保護膜３０と、指７との間で形成されるキャパ
シタは、例えばワード線ＷＬ（ＷＬ１，ＷＬ２，・・
・）によりゲート制御されるトランジスタのソース・ド
レイン拡散層に接続し、他方のソース・ドレイン拡散層
はビット線ＢＬ（ＢＬ１，ＢＬ２，・・・）に接続し、
さらにビット線ＢＬに静電容量値ＣＢのキャパシタが接
続している構成とする。
【００１３】上記構成において、ビット線ＢＬにＶｃｃ
が印加された状態（Ｖｃｃプレチャージ）で指が接触す
ることにより、 ΔＶｎ＝［Ｃｓｎ／（ＣＢ＋Ｃｓｎ）］・Ｖｃｃ で表されるビット線ＢＬの電位変化が生じる。この電位
変化ΔＶｎを各セルにおいて検出することにより、各単
位セル毎の静電容量値Ｃｓｎを算出し、画像処理などを
行って指紋の認識を行う。
が印加された状態（Ｖｃｃプレチャージ）で指が接触す
ることにより、 ΔＶｎ＝［Ｃｓｎ／（ＣＢ＋Ｃｓｎ）］・Ｖｃｃ で表されるビット線ＢＬの電位変化が生じる。この電位
変化ΔＶｎを各セルにおいて検出することにより、各単
位セル毎の静電容量値Ｃｓｎを算出し、画像処理などを
行って指紋の認識を行う。
【００１４】
【発明が解決しようとする課題】しかしながら、上記従
来の指紋認識用半導体装置では、指が指紋認識面に接触
するときに人体に帯電した静電気が上記電荷蓄積電極５
２（２１）に放電し、電荷蓄積電極５２（２１）を通じ
て同一半導体基板上に形成された検出回路（図５
（Ｂ））に大電流が流れて回路を破壊し、指紋認識用半
導体装置としての機能を失わせてしまうという問題があ
った。
来の指紋認識用半導体装置では、指が指紋認識面に接触
するときに人体に帯電した静電気が上記電荷蓄積電極５
２（２１）に放電し、電荷蓄積電極５２（２１）を通じ
て同一半導体基板上に形成された検出回路（図５
（Ｂ））に大電流が流れて回路を破壊し、指紋認識用半
導体装置としての機能を失わせてしまうという問題があ
った。
【００１５】一方指紋認識用半導体装置における表面の
保護膜５３（３０）は、上記のように電極５２（２１）
と、絶縁保護膜５３（３０）と、指７との間で形成され
るキャパシタのキャンパシタ絶縁膜の一部として機能す
るので、静電気の放電による回路の損傷を抑制する目的
で該絶縁保護膜５３（３０）の膜厚を厚くしたり、その
材質を変更することは制限される。
保護膜５３（３０）は、上記のように電極５２（２１）
と、絶縁保護膜５３（３０）と、指７との間で形成され
るキャパシタのキャンパシタ絶縁膜の一部として機能す
るので、静電気の放電による回路の損傷を抑制する目的
で該絶縁保護膜５３（３０）の膜厚を厚くしたり、その
材質を変更することは制限される。
【００１６】本発明は上記従来技術を考慮したものであ
って、指等が触れたときの静電耐圧を向上させた指紋認
識用半導体装置の提供を目的とする。
って、指等が触れたときの静電耐圧を向上させた指紋認
識用半導体装置の提供を目的とする。
【００１７】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、電荷を蓄積する複数個の電極と、前記
電極を被覆する保護膜と、前記電極の下部に形成され、
前記電極のそれぞれに蓄積された電荷を読み出す複数個
の半導体素子とを有する指紋認識用半導体装置におい
て、前記電極と並列した位置に、該電極とは電気的に独
立して且つ前記電極よりも厚さの厚い静電気引き抜き用
配線を備えたことを特徴とする指紋認識用半導体装置を
提供する。
め、本発明では、電荷を蓄積する複数個の電極と、前記
電極を被覆する保護膜と、前記電極の下部に形成され、
前記電極のそれぞれに蓄積された電荷を読み出す複数個
の半導体素子とを有する指紋認識用半導体装置におい
て、前記電極と並列した位置に、該電極とは電気的に独
立して且つ前記電極よりも厚さの厚い静電気引き抜き用
配線を備えたことを特徴とする指紋認識用半導体装置を
提供する。
【００１８】この構成によれば、電荷を蓄積する複数個
の電極とほぼ並列した位置に電気的に分離して前記電極
よりも厚い静電気引き抜き用配線が形成されるため、こ
の静電気引き抜き用配線が基板上で前記電極より上方に
突出した構造になり、帯電した指等がこの基板に接近し
た場合に、静電気は電極に放電することなくこの電気引
き抜き用配線側に放電する。これにより、電極に接続さ
れた半導体素子や回路が破壊されてその機能が失われる
ことがなくなり、半導体装置としての静電耐圧が向上す
る。
の電極とほぼ並列した位置に電気的に分離して前記電極
よりも厚い静電気引き抜き用配線が形成されるため、こ
の静電気引き抜き用配線が基板上で前記電極より上方に
突出した構造になり、帯電した指等がこの基板に接近し
た場合に、静電気は電極に放電することなくこの電気引
き抜き用配線側に放電する。これにより、電極に接続さ
れた半導体素子や回路が破壊されてその機能が失われる
ことがなくなり、半導体装置としての静電耐圧が向上す
る。
【００１９】特に、前述のような電荷蓄積電極に蓄積さ
れた電荷を読み出して指紋を検出する指紋認識用半導体
装置においては、指紋認識面は指と接触して上記メカニ
ズムで指紋を認識するため、樹脂で封止されることなく
外界に露出しており、別の方法で静電耐圧を向上させる
ことは極めて困難であるが、本発明によれば指紋認識の
機能を損うことなく静電耐圧を向上させることができ
る。
れた電荷を読み出して指紋を検出する指紋認識用半導体
装置においては、指紋認識面は指と接触して上記メカニ
ズムで指紋を認識するため、樹脂で封止されることなく
外界に露出しており、別の方法で静電耐圧を向上させる
ことは極めて困難であるが、本発明によれば指紋認識の
機能を損うことなく静電耐圧を向上させることができ
る。
【００２０】好ましい構成例では、前記静電気引き抜き
用配線の上面が、前記電極の上面とほぼ同じ厚さだけ前
記保護膜で覆われたことを特徴としている。
用配線の上面が、前記電極の上面とほぼ同じ厚さだけ前
記保護膜で覆われたことを特徴としている。
【００２１】この構成によれば、厚さの厚い静電気引き
抜き用配線の上面と電極の上面がともに同じ厚さの保護
膜で覆われる形状であるため、一度の製造プロセスで保
護膜を形成することができ工数の低減させて簡単な製造
プロセスで静電耐圧を向上させることができる。
抜き用配線の上面と電極の上面がともに同じ厚さの保護
膜で覆われる形状であるため、一度の製造プロセスで保
護膜を形成することができ工数の低減させて簡単な製造
プロセスで静電耐圧を向上させることができる。
【００２２】別の好ましい構成例では、前記静電気引き
抜き用配線の上面が、前記電極を覆う保護膜の上面とほ
ぼ同一面でこの保護膜表面に露出していることを特徴と
している。
抜き用配線の上面が、前記電極を覆う保護膜の上面とほ
ぼ同一面でこの保護膜表面に露出していることを特徴と
している。
【００２３】この構成によれば、前記静電気引き抜き用
配線の上面が保護膜の表面に露出するため、さらに積極
的に指等からの静電気を静電気引き抜き用配線側に取込
むことができ、さらに静電耐圧の向上が図られる。
配線の上面が保護膜の表面に露出するため、さらに積極
的に指等からの静電気を静電気引き抜き用配線側に取込
むことができ、さらに静電耐圧の向上が図られる。
【００２４】別の好ましい構成例では、前記静電気引き
抜き用配線の上部が、前記保護膜の上面から突出して露
出していることを特徴としている。
抜き用配線の上部が、前記保護膜の上面から突出して露
出していることを特徴としている。
【００２５】この構成によれば、前記静電気引き抜き用
配線の上部が保護膜の表面に突出して露出するため、さ
らに確実に指等からの静電気を静電気引き抜き用配線側
に取込むことができ、前記電極に接続されている半導体
素子や回路が破壊される可能性を飛躍的に減ずることが
可能になる。
配線の上部が保護膜の表面に突出して露出するため、さ
らに確実に指等からの静電気を静電気引き抜き用配線側
に取込むことができ、前記電極に接続されている半導体
素子や回路が破壊される可能性を飛躍的に減ずることが
可能になる。
【００２６】別の好ましい構成例では、前記静電気引き
抜き用配線が、接地電位あるいは電源電位に固定されて
いることを特徴としている。
抜き用配線が、接地電位あるいは電源電位に固定されて
いることを特徴としている。
【００２７】この構成によれば、静電気引き抜き用配線
に放電した電流が、同一基板上に形成された他の素子や
回路側に流れることなく接地側あるいは電源側に逃され
るため、同一基板上に形成された他の素子や回路を破壊
することがなくなる。
に放電した電流が、同一基板上に形成された他の素子や
回路側に流れることなく接地側あるいは電源側に逃され
るため、同一基板上に形成された他の素子や回路を破壊
することがなくなる。
【００２８】さらに別の好ましい構成例では、前記電極
がマトリクス状に形成されるとともに前記静電気引き抜
き用配線が前記電極の間に配置されていることを特徴と
している。
がマトリクス状に形成されるとともに前記静電気引き抜
き用配線が前記電極の間に配置されていることを特徴と
している。
【００２９】この構成によれば、マトリクス状の電極の
間に前記静電気引き抜き用配線を網目状に配設すること
により、この配線を基板上のマトリクス状電極間スペー
スに整合して効率よくコンパクトに配設することができ
るとともに、電極の周囲を囲んで前記配線が形成される
ため、ほぼ完全に電極に向かう放電を防ぐことができ電
極に接続された素子や回路を確実に保護することができ
る。
間に前記静電気引き抜き用配線を網目状に配設すること
により、この配線を基板上のマトリクス状電極間スペー
スに整合して効率よくコンパクトに配設することができ
るとともに、電極の周囲を囲んで前記配線が形成される
ため、ほぼ完全に電極に向かう放電を防ぐことができ電
極に接続された素子や回路を確実に保護することができ
る。
【００３０】さらに別の好ましい構成例では、前記電荷
を読み出す複数個の半導体素子として、前記電極が、ワ
ード線にゲート制御されたトランジスタの一方のソース
・ドレイン領域に接続し、前記トランジスタの他方のソ
ース・ドレイン領域がビット線に接続していることを特
徴としている。
を読み出す複数個の半導体素子として、前記電極が、ワ
ード線にゲート制御されたトランジスタの一方のソース
・ドレイン領域に接続し、前記トランジスタの他方のソ
ース・ドレイン領域がビット線に接続していることを特
徴としている。
【００３１】この構成によれば、トランジスタ回路を用
いて、例えば指が接触することによるビット線の電位変
化を検出して各単位セルごとの静電容量値を算出してこ
れを画像処理することにより、指紋認識を高精度で且つ
高い信頼性で行うことができる。
いて、例えば指が接触することによるビット線の電位変
化を検出して各単位セルごとの静電容量値を算出してこ
れを画像処理することにより、指紋認識を高精度で且つ
高い信頼性で行うことができる。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。図１は、本実施形態に係
る静電容量式指紋センサを構成する指紋認識用半導体装
置の断面図である。
て、図面を参照して説明する。図１は、本実施形態に係
る静電容量式指紋センサを構成する指紋認識用半導体装
置の断面図である。
【００３３】本実施形態において、前述の図５に示した
ように、センサを構成するトランジスタなどの半導体素
子が形成された基板１０にＴｉあるいはＴｉ／ＴｉＮ／
Ｔｉなどの積層膜などからなるバリアメタル２０が形成
される。このバリアメタルの上に、例えばアルミニウム
あるいはアルミニウムシリサイドなどのアルミニウム合
金などからなる電荷蓄積電極２がマトリクス状に配置さ
れて、上記半導体素子（図示しない）に接続して形成さ
れる。さらにパッド電極２ａがこの電荷蓄積電極２と同
一工程で形成される。
ように、センサを構成するトランジスタなどの半導体素
子が形成された基板１０にＴｉあるいはＴｉ／ＴｉＮ／
Ｔｉなどの積層膜などからなるバリアメタル２０が形成
される。このバリアメタルの上に、例えばアルミニウム
あるいはアルミニウムシリサイドなどのアルミニウム合
金などからなる電荷蓄積電極２がマトリクス状に配置さ
れて、上記半導体素子（図示しない）に接続して形成さ
れる。さらにパッド電極２ａがこの電荷蓄積電極２と同
一工程で形成される。
【００３４】電荷蓄積電極２およびパッド電極２ａ上を
被覆して、パッシベーション膜などの絶縁保護膜３が形
成され、パッド電極２ａの上面には開口部が形成され
る。以上のようにして、電荷蓄積電極２がマトリクス状
に並べられた領域を指紋認識面とする指紋認識用半導体
チップ１が形成される。
被覆して、パッシベーション膜などの絶縁保護膜３が形
成され、パッド電極２ａの上面には開口部が形成され
る。以上のようにして、電荷蓄積電極２がマトリクス状
に並べられた領域を指紋認識面とする指紋認識用半導体
チップ１が形成される。
【００３５】上記指紋認識用半導体チップ１が、リード
５を有するリードフレームの不図示のダイパッド上に固
定され、パッド電極２ａとリード５とがワイヤボンディ
ング４により接続される。
５を有するリードフレームの不図示のダイパッド上に固
定され、パッド電極２ａとリード５とがワイヤボンディ
ング４により接続される。
【００３６】上記指紋認識用半導体チップ１の指紋認識
面（上面）を露出させながら、指紋認識用半導体チップ
１とリード５とを接続するワイヤボンディング４部分が
例えば熱硬化樹脂などからなるモールド樹脂６により封
止される。
面（上面）を露出させながら、指紋認識用半導体チップ
１とリード５とを接続するワイヤボンディング４部分が
例えば熱硬化樹脂などからなるモールド樹脂６により封
止される。
【００３７】次に、上記指紋認識用半導体装置の動作に
ついて説明する。指紋認識の動作原理自体は、実質上従
来技術と同じであり、図５を用いて説明する。図５
（Ａ）は指紋認識用半導体装置のマトリクス状電荷蓄積
電極２１（図１では符号２で示す）部分の拡大図であ
る。
ついて説明する。指紋認識の動作原理自体は、実質上従
来技術と同じであり、図５を用いて説明する。図５
（Ａ）は指紋認識用半導体装置のマトリクス状電荷蓄積
電極２１（図１では符号２で示す）部分の拡大図であ
る。
【００３８】センサを構成するトランジスタ（図示しな
い）などの半導体素子が形成された基板１０に、Ｔｉな
どからなるバリアメタル２０が形成される。このバリア
メタル２０の上層に、例えばアルミニウムなどからなる
電荷蓄積電極２１が、マトリクス状に配置されて、上記
基板の半導体素子（図示しない）に接続するように形成
される。電荷蓄積電極２１を被覆して、パッシベーショ
ン膜などの絶縁保護膜３０が形成される。
い）などの半導体素子が形成された基板１０に、Ｔｉな
どからなるバリアメタル２０が形成される。このバリア
メタル２０の上層に、例えばアルミニウムなどからなる
電荷蓄積電極２１が、マトリクス状に配置されて、上記
基板の半導体素子（図示しない）に接続するように形成
される。電荷蓄積電極２１を被覆して、パッシベーショ
ン膜などの絶縁保護膜３０が形成される。
【００３９】図５（Ａ）に示すように、指紋認識用半導
体装置の指紋認識面上に指７が触れると、電荷蓄積電極
２１と、絶縁保護膜３０と、指７との間でキャパシタが
形成される。絶縁保護膜３０は、キャパシタ絶縁膜の一
部として機能する。上記構成において、各電荷蓄積電極
２１と指７との距離ｄ（例えばｄ１，ｄ２）は、指紋の
凹凸７０に応じて変動する。したがって、指紋センサを
構成するマトリクス状に並べて形成された各キャパシタ
の容量に差が生じるため、各電荷蓄積電極２１に蓄積さ
れた電荷を基板１０に形成されたトランジスタなどの半
導体素子により読み出し、検出することで、指紋の認識
を行うことが可能となる。
体装置の指紋認識面上に指７が触れると、電荷蓄積電極
２１と、絶縁保護膜３０と、指７との間でキャパシタが
形成される。絶縁保護膜３０は、キャパシタ絶縁膜の一
部として機能する。上記構成において、各電荷蓄積電極
２１と指７との距離ｄ（例えばｄ１，ｄ２）は、指紋の
凹凸７０に応じて変動する。したがって、指紋センサを
構成するマトリクス状に並べて形成された各キャパシタ
の容量に差が生じるため、各電荷蓄積電極２１に蓄積さ
れた電荷を基板１０に形成されたトランジスタなどの半
導体素子により読み出し、検出することで、指紋の認識
を行うことが可能となる。
【００４０】ここで、各電荷蓄積電極２１は指紋認識用
半導体装置の指紋認識面の単位セルを構成することにな
る。上記電極２１等が構成するキャパシタは、指が指紋
認識面に接触していない状態では、指紋認識用半導体装
置の指紋認識面の全ての単位セルにおいてｄ＝∞とな
り、従って全ての単位セルで静電容量値Ｃｓ＝０とな
る。
半導体装置の指紋認識面の単位セルを構成することにな
る。上記電極２１等が構成するキャパシタは、指が指紋
認識面に接触していない状態では、指紋認識用半導体装
置の指紋認識面の全ての単位セルにおいてｄ＝∞とな
り、従って全ての単位セルで静電容量値Ｃｓ＝０とな
る。
【００４１】一方、指が指紋認識面に接触している状態
では、図５（Ｂ）に示すように、ｎ番目の単位セルにお
いて、電荷蓄積電極２１と、絶縁保護膜３０と、指７と
の間で静電容量値Ｃｓｎのキャパシタが形成される。上
記静電容量値Ｃｓｎは、 Ｃｓｎ＝ε・εο・Ｓ／ｄｎ と表される。ここで、Ｓは各電極のキャパシタに寄与す
る面積、ｄｎはｎ番目の単位セルの電極と指との間の距
離（例えばｄ１，ｄ２）、ｎは各単位セルの番号（ｎ＝
１，２，・・・）である。
では、図５（Ｂ）に示すように、ｎ番目の単位セルにお
いて、電荷蓄積電極２１と、絶縁保護膜３０と、指７と
の間で静電容量値Ｃｓｎのキャパシタが形成される。上
記静電容量値Ｃｓｎは、 Ｃｓｎ＝ε・εο・Ｓ／ｄｎ と表される。ここで、Ｓは各電極のキャパシタに寄与す
る面積、ｄｎはｎ番目の単位セルの電極と指との間の距
離（例えばｄ１，ｄ２）、ｎは各単位セルの番号（ｎ＝
１，２，・・・）である。
【００４２】上記各単位セルにおける静電容量値Ｃｓｎ
を読み出す構成として、各単位セルの電荷蓄積電極２１
と、絶縁保護膜３０と、指７との間で形成されるキャパ
シタは、例えばワード線ＷＬ（ＷＬ１，ＷＬ２，・・
・）によりゲート制御されるトランジスタのソース・ド
レイン拡散層に接続し、他方のソース・ドレイン拡散層
はビット線ＢＬ（ＢＬ１，ＢＬ２，・・・）に接続し、
さらにビット線ＢＬに静電容量値ＣＢのキャパシタが接
続している構成とする。
を読み出す構成として、各単位セルの電荷蓄積電極２１
と、絶縁保護膜３０と、指７との間で形成されるキャパ
シタは、例えばワード線ＷＬ（ＷＬ１，ＷＬ２，・・
・）によりゲート制御されるトランジスタのソース・ド
レイン拡散層に接続し、他方のソース・ドレイン拡散層
はビット線ＢＬ（ＢＬ１，ＢＬ２，・・・）に接続し、
さらにビット線ＢＬに静電容量値ＣＢのキャパシタが接
続している構成とする。
【００４３】上記構成において、ビット線ＢＬにＶｃｃ
が印加された状態（Ｖｃｃプレチャージ）で指が接触す
ることにより、 ΔＶｎ＝［Ｃｓｎ／（ＣＢ＋Ｃｓｎ）］・Ｖｃｃ で表されるビット線ＢＬの電位変化が生じる。この電位
変化ΔＶｎを各セルにおいて検出することにより、各単
位セル毎の静電容量値Ｃｓｎを算出し、画像処理などを
行って指紋の認識を行う。
が印加された状態（Ｖｃｃプレチャージ）で指が接触す
ることにより、 ΔＶｎ＝［Ｃｓｎ／（ＣＢ＋Ｃｓｎ）］・Ｖｃｃ で表されるビット線ＢＬの電位変化が生じる。この電位
変化ΔＶｎを各セルにおいて検出することにより、各単
位セル毎の静電容量値Ｃｓｎを算出し、画像処理などを
行って指紋の認識を行う。
【００４４】上記のように動作する指紋認識用半導体装
置において、本発明の特徴となる第１の実施の形態につ
いて図１を用いて説明する。本実施形態においては、電
荷蓄積電極２と横方向に並列した位置に（この例では下
面側の位置を揃えて）、この電荷蓄積電極２より厚さの
厚い静電気引き抜き用配線３０１が形成される。この静
電気引き抜き用配線３０１は電荷蓄積電極２とは電気的
に独立して形成される。
置において、本発明の特徴となる第１の実施の形態につ
いて図１を用いて説明する。本実施形態においては、電
荷蓄積電極２と横方向に並列した位置に（この例では下
面側の位置を揃えて）、この電荷蓄積電極２より厚さの
厚い静電気引き抜き用配線３０１が形成される。この静
電気引き抜き用配線３０１は電荷蓄積電極２とは電気的
に独立して形成される。
【００４５】電荷蓄積電極２と、この電荷蓄積電極２よ
り膜厚の厚い静電気引き抜き用配線３０１およびパッド
電極２ａを被覆して、パッシベーション膜などの絶縁保
護膜３が形成され、パッド電極２ａの上面には開口部が
形成される。他の部分は、従来技術（図４）と同じであ
る。
り膜厚の厚い静電気引き抜き用配線３０１およびパッド
電極２ａを被覆して、パッシベーション膜などの絶縁保
護膜３が形成され、パッド電極２ａの上面には開口部が
形成される。他の部分は、従来技術（図４）と同じであ
る。
【００４６】本実施形態の指紋認識用半導体装置は、た
とえば以下のようにして製造することができる。まず、
半導体基板に読み出し回路となるトランジスタなどの半
導体素子を形成した後、該半導体基板上に例えば、スパ
ッタリング法によりアルミニウムあるいはアルミニウム
シリサイドなどのアルミニウム合金を約１．５μｍの厚
さに堆積させる。
とえば以下のようにして製造することができる。まず、
半導体基板に読み出し回路となるトランジスタなどの半
導体素子を形成した後、該半導体基板上に例えば、スパ
ッタリング法によりアルミニウムあるいはアルミニウム
シリサイドなどのアルミニウム合金を約１．５μｍの厚
さに堆積させる。
【００４７】次に、フォトリソグラフィー工程により、
静電気引き抜き用配線および少なくとも１つのパッド電
極パターンのレジスト膜をパターン形成し、ＲＩＥ（反
応性イオンエッチング）などのエッチングを施して、ア
ルミニウムなどからなる静電気引き抜き用配線を、後工
程でマトリクス状に並ぶようにパターニング形成される
電荷蓄積電極の間に位置するように形成する。これとと
もに、該静電気引き抜き用配線に接続した形状で少なく
とも１つのパッド電極を同時に形成する。
静電気引き抜き用配線および少なくとも１つのパッド電
極パターンのレジスト膜をパターン形成し、ＲＩＥ（反
応性イオンエッチング）などのエッチングを施して、ア
ルミニウムなどからなる静電気引き抜き用配線を、後工
程でマトリクス状に並ぶようにパターニング形成される
電荷蓄積電極の間に位置するように形成する。これとと
もに、該静電気引き抜き用配線に接続した形状で少なく
とも１つのパッド電極を同時に形成する。
【００４８】次に、前記半導体素子に接続するように、
例えばスパッタリング法によりＴｉ層あるいはＴｉ／Ｔ
ｉＮ／Ｔｉなどの積層膜を成膜し、さらにスパッタリン
グ法によりアルミニウムあるいはアルミニウムシリサイ
ドなどのアルミニウム合金を例えばトータル膜厚が約
０．５μｍになるように堆積させる。
例えばスパッタリング法によりＴｉ層あるいはＴｉ／Ｔ
ｉＮ／Ｔｉなどの積層膜を成膜し、さらにスパッタリン
グ法によりアルミニウムあるいはアルミニウムシリサイ
ドなどのアルミニウム合金を例えばトータル膜厚が約
０．５μｍになるように堆積させる。
【００４９】次に、フォトリソグラフィー工程により、
前記静電気引き抜き用配線および少なくとも１つのパッ
ド電極と、電荷蓄積電極および信号取り出し用などのパ
ッド電極のパターンのレジスト膜をパターン形成し、Ｒ
ＩＥ（反応性イオンエッチング）などのエッチングを施
して、Ｔｉ層などのバリアメタル層とアルミニウムなど
からなる積層膜を前記静電気引き抜き用配線および少な
くとも１つのパッド電極上に残存させるとともに、それ
以外の領域に電荷蓄積電極および信号取り出し用などの
パッド電極をマトリクス状に並ぶようにパターニング形
成する。
前記静電気引き抜き用配線および少なくとも１つのパッ
ド電極と、電荷蓄積電極および信号取り出し用などのパ
ッド電極のパターンのレジスト膜をパターン形成し、Ｒ
ＩＥ（反応性イオンエッチング）などのエッチングを施
して、Ｔｉ層などのバリアメタル層とアルミニウムなど
からなる積層膜を前記静電気引き抜き用配線および少な
くとも１つのパッド電極上に残存させるとともに、それ
以外の領域に電荷蓄積電極および信号取り出し用などの
パッド電極をマトリクス状に並ぶようにパターニング形
成する。
【００５０】次に、たとえばＣＶＤ（Chemical Vapor
Deposition）法などにより、窒化シリコンあるいは酸
化シリコンの積層膜などの絶縁膜を約１μｍの厚さに堆
積させ、絶縁保護膜３を形成する。この絶縁保護膜３
に、パッド電極２ａを露出させる開口部をパターン形成
する。この後、ダイシング処理などを施して、指紋認識
用半導体チップ１を形成する。
Deposition）法などにより、窒化シリコンあるいは酸
化シリコンの積層膜などの絶縁膜を約１μｍの厚さに堆
積させ、絶縁保護膜３を形成する。この絶縁保護膜３
に、パッド電極２ａを露出させる開口部をパターン形成
する。この後、ダイシング処理などを施して、指紋認識
用半導体チップ１を形成する。
【００５１】次に、予め準備したリードフレームのダイ
パッド上に、例えば熱硬化性樹脂をディスペンサなどに
より供給し、次にコレットなどにより上記指紋認識用半
導体チップ１をダイパッド上にマウントし、加熱処理に
より樹脂を硬化させて、半導体チップを固着する。
パッド上に、例えば熱硬化性樹脂をディスペンサなどに
より供給し、次にコレットなどにより上記指紋認識用半
導体チップ１をダイパッド上にマウントし、加熱処理に
より樹脂を硬化させて、半導体チップを固着する。
【００５２】次に、例えば金線などを用いたワイヤボン
ディング４により半導体チップ１のパッド電極２ａと銀
メッキ処理などが施されたリード５とを結線する。
ディング４により半導体チップ１のパッド電極２ａと銀
メッキ処理などが施されたリード５とを結線する。
【００５３】次に、指紋認識用半導体チップの指紋認識
面を露出させながら、たとえば熱硬化性樹脂からなる封
止用モールド樹脂６により半導体チップ１およびワイヤ
ボンディング４をモールド封止する。
面を露出させながら、たとえば熱硬化性樹脂からなる封
止用モールド樹脂６により半導体チップ１およびワイヤ
ボンディング４をモールド封止する。
【００５４】次に、封止樹脂のバリ取り処理を行った
後、外装処理としてリードを含めて組み立て用リードフ
レーム全体に半田メッキ処理などを施し、さらに樹脂封
止された状態のパッケージをリードフレームの枠から切
り離し（トリミング工程）、リードを所望の形態に折り
曲げて（フォーミング工程）、所望の指紋認識用半導体
装置とする。
後、外装処理としてリードを含めて組み立て用リードフ
レーム全体に半田メッキ処理などを施し、さらに樹脂封
止された状態のパッケージをリードフレームの枠から切
り離し（トリミング工程）、リードを所望の形態に折り
曲げて（フォーミング工程）、所望の指紋認識用半導体
装置とする。
【００５５】上記工程により製造した指紋認識用半導体
装置によれば、指紋認識面となる表面に静電気が帯電し
た指もしくはその他の物質が接近した場合、厚さ約０．
５μｍの電荷蓄積電極２に比べて厚さ約２μｍの静電気
引き抜き用配線３０１が指紋認識面の上方に飛び出した
構造になっているので、静電気は電荷蓄積電極２ではな
く静電気引き抜き用配線３０１に放電する。前述のよう
に、静電気引き抜き用配線３０１は直接パッド電極２ａ
に接続されているので、放電した電流は該パッド電極２
ａからワイヤボンディング４を通じて直接該指紋認識用
半導体装置の外部に引き抜かれるので、該指紋認識用半
導体装置の内部に作り込まれた前記半導体素子や回路を
破壊することはない。
装置によれば、指紋認識面となる表面に静電気が帯電し
た指もしくはその他の物質が接近した場合、厚さ約０．
５μｍの電荷蓄積電極２に比べて厚さ約２μｍの静電気
引き抜き用配線３０１が指紋認識面の上方に飛び出した
構造になっているので、静電気は電荷蓄積電極２ではな
く静電気引き抜き用配線３０１に放電する。前述のよう
に、静電気引き抜き用配線３０１は直接パッド電極２ａ
に接続されているので、放電した電流は該パッド電極２
ａからワイヤボンディング４を通じて直接該指紋認識用
半導体装置の外部に引き抜かれるので、該指紋認識用半
導体装置の内部に作り込まれた前記半導体素子や回路を
破壊することはない。
【００５６】特に、電荷蓄積電極に蓄積された電荷を読
み出して指紋を認識する指紋認識用半導体装置において
は、指紋認識面は樹脂で封止されることなく外部に露出
しており、外部の静電気の脅威に晒されているだけでは
なく、指紋認識装置としての性格上指が直接その指紋認
識面に接触するが、上記の製造方法により形成された構
造の指紋認識装置とすることにより、静電気の放電電流
が指紋認識装置の内部回路に流れ込むのを防止でき、静
電気によってその機能が破壊されることを防止できる。
み出して指紋を認識する指紋認識用半導体装置において
は、指紋認識面は樹脂で封止されることなく外部に露出
しており、外部の静電気の脅威に晒されているだけでは
なく、指紋認識装置としての性格上指が直接その指紋認
識面に接触するが、上記の製造方法により形成された構
造の指紋認識装置とすることにより、静電気の放電電流
が指紋認識装置の内部回路に流れ込むのを防止でき、静
電気によってその機能が破壊されることを防止できる。
【００５７】次に、本発明の第２の実施形態を図２を用
いて説明する。指紋認識装置としての機能については上
記第１の実施形態と同じであるので、本発明の特徴とす
る静電気引き抜き用配線に関してのみ以下に記述する。
いて説明する。指紋認識装置としての機能については上
記第１の実施形態と同じであるので、本発明の特徴とす
る静電気引き抜き用配線に関してのみ以下に記述する。
【００５８】本実施形態においては、電荷蓄積電極２と
横方向に並列した位置に（この例では下面側の位置を揃
えて）、この電荷蓄積電極２より厚さの厚い静電気引き
抜き用配線４０１が形成される。この静電気引き抜き用
配線４０１は電荷蓄積電極２とは電気的に独立して形成
される。
横方向に並列した位置に（この例では下面側の位置を揃
えて）、この電荷蓄積電極２より厚さの厚い静電気引き
抜き用配線４０１が形成される。この静電気引き抜き用
配線４０１は電荷蓄積電極２とは電気的に独立して形成
される。
【００５９】電荷蓄積電極２およびパッド電極２ａを被
覆して、パッシベーション膜などの絶縁保護膜４０２が
形成され、パッド電極２ａの上面には開口部が形成され
る。このとき、パッシベーション膜などの絶縁保護膜４
０２の電極２の上面側の膜厚は、この電極２より膜厚の
厚い静電気引き抜き用配線４０１の膜厚と電荷蓄積電極
２の膜厚の差に等しい。すなわち、電荷蓄積電極２より
膜厚の厚い静電気引き抜き用配線４０１の上面は、保護
膜４０２の表面に露出している。他の部分は、第１の実
施形態（図１）と同じである。
覆して、パッシベーション膜などの絶縁保護膜４０２が
形成され、パッド電極２ａの上面には開口部が形成され
る。このとき、パッシベーション膜などの絶縁保護膜４
０２の電極２の上面側の膜厚は、この電極２より膜厚の
厚い静電気引き抜き用配線４０１の膜厚と電荷蓄積電極
２の膜厚の差に等しい。すなわち、電荷蓄積電極２より
膜厚の厚い静電気引き抜き用配線４０１の上面は、保護
膜４０２の表面に露出している。他の部分は、第１の実
施形態（図１）と同じである。
【００６０】本実施例の指紋認識用半導体装置は、たと
えば以下のようにして製造することができる。まず、半
導体基板に読み出し回路となるトランジスタなどの半導
体素子を形成した後、該半導体基板上に例えば、スパッ
タリング法によりアルミニウムあるいはアルミニウムシ
リサイドなどのアルミニウム合金を約１．５μｍの厚さ
に堆積させる。
えば以下のようにして製造することができる。まず、半
導体基板に読み出し回路となるトランジスタなどの半導
体素子を形成した後、該半導体基板上に例えば、スパッ
タリング法によりアルミニウムあるいはアルミニウムシ
リサイドなどのアルミニウム合金を約１．５μｍの厚さ
に堆積させる。
【００６１】次に、フォトリソグラフィー工程により、
静電気引き抜き用配線および少なくとも１つのパッド電
極パターンのレジスト膜をパターン形成し、ＲＩＥ（反
応性イオンエッチング）などのエッチングを施して、ア
ルミニウムなどからなる静電気引き抜き用配線を、後工
程でマトリクス状に並ぶようにパターニング形成する電
荷蓄積電極の間に位置するように形成する。これととも
に、該静電気引き抜き用配線に接続した形状で少なくと
も１つのパッド電極を同時に形成する。
静電気引き抜き用配線および少なくとも１つのパッド電
極パターンのレジスト膜をパターン形成し、ＲＩＥ（反
応性イオンエッチング）などのエッチングを施して、ア
ルミニウムなどからなる静電気引き抜き用配線を、後工
程でマトリクス状に並ぶようにパターニング形成する電
荷蓄積電極の間に位置するように形成する。これととも
に、該静電気引き抜き用配線に接続した形状で少なくと
も１つのパッド電極を同時に形成する。
【００６２】次に、前記半導体素子に接続するように、
例えばスパッタリング法によりＴｉ層あるいはＴｉ／Ｔ
ｉＮ／Ｔｉなどの積層膜を成膜し、さらにスパッタリン
グ法によりアルミニウムあるいはアルミニウムシリサイ
ドなどのアルミニウム合金を例えばトータル膜厚が約
０．５μｍになるように堆積させる。
例えばスパッタリング法によりＴｉ層あるいはＴｉ／Ｔ
ｉＮ／Ｔｉなどの積層膜を成膜し、さらにスパッタリン
グ法によりアルミニウムあるいはアルミニウムシリサイ
ドなどのアルミニウム合金を例えばトータル膜厚が約
０．５μｍになるように堆積させる。
【００６３】次に、フォトリソグラフィー工程により、
前記静電気引き抜き用配線および少なくとも１つのパッ
ド電極と、電荷蓄積電極および信号取り出し用などのパ
ッド電極のパターンのレジスト膜をパターン形成し、Ｒ
ＩＥ（反応性イオンエッチング）などのエッチングを施
して、Ｔｉ層などのバリアメタル層とアルミニウムなど
からなる積層膜を前記静電気引き抜き用配線および少な
くとも１つのパッド電極上に残存させるとともに、それ
以外の領域に電荷蓄積電極および信号取り出し用などの
パッド電極をマトリクス状に並ぶようにパターニング形
成する。
前記静電気引き抜き用配線および少なくとも１つのパッ
ド電極と、電荷蓄積電極および信号取り出し用などのパ
ッド電極のパターンのレジスト膜をパターン形成し、Ｒ
ＩＥ（反応性イオンエッチング）などのエッチングを施
して、Ｔｉ層などのバリアメタル層とアルミニウムなど
からなる積層膜を前記静電気引き抜き用配線および少な
くとも１つのパッド電極上に残存させるとともに、それ
以外の領域に電荷蓄積電極および信号取り出し用などの
パッド電極をマトリクス状に並ぶようにパターニング形
成する。
【００６４】次に、例えばＣＶＤ（Chemical Vapor D
eposition）法などにより、窒化シリコンあるいは酸化
シリコンの積層膜などの絶縁膜を約３μｍの厚さに堆積
させ、これをＣＭＰ（Chemical Mechanical Polishin
g）により前記静電気引き抜き用配線が露出するまで表
面ポリッシュして絶縁保護膜４０２を形成する。その
後、この絶縁保護膜４０２にパッド電極２ａを露出させ
る開口部をパターン形成する。その後の製造工程は、第
１の実施形態と同じである。
eposition）法などにより、窒化シリコンあるいは酸化
シリコンの積層膜などの絶縁膜を約３μｍの厚さに堆積
させ、これをＣＭＰ（Chemical Mechanical Polishin
g）により前記静電気引き抜き用配線が露出するまで表
面ポリッシュして絶縁保護膜４０２を形成する。その
後、この絶縁保護膜４０２にパッド電極２ａを露出させ
る開口部をパターン形成する。その後の製造工程は、第
１の実施形態と同じである。
【００６５】上記第２の実施形態による指紋認識用半導
体装置によれば、指紋認識面となる表面に静電気が帯電
した指もしくはその他の物質が接近した場合、厚さ約
０．５μｍの電荷蓄積電極に比べて厚さ約２μｍの静電
気引き抜き用配線が指紋認識面の上方に飛び出した構造
になり、しかも該静電気引き抜き用配線が該指紋認識用
半導体装置の表面に露出しているので、静電気は電荷蓄
積電極ではなく静電気引き抜き用配線に放電する。（表
面に露出している分だけ、第１の実施形態よりも大きい
静電気引き抜き効果がある。） 上記説明のように、静電気引き抜き用配線４０１は直接
パッド電極２ａに接続されているので、放電した電流は
該パッド電極２ａからワイヤボンディング４を通じて直
接該指紋認識用半導体装置の外部に引き抜かれる。した
がって、放電電流が、該指紋認識用半導体装置内に作り
込まれた前記半導体素子や回路を破壊することはない。
体装置によれば、指紋認識面となる表面に静電気が帯電
した指もしくはその他の物質が接近した場合、厚さ約
０．５μｍの電荷蓄積電極に比べて厚さ約２μｍの静電
気引き抜き用配線が指紋認識面の上方に飛び出した構造
になり、しかも該静電気引き抜き用配線が該指紋認識用
半導体装置の表面に露出しているので、静電気は電荷蓄
積電極ではなく静電気引き抜き用配線に放電する。（表
面に露出している分だけ、第１の実施形態よりも大きい
静電気引き抜き効果がある。） 上記説明のように、静電気引き抜き用配線４０１は直接
パッド電極２ａに接続されているので、放電した電流は
該パッド電極２ａからワイヤボンディング４を通じて直
接該指紋認識用半導体装置の外部に引き抜かれる。した
がって、放電電流が、該指紋認識用半導体装置内に作り
込まれた前記半導体素子や回路を破壊することはない。
【００６６】また、指紋を認識する上で指がグランド電
位になっていることが望まれるが、該静電気引き抜き用
配線をグランド電位にしておくことで、該指紋認識用半
導体装置の指紋認識面に接触した指は同時に該静電気引
き抜き用配線に接触するので確実に指の電位をグランド
電位にすることができる。
位になっていることが望まれるが、該静電気引き抜き用
配線をグランド電位にしておくことで、該指紋認識用半
導体装置の指紋認識面に接触した指は同時に該静電気引
き抜き用配線に接触するので確実に指の電位をグランド
電位にすることができる。
【００６７】次に、本発明の第３の実施形態を図３を用
いて説明する。指紋認識装置としての機能については上
記第１の実施形態と同じであるので、本発明の特徴とす
る静電気引き抜き用配線に関してのみ以下に記述する。
いて説明する。指紋認識装置としての機能については上
記第１の実施形態と同じであるので、本発明の特徴とす
る静電気引き抜き用配線に関してのみ以下に記述する。
【００６８】本実施形態においては、電荷蓄積電極２と
横方向に並列した位置に（この例では下面側の位置を揃
えて）、この電荷蓄積電極２より厚さの厚い静電気引き
抜き用配線５０１が形成される。この静電気引き抜き用
配線５０１は電荷蓄積電極２とは電気的に独立して形成
される。
横方向に並列した位置に（この例では下面側の位置を揃
えて）、この電荷蓄積電極２より厚さの厚い静電気引き
抜き用配線５０１が形成される。この静電気引き抜き用
配線５０１は電荷蓄積電極２とは電気的に独立して形成
される。
【００６９】電荷蓄積電極２およびパッド電極２ａを被
覆して、パッシベーション膜などの絶縁保護膜５０２が
形成され、パッド電極２ａの上面には開口部が形成され
る。この実施形態では、電荷蓄積電極２より膜厚の厚い
静電気引き抜き用配線５０１の上部が絶縁保護膜５０２
の表面より突出している。他の部分は、第２の実施形態
（図２）と同じである。
覆して、パッシベーション膜などの絶縁保護膜５０２が
形成され、パッド電極２ａの上面には開口部が形成され
る。この実施形態では、電荷蓄積電極２より膜厚の厚い
静電気引き抜き用配線５０１の上部が絶縁保護膜５０２
の表面より突出している。他の部分は、第２の実施形態
（図２）と同じである。
【００７０】本実施例の指紋認識用半導体装置は、たと
えば以下のようにして製造することができる。まず、半
導体基板に読み出し回路となるトランジスタなどの半導
体素子を形成した後、該半導体基板上に例えば、スパッ
タリング法によりアルミニウムあるいはアルミニウムシ
リサイドなどのアルミニウム合金を約１．５μｍの厚さ
に堆積させる。
えば以下のようにして製造することができる。まず、半
導体基板に読み出し回路となるトランジスタなどの半導
体素子を形成した後、該半導体基板上に例えば、スパッ
タリング法によりアルミニウムあるいはアルミニウムシ
リサイドなどのアルミニウム合金を約１．５μｍの厚さ
に堆積させる。
【００７１】次に、フォトリソグラフィー工程により、
静電気引き抜き用配線および少なくとも１つのパッド電
極パターンのレジスト膜をパターン形成し、ＲＩＥ（反
応性イオンエッチング）などのエッチングを施して、ア
ルミニウムなどからなる静電気引き抜き用配線を、後工
程でマトリクス状に並ぶようにパターニング形成する電
荷蓄積電極の間に位置するように形成する。これととも
に、該静電気引き抜き用配線に接続した形状で少なくと
も１つのパッド電極を同時に形成する。
静電気引き抜き用配線および少なくとも１つのパッド電
極パターンのレジスト膜をパターン形成し、ＲＩＥ（反
応性イオンエッチング）などのエッチングを施して、ア
ルミニウムなどからなる静電気引き抜き用配線を、後工
程でマトリクス状に並ぶようにパターニング形成する電
荷蓄積電極の間に位置するように形成する。これととも
に、該静電気引き抜き用配線に接続した形状で少なくと
も１つのパッド電極を同時に形成する。
【００７２】次に、前記半導体素子に接続するように、
例えばスパッタリング法によりＴｉ層あるいはＴｉ／Ｔ
ｉＮ／Ｔｉなどの積層膜を成膜し、さらにスパッタリン
グ法によりアルミニウムあるいはアルミニウムシリサイ
ドなどのアルミニウム合金を例えばトータル膜厚が約
０．５μｍになるように堆積させる。
例えばスパッタリング法によりＴｉ層あるいはＴｉ／Ｔ
ｉＮ／Ｔｉなどの積層膜を成膜し、さらにスパッタリン
グ法によりアルミニウムあるいはアルミニウムシリサイ
ドなどのアルミニウム合金を例えばトータル膜厚が約
０．５μｍになるように堆積させる。
【００７３】次に、フォトリソグラフィー工程により、
前記静電気引き抜き用配線および少なくとも１つのパッ
ド電極と、電荷蓄積電極および信号取り出し用などのパ
ッド電極のパターンのレジスト膜をパターン形成し、Ｒ
ＩＥ（反応性イオンエッチング）などのエッチングを施
して、Ｔｉ層などのバリアメタル層とアルミニウムなど
からなる積層膜を前記静電気引き抜き用配線および少な
くとも１つのパッド電極上に残存させるとともに、それ
以外の領域に電荷蓄積電極および信号取り出し用などの
パッド電極をマトリクス状に並ぶようにパターニング形
成する。
前記静電気引き抜き用配線および少なくとも１つのパッ
ド電極と、電荷蓄積電極および信号取り出し用などのパ
ッド電極のパターンのレジスト膜をパターン形成し、Ｒ
ＩＥ（反応性イオンエッチング）などのエッチングを施
して、Ｔｉ層などのバリアメタル層とアルミニウムなど
からなる積層膜を前記静電気引き抜き用配線および少な
くとも１つのパッド電極上に残存させるとともに、それ
以外の領域に電荷蓄積電極および信号取り出し用などの
パッド電極をマトリクス状に並ぶようにパターニング形
成する。
【００７４】次に、例えばＣＶＤ（Chemical Vapor D
eposition）法などにより、窒化シリコンあるいは酸化
シリコンの積層膜などの絶縁膜を約３μｍの厚さに堆積
させ、これをＣＭＰ（Chemical Mechanical Polishin
g）により前記静電気引き抜き用配線が露出するまで表
面ポリッシュして絶縁保護膜５０２を形成する。その
後、この絶縁保護膜５０２にパッド電極２ａを露出させ
る開口部をパターン形成する。ここまでは、前記第２の
実施形態と同じである。
eposition）法などにより、窒化シリコンあるいは酸化
シリコンの積層膜などの絶縁膜を約３μｍの厚さに堆積
させ、これをＣＭＰ（Chemical Mechanical Polishin
g）により前記静電気引き抜き用配線が露出するまで表
面ポリッシュして絶縁保護膜５０２を形成する。その
後、この絶縁保護膜５０２にパッド電極２ａを露出させ
る開口部をパターン形成する。ここまでは、前記第２の
実施形態と同じである。
【００７５】次に、前記絶縁保護膜５０２の上面全体を
約０．５μｍたとえばＲＩＥでエッチングする。する
と、図２に対して絶縁保護膜の膜厚が約０．５μｍ薄く
なるので、前記静電気引き抜き用配線５０１の上部が、
絶縁保護膜５０２よりその薄くなった分の約０．５μｍ
突出する。その後の製造工程は第１の実施形態と同じで
ある。
約０．５μｍたとえばＲＩＥでエッチングする。する
と、図２に対して絶縁保護膜の膜厚が約０．５μｍ薄く
なるので、前記静電気引き抜き用配線５０１の上部が、
絶縁保護膜５０２よりその薄くなった分の約０．５μｍ
突出する。その後の製造工程は第１の実施形態と同じで
ある。
【００７６】上記第３の実施形態による指紋確認用半導
体装置によれば、指紋認識面となる表面に、静電気が帯
電した指もしくはその他の物質が接近した場合、該静電
気引き抜き用配線５０１が指紋認識面の上方に露出して
飛び出した構造になるので、確実に静電気が電荷蓄積電
極２ではなく静電気引き抜き用配線５０１に放電する。
したがって、放電した静電気が該指紋認識用半導体装置
内に作り込まれた前記半導体素子や回路を破壊すること
はない。
体装置によれば、指紋認識面となる表面に、静電気が帯
電した指もしくはその他の物質が接近した場合、該静電
気引き抜き用配線５０１が指紋認識面の上方に露出して
飛び出した構造になるので、確実に静電気が電荷蓄積電
極２ではなく静電気引き抜き用配線５０１に放電する。
したがって、放電した静電気が該指紋認識用半導体装置
内に作り込まれた前記半導体素子や回路を破壊すること
はない。
【００７７】さらに、該静電気引き抜き用配線５０１が
指紋認識面の上方に露出して飛び出した構造となってい
るので、該静電気引き抜き用配線をグランド電位にして
おくことで、該指紋認識用半導体装置の指紋認識面に接
触した指が確実に該静電気引き抜き用配線に接触してグ
ランド電位になり、安定して確実に指紋認識を行うこと
ができる。
指紋認識面の上方に露出して飛び出した構造となってい
るので、該静電気引き抜き用配線をグランド電位にして
おくことで、該指紋認識用半導体装置の指紋認識面に接
触した指が確実に該静電気引き抜き用配線に接触してグ
ランド電位になり、安定して確実に指紋認識を行うこと
ができる。
【００７８】
【発明の効果】以上説明したように、本発明では、電荷
を蓄積する複数個の電極とほぼ並列した位置に電気的に
分離して前記電極よりも厚い静電気引き抜き用配線が形
成されるため、この静電気引き抜き用配線が基板上で前
記電極より上方に突出した構造になり、帯電した指等が
この基板に接近した場合に、静電気は前記電極に放電す
ることなくこの静電気引き抜き用配線側に引き込まれて
放電する。これにより、前記電極に接続された半導体素
子や回路が破壊されてその機能が失われることがなくな
り、静電耐圧の十分に高い指紋認識用半導体装置が得ら
れる。
を蓄積する複数個の電極とほぼ並列した位置に電気的に
分離して前記電極よりも厚い静電気引き抜き用配線が形
成されるため、この静電気引き抜き用配線が基板上で前
記電極より上方に突出した構造になり、帯電した指等が
この基板に接近した場合に、静電気は前記電極に放電す
ることなくこの静電気引き抜き用配線側に引き込まれて
放電する。これにより、前記電極に接続された半導体素
子や回路が破壊されてその機能が失われることがなくな
り、静電耐圧の十分に高い指紋認識用半導体装置が得ら
れる。
【図１】 本発明の第１の実施形態に係る指紋認識用半
導体装置の断面図。
導体装置の断面図。
【図２】 本発明の第２の実施形態に係る指紋認識用半
導体装置の断面図。
導体装置の断面図。
【図３】 本発明の第３の実施形態に係る指紋認識用半
導体装置の断面図。
導体装置の断面図。
【図４】 従来例に係る指紋認識用半導体装置の断面
図。
図。
【図５】 指紋識別動作の原理説明図。
１，５１：半導体チップ、２，２１，５２：電荷蓄積電
極、２ａ，５２ａ：パッド電極、３，３０，５３，４０
２，５０２：保護膜、４，５４：ワイヤボンディング、
５，５５：リード、６，５６：モールド樹脂、７：指、
１０：基板、２０：バリアメタル、７０：指紋の凹凸、
３０１，４０１，５０１：静電気引き抜き用配線
極、２ａ，５２ａ：パッド電極、３，３０，５３，４０
２，５０２：保護膜、４，５４：ワイヤボンディング、
５，５５：リード、６，５６：モールド樹脂、７：指、
１０：基板、２０：バリアメタル、７０：指紋の凹凸、
３０１，４０１，５０１：静電気引き抜き用配線
Claims (7)
- 【請求項１】電荷を蓄積する複数個の電極と、 前記電極を被覆する保護膜と、 前記電極の下部に形成され、前記電極のそれぞれに蓄積
された電荷を読み出す複数個の半導体素子とを有する指
紋認識用半導体装置において、 前記電極と並列した位置に、該電極とは電気的に独立し
て且つ前記電極よりも厚さの厚い静電気引き抜き用配線
を備えたことを特徴とする指紋認識用半導体装置。 - 【請求項２】前記静電気引き抜き用配線の上面が、前記
電極の上面とほぼ同じ厚さだけ前記保護膜で覆われたこ
とを特徴とする請求項１に記載の指紋認識用半導体装
置。 - 【請求項３】前記静電気引き抜き用配線の上面が、前記
電極を覆う保護膜の上面とほぼ同一面でこの保護膜表面
に露出していることを特徴とする請求項１に記載の指紋
認識用半導体装置。 - 【請求項４】前記静電気引き抜き用配線の上部が、前記
保護膜の上面から突出して露出していることを特徴とす
る請求項１に記載の指紋認識用半導体装置。 - 【請求項５】前記静電気引き抜き用配線が、接地電位あ
るいは電源電位に固定されていることを特徴とする請求
項１に記載の指紋認識用半導体装置。 - 【請求項６】前記電極がマトリクス状に形成されるとと
もに前記静電気引き抜き用配線が前記電極の間に配置さ
れていることを特徴とする請求項１に記載の指紋認識用
半導体装置。 - 【請求項７】前記電荷を読み出す複数個の半導体素子と
して、 前記電極が、ワード線にゲート制御されたトランジスタ
の一方のソース・ドレイン領域に接続し、前記トランジ
スタの他方のソース・ドレイン領域がビット線に接続し
ていることを特徴とする請求項１に記載の指紋認識用半
導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32305199A JP2001141411A (ja) | 1999-11-12 | 1999-11-12 | 指紋認識用半導体装置 |
| TW089123096A TW538380B (en) | 1999-11-12 | 2000-11-02 | Semiconductor apparatus for fingerprint recognition |
| EP00124634A EP1100039A3 (en) | 1999-11-12 | 2000-11-10 | Semiconductor apparatus for fingerprint recognition |
| KR1020000067134A KR100758516B1 (ko) | 1999-11-12 | 2000-11-13 | 지문 인식용 반도체 장치 |
| US09/711,595 US7031500B1 (en) | 1999-11-12 | 2000-11-13 | Semiconductor apparatus for fingerprint recognition |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32305199A JP2001141411A (ja) | 1999-11-12 | 1999-11-12 | 指紋認識用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001141411A true JP2001141411A (ja) | 2001-05-25 |
Family
ID=18150563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32305199A Pending JP2001141411A (ja) | 1999-11-12 | 1999-11-12 | 指紋認識用半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7031500B1 (ja) |
| EP (1) | EP1100039A3 (ja) |
| JP (1) | JP2001141411A (ja) |
| KR (1) | KR100758516B1 (ja) |
| TW (1) | TW538380B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003536085A (ja) * | 2000-06-09 | 2003-12-02 | アイデックス・エーエスエー | 特に指紋センサのためのセンサチップ |
| JP2005521860A (ja) * | 2001-12-06 | 2005-07-21 | モトローラ・インコーポレイテッド | 凹凸を感知および記憶するための方法および装置 |
| JP2008045999A (ja) * | 2006-08-16 | 2008-02-28 | Fujitsu Ltd | 表面形状センサとその製造方法 |
| US7606398B2 (en) | 2001-12-07 | 2009-10-20 | Idex Asa | Sensor for measurement for wet and dry fingers |
| JP2009540453A (ja) * | 2006-06-13 | 2009-11-19 | エーティーラブ・インコーポレーテッド | 半導体装置及び接触センサ装置 |
| US9501685B2 (en) | 2013-02-22 | 2016-11-22 | Idex Asa | Integrated finger print sensor |
| US10095906B2 (en) | 2014-02-21 | 2018-10-09 | Idex Asa | Sensor employing overlapping grid lines and conductive probes for extending a sensing surface from the grid lines |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653723B2 (en) | 2002-03-09 | 2003-11-25 | Fujitsu Limited | System for providing an open-cavity low profile encapsulated semiconductor package |
| FR2839570B1 (fr) * | 2002-05-07 | 2004-09-17 | Atmel Grenoble Sa | Procede de fabrication de capteur d'empreinte digitale et capteur correspondant |
| JP3971674B2 (ja) * | 2002-07-10 | 2007-09-05 | 富士通株式会社 | 接触型センサ内蔵半導体装置及びその製造方法 |
| JP4189822B2 (ja) * | 2003-07-22 | 2008-12-03 | エルジー エレクトロニクス インコーポレーテッド | 指紋センサシステム |
| JP2005055327A (ja) * | 2003-08-05 | 2005-03-03 | Sony Corp | 指紋照合装置 |
| KR100633993B1 (ko) | 2004-06-11 | 2006-10-16 | 주식회사 팬택 | 지문인식 이동통신 단말기의 정전기방전 유도장치 및 이를 구비한 이동통신 단말기 |
| US8536692B2 (en) * | 2007-12-12 | 2013-09-17 | Stats Chippac Ltd. | Mountable integrated circuit package system with mountable integrated circuit die |
| US7985628B2 (en) * | 2007-12-12 | 2011-07-26 | Stats Chippac Ltd. | Integrated circuit package system with interconnect lock |
| US7781261B2 (en) * | 2007-12-12 | 2010-08-24 | Stats Chippac Ltd. | Integrated circuit package system with offset stacking and anti-flash structure |
| US8084849B2 (en) * | 2007-12-12 | 2011-12-27 | Stats Chippac Ltd. | Integrated circuit package system with offset stacking |
| US20090243069A1 (en) * | 2008-03-26 | 2009-10-01 | Zigmund Ramirez Camacho | Integrated circuit package system with redistribution |
| US9293385B2 (en) * | 2008-07-30 | 2016-03-22 | Stats Chippac Ltd. | RDL patterning with package on package system |
| US9728567B2 (en) * | 2013-12-02 | 2017-08-08 | United Microelectronics Corp. | Semiconductor sensor device |
| CN104779221A (zh) * | 2015-04-08 | 2015-07-15 | 南昌欧菲生物识别技术有限公司 | 指纹识别模组封装结构、制备指纹识别模组封装结构的方法以及电子设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2244164A (en) | 1990-05-18 | 1991-11-20 | Philips Electronic Associated | Fingerprint sensing |
| GB9708559D0 (en) * | 1997-04-29 | 1997-06-18 | Philips Electronics Nv | Fingerprint sensing devices and systems incorporating such |
| US6483931B2 (en) * | 1997-09-11 | 2002-11-19 | Stmicroelectronics, Inc. | Electrostatic discharge protection of a capacitve type fingerprint sensing array |
| EP0940652B1 (en) * | 1998-03-05 | 2004-12-22 | Nippon Telegraph and Telephone Corporation | Surface shape recognition sensor and method of fabricating the same |
| US6326227B1 (en) * | 1998-12-30 | 2001-12-04 | Stmicroelectronics, Inc. | Topographical electrostatic protection grid for sensors |
-
1999
- 1999-11-12 JP JP32305199A patent/JP2001141411A/ja active Pending
-
2000
- 2000-11-02 TW TW089123096A patent/TW538380B/zh not_active IP Right Cessation
- 2000-11-10 EP EP00124634A patent/EP1100039A3/en not_active Ceased
- 2000-11-13 US US09/711,595 patent/US7031500B1/en not_active Expired - Fee Related
- 2000-11-13 KR KR1020000067134A patent/KR100758516B1/ko not_active IP Right Cessation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003536085A (ja) * | 2000-06-09 | 2003-12-02 | アイデックス・エーエスエー | 特に指紋センサのためのセンサチップ |
| US7848550B2 (en) | 2000-06-09 | 2010-12-07 | Idex Asa | Sensor unit, especially for fingerprint sensors |
| JP4708671B2 (ja) * | 2000-06-09 | 2011-06-22 | アイデックス・エーエスエー | 特に指紋センサのためのセンサチップ |
| JP2005521860A (ja) * | 2001-12-06 | 2005-07-21 | モトローラ・インコーポレイテッド | 凹凸を感知および記憶するための方法および装置 |
| US7606398B2 (en) | 2001-12-07 | 2009-10-20 | Idex Asa | Sensor for measurement for wet and dry fingers |
| JP2009540453A (ja) * | 2006-06-13 | 2009-11-19 | エーティーラブ・インコーポレーテッド | 半導体装置及び接触センサ装置 |
| US8053687B2 (en) | 2006-06-13 | 2011-11-08 | Atlab Inc. | Semiconductor device and touch sensor device |
| JP2008045999A (ja) * | 2006-08-16 | 2008-02-28 | Fujitsu Ltd | 表面形状センサとその製造方法 |
| US9501685B2 (en) | 2013-02-22 | 2016-11-22 | Idex Asa | Integrated finger print sensor |
| US9881196B2 (en) | 2013-02-22 | 2018-01-30 | Idex Asa | Integrated finger print sensor |
| US10095906B2 (en) | 2014-02-21 | 2018-10-09 | Idex Asa | Sensor employing overlapping grid lines and conductive probes for extending a sensing surface from the grid lines |
Also Published As
| Publication number | Publication date |
|---|---|
| US7031500B1 (en) | 2006-04-18 |
| KR20010051651A (ko) | 2001-06-25 |
| TW538380B (en) | 2003-06-21 |
| KR100758516B1 (ko) | 2007-09-14 |
| EP1100039A2 (en) | 2001-05-16 |
| EP1100039A3 (en) | 2002-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001141411A (ja) | 指紋認識用半導体装置 | |
| US6399994B2 (en) | Semiconductor device for surface-shape recognition | |
| TWI596550B (zh) | 指紋感測器像素陣列及形成其之方法 | |
| TWI626598B (zh) | Fingerprint identification chip packaging structure and packaging method | |
| US10157811B2 (en) | Chip package and method for forming the same | |
| US7187067B2 (en) | Sensor chip packaging structure | |
| JP6654566B2 (ja) | 指紋検知システムの接続パッド | |
| EP0789334B1 (en) | Integrated circuit device having an opening exposing the integrated circuit die and related methods | |
| EP3016026B1 (en) | Integrated capacitance sensing module and associated system | |
| JP2003269906A (ja) | 容量検出型センサ及びその製造方法 | |
| JP3887252B2 (ja) | 表面形状認識用センサの製造方法 | |
| JP2001056204A (ja) | 静電容量式指紋センサ | |
| JP4314685B2 (ja) | 指紋認識用半導体装置 | |
| US6433403B1 (en) | Integrated circuit having temporary conductive path structure and method for forming the same | |
| JP2001133213A (ja) | 半導体装置およびその製造方法 | |
| JP4035289B2 (ja) | 指紋センサ | |
| US20080042226A1 (en) | Surface-shape sensor and method of manufacturing the same | |
| JP2002048507A (ja) | 半導体装置およびその製造方法 | |
| JP4411759B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001120519A (ja) | 指紋認識用半導体装置およびその製造方法 | |
| JP2001056310A (ja) | 半導体装置の検査方法 | |
| KR100289975B1 (ko) | 반도체장치의제조방법및반도체장치 | |
| KR100549324B1 (ko) | 패드 오픈용 포토레지스트를 이용한 이미지센서의 제조방법 | |
| JP2002175523A (ja) | 指紋検出装置 | |
| JP2002246488A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060208 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |