JP2003269906A - 容量検出型センサ及びその製造方法 - Google Patents
容量検出型センサ及びその製造方法Info
- Publication number
- JP2003269906A JP2003269906A JP2002077937A JP2002077937A JP2003269906A JP 2003269906 A JP2003269906 A JP 2003269906A JP 2002077937 A JP2002077937 A JP 2002077937A JP 2002077937 A JP2002077937 A JP 2002077937A JP 2003269906 A JP2003269906 A JP 2003269906A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- electrostatic discharge
- discharge electrode
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 92
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000010408 film Substances 0.000 claims abstract description 496
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000013039 cover film Substances 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims description 139
- 239000010410 layer Substances 0.000 claims description 75
- 239000004020 conductor Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 49
- 229910052782 aluminium Inorganic materials 0.000 abstract description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052721 tungsten Inorganic materials 0.000 description 29
- 239000010937 tungsten Substances 0.000 description 29
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 28
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 150000003839 salts Chemical class 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 230000006378 damage Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 229910016570 AlCu Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000707 layer-by-layer assembly Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Image Input (AREA)
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
- Semiconductor Integrated Circuits (AREA)
- Pressure Sensors (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
(57)【要約】
【課題】 放電によるカバー膜の破損を防止できるとと
もに、ＥＳＤ電極が腐食しにくく、長期間にわたって高
い信頼性を確保できる容量検出型センサ及びその製造方
法を提供する。 【解決手段】 半導体基板１０上に容量センサ電極２２
をマトリクス状に配置し、カバー膜２３で被覆する。こ
れらの容量センサ電極２２は駆動回路１１に接続され
る。容量センサ電極２２の角部近傍にＥＳＤ電極２１を
配置する。ＥＳＤ電極２１は、例えば導電性が優れたア
ルミニウムを主成分とする膜と、その上のＴｉＮ膜とに
より構成される。ＥＳＤ電極２１は、半導体基板１０を
介して接地される。ＥＳＤ電極２１の上には、カバー膜
２３の表面からＥＳＤ電極２１に到達する複数の微細な
ＥＳＤホールが形成されている。
もに、ＥＳＤ電極が腐食しにくく、長期間にわたって高
い信頼性を確保できる容量検出型センサ及びその製造方
法を提供する。 【解決手段】 半導体基板１０上に容量センサ電極２２
をマトリクス状に配置し、カバー膜２３で被覆する。こ
れらの容量センサ電極２２は駆動回路１１に接続され
る。容量センサ電極２２の角部近傍にＥＳＤ電極２１を
配置する。ＥＳＤ電極２１は、例えば導電性が優れたア
ルミニウムを主成分とする膜と、その上のＴｉＮ膜とに
より構成される。ＥＳＤ電極２１は、半導体基板１０を
介して接地される。ＥＳＤ電極２１の上には、カバー膜
２３の表面からＥＳＤ電極２１に到達する複数の微細な
ＥＳＤホールが形成されている。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、静電気による破損
を防止するための静電気放電（ElectroStatic Discharg
e ：以下、ＥＳＤという）ホールを備えた容量検出型セ
ンサに関し、特に指紋の検出に好適な容量検出型センサ
に関する。
を防止するための静電気放電（ElectroStatic Discharg
e ：以下、ＥＳＤという）ホールを備えた容量検出型セ
ンサに関し、特に指紋の検出に好適な容量検出型センサ
に関する。
【０００２】
【従来の技術】近時、高度情報化社会の到来により、資
産だけでなく情報のセキュリティーを確保する必要性が
高まっており、これに伴って個人を識別するシステムが
要求されるようになった。このようなシステムの一つ
に、指紋の紋様を認識して個人を識別する指紋検出装置
がある。
産だけでなく情報のセキュリティーを確保する必要性が
高まっており、これに伴って個人を識別するシステムが
要求されるようになった。このようなシステムの一つ
に、指紋の紋様を認識して個人を識別する指紋検出装置
がある。
【０００３】指紋検出装置では、一般的に光学検出型指
紋センサが使用されている。しかし、光学検出型指紋セ
ンサではシステムが比較的大規模になるため、低コスト
化が難しいという欠点がある。そこで、システムが比較
的簡単で低コスト化が可能な容量検出型指紋センサの需
要が高まっている。
紋センサが使用されている。しかし、光学検出型指紋セ
ンサではシステムが比較的大規模になるため、低コスト
化が難しいという欠点がある。そこで、システムが比較
的簡単で低コスト化が可能な容量検出型指紋センサの需
要が高まっている。
【０００４】図２０は従来の容量検出型指紋センサの構
成を示す平面図、図２１は同じくその模式断面図であ
る。
成を示す平面図、図２１は同じくその模式断面図であ
る。
【０００５】半導体基板５０上には、多数の微小な容量
センサ電極５３がマトリクス状に配列して形成されてい
る。これらの容量センサ電極５３は、半導体基板５０に
形成された駆動回路５１に接続されている。また、これ
らの容量センサ電極５３の上には、絶縁材料からなるカ
バー膜５５が形成されている。
センサ電極５３がマトリクス状に配列して形成されてい
る。これらの容量センサ電極５３は、半導体基板５０に
形成された駆動回路５１に接続されている。また、これ
らの容量センサ電極５３の上には、絶縁材料からなるカ
バー膜５５が形成されている。
【０００６】カバー膜５５にはＥＳＤホール５４が選択
的に形成されている。これらのＥＳＤホール５４は容量
センサ電極５３の角部近傍に形成されており、ＥＳＤホ
ール５４の底部にはＥＳＤ電極５６が配置されている。
このＥＳＤ電極５６は半導体基板５０に電気的に接続し
ており、半導体基板５０を介して接地される。
的に形成されている。これらのＥＳＤホール５４は容量
センサ電極５３の角部近傍に形成されており、ＥＳＤホ
ール５４の底部にはＥＳＤ電極５６が配置されている。
このＥＳＤ電極５６は半導体基板５０に電気的に接続し
ており、半導体基板５０を介して接地される。
【０００７】このように構成された容量検出型指紋セン
サにおいて、指紋を検出するときには、まず、駆動回路
５１から容量センサ電極５３に一定の電荷を充填する。
その後、図２２に示すように、カバー膜５５の上に被験
者の指を接触させると、指と容量センサ電極５３との間
の容量により、容量センサ電極５３の電位が変化する。
このとき、指の凹凸（指紋）のために指と容量センサ電
極５３との間隔が場所によって異なり、各容量センサ電
極５３の電位にばらつきが発生する。一定の時間が経過
したら、駆動回路５１は各容量センサ電極５３の電位を
検出し、その検出結果を基に電位の分布を示す画像が生
成される。前述したように、容量センサ電極５３の電位
は指の凹凸（指紋）に関係するので、容量センサ電極５
３の電位の分布を示す画像が指紋の紋様を表わしてい
る。
サにおいて、指紋を検出するときには、まず、駆動回路
５１から容量センサ電極５３に一定の電荷を充填する。
その後、図２２に示すように、カバー膜５５の上に被験
者の指を接触させると、指と容量センサ電極５３との間
の容量により、容量センサ電極５３の電位が変化する。
このとき、指の凹凸（指紋）のために指と容量センサ電
極５３との間隔が場所によって異なり、各容量センサ電
極５３の電位にばらつきが発生する。一定の時間が経過
したら、駆動回路５１は各容量センサ電極５３の電位を
検出し、その検出結果を基に電位の分布を示す画像が生
成される。前述したように、容量センサ電極５３の電位
は指の凹凸（指紋）に関係するので、容量センサ電極５
３の電位の分布を示す画像が指紋の紋様を表わしてい
る。
【０００８】ところで、容量検出型指紋センサでは、被
験者の指をカバー膜５５の上に直接接触させる必要があ
る。このとき、人体に帯電している静電気（数千Ｖ）が
容量センサ電極５３に放電して、カバー膜５５を破壊し
てしまうおそれがある。
験者の指をカバー膜５５の上に直接接触させる必要があ
る。このとき、人体に帯電している静電気（数千Ｖ）が
容量センサ電極５３に放電して、カバー膜５５を破壊し
てしまうおそれがある。
【０００９】このような放電による指紋センサの破損を
防止するために、ＥＳＤホール５４が設けられている。
従来、ＥＳＤホール５４は直径が５μｍ又はそれ以上で
あり、図２０に示すように、容量センサ電極５３の角部
近傍に配置されている。人体に帯電した静電気は、容量
センサ電極５３よりもＥＳＤホール５４内のＥＳＤ電極
５６に優先的に放電するので、放電によるカバー膜５５
の破壊が回避される。
防止するために、ＥＳＤホール５４が設けられている。
従来、ＥＳＤホール５４は直径が５μｍ又はそれ以上で
あり、図２０に示すように、容量センサ電極５３の角部
近傍に配置されている。人体に帯電した静電気は、容量
センサ電極５３よりもＥＳＤホール５４内のＥＳＤ電極
５６に優先的に放電するので、放電によるカバー膜５５
の破壊が回避される。
【００１０】
【発明が解決しようとする課題】本願発明者は、上述し
た従来の容量検出型指紋センサには以下に示す問題点が
あると考える。すなわち、人間の指の表面には、水分や
塩分が付着している。指紋を検出するときには、指の表
面を指紋センサの表面に接触させる必要があるが、この
とき、指に付着していた水分や塩分がＥＳＤホール５４
内に進入する。通常、ＥＳＤ電極５６は、導電性が優れ
ているアルミニウム膜と、耐食性が優れているＴｉＮ膜
との積層構造を有している。しかし、ＴｉＮ膜に亀裂が
発生していると、そこから水分や塩分がアルミニウム膜
に進入し、アルミニウム膜が腐食してしまう。
た従来の容量検出型指紋センサには以下に示す問題点が
あると考える。すなわち、人間の指の表面には、水分や
塩分が付着している。指紋を検出するときには、指の表
面を指紋センサの表面に接触させる必要があるが、この
とき、指に付着していた水分や塩分がＥＳＤホール５４
内に進入する。通常、ＥＳＤ電極５６は、導電性が優れ
ているアルミニウム膜と、耐食性が優れているＴｉＮ膜
との積層構造を有している。しかし、ＴｉＮ膜に亀裂が
発生していると、そこから水分や塩分がアルミニウム膜
に進入し、アルミニウム膜が腐食してしまう。
【００１１】図２３は、ＥＳＤホールの顕微鏡写真を示
す図である。この図２３に示すように、従来の容量検出
型指紋センサでは、アルミニウム膜を被覆するＴｉＮ膜
に亀裂（図中、円で囲んだ部分）が発生することが多
い。このような容量検出型指紋センサに対し塩水噴霧
（１２時間）による加速試験を行うと、ＴｉＮ膜の亀裂
から進入した水分及び塩分によってアルミニウム膜が激
しく腐食される。その結果、配線や素子にダメージを与
えて、センサとしての機能が失われてしまう。
す図である。この図２３に示すように、従来の容量検出
型指紋センサでは、アルミニウム膜を被覆するＴｉＮ膜
に亀裂（図中、円で囲んだ部分）が発生することが多
い。このような容量検出型指紋センサに対し塩水噴霧
（１２時間）による加速試験を行うと、ＴｉＮ膜の亀裂
から進入した水分及び塩分によってアルミニウム膜が激
しく腐食される。その結果、配線や素子にダメージを与
えて、センサとしての機能が失われてしまう。
【００１２】ＴｉＮ膜に亀裂が発生する原因は明らかで
ないものの、アルミニウムの熱膨張係数とＴｉＮの熱膨
張係数との差が比較的大きいため成膜時やチップ切断時
の熱によりアルミニウム膜とＴｉＮ膜との界面に大きな
応力が発生することや、熱によりアルミニウム膜中のグ
レインが移動してＴｉＮ膜に応力が発生することなどが
考えられる。
ないものの、アルミニウムの熱膨張係数とＴｉＮの熱膨
張係数との差が比較的大きいため成膜時やチップ切断時
の熱によりアルミニウム膜とＴｉＮ膜との界面に大きな
応力が発生することや、熱によりアルミニウム膜中のグ
レインが移動してＴｉＮ膜に応力が発生することなどが
考えられる。
【００１３】ＥＳＤ電極を、アルミニウムよりも耐腐食
性が高い金属により形成することも考えられる。しか
し、ＥＳＤ電極は駆動回路の配線と同時に形成するの
で、配線材料と異なる金属でＥＳＤ電極を形成すると、
製造工程数が増加して、製品コストが上昇するという新
たな問題が発生する。
性が高い金属により形成することも考えられる。しか
し、ＥＳＤ電極は駆動回路の配線と同時に形成するの
で、配線材料と異なる金属でＥＳＤ電極を形成すると、
製造工程数が増加して、製品コストが上昇するという新
たな問題が発生する。
【００１４】以上から、本発明の目的は、放電によるカ
バー膜の破損を防止できるとともに、ＥＳＤ電極が腐食
しにくく、長期間にわたって高い信頼性を確保できる容
量検出型センサ及びその製造方法を提供することであ
る。
バー膜の破損を防止できるとともに、ＥＳＤ電極が腐食
しにくく、長期間にわたって高い信頼性を確保できる容
量検出型センサ及びその製造方法を提供することであ
る。
【００１５】
【課題を解決するための手段】本発明の容量検出型セン
サは、複数の容量センサ電極を備えた容量検出型センサ
において、基板と、前記基板の上に形成された絶縁膜
と、前記絶縁膜上に形成された導電性の第１の静電気放
電電極膜と、前記第１の静電気放電電極膜上に形成され
た導電性の第２の静電気放電電極膜と、前記複数の容量
センサ電極の上を覆い、且つ、前記第２の静電気放電電
極膜に到達する複数の開口部が設けられたカバー膜とを
有することを特徴とする。
サは、複数の容量センサ電極を備えた容量検出型センサ
において、基板と、前記基板の上に形成された絶縁膜
と、前記絶縁膜上に形成された導電性の第１の静電気放
電電極膜と、前記第１の静電気放電電極膜上に形成され
た導電性の第２の静電気放電電極膜と、前記複数の容量
センサ電極の上を覆い、且つ、前記第２の静電気放電電
極膜に到達する複数の開口部が設けられたカバー膜とを
有することを特徴とする。
【００１６】従来の容量検出型指紋センサでは１つの静
電気放電電極に対し１つの開口部が設けられていたのに
対し、本発明においては、１つの静電気放電電極に対し
複数の開口部が設けられている。これにより、温度変化
等により第１の静電気放電電極膜と第２の静電気放電電
極膜との間に発生する応力が複数の開口部により分散さ
れ、第２の静電気放電電極膜に亀裂が発生することが防
止される。
電気放電電極に対し１つの開口部が設けられていたのに
対し、本発明においては、１つの静電気放電電極に対し
複数の開口部が設けられている。これにより、温度変化
等により第１の静電気放電電極膜と第２の静電気放電電
極膜との間に発生する応力が複数の開口部により分散さ
れ、第２の静電気放電電極膜に亀裂が発生することが防
止される。
【００１７】本発明の他の容量検出型センサは、複数の
容量センサ電極を備えた容量検出型センサにおいて、基
板と、前記基板の上に形成された第１の絶縁膜と、前記
第１の絶縁膜上に形成された導電性の第１の静電気放電
電極膜と、前記第１の絶縁膜及び前記第１の静電気放電
電極膜の上に形成された第２の絶縁膜と、前記第２の絶
縁膜上に形成され、前記第２の絶縁膜に形成されたコン
タクトホールを介して前記第１の静電気放電電極膜と電
気的に接続された第２の静電気放電電極膜と、前記複数
の容量センサ電極の上を覆い、且つ、前記第２の静電気
放電電極膜に到達する開口部が設けられたカバー膜とを
有することを特徴とする。
容量センサ電極を備えた容量検出型センサにおいて、基
板と、前記基板の上に形成された第１の絶縁膜と、前記
第１の絶縁膜上に形成された導電性の第１の静電気放電
電極膜と、前記第１の絶縁膜及び前記第１の静電気放電
電極膜の上に形成された第２の絶縁膜と、前記第２の絶
縁膜上に形成され、前記第２の絶縁膜に形成されたコン
タクトホールを介して前記第１の静電気放電電極膜と電
気的に接続された第２の静電気放電電極膜と、前記複数
の容量センサ電極の上を覆い、且つ、前記第２の静電気
放電電極膜に到達する開口部が設けられたカバー膜とを
有することを特徴とする。
【００１８】本発明においては、第１の静電気放電電極
膜の上に第２の絶縁膜が形成されており、この第２の絶
縁膜の上に第２の静電気放電電極膜が形成されている。
そして、第２の放電電極膜は、第２の絶縁膜に形成され
たコンタクトホールを介して第１の静電気放電電極膜と
電気的に接続されている。これにより、温度変化等によ
り第１の静電気放電電極膜と第２の静電気放電電極膜と
の間の温度変化によるずれ量が小さくなり、第２の静電
気放電電極膜に亀裂が発生することが防止される。
膜の上に第２の絶縁膜が形成されており、この第２の絶
縁膜の上に第２の静電気放電電極膜が形成されている。
そして、第２の放電電極膜は、第２の絶縁膜に形成され
たコンタクトホールを介して第１の静電気放電電極膜と
電気的に接続されている。これにより、温度変化等によ
り第１の静電気放電電極膜と第２の静電気放電電極膜と
の間の温度変化によるずれ量が小さくなり、第２の静電
気放電電極膜に亀裂が発生することが防止される。
【００１９】本発明の更に他の容量検出型センサは、複
数の容量センサ電極を備えた容量検出型センサにおい
て、基板と、前記基板の上に形成された第１の絶縁膜
と、前記第１の絶縁膜上に形成された導電性の第１の静
電気放電電極膜と、前記第１の絶縁膜及び前記第１の静
電気放電電極膜の上に形成された第２の絶縁膜と、前記
第２の絶縁膜の開口部内に形成されて前記第１の静電気
放電電極膜と電気的に接続された導電体プラグと、前記
導電体プラグの上に形成されて前記導電体プラグと電気
的に接続された第２の静電気放電電極膜と、前記複数の
容量センサ電極の上を覆い、且つ、前記第２の静電気放
電電極膜に到達する開口部が設けられたカバー膜とを有
することを特徴とする。
数の容量センサ電極を備えた容量検出型センサにおい
て、基板と、前記基板の上に形成された第１の絶縁膜
と、前記第１の絶縁膜上に形成された導電性の第１の静
電気放電電極膜と、前記第１の絶縁膜及び前記第１の静
電気放電電極膜の上に形成された第２の絶縁膜と、前記
第２の絶縁膜の開口部内に形成されて前記第１の静電気
放電電極膜と電気的に接続された導電体プラグと、前記
導電体プラグの上に形成されて前記導電体プラグと電気
的に接続された第２の静電気放電電極膜と、前記複数の
容量センサ電極の上を覆い、且つ、前記第２の静電気放
電電極膜に到達する開口部が設けられたカバー膜とを有
することを特徴とする。
【００２０】本発明においては、第１の静電気放電電極
膜の上に導電体プラグが形成されており、この導電体プ
ラグの上に第２の静電気放電電極膜が形成されている。
従って、導電体プラグを例えばタングステンのように腐
食しにくい材料で形成することにより、第２の静電気放
電電極膜に亀裂が発生しても、第１の静電気放電電極膜
の腐食が回避される。
膜の上に導電体プラグが形成されており、この導電体プ
ラグの上に第２の静電気放電電極膜が形成されている。
従って、導電体プラグを例えばタングステンのように腐
食しにくい材料で形成することにより、第２の静電気放
電電極膜に亀裂が発生しても、第１の静電気放電電極膜
の腐食が回避される。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。
て、添付の図面を参照して説明する。
【００２２】（第１の実施の形態）図１は本発明の第１
の実施の形態の容量検出型センサ（指紋センサ）の構成
を示す平面図、図２は同じくその模式断面図である。
の実施の形態の容量検出型センサ（指紋センサ）の構成
を示す平面図、図２は同じくその模式断面図である。
【００２３】シリコン半導体基板１０上には、一辺が約
１００μｍのほぼ正方形の多数の微小な容量センサ電極
２２がマトリクス状に配列して形成されている。これら
の容量センサ電極２２は、半導体基板１０に形成された
駆動回路１１に接続されている。また、これらの容量セ
ンサ電極２２の上には、ＳｉＯ2 及びＳｉＮ等の絶縁物
からなるカバー膜２３が約８００ｎｍの厚さに形成され
ている。
１００μｍのほぼ正方形の多数の微小な容量センサ電極
２２がマトリクス状に配列して形成されている。これら
の容量センサ電極２２は、半導体基板１０に形成された
駆動回路１１に接続されている。また、これらの容量セ
ンサ電極２２の上には、ＳｉＯ2 及びＳｉＮ等の絶縁物
からなるカバー膜２３が約８００ｎｍの厚さに形成され
ている。
【００２４】カバー膜２３にはＥＳＤホール部１８が設
けられており、このＥＳＤホール部１８には複数のＥＳ
Ｄホールが形成されている。１個のＥＳＤホールは直径
が５μｍ以下であることが好ましく、本実施の形態では
ＥＳＤホールは一辺が０．８５μｍのほぼ矩形の形状を
有している。これらのＥＳＤホールの底部には、半導体
基板１０と電気的に接続したＥＳＤ電極２１が配置され
ている。本実施の形態の容量検出型センサでは、図１に
示すように、相互に隣接する４個の容量センサ電極２２
により１個の電極ブロックが構成され、ＥＳＤホール部
１８は各電極ブロックの角部近傍にそれぞれ配置されて
いる。また、ＥＳＤ電極２１は、半導体基板１０を介し
て接地される。
けられており、このＥＳＤホール部１８には複数のＥＳ
Ｄホールが形成されている。１個のＥＳＤホールは直径
が５μｍ以下であることが好ましく、本実施の形態では
ＥＳＤホールは一辺が０．８５μｍのほぼ矩形の形状を
有している。これらのＥＳＤホールの底部には、半導体
基板１０と電気的に接続したＥＳＤ電極２１が配置され
ている。本実施の形態の容量検出型センサでは、図１に
示すように、相互に隣接する４個の容量センサ電極２２
により１個の電極ブロックが構成され、ＥＳＤホール部
１８は各電極ブロックの角部近傍にそれぞれ配置されて
いる。また、ＥＳＤ電極２１は、半導体基板１０を介し
て接地される。
【００２５】図３はＥＳＤホール部１８の断面図であ
り、図４は同じくそのＥＳＤホール部１８の平面図、図
５は容量センサ電極２２の形成部における断面図であ
る。これらの図を参照して、本実施の形態の容量検出型
センサの構成をより詳細に説明する。なお、実際には駆
動回路１１は複数のトランジスタにより形成されるが、
図５では容量センサ電極２２と電気的に接続されたトラ
ンジスタのみを図示している。
り、図４は同じくそのＥＳＤホール部１８の平面図、図
５は容量センサ電極２２の形成部における断面図であ
る。これらの図を参照して、本実施の形態の容量検出型
センサの構成をより詳細に説明する。なお、実際には駆
動回路１１は複数のトランジスタにより形成されるが、
図５では容量センサ電極２２と電気的に接続されたトラ
ンジスタのみを図示している。
【００２６】半導体基板１０には、ＥＳＤ電極２１と接
続される高濃度不純物領域１０ａと、駆動回路１１を構
成するトランジスタのソース／ドレイン領域１０ｂとが
形成されており、一対のソース／ドレイン領域１０ｂ間
の領域の上にはゲート絶縁膜（図示せず）を介してゲー
ト電極１２が形成されている。
続される高濃度不純物領域１０ａと、駆動回路１１を構
成するトランジスタのソース／ドレイン領域１０ｂとが
形成されており、一対のソース／ドレイン領域１０ｂ間
の領域の上にはゲート絶縁膜（図示せず）を介してゲー
ト電極１２が形成されている。
【００２７】半導体基板１０及びゲート電極１２の上に
は、例えばＳｉＯ2 からなる第１の層間絶縁膜１３が形
成されている。この第１の層間絶縁膜１３上には、アル
ミニウムを主成分とする材料により第１層配線（パッ
ド）１５ａ，１５ｂが形成されている。配線１５ａは第
１の層間絶縁膜１３内に埋め込まれたタングステン
（Ｗ）プラグ１４を介して高濃度不純物領域１０ａに電
気的に接続され、配線１５ｂは他のタングステンプラグ
１４を介してゲート電極１２に電気的に接続されてい
る。
は、例えばＳｉＯ2 からなる第１の層間絶縁膜１３が形
成されている。この第１の層間絶縁膜１３上には、アル
ミニウムを主成分とする材料により第１層配線（パッ
ド）１５ａ，１５ｂが形成されている。配線１５ａは第
１の層間絶縁膜１３内に埋め込まれたタングステン
（Ｗ）プラグ１４を介して高濃度不純物領域１０ａに電
気的に接続され、配線１５ｂは他のタングステンプラグ
１４を介してゲート電極１２に電気的に接続されてい
る。
【００２８】第１の層間絶縁膜１３及び第１層配線１５
ａ，１５ｂの上には、例えばＳｉＯ 2 からなる第２の層
間絶縁膜１６が形成されている。この第２の層間絶縁膜
１６の上には第１の静電気放電電極膜１８ａと、第２層
配線（パッド）１８ｂとが形成されている。これらの第
１の静電気放電電極１８ａ及び第２層配線１８ｂは、ア
ルミニウムを主成分とする材料により形成されている。
第１の静電気放電電極膜１８ａは、第２の層間絶縁膜１
６内に埋め込まれたタングステンプラグ１７を介して第
１層配線１５ａに電気的に接続されている。また、第２
層配線１８ｂは、他のタングステンプラグ１７を介して
第１層配線１５ｂに電気的に接続されている。
ａ，１５ｂの上には、例えばＳｉＯ 2 からなる第２の層
間絶縁膜１６が形成されている。この第２の層間絶縁膜
１６の上には第１の静電気放電電極膜１８ａと、第２層
配線（パッド）１８ｂとが形成されている。これらの第
１の静電気放電電極１８ａ及び第２層配線１８ｂは、ア
ルミニウムを主成分とする材料により形成されている。
第１の静電気放電電極膜１８ａは、第２の層間絶縁膜１
６内に埋め込まれたタングステンプラグ１７を介して第
１層配線１５ａに電気的に接続されている。また、第２
層配線１８ｂは、他のタングステンプラグ１７を介して
第１層配線１５ｂに電気的に接続されている。
【００２９】なお、第１層配線１５ａ，１５ｂと同一の
配線層、及び第２層配線１８ｂと同じ配線層にはそれぞ
れ駆動回路１１を構成するための配線が形成されてい
る。
配線層、及び第２層配線１８ｂと同じ配線層にはそれぞ
れ駆動回路１１を構成するための配線が形成されてい
る。
【００３０】第２層間絶縁膜１６の上には、例えばＳｉ
Ｏ2 からなる第３の層間絶縁膜１９が形成されている。
但し、ＥＳＤホール部１８では第１の静電気放電電極膜
１８ａの上方の第３の層間絶縁膜１９が開口されてお
り、第１の静電気放電電極膜１８ａの上には厚さが約２
００ｎｍのＴｉＮ膜からなる第２の静電気放電電極膜２
０が形成されている。第２の静電気放電電極膜２０の縁
部は、第１の静電気放電電極膜１８ａの上から第３の層
間絶縁膜１９の上に延出している。これらの第１の静電
気放電電極膜１８ａ及び第２の静電気放電電極膜２０に
より、ＥＳＤ電極２１が構成される。
Ｏ2 からなる第３の層間絶縁膜１９が形成されている。
但し、ＥＳＤホール部１８では第１の静電気放電電極膜
１８ａの上方の第３の層間絶縁膜１９が開口されてお
り、第１の静電気放電電極膜１８ａの上には厚さが約２
００ｎｍのＴｉＮ膜からなる第２の静電気放電電極膜２
０が形成されている。第２の静電気放電電極膜２０の縁
部は、第１の静電気放電電極膜１８ａの上から第３の層
間絶縁膜１９の上に延出している。これらの第１の静電
気放電電極膜１８ａ及び第２の静電気放電電極膜２０に
より、ＥＳＤ電極２１が構成される。
【００３１】また、第２層配線１８ｂの上にも第３の層
間絶縁膜１９の開口部が設けられており、第３の層間絶
縁膜１９の上には、この開口部を介して第２層配線１８
ｂに電気的に接続された容量センサ電極２２が形成され
ている。この容量センサ電極２２も、アルミニウムを主
成分とする材料により形成されている。
間絶縁膜１９の開口部が設けられており、第３の層間絶
縁膜１９の上には、この開口部を介して第２層配線１８
ｂに電気的に接続された容量センサ電極２２が形成され
ている。この容量センサ電極２２も、アルミニウムを主
成分とする材料により形成されている。
【００３２】第３の層間絶縁膜１９、第２の静電気放電
電極膜２０及び容量センサ電極膜２２の上には、ＳｉＮ
及びＳｉＯ2 等の絶縁物からなるカバー膜２３が形成さ
れている。但し、ＥＳＤホール部１８では、カバー膜２
３に第２の静電気放電電極膜２０に到達する複数のＥＳ
Ｄホール２４が形成されている。本実施の形態では、図
４に示すように、ＥＳＤホール２４が３行４列に並んで
配置されている。なお、ＴｉＮからなる第２の静電気放
電電極膜２０に亀裂が発生することを防止するために
は、ＥＳＤホール２４のサイズは５μｍ以下とすること
が好ましい、本実施の形態では、ＥＳＤホール２４のサ
イズは、０．８５μｍ×０．８５μｍとする。
電極膜２０及び容量センサ電極膜２２の上には、ＳｉＮ
及びＳｉＯ2 等の絶縁物からなるカバー膜２３が形成さ
れている。但し、ＥＳＤホール部１８では、カバー膜２
３に第２の静電気放電電極膜２０に到達する複数のＥＳ
Ｄホール２４が形成されている。本実施の形態では、図
４に示すように、ＥＳＤホール２４が３行４列に並んで
配置されている。なお、ＴｉＮからなる第２の静電気放
電電極膜２０に亀裂が発生することを防止するために
は、ＥＳＤホール２４のサイズは５μｍ以下とすること
が好ましい、本実施の形態では、ＥＳＤホール２４のサ
イズは、０．８５μｍ×０．８５μｍとする。
【００３３】このように構成された本実施の形態の容量
検出型センサにおいて、指紋を検出するときには、ま
ず、駆動回路１１から容量センサ電極２２に一定の電荷
を充填する。その後、カバー膜２３の上に被験者の指を
接触させると、指と容量センサ電極２２との間の容量に
より、容量センサ電極２２の電位が変化する。このと
き、指の凹凸（指紋）のために、指と容量センサ電極２
２との間隔が場所によって異なり、各容量センサ電極２
２の電位にばらつきが発生する。一定の時間が経過した
ら、駆動回路１１は各容量センサ電極２２の電位を検出
し、その検出結果を基に電位の分布を示す画像が生成さ
れる。前述したように、容量センサ電極２２の電位は指
の凹凸（指紋）に関係するので、容量センサ電極２２の
電位の分布を示す画像が指紋の紋様を表わしている。
検出型センサにおいて、指紋を検出するときには、ま
ず、駆動回路１１から容量センサ電極２２に一定の電荷
を充填する。その後、カバー膜２３の上に被験者の指を
接触させると、指と容量センサ電極２２との間の容量に
より、容量センサ電極２２の電位が変化する。このと
き、指の凹凸（指紋）のために、指と容量センサ電極２
２との間隔が場所によって異なり、各容量センサ電極２
２の電位にばらつきが発生する。一定の時間が経過した
ら、駆動回路１１は各容量センサ電極２２の電位を検出
し、その検出結果を基に電位の分布を示す画像が生成さ
れる。前述したように、容量センサ電極２２の電位は指
の凹凸（指紋）に関係するので、容量センサ電極２２の
電位の分布を示す画像が指紋の紋様を表わしている。
【００３４】人体の静電気は、容量センサ電極２２より
もＥＳＤホール２４内のＥＳＤ電極２１に優先的に放電
するので、放電によるカバー膜２３の破壊が回避され
る。
もＥＳＤホール２４内のＥＳＤ電極２１に優先的に放電
するので、放電によるカバー膜２３の破壊が回避され
る。
【００３５】本実施の形態では、ＥＳＤ電極２１の上に
多数のＥＳＤホール２４が形成されており、且つ、個々
のＥＳＤホール２４の面積が小さいので、温度変化等に
より第１の静電気放電電極膜（アルミニウム膜）１８ａ
と第２の静電気放電電極膜（ＴｉＮ膜）２０との間に応
力が発生しても広い範囲に分散され、第２の静電気放電
電極膜２０に亀裂が発生することが防止される。これに
より、長期間使用してＥＳＤホール２４内に水分や塩分
が進入しても、第１の静電気放電電極膜１８ａの腐食が
回避される。従って、本実施の形態の容量検出型センサ
は、長期間にわたって高い信頼性を維持することができ
る。
多数のＥＳＤホール２４が形成されており、且つ、個々
のＥＳＤホール２４の面積が小さいので、温度変化等に
より第１の静電気放電電極膜（アルミニウム膜）１８ａ
と第２の静電気放電電極膜（ＴｉＮ膜）２０との間に応
力が発生しても広い範囲に分散され、第２の静電気放電
電極膜２０に亀裂が発生することが防止される。これに
より、長期間使用してＥＳＤホール２４内に水分や塩分
が進入しても、第１の静電気放電電極膜１８ａの腐食が
回避される。従って、本実施の形態の容量検出型センサ
は、長期間にわたって高い信頼性を維持することができ
る。
【００３６】また、本実施の形態では、ＥＳＤ電極２１
を容量センサ電極２２よりも下方の配線層に形成してい
る。ＥＳＤ電極２１と容量センサ電極２２とを同じ配線
層に形成した場合、カバー膜２３の表面を指で押したと
きにＥＳＤ電極２１及び容量センサ電極２２の縁部に応
力が集中して、カバー膜２３又は層間絶縁膜１９等にク
ラックが発生することが考えられる。しかしながら、本
実施の形態のようにＥＳＤ電極２１と容量センサ電極２
２とを異なる配線層に形成することにより、ＥＳＤ電極
２１及び容量センサ電極２２の縁部に応力が集中するこ
とが抑制され、カバー膜２３及び層間絶縁膜１９等のク
ラックの発生が回避される。
を容量センサ電極２２よりも下方の配線層に形成してい
る。ＥＳＤ電極２１と容量センサ電極２２とを同じ配線
層に形成した場合、カバー膜２３の表面を指で押したと
きにＥＳＤ電極２１及び容量センサ電極２２の縁部に応
力が集中して、カバー膜２３又は層間絶縁膜１９等にク
ラックが発生することが考えられる。しかしながら、本
実施の形態のようにＥＳＤ電極２１と容量センサ電極２
２とを異なる配線層に形成することにより、ＥＳＤ電極
２１及び容量センサ電極２２の縁部に応力が集中するこ
とが抑制され、カバー膜２３及び層間絶縁膜１９等のク
ラックの発生が回避される。
【００３７】更に、本実施の形態のように複数のＥＳＤ
ホール２４をＥＳＤホール部１８に均一に配置すること
により、ＥＳＤホール部１８にかかる応力がＥＳＤホー
ル部１８全体にほぼ均一に分散されるので、ＥＳＤホー
ル部１８のカバー膜２３にクラックが発生する可能性を
低くすることができる。
ホール２４をＥＳＤホール部１８に均一に配置すること
により、ＥＳＤホール部１８にかかる応力がＥＳＤホー
ル部１８全体にほぼ均一に分散されるので、ＥＳＤホー
ル部１８のカバー膜２３にクラックが発生する可能性を
低くすることができる。
【００３８】なお、ＥＳＤホールは、図６に示すように
幅が５μｍ以下（例えば、０．８５μｍ）のストライプ
状に形成してもよく、図７に示すように、幅が５μｍ以
下（例えば、０．８５μｍ）の同心円状に形成してもよ
い。図６ではＥＳＤホールを符号２４ａで示し、図７で
はＥＳＤホールを符号２４ｂ示している。この場合も、
上記の実施の形態と同様の効果を得ることができる。
幅が５μｍ以下（例えば、０．８５μｍ）のストライプ
状に形成してもよく、図７に示すように、幅が５μｍ以
下（例えば、０．８５μｍ）の同心円状に形成してもよ
い。図６ではＥＳＤホールを符号２４ａで示し、図７で
はＥＳＤホールを符号２４ｂ示している。この場合も、
上記の実施の形態と同様の効果を得ることができる。
【００３９】以下、本実施の形態の容量検出型センサの
製造方法について、図３，図５を参照して説明する。
製造方法について、図３，図５を参照して説明する。
【００４０】まず、ＬＯＣＯＳ（Local Oxidation of S
ilicon）法又はＳＴＩ（Shallow Trench Isolation）法
により絶縁膜又は絶縁溝（図示せず）を形成し、この絶
縁膜又は絶縁溝により半導体基板１０を複数の素子領域
に分割する。
ilicon）法又はＳＴＩ（Shallow Trench Isolation）法
により絶縁膜又は絶縁溝（図示せず）を形成し、この絶
縁膜又は絶縁溝により半導体基板１０を複数の素子領域
に分割する。
【００４１】その後、半導体基板１０の上にゲート絶縁
膜を介して厚さが例えば３００ｎｍのゲート電極１２を
選択的に形成する。そして、このゲート電極１２をマス
クとして半導体基板１０に不純物を導入し、ソース／ド
レイン領域１０ｂを形成する。また、ＥＳＤ電極形成領
域の半導体基板１０の表面にも不純物を導入して、高濃
度不純物領域１０ａを形成する。なお、ゲート電極１２
はアルミニウム等の金属により形成してもよく、Ｂ（ボ
ロン）等の不純物が高濃度に導入されたポリシリコンに
より形成してもよい。
膜を介して厚さが例えば３００ｎｍのゲート電極１２を
選択的に形成する。そして、このゲート電極１２をマス
クとして半導体基板１０に不純物を導入し、ソース／ド
レイン領域１０ｂを形成する。また、ＥＳＤ電極形成領
域の半導体基板１０の表面にも不純物を導入して、高濃
度不純物領域１０ａを形成する。なお、ゲート電極１２
はアルミニウム等の金属により形成してもよく、Ｂ（ボ
ロン）等の不純物が高濃度に導入されたポリシリコンに
より形成してもよい。
【００４２】次に、ＣＶＤ（Chemical Vapor Depositio
n ）法により、基板１０の上側全面に厚さが約７００ｎ
ｍの第１の層間絶縁膜１３を形成する。この第１の層間
絶縁膜は、ＳｉＯ2 膜、ＳｉＯＮ膜及びＳｉＮ膜のいず
れか一種の膜、又は２種以上の膜を積層して形成する。
その後、第１の層間絶縁膜１３に、高濃度不純物領域１
０ａ及びゲート電極１２に到達するコンタクトホールを
形成する。
n ）法により、基板１０の上側全面に厚さが約７００ｎ
ｍの第１の層間絶縁膜１３を形成する。この第１の層間
絶縁膜は、ＳｉＯ2 膜、ＳｉＯＮ膜及びＳｉＮ膜のいず
れか一種の膜、又は２種以上の膜を積層して形成する。
その後、第１の層間絶縁膜１３に、高濃度不純物領域１
０ａ及びゲート電極１２に到達するコンタクトホールを
形成する。
【００４３】次に、スパッタ法により、基板１０の上側
全面にＴｉ膜を約５ｎｍ及びＴｉＮ膜を約１５ｎｍの厚
さに形成し、更にタングステン（Ｗ）を約８００ｎｍの
厚さに形成し、コンタクトホール内にタングステンを埋
め込む。その後、第１の層間絶縁膜１３上のタングステ
ン膜、ＴｉＮ膜及びＴｉ膜をＣＭＰ（Chemical Mechani
cal Polishing ）研磨して、コンタクトホール以外の部
分のタングステン膜、ＴｉＮ膜及びＴｉ膜を除去する。
これにより、タングステンプラグ１４が形成される。
全面にＴｉ膜を約５ｎｍ及びＴｉＮ膜を約１５ｎｍの厚
さに形成し、更にタングステン（Ｗ）を約８００ｎｍの
厚さに形成し、コンタクトホール内にタングステンを埋
め込む。その後、第１の層間絶縁膜１３上のタングステ
ン膜、ＴｉＮ膜及びＴｉ膜をＣＭＰ（Chemical Mechani
cal Polishing ）研磨して、コンタクトホール以外の部
分のタングステン膜、ＴｉＮ膜及びＴｉ膜を除去する。
これにより、タングステンプラグ１４が形成される。
【００４４】その後、ＴｉＮ膜を１５ｎｍ、ＡｌＣｕ合
金膜を５００ｎｍ、ＴｉＮ膜を１５ｎｍの厚さに順次形
成し、これらをフォトリソグラフィ法によりパターニン
グして、第１層配線１５ａ，１５ｂを形成する。
金膜を５００ｎｍ、ＴｉＮ膜を１５ｎｍの厚さに順次形
成し、これらをフォトリソグラフィ法によりパターニン
グして、第１層配線１５ａ，１５ｂを形成する。
【００４５】次に、基板１０の上側全面にＳｉＯ2 から
なる第２の層間絶縁膜１６を約１μｍの厚さに形成す
る。そして、この第２の層間絶縁膜１６に、第１層配線
１５ａ，１５ｂに到達するコンタクトホールを形成す
る。
なる第２の層間絶縁膜１６を約１μｍの厚さに形成す
る。そして、この第２の層間絶縁膜１６に、第１層配線
１５ａ，１５ｂに到達するコンタクトホールを形成す
る。
【００４６】その後、スパッタ法により、基板１０の上
側全面にＴｉ膜を５ｎｍ、ＴｉＮ膜を１５ｎｍの厚さに
形成し、更にタングステン膜を形成して、コンタクトホ
ール内にタングステンを埋め込む。その後、第２の層間
絶縁膜１６上のタングステン膜、ＴｉＮ膜及びＴｉ膜を
ＣＭＰ研磨して、コンタクトホール外部の部分のタング
ステン膜、ＴｉＮ膜及びＴｉ膜を除去する。これにより
タングステンプラグ１７が形成される。
側全面にＴｉ膜を５ｎｍ、ＴｉＮ膜を１５ｎｍの厚さに
形成し、更にタングステン膜を形成して、コンタクトホ
ール内にタングステンを埋め込む。その後、第２の層間
絶縁膜１６上のタングステン膜、ＴｉＮ膜及びＴｉ膜を
ＣＭＰ研磨して、コンタクトホール外部の部分のタング
ステン膜、ＴｉＮ膜及びＴｉ膜を除去する。これにより
タングステンプラグ１７が形成される。
【００４７】次に、基板１０の上側全面にＴｉＮ膜を１
５ｎｍ、ＡｌＣｕ合金膜を５００ｎｍ、ＴｉＮ膜を１５
ｎｍの厚さに順次形成し、これらをフォトリソグラフィ
法によりパターニングして、第１の静電気放電電極膜１
８ａ及び第２層配線１８ｂを形成する。
５ｎｍ、ＡｌＣｕ合金膜を５００ｎｍ、ＴｉＮ膜を１５
ｎｍの厚さに順次形成し、これらをフォトリソグラフィ
法によりパターニングして、第１の静電気放電電極膜１
８ａ及び第２層配線１８ｂを形成する。
【００４８】次に、基板１０の上側全面に例えばＳｉＯ
2 からなる第３の層間絶縁膜１９を約１．３μｍの厚さ
に形成する。そして、フォトリソグラフィ法により、第
３の絶縁膜１９に、第１の静電気放電電極１８ａ及び第
２層配線１８ｂに到達する開口部を形成する。
2 からなる第３の層間絶縁膜１９を約１．３μｍの厚さ
に形成する。そして、フォトリソグラフィ法により、第
３の絶縁膜１９に、第１の静電気放電電極１８ａ及び第
２層配線１８ｂに到達する開口部を形成する。
【００４９】次に、基板上にＴｉＮ膜を約２００μｍの
厚さに形成し、このＴｉＮ膜をパターニングして、第２
の静電気放電電極膜１８ａを形成する。また、基板１０
の上側全面にＴｉＮ膜を１５ｎｍ、ＡｌＣｕ合金膜を５
００ｎｍ、ＴｉＮ膜を１５ｎｍの厚さに順次形成し、こ
れらをフォトリソグラフィ法によりパターニングして、
容量センサ電極２２を形成する。
厚さに形成し、このＴｉＮ膜をパターニングして、第２
の静電気放電電極膜１８ａを形成する。また、基板１０
の上側全面にＴｉＮ膜を１５ｎｍ、ＡｌＣｕ合金膜を５
００ｎｍ、ＴｉＮ膜を１５ｎｍの厚さに順次形成し、こ
れらをフォトリソグラフィ法によりパターニングして、
容量センサ電極２２を形成する。
【００５０】次いで、基板１０の上側全面にＳｉＯ2 膜
を１００ｎｍ、ＳｉＮ膜を約７００ｎｍの厚さに順次形
成してカバー膜２３とする。そして、フォトリソグラフ
ィ法により、ＥＳＤホール部１８のカバー膜２３に、一
辺が約０．８５μｍのほぼ矩形の複数のＥＳＤホール２
４を形成する。
を１００ｎｍ、ＳｉＮ膜を約７００ｎｍの厚さに順次形
成してカバー膜２３とする。そして、フォトリソグラフ
ィ法により、ＥＳＤホール部１８のカバー膜２３に、一
辺が約０．８５μｍのほぼ矩形の複数のＥＳＤホール２
４を形成する。
【００５１】このようにして、本実施の形態の容量検出
型センサを製造することができる。
型センサを製造することができる。
【００５２】本実施の形態によれば、ＥＳＤ電極２１を
駆動回路１１を構成する配線と同時に形成するので、少
ない工程数で容量検出型センサを製造することができ
る。
駆動回路１１を構成する配線と同時に形成するので、少
ない工程数で容量検出型センサを製造することができ
る。
【００５３】（第２の実施の形態）以下、本発明の第２
の実施の形態の容量検出型センサ（指紋センサ）につい
て、図８に示すＥＳＤホール部の断面図、図９に示すＥ
ＳＤホール部の平面図を参照して説明する。
の実施の形態の容量検出型センサ（指紋センサ）につい
て、図８に示すＥＳＤホール部の断面図、図９に示すＥ
ＳＤホール部の平面図を参照して説明する。
【００５４】本実施の形態の容量検出型センサが第１の
実施の形態と異なる点はＥＤＳホール部の構造が異なる
ことにあり、その他の構造は基本的に第１の実施の形態
と同様であるので、図８において図３と同一物には同一
符号を付して、重複する部分の説明は省略する。また、
容量センサ電極部の構成は基本的に第１の実施の形態と
同様であるので、ここでは容量センサ電極部の説明を省
略する。
実施の形態と異なる点はＥＤＳホール部の構造が異なる
ことにあり、その他の構造は基本的に第１の実施の形態
と同様であるので、図８において図３と同一物には同一
符号を付して、重複する部分の説明は省略する。また、
容量センサ電極部の構成は基本的に第１の実施の形態と
同様であるので、ここでは容量センサ電極部の説明を省
略する。
【００５５】本実施の形態では、第２の静電気放電電極
膜（ＴｉＮ膜）２０ａが第３の絶縁膜１９の上に形成さ
れており、カバー膜２３には第２の静電気放電電極２０
ａが露出するように、例えば８μｍ×８μｍのＥＳＤホ
ール２６が開口されている。また、第２の静電気放電電
極膜２０ａは、第３の層間絶縁膜１９に形成されたコン
タクトホール１９ａを介して第１の静電気放電電極膜１
８ａに電気的に接続している。コンタクトホール１９ａ
は、例えば０．８５μｍ×０．８５μｍの大きさであ
り、図９に示すように、ＥＳＤホール部に３行４列に並
んで配置されている。
膜（ＴｉＮ膜）２０ａが第３の絶縁膜１９の上に形成さ
れており、カバー膜２３には第２の静電気放電電極２０
ａが露出するように、例えば８μｍ×８μｍのＥＳＤホ
ール２６が開口されている。また、第２の静電気放電電
極膜２０ａは、第３の層間絶縁膜１９に形成されたコン
タクトホール１９ａを介して第１の静電気放電電極膜１
８ａに電気的に接続している。コンタクトホール１９ａ
は、例えば０．８５μｍ×０．８５μｍの大きさであ
り、図９に示すように、ＥＳＤホール部に３行４列に並
んで配置されている。
【００５６】本実施の形態においては、第２の静電気放
電電極膜２０ａが第３の層間絶縁膜１９上に形成されて
おり、コンタクトホール１９ａを介して第１の静電気放
電電極膜１８ａに接続されているので、温度変化により
第１の静電気放電電極膜１８ａと第２の静電気放電電極
膜２０ａとの間に発生する応力が小さく、第２の静電気
放電電極膜２０ａに亀裂が発生することが抑制される。
また、仮に第３の層間絶縁膜１９上の部分で第２の静電
気放電電極膜２０ａに亀裂が発生しても、第１の静電気
放電電極膜１８ａの腐食がより確実に防止される。これ
により、長期間使用してＥＳＤホール内２６に水分や塩
分が進入しても、第１の静電気放電電極膜１８ａが腐食
される可能性が低く、長期間にわたって高い信頼性を維
持することができる。
電電極膜２０ａが第３の層間絶縁膜１９上に形成されて
おり、コンタクトホール１９ａを介して第１の静電気放
電電極膜１８ａに接続されているので、温度変化により
第１の静電気放電電極膜１８ａと第２の静電気放電電極
膜２０ａとの間に発生する応力が小さく、第２の静電気
放電電極膜２０ａに亀裂が発生することが抑制される。
また、仮に第３の層間絶縁膜１９上の部分で第２の静電
気放電電極膜２０ａに亀裂が発生しても、第１の静電気
放電電極膜１８ａの腐食がより確実に防止される。これ
により、長期間使用してＥＳＤホール内２６に水分や塩
分が進入しても、第１の静電気放電電極膜１８ａが腐食
される可能性が低く、長期間にわたって高い信頼性を維
持することができる。
【００５７】なお、第２の層間絶縁膜１９に形成するコ
ンタクトホール１９ａの形状は、図１０に示すようにス
トライプ状としてもよく、図１１に示すように同心円状
にしてもよい。
ンタクトホール１９ａの形状は、図１０に示すようにス
トライプ状としてもよく、図１１に示すように同心円状
にしてもよい。
【００５８】以下、本実施の形態の容量検出型センサの
製造方法について、図８を参照して説明する。
製造方法について、図８を参照して説明する。
【００５９】第１の実施の形態と同様の方法により基板
１０上に、トランジスタ、第１の層間絶縁膜１３、第１
層配線１５ａ、第２の層間絶縁膜１６、タングステンプ
ラグ１４，１７等を形成する。そして、第２の層間絶縁
膜１６上にＴｉ膜、アルミニウム膜及びＴｉ膜を順次形
成し、これらの積層膜をパターニングして、第１の静電
気放電電極１８ａを形成する。
１０上に、トランジスタ、第１の層間絶縁膜１３、第１
層配線１５ａ、第２の層間絶縁膜１６、タングステンプ
ラグ１４，１７等を形成する。そして、第２の層間絶縁
膜１６上にＴｉ膜、アルミニウム膜及びＴｉ膜を順次形
成し、これらの積層膜をパターニングして、第１の静電
気放電電極１８ａを形成する。
【００６０】次に、基板１０の上側全面にＳｉＯ2 から
なる厚さが約１．３μｍの第３の層間絶縁膜１９を形成
する。そして、フォトリソグラフィ法により、この第３
の層間絶縁膜１９に、第１の静電気放電電極膜１８ａに
到達するコンタクトホール１９ａを形成する。
なる厚さが約１．３μｍの第３の層間絶縁膜１９を形成
する。そして、フォトリソグラフィ法により、この第３
の層間絶縁膜１９に、第１の静電気放電電極膜１８ａに
到達するコンタクトホール１９ａを形成する。
【００６１】次に、ＰＶＤ（Physical Vapor Depositio
n ）法又はＭＯＣＶＤ（Metal Organic Chemical Vapor
Deposition ）法により、基板１０の上側全面にＴｉＮ
膜を約２００ｎｍの厚さに形成する。そして、このＴｉ
Ｎ膜をパターニングして、第２の静電気放電電極膜２０
ａを形成する。ＥＳＤ電極２１は、第１の静電気放電電
極膜１８ａ及び第２の静電気放電電極膜２０ａにより構
成される。
n ）法又はＭＯＣＶＤ（Metal Organic Chemical Vapor
Deposition ）法により、基板１０の上側全面にＴｉＮ
膜を約２００ｎｍの厚さに形成する。そして、このＴｉ
Ｎ膜をパターニングして、第２の静電気放電電極膜２０
ａを形成する。ＥＳＤ電極２１は、第１の静電気放電電
極膜１８ａ及び第２の静電気放電電極膜２０ａにより構
成される。
【００６２】一般に、ＰＶＤ法では安定なＴｉＮ膜を安
価に形成することができるという利点がある。しかし、
ＰＶＤ法によりコンタクトホール内にＴｉＮ膜を形成す
ると、膜厚が薄い部分ができやすいという難点がある。
一方、ＴｉＮ膜をＭＯＣＶＤ法で形成する場合は、コン
タクトホール内にも比較的均一な厚さでＴｉＮ膜を形成
することができる。
価に形成することができるという利点がある。しかし、
ＰＶＤ法によりコンタクトホール内にＴｉＮ膜を形成す
ると、膜厚が薄い部分ができやすいという難点がある。
一方、ＴｉＮ膜をＭＯＣＶＤ法で形成する場合は、コン
タクトホール内にも比較的均一な厚さでＴｉＮ膜を形成
することができる。
【００６３】次いで、第１の実施の形態と同様に、基板
１０の上側全面に厚さが１００ｎｍのＳｉＯ2 膜と厚さ
が７００ｎｍのＳｉＮ膜との積層構造のカバー膜２３を
形成し、このカバー膜２３に、ＥＳＤ電極２１に到達す
る開口部２６を形成する。これにより、本実施の形態の
容量検出型センサが完成する。
１０の上側全面に厚さが１００ｎｍのＳｉＯ2 膜と厚さ
が７００ｎｍのＳｉＮ膜との積層構造のカバー膜２３を
形成し、このカバー膜２３に、ＥＳＤ電極２１に到達す
る開口部２６を形成する。これにより、本実施の形態の
容量検出型センサが完成する。
【００６４】（第３の実施の形態）以下、本発明の第３
の実施の形態の容量検出型センサ（指紋センサ）につい
て、図１２に示すＥＳＤホール部の断面図、図１３に示
すＥＳＤホール部の平面図を参照して説明する。
の実施の形態の容量検出型センサ（指紋センサ）につい
て、図１２に示すＥＳＤホール部の断面図、図１３に示
すＥＳＤホール部の平面図を参照して説明する。
【００６５】本実施の形態の容量検出型センサが第１の
実施の形態と異なる点はＥＳＤホール部の構造が異なる
ことにあり、その他の構造は基本的に第１の実施の形態
と同様であるので、図１２において図３と同一物には同
一符号を付して、重複する部分の説明は省略する。ま
た、容量センサ電極部の構成は基本的に第１の実施の形
態と同様であるので、ここでは容量センサ電極部の説明
を省略する。
実施の形態と異なる点はＥＳＤホール部の構造が異なる
ことにあり、その他の構造は基本的に第１の実施の形態
と同様であるので、図１２において図３と同一物には同
一符号を付して、重複する部分の説明は省略する。ま
た、容量センサ電極部の構成は基本的に第１の実施の形
態と同様であるので、ここでは容量センサ電極部の説明
を省略する。
【００６６】本実施の形態では、ＴｉＮからなる第２の
静電気放電電極膜２０ｂが第３の層間絶縁膜１９の上に
形成されており、この第２の静電気放電電極膜２０ｂは
第３の層間絶縁膜１９に設けられたコンタクトホール２
７を介して第１の静電気放電電極膜１８ａに電気的に接
続している。
静電気放電電極膜２０ｂが第３の層間絶縁膜１９の上に
形成されており、この第２の静電気放電電極膜２０ｂは
第３の層間絶縁膜１９に設けられたコンタクトホール２
７を介して第１の静電気放電電極膜１８ａに電気的に接
続している。
【００６７】第３の層間絶縁膜１９及び第２の静電気放
電電極膜２０ｂの上にはカバー膜２３が形成されてい
る。そして、ＥＳＤホール２８は、コンタクトホール２
７から離れた位置に設けられている。ＥＳＤホール２８
の大きさは、例えば約５μｍ×５μｍである。
電電極膜２０ｂの上にはカバー膜２３が形成されてい
る。そして、ＥＳＤホール２８は、コンタクトホール２
７から離れた位置に設けられている。ＥＳＤホール２８
の大きさは、例えば約５μｍ×５μｍである。
【００６８】本実施の形態においては、ＥＳＤホール２
８が第１の静電気放電電極膜１８ａと第２の静電気放電
電極膜２０ｂとの接続部から離れた位置に形成されてい
るので、仮にＥＳＤホール２８内の第２の静電気放電電
極膜２０ｂに亀裂が発生したとしても、第１の静電気放
電電極膜１８ａに水分や塩分が進入するおそれはない。
これにより、本実施の形態の容量検出型センサにおいて
も、長期間にわたって高い信頼性を維持することができ
るという効果が得られる。
８が第１の静電気放電電極膜１８ａと第２の静電気放電
電極膜２０ｂとの接続部から離れた位置に形成されてい
るので、仮にＥＳＤホール２８内の第２の静電気放電電
極膜２０ｂに亀裂が発生したとしても、第１の静電気放
電電極膜１８ａに水分や塩分が進入するおそれはない。
これにより、本実施の形態の容量検出型センサにおいて
も、長期間にわたって高い信頼性を維持することができ
るという効果が得られる。
【００６９】なお、ＥＳＤホール２８は、図１４に示す
ようにコンタクトホール２７を囲むリング状に形成して
もよく、図１５に示すようにコンタクトホール２７の周
囲に分散して複数個形成してもよい。
ようにコンタクトホール２７を囲むリング状に形成して
もよく、図１５に示すようにコンタクトホール２７の周
囲に分散して複数個形成してもよい。
【００７０】以下、本実施の形態の容量検出型センサの
製造方法について、図１２を参照して説明する。
製造方法について、図１２を参照して説明する。
【００７１】第１の実施の形態と同様にして基板１０上
に第１の静電気放電電極膜１８ａまで形成した後、基板
１０の上側全面に第３の層間絶縁膜１９を形成する。そ
して、この層間絶縁膜１９に第１の静電気放電電極膜１
８ａに到達するコンタクトホール２７を形成した後、基
板１０の上側全面にＴｉＮ膜を約２００ｎｍの厚さに形
成し、このＴｉＮ膜をパターニングして第２の静電気放
電電極膜２０ｂを形成する。このとき、第１の実施の形
態と同様に、第３の層間絶縁膜１９の上に容量センサ電
極（図示せず）を形成する。
に第１の静電気放電電極膜１８ａまで形成した後、基板
１０の上側全面に第３の層間絶縁膜１９を形成する。そ
して、この層間絶縁膜１９に第１の静電気放電電極膜１
８ａに到達するコンタクトホール２７を形成した後、基
板１０の上側全面にＴｉＮ膜を約２００ｎｍの厚さに形
成し、このＴｉＮ膜をパターニングして第２の静電気放
電電極膜２０ｂを形成する。このとき、第１の実施の形
態と同様に、第３の層間絶縁膜１９の上に容量センサ電
極（図示せず）を形成する。
【００７２】次いで、基板１０の上側全面に厚さが１０
０ｎｍのＳｉＯ2 膜と厚さが７００ｎｍのＳｉＮ膜とか
らなるカバー膜２３を形成する。その後、このカバー膜
２３に、第２の静電気放電電極２０ｂが露出するＥＳＤ
ホール２８を形成する。この場合に、ＥＳＤホール２８
はコンタクトホール２７から離れた位置に形成する。こ
れにより、本実施の形態の容量検出型センサが完成す
る。
０ｎｍのＳｉＯ2 膜と厚さが７００ｎｍのＳｉＮ膜とか
らなるカバー膜２３を形成する。その後、このカバー膜
２３に、第２の静電気放電電極２０ｂが露出するＥＳＤ
ホール２８を形成する。この場合に、ＥＳＤホール２８
はコンタクトホール２７から離れた位置に形成する。こ
れにより、本実施の形態の容量検出型センサが完成す
る。
【００７３】（第４の実施の形態）図１６は本発明の第
４の実施の形態の容量検出型センサ（指紋センサ）の構
成を示す平面図、図１７は同じくその容量検出型センサ
の容量センサ電極間の部分における断面図である。
４の実施の形態の容量検出型センサ（指紋センサ）の構
成を示す平面図、図１７は同じくその容量検出型センサ
の容量センサ電極間の部分における断面図である。
【００７４】本実施の形態の容量検出型センサが第１の
実施の形態と異なる点はＥＳＤホール部の構造が異なる
ことにあり、その他の構造は基本的に第１の実施の形態
と同様であるので、図１６，図１７において図１，図３
と同一物には同一符号を付して、重複する部分の説明は
省略する。また、図１７では、第１の層間絶縁膜から第
２層配線までの図示を省略している。
実施の形態と異なる点はＥＳＤホール部の構造が異なる
ことにあり、その他の構造は基本的に第１の実施の形態
と同様であるので、図１６，図１７において図１，図３
と同一物には同一符号を付して、重複する部分の説明は
省略する。また、図１７では、第１の層間絶縁膜から第
２層配線までの図示を省略している。
【００７５】本実施の形態においては、容量センサ電極
２２の角部近傍の第２の層間絶縁膜１９上に、タングス
テンプラグ１７を介して半導体基板１０に電気的に接続
された第１の静電気放電電極膜１８ａが形成されてい
る。また、第３の層間絶縁膜１９の上にはＴｉＮ膜から
なる第２の静電気放電電極膜２０ｂが形成されている。
この第２の静電気放電電極膜２０ｂは、第３の層間絶縁
膜１９に形成されたコンタクトホール２７を介して第１
の静電気放電電極膜１８ａに電気的に接続されている。
また、第２の静電気放電電極膜２０ｂは容量センサ電極
２２間の隙間を覆うように、網目状に形成されている。
２２の角部近傍の第２の層間絶縁膜１９上に、タングス
テンプラグ１７を介して半導体基板１０に電気的に接続
された第１の静電気放電電極膜１８ａが形成されてい
る。また、第３の層間絶縁膜１９の上にはＴｉＮ膜から
なる第２の静電気放電電極膜２０ｂが形成されている。
この第２の静電気放電電極膜２０ｂは、第３の層間絶縁
膜１９に形成されたコンタクトホール２７を介して第１
の静電気放電電極膜１８ａに電気的に接続されている。
また、第２の静電気放電電極膜２０ｂは容量センサ電極
２２間の隙間を覆うように、網目状に形成されている。
【００７６】ＥＳＤホール２８は、容量センサ電極２２
のそれぞれの辺に沿って配列されており、ＥＳＤホール
２８の底部には第２の静電気放電電極膜２０ｂが露出し
ている。
のそれぞれの辺に沿って配列されており、ＥＳＤホール
２８の底部には第２の静電気放電電極膜２０ｂが露出し
ている。
【００７７】本実施の形態の容量検出型センサにおいて
も、第３の実施の形態と同様に、ＥＳＤホール２８が第
１の静電気放電電極膜１８ａと第２の静電気放電電極膜
２０ｂとの接続部から離れた位置に形成されているの
で、ＥＳＤホール２８内に水分や塩分が進入しても、第
１の静電気放電電極膜１８ａが腐食されるおそれがな
く、長期間にわたって高い信頼性を維持することができ
る。
も、第３の実施の形態と同様に、ＥＳＤホール２８が第
１の静電気放電電極膜１８ａと第２の静電気放電電極膜
２０ｂとの接続部から離れた位置に形成されているの
で、ＥＳＤホール２８内に水分や塩分が進入しても、第
１の静電気放電電極膜１８ａが腐食されるおそれがな
く、長期間にわたって高い信頼性を維持することができ
る。
【００７８】また、本実施の形態においては、ＥＳＤホ
ールが高密度に配置され、且つＥＳＤホールの総面積が
大きいので、他の実施の形態に比べて放電によるセンサ
の破損をより確実に防止できるという利点がある。
ールが高密度に配置され、且つＥＳＤホールの総面積が
大きいので、他の実施の形態に比べて放電によるセンサ
の破損をより確実に防止できるという利点がある。
【００７９】（第５の実施の形態）以下、本発明の第５
の実施の形態の容量検出型センサ（指紋センサ）につい
て、図１８に示すＥＳＤホール部の断面図、図１９に示
すＥＳＤホール部の平面図を参照して説明する。
の実施の形態の容量検出型センサ（指紋センサ）につい
て、図１８に示すＥＳＤホール部の断面図、図１９に示
すＥＳＤホール部の平面図を参照して説明する。
【００８０】本実施の形態の容量検出型センサが第１の
実施の形態と異なる点はＥＳＤホール部の構造が異なる
ことにあり、その他の構造は基本的に第１の実施の形態
と同様であるので、図１８において図３と同一物には同
一符号を付して、重複する部分の説明は省略する。ま
た、容量センサ電極部の構成は基本的に第１の実施の形
態と同様であるので、ここでは容量センサ電極部の説明
を省略する。
実施の形態と異なる点はＥＳＤホール部の構造が異なる
ことにあり、その他の構造は基本的に第１の実施の形態
と同様であるので、図１８において図３と同一物には同
一符号を付して、重複する部分の説明は省略する。ま
た、容量センサ電極部の構成は基本的に第１の実施の形
態と同様であるので、ここでは容量センサ電極部の説明
を省略する。
【００８１】本実施の形態では、第３の層間絶縁膜１９
にタングステンプラグ（導電体部）２０ｄが埋め込まれ
ており、このタングステンプラグ２０ｄを介して第１の
静電気放電電極１８ａとＴｉＮ膜からなる第２の静電気
放電電極２０ｃとが電気的に接続されている。ＥＳＤ電
極２１は、これらの第１の静電気放電電極膜１８ａ、タ
ングステンプラグ２０ｄ及び第２の静電気放電電極膜２
０ｃとにより構成される。
にタングステンプラグ（導電体部）２０ｄが埋め込まれ
ており、このタングステンプラグ２０ｄを介して第１の
静電気放電電極１８ａとＴｉＮ膜からなる第２の静電気
放電電極２０ｃとが電気的に接続されている。ＥＳＤ電
極２１は、これらの第１の静電気放電電極膜１８ａ、タ
ングステンプラグ２０ｄ及び第２の静電気放電電極膜２
０ｃとにより構成される。
【００８２】すなわち、本実施の形態では、第１の実施
の形態と同様にして第２の層間絶縁膜１６上に第１の静
電気放電電極膜１８ａを形成した後、基板１０の上側全
面に第３の層間絶縁膜１９を形成する。その後、フォト
リソグラフィ法により第３の層間絶縁膜１９に開口部を
形成する。そして、基板１０の上側全面に、Ｔｉ膜及び
ＴｉＮ膜を形成し、更にその上にタングステン膜を形成
して、第３の層間絶縁膜１９の開口部にタングステンを
埋め込む。その後、ＣＭＰ研磨により第３の層間絶縁膜
１９上のタングステン膜、ＴｉＮ膜及びＴｉ膜を除去す
る。このようにして、タングステンプラグ２０ｄが形成
される。
の形態と同様にして第２の層間絶縁膜１６上に第１の静
電気放電電極膜１８ａを形成した後、基板１０の上側全
面に第３の層間絶縁膜１９を形成する。その後、フォト
リソグラフィ法により第３の層間絶縁膜１９に開口部を
形成する。そして、基板１０の上側全面に、Ｔｉ膜及び
ＴｉＮ膜を形成し、更にその上にタングステン膜を形成
して、第３の層間絶縁膜１９の開口部にタングステンを
埋め込む。その後、ＣＭＰ研磨により第３の層間絶縁膜
１９上のタングステン膜、ＴｉＮ膜及びＴｉ膜を除去す
る。このようにして、タングステンプラグ２０ｄが形成
される。
【００８３】次いで、基板１０の上側全面にＴｉＮ膜を
約２００ｎｍの厚さに形成し、このＴｉＮ膜をパターニ
ングして、第２の静電気放電電極膜２０ｃを形成する。
その後、厚さが約１００ｎｍのＳｉＯ2 膜及び厚さが約
７００ｎｍのＳｉＮ膜を順次形成して、カバー膜２３と
する。このようにして、本実施の形態の容量検出型セン
サが完成する。
約２００ｎｍの厚さに形成し、このＴｉＮ膜をパターニ
ングして、第２の静電気放電電極膜２０ｃを形成する。
その後、厚さが約１００ｎｍのＳｉＯ2 膜及び厚さが約
７００ｎｍのＳｉＮ膜を順次形成して、カバー膜２３と
する。このようにして、本実施の形態の容量検出型セン
サが完成する。
【００８４】なお、プラグ２０ｄの材料はタングステン
に限定するものではないが、プラグ２０ｄは第１の静電
気放電電極膜１８ａよりも耐食性が高い材料により形成
することが必要である。
に限定するものではないが、プラグ２０ｄは第１の静電
気放電電極膜１８ａよりも耐食性が高い材料により形成
することが必要である。
【００８５】本実施の形態では、第１の静電気放電電極
膜１８ａと第２の静電気放電電極膜２０ｃとの間にタン
グステンプラグ２０ｄが形成されているため、温度の変
化によって第２の静電気放電電極膜（ＴｉＮ膜）２０ｃ
に亀裂が発生するおそれが少ない。また、仮に第２の静
電気放電電極膜２０ｃに亀裂が発生し、更にＥＳＤホー
ル２９内に水分や塩分が進入したとしても、第２の静電
気放電電極膜２０ｃと第１の静電気放電電極膜１８ａと
の間にタングステンプラグ２０ｄが介在しているため、
アルミニウムを主成分とする第１の静電気放電電極膜１
８ａが腐食されるおそれがない。従って、本実施の形態
の容量検出型センサにおいても、長期間にわたって高い
信頼性を維持することができる。
膜１８ａと第２の静電気放電電極膜２０ｃとの間にタン
グステンプラグ２０ｄが形成されているため、温度の変
化によって第２の静電気放電電極膜（ＴｉＮ膜）２０ｃ
に亀裂が発生するおそれが少ない。また、仮に第２の静
電気放電電極膜２０ｃに亀裂が発生し、更にＥＳＤホー
ル２９内に水分や塩分が進入したとしても、第２の静電
気放電電極膜２０ｃと第１の静電気放電電極膜１８ａと
の間にタングステンプラグ２０ｄが介在しているため、
アルミニウムを主成分とする第１の静電気放電電極膜１
８ａが腐食されるおそれがない。従って、本実施の形態
の容量検出型センサにおいても、長期間にわたって高い
信頼性を維持することができる。
【００８６】なお、上記第１〜第５の実施の形態ではい
ずれもＥＳＤ電極がアルミニウムを主成分とする膜とＴ
ｉＮ膜とにより形成されている場合について説明した
が、ＥＳＤ電極はこれに限定されるものではない。例え
ば、駆動回路の配線を銅（Ｃｕ）又は銅合金により形成
する場合は、ＥＳＤ電極も銅又は銅合金膜とＴｉＮ膜と
により形成することができる。また、ＴｉＮ膜に替え
て、Ｔｉ膜、Ｍｏ（モリブデン）膜及びＷ（タングステ
ン）膜等の高融点金属膜、並びにＭｏＮ膜及びＷＮ膜等
の高融点金属窒化膜を使用することができる。
ずれもＥＳＤ電極がアルミニウムを主成分とする膜とＴ
ｉＮ膜とにより形成されている場合について説明した
が、ＥＳＤ電極はこれに限定されるものではない。例え
ば、駆動回路の配線を銅（Ｃｕ）又は銅合金により形成
する場合は、ＥＳＤ電極も銅又は銅合金膜とＴｉＮ膜と
により形成することができる。また、ＴｉＮ膜に替え
て、Ｔｉ膜、Ｍｏ（モリブデン）膜及びＷ（タングステ
ン）膜等の高融点金属膜、並びにＭｏＮ膜及びＷＮ膜等
の高融点金属窒化膜を使用することができる。
【００８７】更に、上記実施の形態においてはいずれも
本発明を指紋センサに適用した場合について説明した
が、これにより本発明が指紋センサに限定されるもので
はなく、本発明は微細な部分の容量分布を検出するセン
サに適用できる。
本発明を指紋センサに適用した場合について説明した
が、これにより本発明が指紋センサに限定されるもので
はなく、本発明は微細な部分の容量分布を検出するセン
サに適用できる。
【００８８】（付記１）複数の容量センサ電極を備えた
容量検出型センサにおいて、基板と、前記基板の上に形
成された絶縁膜と、前記絶縁膜上に形成された導電性の
第１の静電気放電電極膜と、前記第１の静電気放電電極
膜上に形成された導電性の第２の静電気放電電極膜と、
前記複数の容量センサ電極の上を覆い、且つ、前記第２
の静電気放電電極膜に到達する複数の開口部が設けられ
たカバー膜とを有することを特徴とする容量検出型セン
サ。
容量検出型センサにおいて、基板と、前記基板の上に形
成された絶縁膜と、前記絶縁膜上に形成された導電性の
第１の静電気放電電極膜と、前記第１の静電気放電電極
膜上に形成された導電性の第２の静電気放電電極膜と、
前記複数の容量センサ電極の上を覆い、且つ、前記第２
の静電気放電電極膜に到達する複数の開口部が設けられ
たカバー膜とを有することを特徴とする容量検出型セン
サ。
【００８９】（付記２）前記カバー膜に設けられた開口
部は、いずれも直径又は幅が５μｍ以下であることを特
徴とする付記１に記載の容量検出型センサ。
部は、いずれも直径又は幅が５μｍ以下であることを特
徴とする付記１に記載の容量検出型センサ。
【００９０】（付記３）前記第２の静電気放電電極膜の
上に、前記複数の開口部が均一に配置されていることを
特徴とする付記１に記載の容量検出型センサ。
上に、前記複数の開口部が均一に配置されていることを
特徴とする付記１に記載の容量検出型センサ。
【００９１】（付記４）前記第１の静電気放電電極膜及
び前記第２の静電気放電電極膜が前記容量センサ電極よ
りも、前記基板に近い位置に形成されていることを特徴
とする付記１に記載の容量検出型センサ。
び前記第２の静電気放電電極膜が前記容量センサ電極よ
りも、前記基板に近い位置に形成されていることを特徴
とする付記１に記載の容量検出型センサ。
【００９２】（付記５）前記容量センサ電極と前記基板
との間に形成されて前記容量センサ電極に電気的に接続
された配線を有し、前記第２の静電気放電電極膜が前記
配線と同じ配線層に形成されていることを特徴とする付
記１に記載の容量検出型センサ。
との間に形成されて前記容量センサ電極に電気的に接続
された配線を有し、前記第２の静電気放電電極膜が前記
配線と同じ配線層に形成されていることを特徴とする付
記１に記載の容量検出型センサ。
【００９３】（付記６）前記カバー膜には、前記開口部
がストライプ状に形成されていることを特徴とする付記
１に記載の容量検出型センサ。
がストライプ状に形成されていることを特徴とする付記
１に記載の容量検出型センサ。
【００９４】（付記７）前記カバー膜には、前記開口部
が同心円状に形成されていることを特徴とする付記１に
記載の容量検出型センサ。
が同心円状に形成されていることを特徴とする付記１に
記載の容量検出型センサ。
【００９５】（付記８）前記第１の静電気放電電極膜は
アルミニウムを主成分とする金属からなり、前記第２の
静電気放電電極膜はＴｉＮからなることを特徴とする付
記１に記載の容量検出型センサ。
アルミニウムを主成分とする金属からなり、前記第２の
静電気放電電極膜はＴｉＮからなることを特徴とする付
記１に記載の容量検出型センサ。
【００９６】（付記９）前記第１及び第２の静電気放電
電極膜は、前記基板を介して接地されることを特徴とす
る付記１に記載の容量検出型センサ。
電極膜は、前記基板を介して接地されることを特徴とす
る付記１に記載の容量検出型センサ。
【００９７】（付記１０）複数の容量センサ電極を備え
た容量検出型センサにおいて、基板と、前記基板の上に
形成された第１の絶縁膜と、前記第１の絶縁膜上に形成
された導電性の第１の静電気放電電極膜と、前記第１の
絶縁膜及び前記第１の静電気放電電極膜の上に形成され
た第２の絶縁膜と、前記第２の絶縁膜上に形成され、前
記第２の絶縁膜に形成されたコンタクトホールを介して
前記第１の静電気放電電極膜と電気的に接続された第２
の静電気放電電極膜と、前記複数の容量センサ電極の上
を覆い、且つ、前記第２の静電気放電電極膜に到達する
開口部が設けられたカバー膜とを有することを特徴とす
る容量検出型センサ。
た容量検出型センサにおいて、基板と、前記基板の上に
形成された第１の絶縁膜と、前記第１の絶縁膜上に形成
された導電性の第１の静電気放電電極膜と、前記第１の
絶縁膜及び前記第１の静電気放電電極膜の上に形成され
た第２の絶縁膜と、前記第２の絶縁膜上に形成され、前
記第２の絶縁膜に形成されたコンタクトホールを介して
前記第１の静電気放電電極膜と電気的に接続された第２
の静電気放電電極膜と、前記複数の容量センサ電極の上
を覆い、且つ、前記第２の静電気放電電極膜に到達する
開口部が設けられたカバー膜とを有することを特徴とす
る容量検出型センサ。
【００９８】（付記１１）前記容量センサ電極は、前記
第２の絶縁膜上に形成されていることを特徴とする付記
１０に記載の容量検出型センサ。
第２の絶縁膜上に形成されていることを特徴とする付記
１０に記載の容量検出型センサ。
【００９９】（付記１２）前記第１の静電気放電電極膜
はアルミニウムを主成分とする金属からなり、前記第２
の静電気放電電極膜はＴｉＮからなることを特徴とする
付記１０に記載の容量検出型センサ。
はアルミニウムを主成分とする金属からなり、前記第２
の静電気放電電極膜はＴｉＮからなることを特徴とする
付記１０に記載の容量検出型センサ。
【０１００】（付記１３）前記カバー膜の開口部は、前
記第１の静電気放電電極膜と前記第２の静電気放電電極
膜との接続部の上方に形成されていることを特徴とする
付記１０に記載の容量型検出センサ。
記第１の静電気放電電極膜と前記第２の静電気放電電極
膜との接続部の上方に形成されていることを特徴とする
付記１０に記載の容量型検出センサ。
【０１０１】（付記１４）前記カバー膜の開口部は、前
記第１の静電気放電電極膜と前記第２の静電気放電電極
膜との接続部と異なる位置に形成されていることを特徴
とする付記１０に記載の容量検出型センサ。
記第１の静電気放電電極膜と前記第２の静電気放電電極
膜との接続部と異なる位置に形成されていることを特徴
とする付記１０に記載の容量検出型センサ。
【０１０２】（付記１５）前記カバー膜の開口部は、前
記容量センサ電極の辺に沿って形成されていることを特
徴とする付記１４に記載の容量検出型センサ。
記容量センサ電極の辺に沿って形成されていることを特
徴とする付記１４に記載の容量検出型センサ。
【０１０３】（付記１６）前記第１及び第２の静電気放
電電極は、前記基板を介して接地されることを特徴とす
る付記１０に記載の容量検出型センサ。
電電極は、前記基板を介して接地されることを特徴とす
る付記１０に記載の容量検出型センサ。
【０１０４】（付記１７）複数の容量センサ電極を備え
た容量検出型センサにおいて、基板と、前記基板の上に
形成された第１の絶縁膜と、前記第１の絶縁膜上に形成
された導電性の第１の静電気放電電極膜と、前記第１の
絶縁膜及び前記第１の静電気放電電極膜の上に形成され
た第２の絶縁膜と、前記第２の絶縁膜の開口部内に形成
されて前記第１の静電気放電電極膜と電気的に接続され
た導電体プラグと、前記導電体プラグの上に形成されて
前記導電体プラグと電気的に接続された第２の静電気放
電電極膜と、前記複数の容量センサ電極の上を覆い、且
つ、前記第２の静電気放電電極膜に到達する開口部が設
けられたカバー膜とを有することを特徴とする容量検出
型センサ。
た容量検出型センサにおいて、基板と、前記基板の上に
形成された第１の絶縁膜と、前記第１の絶縁膜上に形成
された導電性の第１の静電気放電電極膜と、前記第１の
絶縁膜及び前記第１の静電気放電電極膜の上に形成され
た第２の絶縁膜と、前記第２の絶縁膜の開口部内に形成
されて前記第１の静電気放電電極膜と電気的に接続され
た導電体プラグと、前記導電体プラグの上に形成されて
前記導電体プラグと電気的に接続された第２の静電気放
電電極膜と、前記複数の容量センサ電極の上を覆い、且
つ、前記第２の静電気放電電極膜に到達する開口部が設
けられたカバー膜とを有することを特徴とする容量検出
型センサ。
【０１０５】（付記１８）前記第１の静電気放電電極膜
はアルミニウムを主成分とする金属からなり、前記導電
体部はタングステンを主成分とする金属からなり、前記
第２の静電気放電電極膜はＴｉＮからなることを特徴と
する付記１７に記載の容量検出型センサ。
はアルミニウムを主成分とする金属からなり、前記導電
体部はタングステンを主成分とする金属からなり、前記
第２の静電気放電電極膜はＴｉＮからなることを特徴と
する付記１７に記載の容量検出型センサ。
【０１０６】（付記１９）前記容量センサ電極が前記第
２の絶縁膜の上に形成されていることを特徴とする付記
１７に記載の容量検出型センサ。
２の絶縁膜の上に形成されていることを特徴とする付記
１７に記載の容量検出型センサ。
【０１０７】（付記２０）前記導電体プラグが前記第１
の静電気放電電極膜に比して腐食しにくい材料により形
成されていることを特徴とする付記１７に記載の容量検
出型センサ。
の静電気放電電極膜に比して腐食しにくい材料により形
成されていることを特徴とする付記１７に記載の容量検
出型センサ。
【０１０８】（付記２１）前記第１及び第２の静電気放
電電極は、前記基板を介して接地されることを特徴とす
る付記１７に記載の容量検出型センサ。
電電極は、前記基板を介して接地されることを特徴とす
る付記１７に記載の容量検出型センサ。
【０１０９】（付記２２）半導体基板にトランジスタを
形成する工程と、前記半導体基板上に前記トランジスタ
を被覆する第１の層間絶縁膜を形成する工程と、前記第
１の層間絶縁膜に第１のコンタクトホールを形成する工
程と、前記第１の層間絶縁膜上に第１層配線を形成する
工程と、前記第１の層間絶縁膜の上に前記第１層配線を
覆う第２の層間絶縁膜を形成する工程と、前記第２の層
間絶縁膜に第２のコンタクトホールを形成する工程と、
前記第２の層間絶縁膜の上に、第２層配線と、前記第１
のコンタクトホール、前記第１層配線及び前記第２のコ
ンタクトホールを介して前記トランジスタに電気的に接
続する第１の静電気放電電極膜とを形成する工程と、前
記第２の層間絶縁膜の上に前記第２層配線及び前記第１
の静電気放電電極膜を覆う第３の層間絶縁膜を形成する
工程と、前記第３の層間絶縁膜に前記第１の静電気放電
電極膜が露出する開口部及び前記第２層配線の一部が露
出する第３のコンタクトホールを形成する工程と、前記
１の静電気放電電極膜の上に第２の静電気放電電極膜を
形成する工程と、前記第３の層間絶縁膜の上に前記第３
のコンタクトホールを介して前記第２層配線に電気的に
接続した容量センサ電極を形成する工程と、前記第３の
層間絶縁膜の上に、前記第２の静電気放電電極膜及び前
記容量センサ電極を覆うカバー膜を形成する工程と、前
記第２の静電気放電電極膜の上方に前記カバー膜の表面
から前記第２の静電気放電電極膜に到達する複数の孔を
形成する工程とを有することを特徴とする容量検出型セ
ンサの製造方法。
形成する工程と、前記半導体基板上に前記トランジスタ
を被覆する第１の層間絶縁膜を形成する工程と、前記第
１の層間絶縁膜に第１のコンタクトホールを形成する工
程と、前記第１の層間絶縁膜上に第１層配線を形成する
工程と、前記第１の層間絶縁膜の上に前記第１層配線を
覆う第２の層間絶縁膜を形成する工程と、前記第２の層
間絶縁膜に第２のコンタクトホールを形成する工程と、
前記第２の層間絶縁膜の上に、第２層配線と、前記第１
のコンタクトホール、前記第１層配線及び前記第２のコ
ンタクトホールを介して前記トランジスタに電気的に接
続する第１の静電気放電電極膜とを形成する工程と、前
記第２の層間絶縁膜の上に前記第２層配線及び前記第１
の静電気放電電極膜を覆う第３の層間絶縁膜を形成する
工程と、前記第３の層間絶縁膜に前記第１の静電気放電
電極膜が露出する開口部及び前記第２層配線の一部が露
出する第３のコンタクトホールを形成する工程と、前記
１の静電気放電電極膜の上に第２の静電気放電電極膜を
形成する工程と、前記第３の層間絶縁膜の上に前記第３
のコンタクトホールを介して前記第２層配線に電気的に
接続した容量センサ電極を形成する工程と、前記第３の
層間絶縁膜の上に、前記第２の静電気放電電極膜及び前
記容量センサ電極を覆うカバー膜を形成する工程と、前
記第２の静電気放電電極膜の上方に前記カバー膜の表面
から前記第２の静電気放電電極膜に到達する複数の孔を
形成する工程とを有することを特徴とする容量検出型セ
ンサの製造方法。
【０１１０】（付記２３）半導体基板にトランジスタを
形成する工程と、前記半導体基板上に前記トランジスタ
を被覆する第１の層間絶縁膜を形成する工程と、前記第
１の層間絶縁膜に第１のコンタクトホールを形成する工
程と、前記第１の層間絶縁膜上に第１層配線を形成する
工程と、前記第１の層間絶縁膜の上に前記第１層配線を
覆う第２の層間絶縁膜を形成する工程と、前記第２の層
間絶縁膜に第２のコンタクトホールを形成する工程と、
前記第２の層間絶縁膜の上に、第２層配線と、前記第１
のコンタクトホール、前記第１層配線及び前記第２のコ
ンタクトホールを介して前記トランジスタに電気的に接
続する第１の静電気放電電極膜とを形成する工程と、前
記第２の層間絶縁膜の上に前記第２層配線及び前記第１
の静電気放電電極膜を覆う第３の層間絶縁膜を形成する
工程と、前記第３の層間絶縁膜に前記第１の静電気放電
電極膜に到達する複数の第３のコンタクトホール及び前
記第２層配線の一部が露出する第４のコンタクトホール
を形成する工程と、前記第３の層間絶縁膜の上に前記第
３のコンタクトホールを介して前記第１の静電気放電電
極膜に接続する第２の静電気放電電極膜を形成する工程
と、前記第３の層間絶縁膜の上に前記第４のコンタクト
ホールを介して前記第２層配線に電気的に接続した容量
センサ電極を形成する工程と、前記第３の層間絶縁膜の
上に、前記第２の静電気放電電極膜及び前記容量センサ
電極を覆うカバー膜を形成する工程と、前記第２の静電
気放電電極膜の上方に前記カバー膜の表面から前記第２
の静電気放電電極膜に到達する孔を形成する工程とを有
することを特徴とする容量検出型センサの製造方法。
形成する工程と、前記半導体基板上に前記トランジスタ
を被覆する第１の層間絶縁膜を形成する工程と、前記第
１の層間絶縁膜に第１のコンタクトホールを形成する工
程と、前記第１の層間絶縁膜上に第１層配線を形成する
工程と、前記第１の層間絶縁膜の上に前記第１層配線を
覆う第２の層間絶縁膜を形成する工程と、前記第２の層
間絶縁膜に第２のコンタクトホールを形成する工程と、
前記第２の層間絶縁膜の上に、第２層配線と、前記第１
のコンタクトホール、前記第１層配線及び前記第２のコ
ンタクトホールを介して前記トランジスタに電気的に接
続する第１の静電気放電電極膜とを形成する工程と、前
記第２の層間絶縁膜の上に前記第２層配線及び前記第１
の静電気放電電極膜を覆う第３の層間絶縁膜を形成する
工程と、前記第３の層間絶縁膜に前記第１の静電気放電
電極膜に到達する複数の第３のコンタクトホール及び前
記第２層配線の一部が露出する第４のコンタクトホール
を形成する工程と、前記第３の層間絶縁膜の上に前記第
３のコンタクトホールを介して前記第１の静電気放電電
極膜に接続する第２の静電気放電電極膜を形成する工程
と、前記第３の層間絶縁膜の上に前記第４のコンタクト
ホールを介して前記第２層配線に電気的に接続した容量
センサ電極を形成する工程と、前記第３の層間絶縁膜の
上に、前記第２の静電気放電電極膜及び前記容量センサ
電極を覆うカバー膜を形成する工程と、前記第２の静電
気放電電極膜の上方に前記カバー膜の表面から前記第２
の静電気放電電極膜に到達する孔を形成する工程とを有
することを特徴とする容量検出型センサの製造方法。
【０１１１】（付記２４）前記第２の静電気放電電極膜
をＭＯＣＶＤ法により形成することを特徴とする付記２
３に記載の容量検出型センサの製造方法。
をＭＯＣＶＤ法により形成することを特徴とする付記２
３に記載の容量検出型センサの製造方法。
【０１１２】（付記２５）半導体基板にトランジスタを
形成する工程と、前記半導体基板上に前記トランジスタ
を被覆する第１の層間絶縁膜を形成する工程と、前記第
１の層間絶縁膜に第１のコンタクトホールを形成する工
程と、前記第１の層間絶縁膜上に第１層配線を形成する
工程と、前記第１の層間絶縁膜の上に前記第１層配線を
覆う第２の層間絶縁膜を形成する工程と、前記第２の層
間絶縁膜に第２のコンタクトホールを形成する工程と、
前記第２の層間絶縁膜の上に、第２層配線と、前記第１
のコンタクトホール、前記第１層配線及び前記第２のコ
ンタクトホールを介して前記トランジスタに電気的に接
続する第１の静電気放電電極膜とを形成する工程と、前
記第２の層間絶縁膜の上に前記第２層配線及び前記第１
の静電気放電電極膜を覆う第３の層間絶縁膜を形成する
工程と、前記第３の層間絶縁膜に前記第１の静電気放電
電極膜に到達する開口部及び前記第２層配線の一部が露
出する第３のコンタクトホールを形成する工程と、前記
第３の層間絶縁膜の開口部に導電体を埋め込んでプラグ
を形成する工程と、前記第３の層間絶縁膜の上に前記プ
ラグを介して前記第１の静電気放電電極膜に接続する第
２の静電気放電電極膜を形成する工程と、前記第３の層
間絶縁膜の上に前記第３のコンタクトホールを介して前
記第２層配線に電気的に接続した容量センサ電極を形成
する工程と、前記第３の層間絶縁膜の上に、前記第２の
静電気放電電極膜及び前記容量センサ電極を覆うカバー
膜を形成する工程と、前記第２の静電気放電電極膜の上
方に前記カバー膜の表面から前記第２の静電気放電電極
膜に到達する孔を形成する工程とを有することを特徴と
する容量検出型センサの製造方法。
形成する工程と、前記半導体基板上に前記トランジスタ
を被覆する第１の層間絶縁膜を形成する工程と、前記第
１の層間絶縁膜に第１のコンタクトホールを形成する工
程と、前記第１の層間絶縁膜上に第１層配線を形成する
工程と、前記第１の層間絶縁膜の上に前記第１層配線を
覆う第２の層間絶縁膜を形成する工程と、前記第２の層
間絶縁膜に第２のコンタクトホールを形成する工程と、
前記第２の層間絶縁膜の上に、第２層配線と、前記第１
のコンタクトホール、前記第１層配線及び前記第２のコ
ンタクトホールを介して前記トランジスタに電気的に接
続する第１の静電気放電電極膜とを形成する工程と、前
記第２の層間絶縁膜の上に前記第２層配線及び前記第１
の静電気放電電極膜を覆う第３の層間絶縁膜を形成する
工程と、前記第３の層間絶縁膜に前記第１の静電気放電
電極膜に到達する開口部及び前記第２層配線の一部が露
出する第３のコンタクトホールを形成する工程と、前記
第３の層間絶縁膜の開口部に導電体を埋め込んでプラグ
を形成する工程と、前記第３の層間絶縁膜の上に前記プ
ラグを介して前記第１の静電気放電電極膜に接続する第
２の静電気放電電極膜を形成する工程と、前記第３の層
間絶縁膜の上に前記第３のコンタクトホールを介して前
記第２層配線に電気的に接続した容量センサ電極を形成
する工程と、前記第３の層間絶縁膜の上に、前記第２の
静電気放電電極膜及び前記容量センサ電極を覆うカバー
膜を形成する工程と、前記第２の静電気放電電極膜の上
方に前記カバー膜の表面から前記第２の静電気放電電極
膜に到達する孔を形成する工程とを有することを特徴と
する容量検出型センサの製造方法。
【０１１３】
【発明の効果】以上説明したように、本発明によれば、
放電によるカバー膜の破損が防止でき、電極が腐食しに
くく、長期間にわたって高い信頼性を確保できる容量検
出型センサを提供することができる。
放電によるカバー膜の破損が防止でき、電極が腐食しに
くく、長期間にわたって高い信頼性を確保できる容量検
出型センサを提供することができる。
【図１】図１は本発明の第１の実施の形態の容量検出型
センサ（指紋センサ）の構成を示す平面図である。
センサ（指紋センサ）の構成を示す平面図である。
【図２】図２は第１の実施の形態の容量検出型センサの
模式断面図である。
模式断面図である。
【図３】図３は第１の実施の形態の容量検出型センサの
ＥＳＤホール部の断面図である。
ＥＳＤホール部の断面図である。
【図４】図４は第１の実施の形態の容量検出型センサの
ＥＳＤホール部の平面図である。
ＥＳＤホール部の平面図である。
【図５】図５は第１の実施の形態の容量検出型センサの
容量センサ電極の形成部における断面図である。
容量センサ電極の形成部における断面図である。
【図６】図６は第１の実施の形態の容量検出型センサの
ＥＳＤホールの変形例（その１）を示す平面図である。
ＥＳＤホールの変形例（その１）を示す平面図である。
【図７】図７は第１の実施の形態の容量検出型センサの
ＥＳＤホールの変形例（その２）を示す平面図である。
ＥＳＤホールの変形例（その２）を示す平面図である。
【図８】図８は本発明の第２の実施の形態の容量検出型
センサ（指紋センサ）のＥＳＤホール部の断面図であ
る。
センサ（指紋センサ）のＥＳＤホール部の断面図であ
る。
【図９】図９は第２の実施の形態の容量検出型センサの
ＥＳＤホール部の平面図である。
ＥＳＤホール部の平面図である。
【図１０】図１０は第２の実施の形態の容量検出型セン
サのコンタクトホールの変形例（その１）を示す平面図
である。
サのコンタクトホールの変形例（その１）を示す平面図
である。
【図１１】図１１は第２の実施の形態の容量検出型セン
サのコンタクトホールの変形例（その２）を示す平面図
である。
サのコンタクトホールの変形例（その２）を示す平面図
である。
【図１２】図１２は本発明の第３の実施の形態の容量検
出型センサ（指紋センサ）のＥＳＤホール部の断面図で
ある。
出型センサ（指紋センサ）のＥＳＤホール部の断面図で
ある。
【図１３】図１３は第３の実施の形態の容量検出型セン
サのＥＳＤホール部の平面図である。
サのＥＳＤホール部の平面図である。
【図１４】図１４は第３の実施の形態の容量検出型セン
サのＥＳＤホールの変形例（その１）を示す平面図であ
る。
サのＥＳＤホールの変形例（その１）を示す平面図であ
る。
【図１５】図１５は第３の実施の形態の容量検出型セン
サのＥＳＤホールの変形例（その２）を示す平面図であ
る。
サのＥＳＤホールの変形例（その２）を示す平面図であ
る。
【図１６】図１６は本発明の第４の実施の形態の容量検
出型センサ（指紋センサ）の構成を示す平面図である。
出型センサ（指紋センサ）の構成を示す平面図である。
【図１７】図１７は第４の実施の形態の容量検出型セン
サの容量センサ電極間の部分における断面図である。
サの容量センサ電極間の部分における断面図である。
【図１８】図１８は本発明の第５の実施の形態の容量検
出型センサ（指紋センサ）のＥＳＤホール部の断面図で
ある。
出型センサ（指紋センサ）のＥＳＤホール部の断面図で
ある。
【図１９】図１９は第５の実施の形態の容量検出型セン
サのＥＳＤホール部の平面図である。
サのＥＳＤホール部の平面図である。
【図２０】図２０は従来の容量検出型指紋センサの構成
を示す平面図である。
を示す平面図である。
【図２１】図２１は従来の容量検出型指紋センサの模式
断面図である。
断面図である。
【図２２】図２２は容量検出型指紋センサの指紋検出時
の状態を示す模式図である。
の状態を示す模式図である。
【図２３】図２３はＥＳＤホールの顕微鏡写真を示す図
であり、ＴｉＮ膜に亀裂が発生した状態を示す。
であり、ＴｉＮ膜に亀裂が発生した状態を示す。
１０…半導体基板、
１１…駆動回路、
１２…ゲート電極、
１３…第１の層間絶縁膜、
１４，１７，２０ｄ…プラグ、
１５ａ，１５ｂ…第１層配線
１６…第２の層間絶縁膜、
１８…ＥＳＤホール部、
１８ａ…第１の静電気放電電極膜、
１８ｂ…第２層配線、
１９…第３の層間絶縁膜、
１９ａ，２７…コンタクトホール、
２０，２０ａ，２０ｂ，２０ｃ…第２の静電気放電電極
膜、 ２１…ＥＳＤ電極、 ２２…容量センサ電極、 ２３…カバー膜、 ２４，２４ａ，２４ｂ，２６，２８…ＥＤＳホール。
膜、 ２１…ＥＳＤ電極、 ２２…容量センサ電極、 ２３…カバー膜、 ２４，２４ａ，２４ｂ，２６，２８…ＥＤＳホール。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小野寺 秀夫
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 岩本 茂
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 2F063 AA43 AA50 BA29 CA31 DA02
DA05 DD07 HA04
4C038 FF01 FG00
5B047 AA25 BB10 BC01
5F038 BH09 BH10 BH13 EZ20
Claims (6)
- 【請求項１】 複数の容量センサ電極を備えた容量検出
型センサにおいて、 基板と、 前記基板の上に形成された絶縁膜と、 前記絶縁膜上に形成された導電性の第１の静電気放電電
極膜と、 前記第１の静電気放電電極膜上に形成された導電性の第
２の静電気放電電極膜と、 前記複数の容量センサ電極の上を覆い、且つ、前記第２
の静電気放電電極膜に到達する複数の開口部が設けられ
たカバー膜とを有することを特徴とする容量検出型セン
サ。 - 【請求項２】 複数の容量センサ電極を備えた容量検出
型センサにおいて、 基板と、 前記基板の上に形成された第１の絶縁膜と、 前記第１の絶縁膜上に形成された導電性の第１の静電気
放電電極膜と、 前記第１の絶縁膜及び前記第１の静電気放電電極膜の上
に形成された第２の絶縁膜と、 前記第２の絶縁膜上に形成され、前記第２の絶縁膜に形
成されたコンタクトホールを介して前記第１の静電気放
電電極膜と電気的に接続された第２の静電気放電電極膜
と、 前記複数の容量センサ電極の上を覆い、且つ、前記第２
の静電気放電電極膜に到達する開口部が設けられたカバ
ー膜とを有することを特徴とする容量検出型センサ。 - 【請求項３】 複数の容量センサ電極を備えた容量検出
型センサにおいて、 基板と、 前記基板の上に形成された第１の絶縁膜と、 前記第１の絶縁膜上に形成された導電性の第１の静電気
放電電極膜と、 前記第１の絶縁膜及び前記第１の静電気放電電極膜の上
に形成された第２の絶縁膜と、 前記第２の絶縁膜の開口部内に形成されて前記第１の静
電気放電電極膜と電気的に接続された導電体プラグと、 前記導電体プラグの上に形成されて前記導電体プラグと
電気的に接続された第２の静電気放電電極膜と、 前記複数の容量センサ電極の上を覆い、且つ、前記第２
の静電気放電電極膜に到達する開口部が設けられたカバ
ー膜とを有することを特徴とする容量検出型センサ。 - 【請求項４】 半導体基板にトランジスタを形成する工
程と、 前記半導体基板上に前記トランジスタを被覆する第１の
層間絶縁膜を形成する工程と、 前記第１の層間絶縁膜に第１のコンタクトホールを形成
する工程と、 前記第１の層間絶縁膜上に第１層配線を形成する工程
と、 前記第１の層間絶縁膜の上に前記第１層配線を覆う第２
の層間絶縁膜を形成する工程と、 前記第２の層間絶縁膜に第２のコンタクトホールを形成
する工程と、 前記第２の層間絶縁膜の上に、第２層配線と、前記第１
のコンタクトホール、前記第１層配線及び前記第２のコ
ンタクトホールを介して前記トランジスタに電気的に接
続する第１の静電気放電電極膜とを形成する工程と、 前記第２の層間絶縁膜の上に前記第２層配線及び前記第
１の静電気放電電極膜を覆う第３の層間絶縁膜を形成す
る工程と、 前記第３の層間絶縁膜に前記第１の静電気放電電極膜が
露出する開口部及び前記第２層配線の一部が露出する第
３のコンタクトホールを形成する工程と、 前記１の静電気放電電極膜の上に第２の静電気放電電極
膜を形成する工程と、前記第３の層間絶縁膜の上に前記
第３のコンタクトホールを介して前記第２層配線に電気
的に接続した容量センサ電極を形成する工程と、 前記第３の層間絶縁膜の上に、前記第２の静電気放電電
極膜及び前記容量センサ電極を覆うカバー膜を形成する
工程と、 前記第２の静電気放電電極膜の上方に前記カバー膜の表
面から前記第２の静電気放電電極膜に到達する複数の孔
を形成する工程とを有することを特徴とする容量検出型
センサの製造方法。 - 【請求項５】 半導体基板にトランジスタを形成する工
程と、 前記半導体基板上に前記トランジスタを被覆する第１の
層間絶縁膜を形成する工程と、 前記第１の層間絶縁膜に第１のコンタクトホールを形成
する工程と、 前記第１の層間絶縁膜上に第１層配線を形成する工程
と、 前記第１の層間絶縁膜の上に前記第１層配線を覆う第２
の層間絶縁膜を形成する工程と、 前記第２の層間絶縁膜に第２のコンタクトホールを形成
する工程と、 前記第２の層間絶縁膜の上に、第２層配線と、前記第１
のコンタクトホール、前記第１層配線及び前記第２のコ
ンタクトホールを介して前記トランジスタに電気的に接
続する第１の静電気放電電極膜とを形成する工程と、 前記第２の層間絶縁膜の上に前記第２層配線及び前記第
１の静電気放電電極膜を覆う第３の層間絶縁膜を形成す
る工程と、 前記第３の層間絶縁膜に前記第１の静電気放電電極膜に
到達する複数の第３のコンタクトホール及び前記第２層
配線の一部が露出する第４のコンタクトホールを形成す
る工程と、 前記第３の層間絶縁膜の上に前記第３のコンタクトホー
ルを介して前記第１の静電気放電電極膜に接続する第２
の静電気放電電極膜を形成する工程と、 前記第３の層間絶縁膜の上に前記第４のコンタクトホー
ルを介して前記第２層配線に電気的に接続した容量セン
サ電極を形成する工程と、 前記第３の層間絶縁膜の上に、前記第２の静電気放電電
極膜及び前記容量センサ電極を覆うカバー膜を形成する
工程と、 前記第２の静電気放電電極膜の上方に前記カバー膜の表
面から前記第２の静電気放電電極膜に到達する孔を形成
する工程とを有することを特徴とする容量検出型センサ
の製造方法。 - 【請求項６】 半導体基板にトランジスタを形成する工
程と、 前記半導体基板上に前記トランジスタを被覆する第１の
層間絶縁膜を形成する工程と、 前記第１の層間絶縁膜に第１のコンタクトホールを形成
する工程と、 前記第１の層間絶縁膜上に第１層配線を形成する工程
と、 前記第１の層間絶縁膜の上に前記第１層配線を覆う第２
の層間絶縁膜を形成する工程と、 前記第２の層間絶縁膜に第２のコンタクトホールを形成
する工程と、 前記第２の層間絶縁膜の上に、第２層配線と、前記第１
のコンタクトホール、前記第１層配線及び前記第２のコ
ンタクトホールを介して前記トランジスタに電気的に接
続する第１の静電気放電電極膜とを形成する工程と、 前記第２の層間絶縁膜の上に前記第２層配線及び前記第
１の静電気放電電極膜を覆う第３の層間絶縁膜を形成す
る工程と、 前記第３の層間絶縁膜に前記第１の静電気放電電極膜に
到達する開口部及び前記第２層配線の一部が露出する第
３のコンタクトホールを形成する工程と、 前記第３の層間絶縁膜の開口部に導電体を埋め込んでプ
ラグを形成する工程と、 前記第３の層間絶縁膜の上に前記プラグを介して前記第
１の静電気放電電極膜に接続する第２の静電気放電電極
膜を形成する工程と、 前記第３の層間絶縁膜の上に前記第３のコンタクトホー
ルを介して前記第２層配線に電気的に接続した容量セン
サ電極を形成する工程と、 前記第３の層間絶縁膜の上に、前記第２の静電気放電電
極膜及び前記容量センサ電極を覆うカバー膜を形成する
工程と、 前記第２の静電気放電電極膜の上方に前記カバー膜の表
面から前記第２の静電気放電電極膜に到達する孔を形成
する工程とを有することを特徴とする容量検出型センサ
の製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077937A JP3980387B2 (ja) | 2002-03-20 | 2002-03-20 | 容量検出型センサ及びその製造方法 |
| TW091124737A TW555959B (en) | 2002-03-20 | 2002-10-24 | Capacitance detection type sensor and manufacturing method thereof |
| US10/279,008 US7009410B2 (en) | 2002-03-20 | 2002-10-24 | Capacitance detection type sensor and manufacturing method thereof |
| DE60232576T DE60232576D1 (de) | 2002-03-20 | 2002-11-06 | Kapazitiver Detektionssensor und Herstellungsverfahren dafür |
| EP02024737A EP1347407B1 (en) | 2002-03-20 | 2002-11-06 | Capacitance detection type sensor and manufacturing method thereof |
| EP08006692A EP1944722B1 (en) | 2002-03-20 | 2002-11-06 | Capacitance detection type sensor and manufacturing method thereof |
| CN02152825XA CN1217186C (zh) | 2002-03-20 | 2002-11-25 | 电容检测型传感器及其生产方法 |
| KR1020020073847A KR100997380B1 (ko) | 2002-03-20 | 2002-11-26 | 용량 검출형 센서 및 그 제조 방법 |
| US11/304,795 US7364931B2 (en) | 2002-03-20 | 2005-12-16 | Capacitance detection type sensor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077937A JP3980387B2 (ja) | 2002-03-20 | 2002-03-20 | 容量検出型センサ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003269906A true JP2003269906A (ja) | 2003-09-25 |
| JP3980387B2 JP3980387B2 (ja) | 2007-09-26 |
Family
ID=27785295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002077937A Expired - Fee Related JP3980387B2 (ja) | 2002-03-20 | 2002-03-20 | 容量検出型センサ及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7009410B2 (ja) |
| EP (2) | EP1347407B1 (ja) |
| JP (1) | JP3980387B2 (ja) |
| KR (1) | KR100997380B1 (ja) |
| CN (1) | CN1217186C (ja) |
| DE (1) | DE60232576D1 (ja) |
| TW (1) | TW555959B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008045999A (ja) * | 2006-08-16 | 2008-02-28 | Fujitsu Ltd | 表面形状センサとその製造方法 |
| JP2008116366A (ja) * | 2006-11-06 | 2008-05-22 | Fujitsu Ltd | 表面形状センサとその製造方法 |
| CN105073001A (zh) * | 2012-12-06 | 2015-11-18 | 美敦力迷你迈德公司 | 用于分析物传感器的微阵列电极及其制造和使用方法 |
| JP2019520710A (ja) * | 2016-06-30 | 2019-07-18 | 日本テキサス・インスツルメンツ合同会社 | Ｅｓｄデバイスのためのコンタクトアレイ最適化 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7263406B2 (en) | 2003-10-02 | 2007-08-28 | Medtronic, Inc. | Medical device programmer with selective disablement of display during telemetry |
| US7356369B2 (en) | 2003-10-02 | 2008-04-08 | Medtronic, Inc. | Z-axis assembly of medical device programmer |
| KR100633993B1 (ko) * | 2004-06-11 | 2006-10-16 | 주식회사 팬택 | 지문인식 이동통신 단말기의 정전기방전 유도장치 및 이를 구비한 이동통신 단말기 |
| JP4611046B2 (ja) * | 2005-02-02 | 2011-01-12 | アルプス電気株式会社 | 入力手段 |
| US7433167B2 (en) * | 2005-03-08 | 2008-10-07 | Synaptics Incorporated | Strike ring based electrostatic discharge protection |
| US20070077720A1 (en) * | 2005-10-04 | 2007-04-05 | Infineon Technologies Ag | Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure |
| JP4965151B2 (ja) * | 2006-04-11 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | 固体撮像装置 |
| US7545621B2 (en) * | 2006-07-24 | 2009-06-09 | Yt Acquisition Corporation | Electrostatic discharge structure for a biometric sensor |
| US8599144B2 (en) * | 2006-07-31 | 2013-12-03 | Cypress Semiconductor Corporation | Grounded button for capacitive sensor |
| JP5098276B2 (ja) * | 2006-09-29 | 2012-12-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7649255B2 (en) * | 2006-12-06 | 2010-01-19 | Sun Microsystems, Inc. | Determining chip separation by comparing coupling capacitances |
| KR100776167B1 (ko) * | 2006-12-20 | 2007-11-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 가드링 |
| TWI317812B (en) * | 2006-12-22 | 2009-12-01 | Delta Electronics Inc | Capacitance acceleration sensing structure |
| TWI419033B (zh) * | 2009-03-05 | 2013-12-11 | Elan Microelectronics Corp | Method for manufacturing two - layer circuit board structure for capacitive touch panel |
| US8232810B2 (en) * | 2009-05-12 | 2012-07-31 | Synaptics Incorporated | Extended proximity sensor device with electrostatic discharge protection |
| TWI447475B (zh) * | 2009-09-07 | 2014-08-01 | Au Optronics Corp | 觸控面板 |
| JP5886489B2 (ja) * | 2009-09-21 | 2016-03-16 | 株式会社ワコム | 位置検出装置 |
| US8183593B2 (en) * | 2009-10-16 | 2012-05-22 | Oracle America, Inc. | Semiconductor die with integrated electro-static discharge device |
| US8513959B2 (en) * | 2009-12-31 | 2013-08-20 | Mapper Lithography Ip B.V. | Integrated sensor system |
| KR101376228B1 (ko) | 2013-07-17 | 2014-04-01 | 실리콘 디스플레이 (주) | 광학식 및 정전용량방식으로 지문인식이 가능한 지문인식센서 |
| CN104513969B (zh) * | 2013-09-27 | 2017-06-06 | 群创光电股份有限公司 | 具有类钻碳膜的结构、指纹辨识器及其制造方法 |
| TWI477400B (zh) * | 2013-09-27 | 2015-03-21 | Innolux Corp | 具有類鑽碳膜的結構、指紋辨識器及其製造方法 |
| CN104680126B (zh) | 2014-11-24 | 2018-05-08 | 麦克思智慧资本股份有限公司 | 指纹识别装置及其制作方法 |
| CN104681522B (zh) * | 2015-02-28 | 2017-10-13 | 苏州科阳光电科技有限公司 | 低功耗指纹锁器件 |
| CN104681486B (zh) * | 2015-02-28 | 2017-10-27 | 苏州科阳光电科技有限公司 | 指纹锁芯片的制造工艺 |
| TWI515665B (zh) | 2015-03-25 | 2016-01-01 | 速博思股份有限公司 | 滑擦式生物辨識裝置 |
| TWI553563B (zh) * | 2015-05-25 | 2016-10-11 | 義隆電子股份有限公司 | 指紋辨識裝置 |
| CN106203249A (zh) * | 2015-05-25 | 2016-12-07 | 义隆电子股份有限公司 | 指纹辨识装置 |
| US20160371528A1 (en) * | 2015-06-17 | 2016-12-22 | Motorola Mobility Llc | Concealed fingerprint sensor with wake-up and electrostatic discharg |
| CN106292865B (zh) * | 2015-06-24 | 2019-06-21 | 神盾股份有限公司 | 电子装置 |
| CN107844732A (zh) * | 2016-09-18 | 2018-03-27 | 敦泰电子有限公司 | 一种指纹感测器、指纹感测模组和电子设备 |
| CN108804991B (zh) * | 2017-05-07 | 2022-03-18 | 固安翌光科技有限公司 | 用作指纹识别装置光源的oled屏体及光学指纹识别装置 |
| CN107884852A (zh) * | 2017-12-15 | 2018-04-06 | 京东方科技集团股份有限公司 | 光方向控制膜及其制备方法和指纹识别面板 |
| US11157717B2 (en) * | 2018-07-10 | 2021-10-26 | Next Biometrics Group Asa | Thermally conductive and protective coating for electronic device |
| WO2020014860A1 (zh) * | 2018-07-17 | 2020-01-23 | 深圳市柔宇科技有限公司 | 导电薄膜及其制备方法、触控面板及显示装置 |
| US11212911B2 (en) * | 2018-08-31 | 2021-12-28 | Mando Corporation | Apparatus for non-contactive sensor having ESD protection structure |
| JP7173662B2 (ja) * | 2018-11-16 | 2022-11-16 | ミネベアミツミ株式会社 | 検出装置 |
| CN111524715B (zh) * | 2020-04-29 | 2021-04-06 | 华中科技大学 | 基于薄膜嵌套结构的工作电极及电化学压力传感器 |
| TWI822621B (zh) * | 2023-03-30 | 2023-11-11 | 力晶積成電子製造股份有限公司 | 檢測裝置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5328553A (en) * | 1993-02-02 | 1994-07-12 | Motorola Inc. | Method for fabricating a semiconductor device having a planar surface |
| TW290731B (ja) * | 1995-03-30 | 1996-11-11 | Siemens Ag | |
| US6114862A (en) * | 1996-02-14 | 2000-09-05 | Stmicroelectronics, Inc. | Capacitive distance sensor |
| TW319911B (en) * | 1996-11-25 | 1997-11-11 | Mos Electronics Taiwan Inc | Manufacturing method of resistor by using contact hole with high aspect ratio |
| US6483931B2 (en) * | 1997-09-11 | 2002-11-19 | Stmicroelectronics, Inc. | Electrostatic discharge protection of a capacitve type fingerprint sensing array |
| US6091082A (en) * | 1998-02-17 | 2000-07-18 | Stmicroelectronics, Inc. | Electrostatic discharge protection for integrated circuit sensor passivation |
| JPH11251596A (ja) | 1998-02-27 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及び液晶表示装置 |
| US6478976B1 (en) * | 1998-12-30 | 2002-11-12 | Stmicroelectronics, Inc. | Apparatus and method for contacting a conductive layer |
| US6326227B1 (en) * | 1998-12-30 | 2001-12-04 | Stmicroelectronics, Inc. | Topographical electrostatic protection grid for sensors |
| DE60032286T8 (de) * | 1999-06-10 | 2007-09-27 | Nippon Telegraph And Telephone Corp. | Gerät zur Erkennung von Oberflächengestalten |
| AU6099100A (en) * | 1999-07-14 | 2001-02-05 | Veridicom, Inc. | Ultra-rugged i.c. sensor and method of making the same |
| US6423995B1 (en) * | 1999-07-26 | 2002-07-23 | Stmicroelectronics, Inc. | Scratch protection for direct contact sensors |
| DE19935910A1 (de) * | 1999-07-30 | 2001-02-08 | Siemens Ag | Passivierungsschichtstruktur |
| JP2001067460A (ja) | 1999-08-26 | 2001-03-16 | Sony Corp | 指紋読取装置及び指紋照合装置 |
| JP2001120519A (ja) * | 1999-10-22 | 2001-05-08 | Sony Corp | 指紋認識用半導体装置およびその製造方法 |
| JP4522529B2 (ja) | 2000-03-29 | 2010-08-11 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US6515488B1 (en) * | 2001-05-07 | 2003-02-04 | Stmicroelectronics, Inc. | Fingerprint detector with scratch resistant surface and embedded ESD protection grid |
| JP3887252B2 (ja) * | 2002-03-15 | 2007-02-28 | 日本電信電話株式会社 | 表面形状認識用センサの製造方法 |
| US20040070407A1 (en) * | 2002-10-11 | 2004-04-15 | Ming Fang | Fingerprint detector with improved sensing surface layer |
| JP4724488B2 (ja) * | 2005-02-25 | 2011-07-13 | 日立オートモティブシステムズ株式会社 | 集積化マイクロエレクトロメカニカルシステム |
-
2002
- 2002-03-20 JP JP2002077937A patent/JP3980387B2/ja not_active Expired - Fee Related
- 2002-10-24 US US10/279,008 patent/US7009410B2/en not_active Expired - Lifetime
- 2002-10-24 TW TW091124737A patent/TW555959B/zh not_active IP Right Cessation
- 2002-11-06 EP EP02024737A patent/EP1347407B1/en not_active Expired - Lifetime
- 2002-11-06 EP EP08006692A patent/EP1944722B1/en not_active Expired - Lifetime
- 2002-11-06 DE DE60232576T patent/DE60232576D1/de not_active Expired - Lifetime
- 2002-11-25 CN CN02152825XA patent/CN1217186C/zh not_active Expired - Fee Related
- 2002-11-26 KR KR1020020073847A patent/KR100997380B1/ko active IP Right Grant
-
2005
- 2005-12-16 US US11/304,795 patent/US7364931B2/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008045999A (ja) * | 2006-08-16 | 2008-02-28 | Fujitsu Ltd | 表面形状センサとその製造方法 |
| JP2008116366A (ja) * | 2006-11-06 | 2008-05-22 | Fujitsu Ltd | 表面形状センサとその製造方法 |
| CN105073001A (zh) * | 2012-12-06 | 2015-11-18 | 美敦力迷你迈德公司 | 用于分析物传感器的微阵列电极及其制造和使用方法 |
| US10194840B2 (en) | 2012-12-06 | 2019-02-05 | Medtronic Minimed, Inc. | Microarray electrodes useful with analyte sensors and methods for making and using them |
| US10772540B2 (en) | 2012-12-06 | 2020-09-15 | Medtronic Minimed, Inc. | Microarray electrodes useful with analyte sensors and methods for making and using them |
| JP2019520710A (ja) * | 2016-06-30 | 2019-07-18 | 日本テキサス・インスツルメンツ合同会社 | Ｅｓｄデバイスのためのコンタクトアレイ最適化 |
| JP7021414B2 (ja) | 2016-06-30 | 2022-02-17 | テキサス インスツルメンツ インコーポレイテッド | Ｅｓｄデバイスのためのコンタクトアレイ最適化 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1445537A (zh) | 2003-10-01 |
| EP1347407A2 (en) | 2003-09-24 |
| EP1944722B1 (en) | 2011-10-26 |
| US20030179001A1 (en) | 2003-09-25 |
| TW555959B (en) | 2003-10-01 |
| KR100997380B1 (ko) | 2010-11-30 |
| EP1944722A2 (en) | 2008-07-16 |
| US7364931B2 (en) | 2008-04-29 |
| EP1944722A3 (en) | 2008-12-31 |
| US20060099726A1 (en) | 2006-05-11 |
| EP1347407A3 (en) | 2006-10-18 |
| KR20030076184A (ko) | 2003-09-26 |
| DE60232576D1 (de) | 2009-07-23 |
| US7009410B2 (en) | 2006-03-07 |
| CN1217186C (zh) | 2005-08-31 |
| EP1347407B1 (en) | 2009-06-10 |
| JP3980387B2 (ja) | 2007-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003269906A (ja) | 容量検出型センサ及びその製造方法 | |
| US7071708B2 (en) | Chip-type sensor against ESD and stress damages and contamination interference | |
| KR100718063B1 (ko) | 반도체 장치, 회로 기판 및 전자 기기 | |
| US5994762A (en) | Semiconductor integrated circuit device including boron-doped phospho silicate glass layer and manufacturing method thereof | |
| JP4732902B2 (ja) | 湿度センサおよびそれを有する半導体装置 | |
| US8294230B2 (en) | Surface profile sensor and method for manufacturing the same | |
| TW511224B (en) | Semiconductor device | |
| US7678601B2 (en) | Method of forming an acceleration sensor | |
| JP3144817B2 (ja) | 半導体装置 | |
| JP4035289B2 (ja) | 指紋センサ | |
| US20080265444A1 (en) | Thin-film aluminum nitride encapsulant for metallic structures on integrated circuits and method of forming same | |
| JP2004533119A (ja) | エネルギ吸収構造を備えた集積回路 | |
| JPH0837289A (ja) | 半導体装置及びその製造方法 | |
| JP2001120519A (ja) | 指紋認識用半導体装置およびその製造方法 | |
| JP2002048507A (ja) | 半導体装置およびその製造方法 | |
| CN112802759B (zh) | 一种半导体芯片及其制造方法 | |
| JPH0621061A (ja) | 半導体装置 | |
| JP3123948B2 (ja) | 半導体装置 | |
| JP2006179916A (ja) | パッシベーション層を有する半導体素子 | |
| JPH0456239A (ja) | 半導体装置 | |
| JP2008008674A (ja) | 表面形状認識用センサおよびその製造方法 | |
| JP2002368100A (ja) | 半導体装置 | |
| JPH08306701A (ja) | 半導体装置 | |
| JP2505003Y2 (ja) | 半導体装置 | |
| JPH0541449A (ja) | 半導体ウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3980387 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |