CN104681486B - 指纹锁芯片的制造工艺 - Google Patents

指纹锁芯片的制造工艺 Download PDF

Info

Publication number
CN104681486B
CN104681486B CN201510091395.5A CN201510091395A CN104681486B CN 104681486 B CN104681486 B CN 104681486B CN 201510091395 A CN201510091395 A CN 201510091395A CN 104681486 B CN104681486 B CN 104681486B
Authority
CN
China
Prior art keywords
blind hole
fingerprint lock
lock core
core chip
tapered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510091395.5A
Other languages
English (en)
Other versions
CN104681486A (zh
Inventor
黄双武
赖芳奇
王邦旭
吕军
刘辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Keyang Semiconductor Co., Ltd
Original Assignee
SUZHOU KEYANG PHOTOELECTRIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU KEYANG PHOTOELECTRIC TECHNOLOGY Co Ltd filed Critical SUZHOU KEYANG PHOTOELECTRIC TECHNOLOGY Co Ltd
Priority to CN201510091395.5A priority Critical patent/CN104681486B/zh
Publication of CN104681486A publication Critical patent/CN104681486A/zh
Application granted granted Critical
Publication of CN104681486B publication Critical patent/CN104681486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明公开一种指纹锁芯片的制造工艺，在指纹锁芯片的盲孔内铝焊垫表面填充镍金属层，形成焊盘增厚部；指纹锁芯片下表面、第一锥形盲孔、第二锥形盲孔表面具有绝缘层，第二锥形盲孔底部开设有若干个第三锥形盲孔，锥形盲孔上方依次具有钛金属导电图形层、铜金属导电图形层，在具有焊盘增厚部的指纹锁芯片上表面涂布方式上临时键合胶层；将一玻璃支撑板通过临时键合胶层与指纹锁芯片具有焊盘增厚部的上表面粘合；将与指纹锁芯片上表面相背的下表面减薄。本发明将晶圆级芯片封装和硅通孔技术整合后形成一套新的工艺流程，减少了厚度，使产品总厚度大大降低，该技术的使用使得0.5mm的封装体内可以有0.4mm的实心体，大幅度提高了产品可靠性。

Description

指纹锁芯片的制造工艺
技术领域
本发明涉及一种指纹锁芯片的制造工艺，属于半导体封装技术领域。
背景技术
在指纹芯片的先进封装工艺方面，在美国苹果公司的iPhone5S及其配套的TouchID指纹识别技术发布后，其公布了一种全新的指纹识别技术发布后，其公布了一种全新的指纹锁芯片，其采用了先使用晶圆级封装技术在每颗芯片的侧边进行挖槽，并重做焊垫，后期使用公知的低弧高（low loop height）焊线技术完成模组封装，以减少模组高度，是混合了晶圆级封装和传统封装的过渡性技术。苹果公司专利文本公布的Touch ID封装结构，采用焊线方式实现，只是在芯片表面上进行了挖槽，以降低焊线后模组高度，因此在先进指纹芯片的封装技术上，目前市场上还未看到真正采用晶圆级TSV封装技术的指纹锁芯片封装形式和专利。
如何将现有影像传感器芯片的晶圆级封装技术，重新针对指纹锁芯片封装的具体规格要求，开发全新的成套封装工艺，为指纹锁芯片封装应用拓展了新的技术方向，成为本领域普通技术人员努力的方向。
发明内容
本发明目的是提供一种指纹锁芯片的制造工艺，该指纹锁芯片的制造工艺将晶圆级芯片封装和硅通孔技术整合后形成一套新的工艺流程，直接省去传统封装打线步骤，减少了holder和FPC等厚度，使产品总厚度大大降低，该技术的使用使得0.5mm的封装体内可以有0.4mm的实心体，有利于满足工业设计造型并实现足够的产品强度，最终大幅度提高了产品可靠性。
为达到上述目的，本发明采用的技术方案是：一种指纹锁芯片的制造工艺，所述指纹锁芯片上表面分布有若干个盲孔，所述指纹锁芯片的盲孔内具有铝焊盘，此铝焊盘从盲孔底部延伸至盲孔中部，盲孔内铝焊盘表面填充有镍金属层，此镍金属层从盲孔中部延伸至指纹锁芯片上表面并形成凸起，形成焊盘增厚部；
所述指纹锁芯片下表面并与盲孔相背区域由外向内依次具有第一锥形盲孔、第二锥形盲孔，第二锥形盲孔位于第一锥形盲孔的底部，所述第一锥形盲孔、第二锥形盲孔的截面为锥形，第二锥形盲孔的开口小于第一锥形盲孔的开口，此第二锥形盲孔底部为指纹锁芯片的铝焊盘；
所述指纹锁芯片下表面、第一锥形盲孔、第二锥形盲孔表面具有绝缘层，所述第二锥形盲孔底部开设有若干个第三锥形盲孔，位于指纹锁芯片、第一锥形盲孔、第二锥形盲孔和第三锥形盲孔上方依次具有钛金属导电图形层、铜金属导电图形层，此钛金属导电图形层、铜金属导电图形层位于绝缘层与指纹锁芯片相背的表面，一防焊层位于铜金属导电图形层与钛金属导电图形层相背的表面，此防焊层上开有若干个通孔，一焊球通过所述通孔与铜金属导电图形层电连接；
所述新型指纹锁器件通过以下制造工艺获得，包括以下步骤：
步骤一、在所述指纹锁芯片的盲孔内铝焊盘表面填充镍金属层，从而上表面并形成凸起，形成焊盘增厚部；
步骤二、在具有焊盘增厚部的指纹锁芯片上表面涂布方式上临时键合胶层；
步骤三、将一玻璃支撑板通过临时键合胶层与指纹锁芯片具有焊盘增厚部的上表面粘合；
步骤四、将与指纹锁芯片上表面相背的下表面减薄，从而将指纹锁芯片厚度减薄至150~300微米左右；
步骤五、从指纹锁芯片下表面通过逐步刻蚀依次实现所述第一锥形盲孔、第二锥形盲孔和第三锥形盲孔；
步骤六、通过磁控溅射在指纹锁芯片、第一锥形盲孔、第二锥形盲孔和第三锥形盲孔上方溅镀一钛金属导电图形层；
步骤七、在钛金属导电图形层另一 表面形成铜金属导电图形层；
步骤八、将步骤三中玻璃支撑板去除。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，所述凸起部与透明盖板接触的上表面沿周向开设有V形凹槽。
2. 上述方案中，所述保护金属层为镍金层或镍钯层。
3. 上述方案中，所述PCB板和数据处理芯片位于同一平面。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
1. 本发明指纹锁芯片的制造工艺，其将晶圆级芯片封装和硅通孔技术整合后形成一套新的工艺流程，直接省去传统封装打线步骤，减少了holder和FPC等厚度，使产品总厚度大大降低，该技术的使用使得0.5mm的封装体内可以有0.4mm的实心体，有利于满足工业设计造型并实现足够的产品强度，最终大幅度提高了产品可靠性。
2. 本发明指纹锁芯片的制造工艺，其铝焊盘从盲孔底部延伸至盲孔中部，盲孔内铝焊盘表面填充有镍金属层，此镍金属层从盲孔中部延伸至指纹锁芯片上表面并形成凸起，形成焊盘增厚部，避免晶圆铝PAD直接暴露在空气中，增加互连导线接触面积提高导线连接稳定性与可靠性，采用WLCSP-TSV的先进技术，克服了传统的指纹锁芯片封装较厚的不足，实现了低功耗、小体积和高效率一体式指纹识别。
3. 本发明指纹锁芯片的制造工艺，其指纹锁芯片下表面、第一锥形盲孔、第二锥形盲孔表面具有绝缘层，所述第二锥形盲孔底部开设有若干个第三锥形盲孔，位于指纹锁芯片、第一锥形盲孔、第二锥形盲孔和第三锥形盲孔上方依次具有钛金属导电图形层、铜金属导电图形层，既增加了金属层与Si基片的粘附力，由防止了铜和硅之间的电子迁移。
4. 本发明指纹锁芯片的制造工艺，其为了减少裂片和各个工序安全生产，我们在晶圆减薄工序前增加一个临时支撑的键合玻璃基板，在产品封装完进行切割前再解键合基板。通过这种保护措施，大大降低裂片率，提升产品良率。
附图说明
附图1为本发明新型的指纹锁半导体器件局部结构示意图一；
附图2为本发明新型的指纹锁半导体器件局部结构示意图二；
附图3为附图2中A处局部结构放大示意图；
附图4为附图3的俯视结构示意图；
附图5A~J为本发明指纹锁芯片的制造工艺流程图。
以上附图中：1、指纹锁芯片；2、盲孔；3、铝焊盘；4、镍金属层；5、焊盘增厚部；6、第一锥形盲孔；7、第二锥形盲孔；8、绝缘层；9、第三锥形盲孔；10、钛金属导电图形层；11、铜金属导电图形层；12、防焊层；13、通孔；14、焊球；15、玻璃支撑板；16、临时键合胶层。
具体实施方式
下面结合实施例对本发明作进一步描述：
实施例1：一种指纹锁芯片的制造工艺，所述指纹锁芯片1上表面分布有若干个盲孔2，所述指纹锁芯片1的盲孔2内具有铝焊盘3，此铝焊盘3从盲孔2底部延伸至盲孔2中部，盲孔2内铝焊盘3表面填充有镍金属层4，此镍金属层4从盲孔2中部延伸至指纹锁芯片1上表面并形成凸起，形成焊盘增厚部5；
所述指纹锁芯片1下表面并与盲孔2相背区域由外向内依次具有第一锥形盲孔6、第二锥形盲孔7，第二锥形盲孔7位于第一锥形盲孔6的底部，所述第一锥形盲孔6、第二锥形盲孔7的截面为锥形，第二锥形盲孔7的开口小于第一锥形盲孔6的开口，此第二锥形盲孔7底部为指纹锁芯片1的铝焊盘3；
所述指纹锁芯片1下表面、第一锥形盲孔6、第二锥形盲孔7表面具有绝缘层8，所述第二锥形盲孔7底部开设有若干个第三锥形盲孔9，位于指纹锁芯片1、第一锥形盲孔6、第二锥形盲孔7和第三锥形盲孔9上方依次具有钛金属导电图形层10、铜金属导电图形层11，此钛金属导电图形层10、铜金属导电图形层11位于绝缘层8与指纹锁芯片1相背的表面，一防焊层12位于铜金属导电图形层11与钛金属导电图形层10相背的表面，此防焊层12上开有若干个通孔13，一焊球14通过所述通孔13与铜金属导电图形层11电连接；上述焊盘增厚部5厚度为2微米；
所述新型指纹锁器件通过以下制造工艺获得，包括以下步骤：
步骤一、在所述指纹锁芯片1的盲孔2内铝焊盘3表面填充镍金属层4，从而上表面并形成凸起，形成焊盘增厚部5；
步骤二、在具有焊盘增厚部5的指纹锁芯片1上表面涂布方式上临时键合胶层16；
步骤三、将一玻璃支撑板15通过临时键合胶层16与指纹锁芯片1具有焊盘增厚部5的上表面粘合；
步骤四、将与指纹锁芯片1上表面相背的下表面减薄，从而将指纹锁芯片1厚度减薄至150~300微米左右；
步骤五、从指纹锁芯片1下表面通过逐步刻蚀依次实现所述第一锥形盲孔6、第二锥形盲孔7和第三锥形盲孔9；
步骤六、通过磁控溅射在指纹锁芯片1、第一锥形盲孔6、第二锥形盲孔7和第三锥形盲孔9上方溅镀一钛金属导电图形层10；
步骤七、在钛金属导电图形层10另一 表面形成铜金属导电图形层11；
步骤八、将步骤三中玻璃支撑板15去除。
实施例2：一种指纹锁芯片的制造工艺，所述指纹锁芯片1上表面分布有若干个盲孔2，所述指纹锁芯片1的盲孔2内具有铝焊盘3，此铝焊盘3从盲孔2底部延伸至盲孔2中部，盲孔2内铝焊盘3表面填充有镍金属层4，此镍金属层4从盲孔2中部延伸至指纹锁芯片1上表面并形成凸起，形成焊盘增厚部5；
所述指纹锁芯片1下表面并与盲孔2相背区域由外向内依次具有第一锥形盲孔6、第二锥形盲孔7，第二锥形盲孔7位于第一锥形盲孔6的底部，所述第一锥形盲孔6、第二锥形盲孔7的截面为锥形，第二锥形盲孔7的开口小于第一锥形盲孔6的开口，此第二锥形盲孔7底部为指纹锁芯片1的铝焊盘3；
所述指纹锁芯片1下表面、第一锥形盲孔6、第二锥形盲孔7表面具有绝缘层8，所述第二锥形盲孔7底部开设有若干个第三锥形盲孔9，位于指纹锁芯片1、第一锥形盲孔6、第二锥形盲孔7和第三锥形盲孔9上方依次具有钛金属导电图形层10、铜金属导电图形层11，此钛金属导电图形层10、铜金属导电图形层11位于绝缘层8与指纹锁芯片1相背的表面，一防焊层12位于铜金属导电图形层11与钛金属导电图形层10相背的表面，此防焊层12上开有若干个通孔13，一焊球14通过所述通孔13与铜金属导电图形层11电连接；
上述焊盘增厚部5厚度为3.2微米。上述第二锥形盲孔7内具有四个第三锥形盲孔9。
所述新型指纹锁器件通过以下制造工艺获得，包括以下步骤：
步骤一、在所述指纹锁芯片1的盲孔2内铝焊盘3表面填充镍金属层4，从而上表面并形成凸起，形成焊盘增厚部5；
步骤二、在具有焊盘增厚部5的指纹锁芯片1上表面涂布方式上临时键合胶层；
步骤三、将一玻璃支撑板15通过临时键合胶层16与指纹锁芯片1具有焊盘增厚部5的上表面粘合；
步骤四、将与指纹锁芯片1上表面相背的下表面减薄，从而将指纹锁芯片1厚度减薄至150~300微米左右；
步骤五、从指纹锁芯片1下表面通过逐步刻蚀依次实现所述第一锥形盲孔6、第二锥形盲孔7和第三锥形盲孔9；
步骤六、通过磁控溅射在指纹锁芯片1、第一锥形盲孔6、第二锥形盲孔7和第三锥形盲孔9上方溅镀一钛金属导电图形层10；
步骤七、在钛金属导电图形层10另一 表面形成铜金属导电图形层11；
步骤八、将步骤三中玻璃支撑板15去除。
采用上述指纹锁芯片的制造工艺时，其将晶圆级芯片封装和硅通孔技术技术整合后形成一套新的工艺流程，直接省去传统封装打线步骤，减少了holder和FPC等厚度，使产品总厚度大大降低，该技术的使用使得0.5mm的封装体内可以有0.4mm的实心体，有利于满足工业设计造型并实现足够的产品强度，最终大幅度提高了产品可靠性。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (3)

1.一种指纹锁芯片的制造工艺，其特征在于：所述指纹锁芯片上表面分布有若干个盲孔（2），所述指纹锁芯片（1）的盲孔（2）内具有铝焊盘（3），此铝焊盘（3）从盲孔（2）底部延伸至盲孔（2）中部，盲孔（2）内铝焊盘（3）表面填充有镍金属层（4），此镍金属层（4）从盲孔（2）中部延伸至指纹锁芯片（1）上表面并形成凸起，形成焊盘增厚部（5）；
所述指纹锁芯片（1）下表面并与盲孔（2）相背区域由外向内依次具有第一锥形盲孔（6）、第二锥形盲孔（7），第二锥形盲孔（7）位于第一锥形盲孔（6）的底部，所述第一锥形盲孔（6）、第二锥形盲孔（7）的截面为锥形，第二锥形盲孔（7）的开口小于第一锥形盲孔（6）的开口，此第二锥形盲孔（7）底部为指纹锁芯片（1）的铝焊盘（3）；
所述指纹锁芯片（1）下表面、第一锥形盲孔（6）、第二锥形盲孔（7）表面具有绝缘层（8），所述第二锥形盲孔（7）底部开设有若干个第三锥形盲孔（9），位于指纹锁芯片（1）、第一锥形盲孔（6）、第二锥形盲孔（7）和第三锥形盲孔（9）上方依次具有钛金属导电图形层（10）、铜金属导电图形层（11），此钛金属导电图形层（10）、铜金属导电图形层（11）位于绝缘层（8）与指纹锁芯片（1）相背的表面，一防焊层（12）位于铜金属导电图形层（11）与钛金属导电图形层（10）相背的表面，此防焊层（12）上开有若干个通孔（13），一焊球（14）通过所述通孔（13）与铜金属导电图形层（11）电连接；
所述指纹锁芯片通过以下制造工艺获得，包括以下步骤：
步骤一、在所述指纹锁芯片（1）的盲孔（2）内铝焊盘（3）表面填充镍金属层（4），从而上表面并形成凸起，形成焊盘增厚部（5）；
步骤二、在具有焊盘增厚部（5）的指纹锁芯片（1）上表面涂布方式上临时键合胶层（16）；
步骤三、将一玻璃支撑板（15）通过临时键合胶层（16）与指纹锁芯片（1）具有焊盘增厚部（5）的上表面粘合；
步骤四、将与指纹锁芯片（1）上表面相背的下表面减薄，从而将指纹锁芯片（1）厚度减薄至150~300微米；
步骤五、从指纹锁芯片（1）下表面通过逐步刻蚀依次实现所述第一锥形盲孔（6）、第二锥形盲孔（7）和第三锥形盲孔（9）；
步骤六、通过磁控溅射在指纹锁芯片（1）、第一锥形盲孔（6）、第二锥形盲孔（7）和第三锥形盲孔（9）上方溅镀一钛金属导电图形层（10）；
步骤七、在钛金属导电图形层（10）另一 表面形成铜金属导电图形层（11）。
2.根据权利要求1所述的指纹锁芯片的制造工艺，其特征在于：所述焊盘增厚部（5）厚度为3~4微米。
3.根据权利要求1所述的指纹锁芯片的制造工艺，其特征在于：所述第二锥形盲孔（7）内具有至少三个第三锥形盲孔（9）。
CN201510091395.5A 2015-02-28 2015-02-28 指纹锁芯片的制造工艺 Active CN104681486B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510091395.5A CN104681486B (zh) 2015-02-28 2015-02-28 指纹锁芯片的制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510091395.5A CN104681486B (zh) 2015-02-28 2015-02-28 指纹锁芯片的制造工艺

Publications (2)

Publication Number Publication Date
CN104681486A CN104681486A (zh) 2015-06-03
CN104681486B true CN104681486B (zh) 2017-10-27

Family

ID=53316364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510091395.5A Active CN104681486B (zh) 2015-02-28 2015-02-28 指纹锁芯片的制造工艺

Country Status (1)

Country Link
CN (1) CN104681486B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1445537A (zh) * 2002-03-20 2003-10-01 富士通株式会社 电容检测型传感器及其生产方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900644B2 (en) * 2003-05-06 2005-05-31 Ligh Tuning Tech. Inc. Capacitive fingerprint sensor against ESD damage and contamination interference
US8050467B2 (en) * 2007-09-19 2011-11-01 Chipbond Technology Corporation Package, packaging method and substrate thereof for sliding type thin fingerprint sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1445537A (zh) * 2002-03-20 2003-10-01 富士通株式会社 电容检测型传感器及其生产方法

Also Published As

Publication number Publication date
CN104681486A (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
CN104681454B (zh) 用于新型指纹锁器件的封装工艺
CN101252096B (zh) 芯片封装结构以及其制作方法
TWM591703U (zh) 晶片結構
CN108028239A (zh) 半导体封装结构及其制造方法
WO2018171100A1 (zh) 集成有功率传输芯片的封装结构的封装方法
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
TW201145622A (en) Light-emitting diode submount, light-emitting diode package and fabrication method thereof
CN105097760A (zh) 半导体封装件及其制法与承载结构
CN101800184B (zh) 具凹穴结构的封装基板及其制作方法
CN104681523B (zh) 指纹锁识别模组封装结构
CN102683309B (zh) 晶圆级植球印刷填充通孔的转接板结构及其制作方法
CN103956366B (zh) 晶圆级芯片封装结构
CN203721709U (zh) 键合结构
CN203013710U (zh) 半导体器件的封装件
CN104681486B (zh) 指纹锁芯片的制造工艺
CN106744647A (zh) Mems芯片封装结构以及封装方法
US20120211257A1 (en) Pyramid bump structure
CN207503967U (zh) 指纹识别芯片的封装结构
CN204538011U (zh) 高可靠性指纹锁器件
CN105990298A (zh) 一种芯片封装结构及其制备方法
CN204614772U (zh) 新型的指纹锁封装结构
CN204538013U (zh) 指纹锁识别模组封装结构
TWI409933B (zh) 晶片堆疊封裝結構及其製法
CN209658166U (zh) 基于玻璃的芯片再布线封装结构
CN209561382U (zh) 半导体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 215143, No. 568, Fang Qiao Road, Lake Industrial Park, Xiangcheng Economic Development Zone, Jiangsu, Suzhou

Patentee after: Suzhou Keyang Semiconductor Co., Ltd

Address before: 215143, No. 568, Fang Qiao Road, Lake Industrial Park, Xiangcheng Economic Development Zone, Jiangsu, Suzhou

Patentee before: SUZHOU KEYANG PHOTOELECTRIC TECHNOLOGY CO., LTD.

CP01 Change in the name or title of a patent holder