CN209658166U - 基于玻璃的芯片再布线封装结构 - Google Patents
基于玻璃的芯片再布线封装结构 Download PDFInfo
- Publication number
- CN209658166U CN209658166U CN201920190636.5U CN201920190636U CN209658166U CN 209658166 U CN209658166 U CN 209658166U CN 201920190636 U CN201920190636 U CN 201920190636U CN 209658166 U CN209658166 U CN 209658166U
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- hole
- pad
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型公开了一种基于玻璃的芯片再布线封装结构，包括玻璃基板、设有第一焊盘的芯片、填充层、第一金属再布线层、钝化层和第二焊盘；玻璃基板设有上下贯穿的第一通孔，芯片设于第一通孔内且第一焊盘朝上；填充层填充于第一通孔和芯片的设置间隙中并延伸至覆盖玻璃基板和芯片的上表面，且于对应第一焊盘区域开口；第一金属再布线层设于填充层上并与第一焊盘连接；钝化层设于第一金属再布线层上并设有开口；第二焊盘设于钝化层上并与第一金属再布线层连接。本实用新型的芯片再布线结构紧凑，可实现超薄封装，同时利用了玻璃作为主要材料，更适用于高频器件，实现更优的电性能。
Description
技术领域
本实用新型涉及半导体封装技术领域，尤其涉及一种基于玻璃的芯片再布线封装结构。
背景技术
随着电子产品多功能化和小型化的潮流，尤其是智能手机、平板电脑、可穿戴设备等产品的发展，芯片功能变得越来越复杂，芯片尺寸越来越小，I/O数越来越多，Fan-in(扇入) 封装已不能满足I/O扇出的要求。Fan-out(扇出)封装技术是对fan-in封装技术的补充，通过再构圆片的方式将芯片I/O端口引出。
fan-out工艺在2008年就开始应用，主要是英飞凌无线的eWLB(Embedded WaferLevel BGA)技术。随着工艺技术逐渐成熟，成本不断降低，同时加上芯片工艺的不断提升，其应用可能出现爆发性增长。目前主要的芯片扇出工艺流程如下：先制作一片临时键合载片，该载片需要在表面制作相应的特征图形；将芯片临时放置在临时键合载片上的特征图形位置；使用圆片级注塑工艺，将芯片填充到模塑料中；在芯片表面制作再布线；移除临时键合载片。其主要问题在于：需要在载片表面制作相应的特征图形(设置芯片放置区域)；使用临时键合工艺和设备；必须使用晶圆级注塑设备和工艺；必须使用拆键合设备和工艺。现有扇出工艺流程复杂，技术难度大，成本高，限制了其应用。
实用新型内容
本实用新型的目的在于克服现有技术存在的不足，提供一种基于玻璃的芯片再布线封装结构。
为了实现以上目的，本实用新型的技术方案为：
一种基于玻璃的芯片再布线封装结构，包括玻璃基板、设有第一焊盘的芯片、填充层、第一金属再布线层、钝化层和第二焊盘；玻璃基板设有上下贯穿的第一通孔，芯片设于第一通孔内且第一焊盘朝上；填充层填充于第一通孔和芯片的设置间隙中并延伸至覆盖玻璃基板和芯片的上表面，且于对应第一焊盘区域开口；第一金属再布线层设于填充层上并与第一焊盘连接；钝化层设于第一金属再布线层上并设有开口；第二焊盘设于钝化层上并与第一金属再布线层连接。
可选的，还包括载板；所述玻璃基板的下表面通过第一粘结层粘附于所述载板上，所述芯片的下表面通过第二粘结层粘附于所述载板上。
可选的，所述载板的材料是玻璃、硅或陶瓷。
可选的，若干所述芯片一一对应的设于若干所述第一通孔中。
可选的，至少一个所述第一通孔中设有至少两个芯片，且所述填充层填充所述至少两个芯片的设置间隙。
可选的，至少两个所述芯片通过所述第一金属再布线层电性连接。
可选的，所述填充层的材料为绝缘聚合物胶。
可选的，所述玻璃基板还设有上下贯穿的第二通孔，所述第二通孔填充导电材料形成导电柱。
可选的，所述玻璃基板底部设有第二金属再布线层，所述导电柱连接所述第二金属再布线层。
本实用新型的有益效果为：
(1)通过玻璃基板形成贯穿第一通孔且芯片设于第一通孔内的设置，玻璃基板的厚度只需与芯片厚度相同即可，最大程度的减少了整体厚度，形成的多芯片再布线结构紧凑，实现了超薄封装。
(2)以玻璃为主体材料，相比硅基板等材料产品可靠性优异，适合高频应用，实现更优的电性能。
(3)避免了临时键合和拆键合复杂工艺，简化了工艺，降低了成本，适于实际生产应用。
附图说明
图1为实施例1的工艺流程图；
图2为实施例1的结构示意图；
图3为实施例2的结构示意图；
图4为实施例3的结构示意图；
图5为实施例4的结构示意图；
图6为实施例5的第一金属再布线层与芯片连接关系的俯视示意图。
图7为实施例6的结构示意图。
具体实施方式
以下结合附图和具体实施例对本实用新型做进一步解释。本实用新型的各附图仅为示意以更容易了解本实用新型，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。
实施例1
参考图1，一种基于玻璃的芯片再布线封装结构的制作方法，对应图1中各步骤得到的结构示意图，其具体步骤为：
1)提供玻璃基板1，玻璃基板1的厚度可以选择与待封装芯片的厚度相近；
2)通过激光或蚀刻的工艺加工玻璃基板1以形成上下贯穿的第一通孔101，第一通孔101的尺寸略大于待封装芯片；
3)将玻璃基板1的下表面通过第一粘结层3粘附于载板2上，载板2可以是玻璃基片、硅基片或陶瓷基片等；
4)提供具有第一焊盘501的芯片5，将芯片5焊盘面朝上地置于第一通孔101内，芯片5底面通过第二粘结层4粘附于第一通孔101底部的载板2上以起到固定芯片的作用；芯片5侧壁与第一通孔101的侧壁间具有间隙且焊盘面与玻璃基板1上表面平齐或相近；第二粘结层4的厚度最薄仅需一微米左右，因而芯片5底面与玻璃基板1下表面几乎平齐；
5)使用封装材料填充第一通孔101和芯片5的设置间隙并包覆玻璃基板1和芯片5的上表面形成填充层6，封装材料具体可以是绝缘聚合物胶，通过填充层6可防止芯片5发生偏移；
6)对填充层6对应芯片第一焊盘501的区域开孔形成连接孔601，于填充层6上制作第一金属再布线层7，第一金属再布线层7通过连接孔601连接芯片5的第一焊盘501，第一金属再布线层7的材料为良导电金属，例如Au、Ag或Cu等；
7)于第一金属再布线层7上制作钝化层8以防止水汽等对芯片、导线等结构的侵蚀，于钝化层8上形成露出所述第一金属再布线层7的开口801并于开口801区域制作第二焊盘9。
参考图2，通过上述工艺形成的芯片再布线封装结构包括玻璃基板1、载板2、第一粘结层3、第二粘结层4、芯片5、填充层6、第一金属再布线层7、钝化层8和第二焊盘9。玻璃基板1下表面通过第一粘结层3粘附于载板2上；玻璃基板1设有上下贯穿的第一通孔 101，芯片5设于第一通孔101内且焊盘面朝上，芯片5底面通过第二粘结层4粘附于第一通孔101底部的载板2上；填充层6填充于第一通孔101和芯片5的设置间隙中并延伸至覆盖玻璃基板1和芯片5的上表面，且设有与芯片的第一焊盘501对应的连接孔601；第一金属再布线层7设于填充层6上并通过连接孔601与芯片的第一焊盘501连接；钝化层8设于第一金属再布线层7上并设有开口801；第二焊盘9设于钝化层8上并通过开口801与第一金属再布线层7连接。
在本实施例中，可于玻璃基板1上同时设置多个第一通孔，多个相同功能或不同功能的芯片一一对应的设置于第一通孔内，各芯片的引出结构通过第一金属再布线层同层制作，结构紧凑，可实现超薄封装。
实施例2
参考图3，实施例2与实施例1的差别在于，本实施例的载板2’是实施例1中的载板2进行减薄后得到的，降低了整体的厚度以满足使用需求。
实施例3
参考图4，实施例3与实施例1的差别在于，还包括去除载板的步骤，得到的最终结构不含载板，进一步降低了厚度。
实施例4
参考图5，实施例4与实施例1的差别在于，两个芯片5a、5b彼此间隔地设于同一第一通孔内，且填充层6填充芯片5a、5b的设置间隙。此外，也可根据设计需求在同一第一通孔内设置多于两个芯片。
实施例5
参考图6，实施例5与实施例1的差别在于，芯片5c和芯片5d、5e之间同时通过第一金属再布线层7实现互联以及再引出，结构紧凑，满足不同实际使用需求。
实施例6
参考图7，实施例6与实施例3的差别在于，玻璃基板1还设有上下贯穿的第二通孔102，所述第二通孔102填充导电材料形成导电柱10。玻璃基板1底部设有第二金属再布线层11，导电柱10连接第二金属再布线层11，根据需求，芯片5也可选择性连接第二金属再布线层11；进一步，导电柱10顶部同样通过第一金属再布线层7连接第三焊盘12并由第三焊盘12引出。其中，第二通孔102和第一通孔101可同时制作，通过玻璃基板1上下金属再布线层的设置，更为灵活，可满足设计及使用需求。
上述实施例仅用来进一步说明本实用新型的一种基于玻璃的芯片再布线封装结构，但本实用新型并不局限于实施例，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本实用新型技术方案的保护范围内。
Claims (9)
1.一种基于玻璃的芯片再布线封装结构，其特征在于：包括玻璃基板、设有第一焊盘的芯片、填充层、第一金属再布线层、钝化层和第二焊盘；玻璃基板设有上下贯穿的第一通孔，芯片设于第一通孔内且第一焊盘朝上；填充层填充于第一通孔和芯片的设置间隙中并延伸至覆盖玻璃基板和芯片的上表面，且于对应第一焊盘区域开口；第一金属再布线层设于填充层上并与第一焊盘连接；钝化层设于第一金属再布线层上并设有开口；第二焊盘设于钝化层上并与第一金属再布线层连接。
2.根据权利要求1所述的基于玻璃的芯片再布线封装结构，其特征在于：还包括载板；所述玻璃基板的下表面通过第一粘结层粘附于所述载板上，所述芯片的下表面通过第二粘结层粘附于所述载板上。
3.根据权利要求2所述的基于玻璃的芯片再布线封装结构，其特征在于：所述载板的材料是玻璃、硅或陶瓷。
4.根据权利要求1所述的基于玻璃的芯片再布线封装结构，其特征在于：若干所述芯片一一对应的设于若干所述第一通孔中。
5.根据权利要求1所述的基于玻璃的芯片再布线封装结构，其特征在于：至少一个所述第一通孔中设有至少两个芯片，且所述填充层填充所述至少两个芯片的设置间隙。
6.根据权利要求4或5所述的基于玻璃的芯片再布线封装结构，其特征在于：至少两个所述芯片通过所述第一金属再布线层电性连接。
7.根据权利要求1所述的基于玻璃的芯片再布线封装结构，其特征在于：所述填充层的材料为绝缘聚合物胶。
8.根据权利要求1所述的基于玻璃的芯片再布线封装结构，其特征在于：所述玻璃基板还设有上下贯穿的第二通孔，所述第二通孔填充导电材料形成导电柱。
9.根据权利要求8所述的基于玻璃的芯片再布线封装结构，其特征在于：所述玻璃基板底部设有第二金属再布线层，所述导电柱连接所述第二金属再布线层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920190636.5U CN209658166U (zh) | 2019-01-31 | 2019-01-31 | 基于玻璃的芯片再布线封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920190636.5U CN209658166U (zh) | 2019-01-31 | 2019-01-31 | 基于玻璃的芯片再布线封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209658166U true CN209658166U (zh) | 2019-11-19 |
Family
ID=68523945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920190636.5U Active CN209658166U (zh) | 2019-01-31 | 2019-01-31 | 基于玻璃的芯片再布线封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209658166U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109920773A (zh) * | 2019-01-31 | 2019-06-21 | 厦门云天半导体科技有限公司 | 一种基于玻璃的芯片再布线封装结构及其制作方法 |
| CN114038814A (zh) * | 2021-11-18 | 2022-02-11 | 苏州通富超威半导体有限公司 | 封装结构及封装结构的形成方法 |
-
2019
- 2019-01-31 CN CN201920190636.5U patent/CN209658166U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109920773A (zh) * | 2019-01-31 | 2019-06-21 | 厦门云天半导体科技有限公司 | 一种基于玻璃的芯片再布线封装结构及其制作方法 |
| CN114038814A (zh) * | 2021-11-18 | 2022-02-11 | 苏州通富超威半导体有限公司 | 封装结构及封装结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8174105B2 (en) | Stacked semiconductor package having discrete components | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| KR101895019B1 (ko) | 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지 | |
| US7446424B2 (en) | Interconnect structure for semiconductor package | |
| US20220336399A1 (en) | Semiconductor device | |
| US8120149B2 (en) | Integrated circuit package system | |
| CN109300863A (zh) | 半导体封装结构以及半导体封装方法 | |
| KR100963471B1 (ko) | 로직 및 메모리 집적 회로의 패키징 방법, 패키징된 집적회로 및 시스템 | |
| JP2002118207A (ja) | 半導体パッケージ及びその製造方法 | |
| CN107622957B (zh) | 双面SiP的三维封装结构的制造方法 | |
| CN109920773A (zh) | 一种基于玻璃的芯片再布线封装结构及其制作方法 | |
| CN101998213A (zh) | 一种mems麦克风的封装结构及晶圆级封装方法 | |
| CN209658166U (zh) | 基于玻璃的芯片再布线封装结构 | |
| CN106548991A (zh) | 半导体封装、半导体元件及其制造方法 | |
| CN215069985U (zh) | 三维堆叠的扇出型封装结构 | |
| CN207743214U (zh) | 多芯片并排式封装结构 | |
| CN110164841A (zh) | 一种含空腔的多芯片扇出封装结构及其制作方法 | |
| CN109559998A (zh) | 用于mram装置的磁屏蔽封装结构及其制造方法 | |
| US20080157398A1 (en) | Semiconductor device package having pseudo chips | |
| KR20240023415A (ko) | 사전 형성된 마스크를 이용한 선택적 emi 차폐 | |
| KR20140009799A (ko) | 전자 소자의 패키지 및 제조 방법 | |
| CN103208471B (zh) | 多芯片封装体 | |
| CN210200699U (zh) | 一种键合墙体扇出器件的三维封装结构 | |
| CN209276148U (zh) | 一种基于扇出型封装结构的混合封装系统 | |
| CN105990298A (zh) | 一种芯片封装结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |