JP4411759B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4411759B2 JP4411759B2 JP2000265156A JP2000265156A JP4411759B2 JP 4411759 B2 JP4411759 B2 JP 4411759B2 JP 2000265156 A JP2000265156 A JP 2000265156A JP 2000265156 A JP2000265156 A JP 2000265156A JP 4411759 B2 JP4411759 B2 JP 4411759B2
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- insulating protective
- forming
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
- Image Input (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、静電容量式指紋検出装置として用いることができる半導体装置およびその製造方法に関し、特に、表面形状認識面あるいは指紋認識面のスクラッチ耐性および耐薬品性が向上された半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、入退室管理などの用途に利用されることが多かった指紋検出装置は、近年、コンピュータネットワーク上のセキュリティシステムや、携帯端末などにおける本人認証ツールとして注目されてきている。
指紋検出装置において採用されている指紋検出方法としては、例えば、指紋表面における光の反射をＣＣＤ（ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）を用いて検出する光学式検出方法が挙げられる。
【０００３】
また、圧電薄膜（感圧シート）を利用して圧力差の分布から指紋の検出を行う方法が挙げられる。
さらに、指の接触による電気特性の変化、具体的には抵抗値の変化または静電容量の変化を、電気信号の分布に置き換えて指紋を検出する方法が挙げられる。例えば米国特許第５３２５４４２号公報には、検出電極と指との間の静電容量を検出することにより指紋の認識を行う指紋検出装置が開示されている。
【０００４】
上記の指紋検出方法のうち、指紋の圧力差を利用する方法は、圧電薄膜の材料が特殊であり、圧電薄膜の加工が比較的困難であることと、検出感度および解像度の向上が難しく、指紋照合の信頼性が低いことから実用化は遅れている。光学式検出方法は、光源とＣＣＤを含む指紋照合システムの小型化が難しいため、用途が限定されている。
それに対し、指の接触による静電容量の変化を検出する静電容量式の指紋検出装置は、装置の小型化および軽量化が比較的容易であるため、携帯端末などに搭載するのに適している。
【０００５】
図３は静電容量式指紋検出装置の検出原理を示す図である。図３（ａ）に示すように、静電容量式指紋検出装置は半導体チップ１０を有し、半導体チップ１０の表面は指１１が接触する指紋認識面１２となっている。半導体チップ１０は指紋認識面１２の裏面がリードフレーム（不図示）等に接続された構造となっており、リードフレームはさらに絶縁性樹脂等からなるパッケージ１３によって被覆されている。また、半導体チップ１０の側面は、例えばワイヤボンディング等によりリードに接続され、半導体チップ１０とリードとの接続部は例えば絶縁性樹脂１４によって被覆されている。
【０００６】
図３（ｂ）に図３（ａ）の指紋認識面１２を部分的に拡大した図を示す。図３（ｂ）に示すように、スイッチング用トランジスタ等を含む半導体基板（不図示）上に層間絶縁膜２１を介して、例えばＡｌまたはＡｌ合金等からなる検出電極２が形成されている。検出電極２は絶縁性保護膜２３により被覆されている。
【０００７】
指紋認識面１２は通常、数ｃｍ2 程度となるように形成される。指紋ピッチは通常５００μｍ程度であり、検出電極２は指紋ピッチよりも小さいサイズ、例えば数１０μｍ程度で形成される。隣接する検出電極２の間隔は例えば数μｍ程度である。したがって、指紋認識面１２に検出電極２は例えば数万〜数十万個のオーダーで形成される。
【０００８】
指紋認識面１２に指１１が接触すると、検出電極２−絶縁性保護膜２３−指１１の間で静電容量（キャパシタ）が形成される。このとき、絶縁性保護膜２３はキャパシタ絶縁膜の一部として機能する。
基準電位を与えられた指１１が、ｎ番目の検出電極２から距離ｄn の位置にあるとき、ｎ番目の検出電極２と指１１との間の静電容量ＣSnは、次式（１）によって表される。
【０００９】
ＣSn＝ε・ε0 ・Ｓ／ｄn ・・・（１）
【００１０】
ここで、εはキャパシタ誘電体の比誘電率を表し、ε0 は真空の誘電率を表し、Ｓはキャパシタ電極の有効面積（検出電極のキャパシタに寄与する面積）を表す。
式（１）から、指１１が指紋認識面１２に接触していない状態では、指紋検出装置の全セルにおいてｄ＝∞となり、全セルで静電容量値ＣS ＝０となる。
【００１１】
検出電極２と指１１との距離ｄn は、指紋の凹凸１１ａに応じて変動する。指紋の凸部が接触している検出電極では、キャパシタ絶縁膜の厚さが絶縁性保護膜２３の膜厚とほぼ一致し、キャパシタの容量値が最大となる。指紋を横切る方向において、容量最大の検出電極から離れるにしたがってキャパシタの容量値は漸減し、指紋の凹部の中心に対応するセルで容量値は最小値となる。このような容量値の分布を、マトリクス状に配置されたセルを用いて二次元的に測定することにより、指紋の検出が行われる。
【００１２】
図４に、静電容量式指紋検出装置の回路構成を示す。図４に示すように、各検出電極２は、スイッチング用トランジスタＴｒを介して列方向の選択線であるビット線ＢＬに接続されている。
例えば、検出電極２（１）−絶縁性保護膜−指の間で形成されるキャパシタと、スイッチング用トランジスタＴｒ１のソース／ドレイン領域の一方とが接続され、スイッチング用トランジスタＴｒ１のソース／ドレイン領域の他方がビット線ＢＬ１に接続されている。スイッチング用トランジスタＴｒ１のゲートは行方向の選択線であるワード線ＷＬ１に接続されている。
【００１３】
上記の構成において、ビット線ＢＬに所定電位（例えば電源電圧ＶCC）を印加しておく（ＶCCプリチャージ）。指紋検出時に、選択されたワード線ＷＬに電圧を印加して、ワード線ＷＬに接続されたスイッチング用トランジスタＴｒを一斉にオンとする。各検出電極２（１）、２（２）には距離ｄ1 、ｄ2 によって決定される静電容量ＣS1、ＣS2に応じた電荷がビット線ＢＬから供給されて蓄積される。したがって、これらの電荷量に応じてビット線ＢＬの電位が変化する。ビット線ＢＬの電位変化量ΔＶは、ビット線ＢＬの負荷容量をＣB とすると、次式（２）で表される。
【００１４】
ΔＶ＝｛ＣSn／（ＣB ＋ＣSn）｝・ＶCC ・・・（２）
【００１５】
ビット線群には、選択されたワード線方向の一次元指紋パターンに対応した電位変化が現れる。この電位変化を、例えば増幅してからデジタル信号に変換し、所定の記憶手段の対応アドレスに蓄積する。この動作を、ワード線数だけ短時間で連続して行うと、二次元の指紋パターンに対応した画像データを得ることができる。
【００１６】
図５に従来の指紋センサの断面図を示す。図５に示すように、第１層間絶縁膜２１上に例えばビット線などの配線２５が形成され、配線２５を被覆するように第２層間絶縁膜２２が形成されている。第２層間絶縁膜２２上に検出電極２が形成され、その上層に絶縁性保護膜２３が形成されている。
【００１７】
前述したように、指紋認識面１２の絶縁性保護膜２３には指が直接接触するため、スクラッチ耐性、耐薬品性、絶縁破壊耐性が要求される。これら以外に、キャパシタ絶縁膜としての機能から電気絶縁性や高誘電率を有することが要求される。このような条件から、絶縁性保護膜２３としては化学気相成長（ＣＶＤ；ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、特にプラズマＣＶＤにより形成されたシリコン窒化膜が多用されている。
【００１８】
一方、フッ素樹脂は耐久性や撥水性の高い樹脂として知られており、指紋認識面にフッ素樹脂からなる層を有する指紋検出装置が、特開平９−９１４００号公報および特開平１０−２６９３４０号公報に開示されている。しかしながら、特開平９−９１４００号公報および特開平１０−２６９３４０号公報に記載された指紋検出装置はいずれも光学式の指紋検出装置である。これらの装置においては、指紋認識面に対する指紋の凸部以外の接触あるいは付着、または指紋認識面の汚れ等が光学的な指紋の読み取りに影響するのを防止する目的で、フッ素樹脂層が設けられている。
【００１９】
フッ素樹脂としては例えばポリテトラフルオロエチレン（ＰＴＦＥ；ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）、パーフロロアルコキシフッ素樹脂（ＰＦＡ；ｐｅｒｆｌｕｏｒｏａｌｃｏｘｙ ｆｌｕｏｒｏｒｅｓｉｎｓ）、フロロエチレンプロピレン共重合体（ＦＥＰ；ｐｏｌｙ ｆｌｕｏｒｏｅｔｈｙｌｅｎｅ ｐｌｏｐｙｌｅｎｅ）、エチレン４フッ化エチレン共重合体（ＥＴＦＥ；ｅｔｈｙｌｅｎｅ ｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ ｃｏｐｏｌｙｍｅｒ）等が挙げられる。これらのフッ素樹脂は誘電率が２．０〜２．５程度であり、電気絶縁部品等として用いられている。
また、誘電率の高いフッ素樹脂としてはポリフッ化ビニリデン（ＰＶＤＦ；ｐｏｌｙｖｉｎｙｌｉｄｅｎｅ ｆｌｕｏｒｉｄｅ）があり、ＰＶＤＦフィルムの誘電率は１３程度である。
【００２０】
【発明が解決しようとする課題】
上記の従来の静電容量式指紋検出装置の指紋認識面に、絶縁性保護膜としてＣＶＤによりシリコン窒化膜を形成した場合、シリコン窒化膜の段差被覆性（ステップカバレッジ）が良好となるため、図５に示すように、シリコン窒化膜の表面に下地の段差を反映する表面段差２６が形成される。
表面段差２６が大きいほど、絶縁性保護膜２３のスクラッチ耐性は低下する。指紋検出装置の指紋認識面１２は指や爪によるスクラッチを受けやすく、特に表面段差２６が大きい場合には、スクラッチによって段差２６部分に応力が集中しやすくなる。これにより、図６に示すように、絶縁性保護膜２３の表面段差２６部分にクラック２７が発生することがある。
【００２１】
クラック２７が発生した部分では絶縁性保護膜２３の耐湿性が低下し、クラック２７を通じて指紋センサ内部に薬品や可動イオンが侵入しやすくなる。このように絶縁性保護膜２３に侵入した薬品あるいは可動イオンによって、キャパシタの誘電率が局所的に変化したり、Ａｌ配線等が損傷を受けたりすると、指紋検出装置の感度や信頼性が低下する。
しかしながら、クラック２７の発生を防止する目的で絶縁性保護膜２３を厚膜化すると、検出電極２−絶縁性保護膜２３−指の間の静電容量値が低下するという問題が生じる。
【００２２】
絶縁性保護膜２３の表面段差２６を解消し、表面を平坦化するための方法としては、例えば、化学機械研磨（ＣＭＰ；ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）がある。しかしながら、この場合にはＣＭＰ装置を新たに導入し、さらに、ＣＭＰ工程の追加に伴い数工程を追加する必要がある。
【００２３】
また、絶縁性保護膜２３の表面段差２６を埋め込むためにＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）膜を塗布する方法もある。しかしながら、ＳＯＧ膜の耐湿性が十分でないことから、ＳＯＧ膜を指紋認識面の最表層とすることができず、ＳＯＧ膜の表面に例えばシリコン窒化膜をさらに形成する必要がある。したがって、絶縁性保護膜の膜厚の合計が厚くなり、静電容量値の低下が問題となる。
【００２４】
あるいは、絶縁性保護膜２３の表面段差２６を埋め込むために、リフロー性の高いＢＰＳＧ（ｂｏｒｏ−ｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜やＰＳＧ（ｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜を形成する方法もある。しかしながら、この場合にはリフロー化のための熱処理が必要となる。通常、下地の検出電極２の材料としてはＡｌまたはＡｌ系合金が用いられ、リフロー化の熱処理を行うと、検出電極２やさらに下層のビット線等の配線２５が損傷を受ける可能性がある。
【００２５】
本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、静電容量値を低下させずに、表面形状認識面あるいは指紋認識面のスクラッチ耐性や耐薬品性を改善することが可能である半導体装置およびその製造方法を提供することを目的とする。
【００２６】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、半導体基板に形成された複数のスイッチング素子と、前記スイッチング素子に接続され、検出対象物との間の静電容量値に応じた量の電荷が蓄積される複数の検出電極と、少なくとも前記検出電極上に形成された第１の絶縁性保護膜と、前記第１の絶縁性保護膜上に形成されたフッ素樹脂からなる第２の絶縁性保護膜とを有することを特徴とする。
【００２７】
本発明の半導体装置は、好適には、前記スイッチング素子と前記検出電極との間に、前記スイッチング素子を被覆する第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成され、前記スイッチング素子に接続する配線と、前記配線上に形成された第２の層間絶縁膜とをさらに有することを特徴とする。
【００２８】
本発明の半導体装置は、好適には、前記配線上部の前記第１の絶縁性保護膜の表面は、前記配線以外の部分の前記第１の絶縁性保護膜の表面よりも相対的に高く、前記第１の絶縁性保護膜は表面に段差を有し、前記配線上部の前記第２の絶縁性保護膜は、前記配線以外の部分の前記第２の絶縁性保護膜よりも相対的に薄く、前記第２の絶縁性保護膜は前記段差を平坦化するように形成されていることを特徴とする。
【００２９】
本発明の半導体装置は、好適には、前記スイッチング素子は、ゲートに印加する制御電圧に応じてオンまたはオフとなる絶縁ゲート電界効果トランジスタを含むことを特徴とする。
【００３０】
これにより、第１の絶縁性保護膜の表面が第２の絶縁性保護膜によって平坦化され、指の接触あるいは指や爪によるスクラッチ等があった場合にも、第１の絶縁性保護膜に局所的な応力の集中が起こるのを防止することが可能となる。したがって、第１の絶縁性保護膜にクラックが発生するのを防止して、クラックを通じた水分、薬品あるいは可動イオンの侵入を防止することが可能となる。これにより、水分、薬品あるいは可動イオンの影響による素子特性の変化を防止して、指紋検出装置の感度および信頼性を向上させることができる。
また、フッ素樹脂の撥水性、撥油性を利用して表面形状認識面に防汚性を付与することができる。
【００３１】
さらに、上記の目的を達成するため、本発明の半導体装置の製造方法は、半導体基板に複数のスイッチング素子を形成する工程と、検出対象物との間の静電容量値に応じた量の電荷が蓄積される複数の検出電極を、前記スイッチング素子に接続するように形成する工程と、少なくとも前記検出電極上に第１の絶縁性保護膜を形成する工程と、前記第１の絶縁性保護膜上にフッ素樹脂からなる第２の絶縁性保護膜を形成する工程とを有することを特徴とする。
【００３２】
本発明の半導体装置の製造方法は、好適には、前記スイッチング素子を形成後、前記検出電極を形成する前に、前記スイッチング素子を被覆する第１の層間絶縁膜を形成する工程と、前記スイッチング素子に接続する配線を前記第１の層間絶縁膜上に形成する工程と、前記配線上に第２の層間絶縁膜を形成する工程とをさらに有することを特徴とする。
【００３３】
本発明の半導体装置の製造方法は、好適には、前記配線上の前記第１の絶縁性保護膜を形成する工程は、前記配線上部の前記第１の絶縁性保護膜の表面が前記配線以外の部分の前記第１の絶縁性保護膜の表面よりも相対的に高い、表面段差を有する前記第１の絶縁性保護膜を形成する工程であり、前記第２の絶縁性保護膜を形成する工程は、前記段差を平坦化するように前記第２の絶縁性保護膜を形成する工程であることを特徴とする。
【００３４】
本発明の半導体装置の製造方法は、好適には、前記第２の絶縁性保護膜を形成する工程は、溶媒に溶解したフッ素樹脂を前記第１の絶縁性保護膜上に塗布する工程と、前記フッ素樹脂を乾燥させる工程とを含むことを特徴とする。
本発明の半導体装置の製造方法は、好適には、前記スイッチング素子を形成する工程は、ゲートに印加する制御電圧に応じてオンまたはオフとなる絶縁ゲート電界効果トランジスタを形成する工程を含むことを特徴とする。
【００３５】
本発明の半導体装置の製造方法によれば、フッ素樹脂からなる第２の絶縁性保護膜を形成することにより、表面形状認識面の最表層を平坦化し、最表層の撥水性、撥油性を高くすることができる。これにより、製造工程を大幅に増加あるいは複雑化させずに、スクラッチ耐性および耐薬品性に優れた半導体装置を製造することが可能となる。
【００３６】
【発明の実施の形態】
以下に、本発明の半導体装置およびその製造方法の実施の形態について、図面を参照して説明する。
図１に、指紋検出装置として用いられる本実施形態の半導体装置の平面図の一部を示す。図１に示すように、本実施形態の指紋検出装置は例えば正方形のセル１がマトリクス状に配置された構造を有する。各セル１は検出電極２を有し、隣接するセル１の検出電極２は絶縁膜３によって相互に分離されている。
【００３７】
図１に示すようなセル１のマトリクスは、例えば数ｃｍ2 程度の面積内に配置され、指紋認識面を構成する。指紋ピッチは通常５００μｍ程度であり、セル１は指紋ピッチよりも小さいサイズ、例えば数１０μｍ程度で形成される。また、隣接する検出電極２の間隔は例えば数μｍ程度である。したがって、数ｃｍ2 程度の指紋認識面にセル１は例えば数万〜数十万個のオーダーで形成される。
【００３８】
図２に図１のＸ−Ｘ’における断面図を示す。図２に示すように、第１層間絶縁膜２１上に例えばビット線などの配線２５が形成されている。図示しないが、第１層間絶縁膜２１の下層には、各セルのスイッチング用素子である絶縁ゲート電界効果トランジスタ（スイッチング用トランジスタ）と、それらのスイッチング用トランジスタを表層に有する半導体基板が存在する。スイッチング用トランジスタのゲート電極は検出回路のワード線として機能する。また、スイッチング用トランジスタのソース／ドレイン領域の一方は検出電極に接続され、他方はビット線に接続されている。
【００３９】
配線２５を被覆するように第２層間絶縁膜２２が形成されている。第２層間絶縁膜２２上にバリアメタル層（不図示）を介して検出電極２が形成されている。バリアメタル層としては例えばＴｉ層やＴｉ／ＴｉＮ／Ｔｉ積層膜などが用いられる。検出電極２としては例えばＡｌまたはＡｌ合金からなる層が用いられる。検出電極２の上層に第１の絶縁性保護膜２３が形成されている。第１の絶縁性保護膜２３としては、例えばプラズマＣＶＤにより形成されたシリコン窒化膜が用いられる。第１の絶縁性保護膜２３には下地の配線２５の段差を反映した表面段差２６が形成される。
【００４０】
第１の絶縁性保護膜２３の上層に、フッ素樹脂からなる第２の絶縁性保護膜２４が形成されている。第２の絶縁性保護膜２４によって第１の絶縁性保護膜２３の表面段差２６は埋め込まれており、第２の絶縁性保護膜２４の表面は平坦化されている。本実施形態の半導体装置の第２の絶縁性保護膜２４表面の段差をｇ1とすると、ｇ1 は図５の従来構造の絶縁性保護膜２３表面の段差ｇ2 よりも小さくなる。
【００４１】
また、第１の絶縁性保護膜２３と第２の絶縁性保護膜２４の２層構造の誘電体は、それぞれの膜を誘電体とするキャパシタの直列接続で表されるが、第２の絶縁性保護膜２４は第１の絶縁性保護膜２３の表面段差２６を解消するための必要最小限の膜厚で形成されるため、実効的な静電容量値はほぼ第１の絶縁性保護膜２３の膜厚に依存して決定される。
【００４２】
フッ素樹脂は耐薬品性が高いため、指紋認識面に薬品が付着した場合にも絶縁性保護膜の変性や腐食等を防止できる。これにより、絶縁性保護膜の変性あるいは腐食部分からの薬品や水分等の侵入が防止され、指紋検出装置の特性の変動を防止することができる。さらに、フッ素樹脂は撥水性および撥油性が高いため、指紋認識面の防汚性を高めることができる。
【００４３】
上記の本実施形態の指紋検出装置によれば、指紋認識面の表面の微細な凹凸が解消されており、指や爪によるスクラッチが生じた場合にも、絶縁性保護膜におけるクラックの発生が防止される。したがって、クラックを通じた薬品や可動イオンの侵入が防止される。これにより、例えば静電容量値などの指紋検出装置の特性の変動が防止され、指紋検出装置の感度や信頼性を向上させることができる。
【００４４】
図３に、上記の本実施形態の指紋検出装置の検出原理を示す。図３（ａ）に示す静電容量式指紋検出装置は、上記のような構成の半導体チップ１０を有し、半導体チップ１０の表面は指１１が接触する指紋認識面１２となっている。半導体チップ１０は指紋認識面１２の裏面がリードフレーム（不図示）等に接続された構造となっており、リードフレームはさらに絶縁性樹脂等からなるパッケージ１３によって被覆されている。また、半導体チップ１０の側面は、例えばワイヤボンディング等によりリードに接続され、半導体チップ１０とリードとの接続部は例えば絶縁性樹脂１４によって被覆されている。
【００４５】
図３（ｂ）に図３（ａ）の指紋認識面１２を部分的に拡大した図を示す。指紋認識面１２に指１１が接触すると、検出電極２−第１の絶縁性保護膜２３および第２の絶縁性保護膜（不図示）−指１１の間でキャパシタが形成される。このとき、第１および第２の絶縁性保護膜はキャパシタ絶縁膜の一部として機能する。
【００４６】
検出電極２と指１１との距離ｄn は、指紋の凹凸１１ａに応じて変動する。指紋の凸部が接触しているセルでは、キャパシタ絶縁膜の厚さが第１および第２の絶縁性保護膜の膜厚とほぼ一致し、キャパシタの容量値が最大となる。指紋を横切る方向において、容量最大のセルから離れるにしたがってキャパシタの容量値は漸減し、指紋の凹部の中心に対応するセルで容量値は最小値となる。このような容量値の分布を、マトリクス状に配置されたセルを用いて二次元的に測定することにより、指紋の検出が行われる。
【００４７】
基準電位を与えられた指１１が、ｎ番目のセルの検出電極２から距離ｄn の位置にあるとき、ｎ番目のセルの検出電極２と指１１との間の静電容量ＣSnは、次式（１）によって表される。
【００４８】
ＣSn＝ε・ε0 ・Ｓ／ｄn ・・・（１）
【００４９】
ここで、εはキャパシタ誘電体の比誘電率を表し、ε0 は真空の誘電率を表し、Ｓはキャパシタ電極の有効面積（検出電極のキャパシタに寄与する面積）を表す。式（１）から、指４１が指紋認識面に接触していない状態では、指紋検出装置の全セルにおいてｄ＝∞となり、全セルで静電容量値ＣS ＝０となる。
【００５０】
図４に、静電容量検出用セルの回路構成を示す。図４に示すように、各セルの検出電極２は、スイッチング用トランジスタＴｒを介して列方向の選択線であるビット線ＢＬに接続されている。
例えば、検出電極２（１）−絶縁性保護膜−指の間で形成されるキャパシタと、スイッチング用トランジスタＴｒ１のソース／ドレイン領域の一方とが接続され、スイッチング用トランジスタＴｒ１のソース／ドレイン領域の他方がビット線ＢＬ１に接続されている。スイッチング用トランジスタＴｒ１のゲートは行方向の選択線であるワード線ＷＬ１に接続されている。
【００５１】
同様に、検出電極２（２）−絶縁性保護膜−指の間で形成されるキャパシタと、スイッチング用トランジスタＴｒ２のソース／ドレイン領域の一方とが接続され、スイッチング用トランジスタＴｒ２のソース／ドレイン領域の他方がビット線ＢＬ２に接続されている。スイッチング用トランジスタＴｒ２のゲートは行方向の選択線であるワード線ＷＬ２に接続されている。
【００５２】
上記の構成において、ビット線ＢＬに所定電位（例えば電源電圧ＶCC）を印加しておく（ＶCCプリチャージ）。指紋検出時に、選択されたワード線ＷＬに電圧を印加して、ワード線ＷＬに接続されたスイッチング用トランジスタＴｒを一斉にオンとする。各検出電極２（１）、２（２）には距離ｄ1 、ｄ2 によって決定される静電容量ＣS1、ＣS2に応じた電荷がビット線ＢＬから供給されて蓄積される。したがって、これらの電荷量に応じてビット線ＢＬの電位が変化する。ビット線ＢＬの電位変化量ΔＶは、ビット線ＢＬの負荷容量をＣB とすると、次式（２）で表される。
【００５３】
ΔＶ＝｛ＣSn／（ＣB ＋ＣSn）｝・ＶCC ・・・（２）
【００５４】
あるいは、ビット線ＢＬを接地電位にプリチャージしておくことも可能である。その場合には、選択されたワード線ＷＬに接続されたトランジスタＴｒを一斉にオンとすることにより、各セルの検出電極２（１）、２（２）に誘起されていた電荷がビット線ＢＬに放出される。
【００５５】
ビット線群には、選択されたワード線方向の一次元指紋パターンに対応した電位変化が現れる。この電位変化を、例えば増幅してからデジタル信号に変換し、所定の記憶手段の対応アドレスに蓄積する。この動作を、ワード線数だけ短時間で連続して行うと、二次元の指紋パターンに対応した画像データを得ることができる。
【００５６】
上記の本実施形態の指紋検出装置を製造するには、まず、半導体基板にスイッチング用トランジスタを形成する。その上層に、図２に示すように、例えばＣＶＤによりシリコン酸化膜からなる第１層間絶縁膜２１を形成する。
次に、第１層間絶縁膜２１上に例えばＡｌまたはＡｌ系合金からなるビット線などの配線２５を形成する。配線２５は例えばスパッタリングにより全面に金属層を形成してから、金属層に反応性イオンエッチング（ＲＩＥ；ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）を行うことにより形成する。また、図示しないが配線２５を形成する前に、第１層間絶縁膜２１に配線２５とスイッチング用トランジスタとを接続するコンタクトホールを形成する。その後、配線２５を被覆するように、例えばＣＶＤによりシリコン酸化膜からなる第２層間絶縁膜２２を形成する。
【００５７】
次に、第２層間絶縁膜２２の上層にバリアメタル層（不図示）を介して検出電極２を形成する。バリアメタル層および検出電極２を形成するには、まず、バリアメタル層となるＴｉ層あるいはＴｉ／ＴｉＮ／Ｔｉ積層膜などを例えばスパッタリングにより全面に形成する。その上層に、ＡｌまたはＡｌ−Ｓｉ等のＡｌ系合金などからなる金属層を例えばスパッタリングにより全面に形成する。その後、レジストをマスクとしたＲＩＥを行い、検出電極２およびバリアメタル層を形成してから、レジストを除去する。検出電極２の膜厚は例えば０．５μｍ程度とする。また、検出電極２の形成と同時に、リードとの接続用のパッド電極（不図示）を形成することができる。
【００５８】
次に、第１の絶縁性保護膜２３としてシリコン窒化膜を、例えばＣＶＤにより全面に膜厚１μｍ程度堆積させる。シリコン窒化膜のかわりにシリコン酸化膜の積層膜などを第１の絶縁性保護膜２３として用いることもできる。第１の絶縁性保護膜２３の表面には、下地の配線２５に起因した段差２６が形成される。
その後、第１の絶縁性保護膜２３上にフッ素樹脂からなる第２の絶縁性保護膜２４を形成し、第１の絶縁性保護膜２３の表面段差２６を低減する。第２の絶縁性保護膜２４は例えば、溶媒に溶解したフッ素樹脂を塗布した後、乾燥させることにより形成することができる。
以上の工程の後、ダイシング処理などを施すことにより、検出電極２および検出回路が形成された半導体チップが得られる。
【００５９】
続いて、半導体チップのパッケージングを行う。まず、リードフレームのダイパッド上に、例えば銀ペースト等を用いて半導体チップを固着してから、例えば金線などを用いたワイヤボンディングにより半導体チップのパッド電極とリードとを結線する。リードには予め銀めっき処理などを施しておく。
次に、半導体チップの指紋認識面を露出させながら、例えば熱硬化性樹脂からなるモールド樹脂を用いて、半導体チップおよびワイヤボンディングを封止する。
【００６０】
その後、モールド樹脂のバリ取り処理を行ってから、樹脂封止された状態のパッケージをリードフレームの枠から切り離す（トリミング工程）。さらに、リードを所望の形状に折り曲げる（フォーミング工程）ことにより、所望の指紋検出装置が得られる。
上記の本実施形態の製造方法によれば、指紋認識面が平坦化され、さらに指紋認識面の耐久性や防汚性が向上された指紋検出装置を製造することが可能となる。
【００６１】
本発明の半導体装置およびその製造方法の実施形態は、上記の説明に限定されない。例えば、本発明の半導体装置を指紋認識以外、例えば動物の鼻紋などの微細な凹凸の検出に用いることも可能である。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００６２】
【発明の効果】
本発明の半導体装置によれば、指紋認識面などの表面形状認識面の表面を平坦化してスクラッチ耐性を向上させ、かつ、表面形状認識面に撥水性、撥油性を付与して耐薬品性を向上させることが可能となる。
本発明の半導体装置の製造方法によれば、スクラッチ耐性や耐薬品性が向上された、信頼性の高い半導体装置を製造することが可能となる。
【図面の簡単な説明】
【図１】図１は本発明の実施形態に係り、指紋検出装置として用いられる半導体装置の平面図の一部である。
【図２】図２は本発明の実施形態に係り、指紋検出装置として用いられる半導体装置の断面図である。図２は図１のＸ−Ｘ’に対応する。
【図３】図３（ａ）および（ｂ）は本発明および従来の半導体装置の指紋検出の原理を示す図である。図３（ｂ）は図３（ａ）の指紋認識面１２の一部を拡大した断面図である。
【図４】図４は本発明および従来の指紋検出装置の回路構成を表す図である。
【図５】図５は指紋検出装置として用いられる従来の半導体装置の断面図である。
【図６】図６は指紋検出装置として用いられる従来の半導体装置の断面図である。
【符号の説明】
１…セル、２…検出電極、３…絶縁膜、１０…半導体チップ、１１…指、１１ａ…指紋の凹凸、１２…指紋認識面、１３…パッケージ、１４…絶縁性樹脂、２１…第１層間絶縁膜、２２…第２層間絶縁膜、２３…第１の絶縁性保護膜、２４…第２の絶縁性保護膜、２５…配線、２６…表面段差、２７…クラック。
【発明の属する技術分野】
本発明は、静電容量式指紋検出装置として用いることができる半導体装置およびその製造方法に関し、特に、表面形状認識面あるいは指紋認識面のスクラッチ耐性および耐薬品性が向上された半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、入退室管理などの用途に利用されることが多かった指紋検出装置は、近年、コンピュータネットワーク上のセキュリティシステムや、携帯端末などにおける本人認証ツールとして注目されてきている。
指紋検出装置において採用されている指紋検出方法としては、例えば、指紋表面における光の反射をＣＣＤ（ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）を用いて検出する光学式検出方法が挙げられる。
【０００３】
また、圧電薄膜（感圧シート）を利用して圧力差の分布から指紋の検出を行う方法が挙げられる。
さらに、指の接触による電気特性の変化、具体的には抵抗値の変化または静電容量の変化を、電気信号の分布に置き換えて指紋を検出する方法が挙げられる。例えば米国特許第５３２５４４２号公報には、検出電極と指との間の静電容量を検出することにより指紋の認識を行う指紋検出装置が開示されている。
【０００４】
上記の指紋検出方法のうち、指紋の圧力差を利用する方法は、圧電薄膜の材料が特殊であり、圧電薄膜の加工が比較的困難であることと、検出感度および解像度の向上が難しく、指紋照合の信頼性が低いことから実用化は遅れている。光学式検出方法は、光源とＣＣＤを含む指紋照合システムの小型化が難しいため、用途が限定されている。
それに対し、指の接触による静電容量の変化を検出する静電容量式の指紋検出装置は、装置の小型化および軽量化が比較的容易であるため、携帯端末などに搭載するのに適している。
【０００５】
図３は静電容量式指紋検出装置の検出原理を示す図である。図３（ａ）に示すように、静電容量式指紋検出装置は半導体チップ１０を有し、半導体チップ１０の表面は指１１が接触する指紋認識面１２となっている。半導体チップ１０は指紋認識面１２の裏面がリードフレーム（不図示）等に接続された構造となっており、リードフレームはさらに絶縁性樹脂等からなるパッケージ１３によって被覆されている。また、半導体チップ１０の側面は、例えばワイヤボンディング等によりリードに接続され、半導体チップ１０とリードとの接続部は例えば絶縁性樹脂１４によって被覆されている。
【０００６】
図３（ｂ）に図３（ａ）の指紋認識面１２を部分的に拡大した図を示す。図３（ｂ）に示すように、スイッチング用トランジスタ等を含む半導体基板（不図示）上に層間絶縁膜２１を介して、例えばＡｌまたはＡｌ合金等からなる検出電極２が形成されている。検出電極２は絶縁性保護膜２３により被覆されている。
【０００７】
指紋認識面１２は通常、数ｃｍ2 程度となるように形成される。指紋ピッチは通常５００μｍ程度であり、検出電極２は指紋ピッチよりも小さいサイズ、例えば数１０μｍ程度で形成される。隣接する検出電極２の間隔は例えば数μｍ程度である。したがって、指紋認識面１２に検出電極２は例えば数万〜数十万個のオーダーで形成される。
【０００８】
指紋認識面１２に指１１が接触すると、検出電極２−絶縁性保護膜２３−指１１の間で静電容量（キャパシタ）が形成される。このとき、絶縁性保護膜２３はキャパシタ絶縁膜の一部として機能する。
基準電位を与えられた指１１が、ｎ番目の検出電極２から距離ｄn の位置にあるとき、ｎ番目の検出電極２と指１１との間の静電容量ＣSnは、次式（１）によって表される。
【０００９】
ＣSn＝ε・ε0 ・Ｓ／ｄn ・・・（１）
【００１０】
ここで、εはキャパシタ誘電体の比誘電率を表し、ε0 は真空の誘電率を表し、Ｓはキャパシタ電極の有効面積（検出電極のキャパシタに寄与する面積）を表す。
式（１）から、指１１が指紋認識面１２に接触していない状態では、指紋検出装置の全セルにおいてｄ＝∞となり、全セルで静電容量値ＣS ＝０となる。
【００１１】
検出電極２と指１１との距離ｄn は、指紋の凹凸１１ａに応じて変動する。指紋の凸部が接触している検出電極では、キャパシタ絶縁膜の厚さが絶縁性保護膜２３の膜厚とほぼ一致し、キャパシタの容量値が最大となる。指紋を横切る方向において、容量最大の検出電極から離れるにしたがってキャパシタの容量値は漸減し、指紋の凹部の中心に対応するセルで容量値は最小値となる。このような容量値の分布を、マトリクス状に配置されたセルを用いて二次元的に測定することにより、指紋の検出が行われる。
【００１２】
図４に、静電容量式指紋検出装置の回路構成を示す。図４に示すように、各検出電極２は、スイッチング用トランジスタＴｒを介して列方向の選択線であるビット線ＢＬに接続されている。
例えば、検出電極２（１）−絶縁性保護膜−指の間で形成されるキャパシタと、スイッチング用トランジスタＴｒ１のソース／ドレイン領域の一方とが接続され、スイッチング用トランジスタＴｒ１のソース／ドレイン領域の他方がビット線ＢＬ１に接続されている。スイッチング用トランジスタＴｒ１のゲートは行方向の選択線であるワード線ＷＬ１に接続されている。
【００１３】
上記の構成において、ビット線ＢＬに所定電位（例えば電源電圧ＶCC）を印加しておく（ＶCCプリチャージ）。指紋検出時に、選択されたワード線ＷＬに電圧を印加して、ワード線ＷＬに接続されたスイッチング用トランジスタＴｒを一斉にオンとする。各検出電極２（１）、２（２）には距離ｄ1 、ｄ2 によって決定される静電容量ＣS1、ＣS2に応じた電荷がビット線ＢＬから供給されて蓄積される。したがって、これらの電荷量に応じてビット線ＢＬの電位が変化する。ビット線ＢＬの電位変化量ΔＶは、ビット線ＢＬの負荷容量をＣB とすると、次式（２）で表される。
【００１４】
ΔＶ＝｛ＣSn／（ＣB ＋ＣSn）｝・ＶCC ・・・（２）
【００１５】
ビット線群には、選択されたワード線方向の一次元指紋パターンに対応した電位変化が現れる。この電位変化を、例えば増幅してからデジタル信号に変換し、所定の記憶手段の対応アドレスに蓄積する。この動作を、ワード線数だけ短時間で連続して行うと、二次元の指紋パターンに対応した画像データを得ることができる。
【００１６】
図５に従来の指紋センサの断面図を示す。図５に示すように、第１層間絶縁膜２１上に例えばビット線などの配線２５が形成され、配線２５を被覆するように第２層間絶縁膜２２が形成されている。第２層間絶縁膜２２上に検出電極２が形成され、その上層に絶縁性保護膜２３が形成されている。
【００１７】
前述したように、指紋認識面１２の絶縁性保護膜２３には指が直接接触するため、スクラッチ耐性、耐薬品性、絶縁破壊耐性が要求される。これら以外に、キャパシタ絶縁膜としての機能から電気絶縁性や高誘電率を有することが要求される。このような条件から、絶縁性保護膜２３としては化学気相成長（ＣＶＤ；ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、特にプラズマＣＶＤにより形成されたシリコン窒化膜が多用されている。
【００１８】
一方、フッ素樹脂は耐久性や撥水性の高い樹脂として知られており、指紋認識面にフッ素樹脂からなる層を有する指紋検出装置が、特開平９−９１４００号公報および特開平１０−２６９３４０号公報に開示されている。しかしながら、特開平９−９１４００号公報および特開平１０−２６９３４０号公報に記載された指紋検出装置はいずれも光学式の指紋検出装置である。これらの装置においては、指紋認識面に対する指紋の凸部以外の接触あるいは付着、または指紋認識面の汚れ等が光学的な指紋の読み取りに影響するのを防止する目的で、フッ素樹脂層が設けられている。
【００１９】
フッ素樹脂としては例えばポリテトラフルオロエチレン（ＰＴＦＥ；ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）、パーフロロアルコキシフッ素樹脂（ＰＦＡ；ｐｅｒｆｌｕｏｒｏａｌｃｏｘｙ ｆｌｕｏｒｏｒｅｓｉｎｓ）、フロロエチレンプロピレン共重合体（ＦＥＰ；ｐｏｌｙ ｆｌｕｏｒｏｅｔｈｙｌｅｎｅ ｐｌｏｐｙｌｅｎｅ）、エチレン４フッ化エチレン共重合体（ＥＴＦＥ；ｅｔｈｙｌｅｎｅ ｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ ｃｏｐｏｌｙｍｅｒ）等が挙げられる。これらのフッ素樹脂は誘電率が２．０〜２．５程度であり、電気絶縁部品等として用いられている。
また、誘電率の高いフッ素樹脂としてはポリフッ化ビニリデン（ＰＶＤＦ；ｐｏｌｙｖｉｎｙｌｉｄｅｎｅ ｆｌｕｏｒｉｄｅ）があり、ＰＶＤＦフィルムの誘電率は１３程度である。
【００２０】
【発明が解決しようとする課題】
上記の従来の静電容量式指紋検出装置の指紋認識面に、絶縁性保護膜としてＣＶＤによりシリコン窒化膜を形成した場合、シリコン窒化膜の段差被覆性（ステップカバレッジ）が良好となるため、図５に示すように、シリコン窒化膜の表面に下地の段差を反映する表面段差２６が形成される。
表面段差２６が大きいほど、絶縁性保護膜２３のスクラッチ耐性は低下する。指紋検出装置の指紋認識面１２は指や爪によるスクラッチを受けやすく、特に表面段差２６が大きい場合には、スクラッチによって段差２６部分に応力が集中しやすくなる。これにより、図６に示すように、絶縁性保護膜２３の表面段差２６部分にクラック２７が発生することがある。
【００２１】
クラック２７が発生した部分では絶縁性保護膜２３の耐湿性が低下し、クラック２７を通じて指紋センサ内部に薬品や可動イオンが侵入しやすくなる。このように絶縁性保護膜２３に侵入した薬品あるいは可動イオンによって、キャパシタの誘電率が局所的に変化したり、Ａｌ配線等が損傷を受けたりすると、指紋検出装置の感度や信頼性が低下する。
しかしながら、クラック２７の発生を防止する目的で絶縁性保護膜２３を厚膜化すると、検出電極２−絶縁性保護膜２３−指の間の静電容量値が低下するという問題が生じる。
【００２２】
絶縁性保護膜２３の表面段差２６を解消し、表面を平坦化するための方法としては、例えば、化学機械研磨（ＣＭＰ；ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）がある。しかしながら、この場合にはＣＭＰ装置を新たに導入し、さらに、ＣＭＰ工程の追加に伴い数工程を追加する必要がある。
【００２３】
また、絶縁性保護膜２３の表面段差２６を埋め込むためにＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）膜を塗布する方法もある。しかしながら、ＳＯＧ膜の耐湿性が十分でないことから、ＳＯＧ膜を指紋認識面の最表層とすることができず、ＳＯＧ膜の表面に例えばシリコン窒化膜をさらに形成する必要がある。したがって、絶縁性保護膜の膜厚の合計が厚くなり、静電容量値の低下が問題となる。
【００２４】
あるいは、絶縁性保護膜２３の表面段差２６を埋め込むために、リフロー性の高いＢＰＳＧ（ｂｏｒｏ−ｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜やＰＳＧ（ｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜を形成する方法もある。しかしながら、この場合にはリフロー化のための熱処理が必要となる。通常、下地の検出電極２の材料としてはＡｌまたはＡｌ系合金が用いられ、リフロー化の熱処理を行うと、検出電極２やさらに下層のビット線等の配線２５が損傷を受ける可能性がある。
【００２５】
本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、静電容量値を低下させずに、表面形状認識面あるいは指紋認識面のスクラッチ耐性や耐薬品性を改善することが可能である半導体装置およびその製造方法を提供することを目的とする。
【００２６】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、半導体基板に形成された複数のスイッチング素子と、前記スイッチング素子に接続され、検出対象物との間の静電容量値に応じた量の電荷が蓄積される複数の検出電極と、少なくとも前記検出電極上に形成された第１の絶縁性保護膜と、前記第１の絶縁性保護膜上に形成されたフッ素樹脂からなる第２の絶縁性保護膜とを有することを特徴とする。
【００２７】
本発明の半導体装置は、好適には、前記スイッチング素子と前記検出電極との間に、前記スイッチング素子を被覆する第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成され、前記スイッチング素子に接続する配線と、前記配線上に形成された第２の層間絶縁膜とをさらに有することを特徴とする。
【００２８】
本発明の半導体装置は、好適には、前記配線上部の前記第１の絶縁性保護膜の表面は、前記配線以外の部分の前記第１の絶縁性保護膜の表面よりも相対的に高く、前記第１の絶縁性保護膜は表面に段差を有し、前記配線上部の前記第２の絶縁性保護膜は、前記配線以外の部分の前記第２の絶縁性保護膜よりも相対的に薄く、前記第２の絶縁性保護膜は前記段差を平坦化するように形成されていることを特徴とする。
【００２９】
本発明の半導体装置は、好適には、前記スイッチング素子は、ゲートに印加する制御電圧に応じてオンまたはオフとなる絶縁ゲート電界効果トランジスタを含むことを特徴とする。
【００３０】
これにより、第１の絶縁性保護膜の表面が第２の絶縁性保護膜によって平坦化され、指の接触あるいは指や爪によるスクラッチ等があった場合にも、第１の絶縁性保護膜に局所的な応力の集中が起こるのを防止することが可能となる。したがって、第１の絶縁性保護膜にクラックが発生するのを防止して、クラックを通じた水分、薬品あるいは可動イオンの侵入を防止することが可能となる。これにより、水分、薬品あるいは可動イオンの影響による素子特性の変化を防止して、指紋検出装置の感度および信頼性を向上させることができる。
また、フッ素樹脂の撥水性、撥油性を利用して表面形状認識面に防汚性を付与することができる。
【００３１】
さらに、上記の目的を達成するため、本発明の半導体装置の製造方法は、半導体基板に複数のスイッチング素子を形成する工程と、検出対象物との間の静電容量値に応じた量の電荷が蓄積される複数の検出電極を、前記スイッチング素子に接続するように形成する工程と、少なくとも前記検出電極上に第１の絶縁性保護膜を形成する工程と、前記第１の絶縁性保護膜上にフッ素樹脂からなる第２の絶縁性保護膜を形成する工程とを有することを特徴とする。
【００３２】
本発明の半導体装置の製造方法は、好適には、前記スイッチング素子を形成後、前記検出電極を形成する前に、前記スイッチング素子を被覆する第１の層間絶縁膜を形成する工程と、前記スイッチング素子に接続する配線を前記第１の層間絶縁膜上に形成する工程と、前記配線上に第２の層間絶縁膜を形成する工程とをさらに有することを特徴とする。
【００３３】
本発明の半導体装置の製造方法は、好適には、前記配線上の前記第１の絶縁性保護膜を形成する工程は、前記配線上部の前記第１の絶縁性保護膜の表面が前記配線以外の部分の前記第１の絶縁性保護膜の表面よりも相対的に高い、表面段差を有する前記第１の絶縁性保護膜を形成する工程であり、前記第２の絶縁性保護膜を形成する工程は、前記段差を平坦化するように前記第２の絶縁性保護膜を形成する工程であることを特徴とする。
【００３４】
本発明の半導体装置の製造方法は、好適には、前記第２の絶縁性保護膜を形成する工程は、溶媒に溶解したフッ素樹脂を前記第１の絶縁性保護膜上に塗布する工程と、前記フッ素樹脂を乾燥させる工程とを含むことを特徴とする。
本発明の半導体装置の製造方法は、好適には、前記スイッチング素子を形成する工程は、ゲートに印加する制御電圧に応じてオンまたはオフとなる絶縁ゲート電界効果トランジスタを形成する工程を含むことを特徴とする。
【００３５】
本発明の半導体装置の製造方法によれば、フッ素樹脂からなる第２の絶縁性保護膜を形成することにより、表面形状認識面の最表層を平坦化し、最表層の撥水性、撥油性を高くすることができる。これにより、製造工程を大幅に増加あるいは複雑化させずに、スクラッチ耐性および耐薬品性に優れた半導体装置を製造することが可能となる。
【００３６】
【発明の実施の形態】
以下に、本発明の半導体装置およびその製造方法の実施の形態について、図面を参照して説明する。
図１に、指紋検出装置として用いられる本実施形態の半導体装置の平面図の一部を示す。図１に示すように、本実施形態の指紋検出装置は例えば正方形のセル１がマトリクス状に配置された構造を有する。各セル１は検出電極２を有し、隣接するセル１の検出電極２は絶縁膜３によって相互に分離されている。
【００３７】
図１に示すようなセル１のマトリクスは、例えば数ｃｍ2 程度の面積内に配置され、指紋認識面を構成する。指紋ピッチは通常５００μｍ程度であり、セル１は指紋ピッチよりも小さいサイズ、例えば数１０μｍ程度で形成される。また、隣接する検出電極２の間隔は例えば数μｍ程度である。したがって、数ｃｍ2 程度の指紋認識面にセル１は例えば数万〜数十万個のオーダーで形成される。
【００３８】
図２に図１のＸ−Ｘ’における断面図を示す。図２に示すように、第１層間絶縁膜２１上に例えばビット線などの配線２５が形成されている。図示しないが、第１層間絶縁膜２１の下層には、各セルのスイッチング用素子である絶縁ゲート電界効果トランジスタ（スイッチング用トランジスタ）と、それらのスイッチング用トランジスタを表層に有する半導体基板が存在する。スイッチング用トランジスタのゲート電極は検出回路のワード線として機能する。また、スイッチング用トランジスタのソース／ドレイン領域の一方は検出電極に接続され、他方はビット線に接続されている。
【００３９】
配線２５を被覆するように第２層間絶縁膜２２が形成されている。第２層間絶縁膜２２上にバリアメタル層（不図示）を介して検出電極２が形成されている。バリアメタル層としては例えばＴｉ層やＴｉ／ＴｉＮ／Ｔｉ積層膜などが用いられる。検出電極２としては例えばＡｌまたはＡｌ合金からなる層が用いられる。検出電極２の上層に第１の絶縁性保護膜２３が形成されている。第１の絶縁性保護膜２３としては、例えばプラズマＣＶＤにより形成されたシリコン窒化膜が用いられる。第１の絶縁性保護膜２３には下地の配線２５の段差を反映した表面段差２６が形成される。
【００４０】
第１の絶縁性保護膜２３の上層に、フッ素樹脂からなる第２の絶縁性保護膜２４が形成されている。第２の絶縁性保護膜２４によって第１の絶縁性保護膜２３の表面段差２６は埋め込まれており、第２の絶縁性保護膜２４の表面は平坦化されている。本実施形態の半導体装置の第２の絶縁性保護膜２４表面の段差をｇ1とすると、ｇ1 は図５の従来構造の絶縁性保護膜２３表面の段差ｇ2 よりも小さくなる。
【００４１】
また、第１の絶縁性保護膜２３と第２の絶縁性保護膜２４の２層構造の誘電体は、それぞれの膜を誘電体とするキャパシタの直列接続で表されるが、第２の絶縁性保護膜２４は第１の絶縁性保護膜２３の表面段差２６を解消するための必要最小限の膜厚で形成されるため、実効的な静電容量値はほぼ第１の絶縁性保護膜２３の膜厚に依存して決定される。
【００４２】
フッ素樹脂は耐薬品性が高いため、指紋認識面に薬品が付着した場合にも絶縁性保護膜の変性や腐食等を防止できる。これにより、絶縁性保護膜の変性あるいは腐食部分からの薬品や水分等の侵入が防止され、指紋検出装置の特性の変動を防止することができる。さらに、フッ素樹脂は撥水性および撥油性が高いため、指紋認識面の防汚性を高めることができる。
【００４３】
上記の本実施形態の指紋検出装置によれば、指紋認識面の表面の微細な凹凸が解消されており、指や爪によるスクラッチが生じた場合にも、絶縁性保護膜におけるクラックの発生が防止される。したがって、クラックを通じた薬品や可動イオンの侵入が防止される。これにより、例えば静電容量値などの指紋検出装置の特性の変動が防止され、指紋検出装置の感度や信頼性を向上させることができる。
【００４４】
図３に、上記の本実施形態の指紋検出装置の検出原理を示す。図３（ａ）に示す静電容量式指紋検出装置は、上記のような構成の半導体チップ１０を有し、半導体チップ１０の表面は指１１が接触する指紋認識面１２となっている。半導体チップ１０は指紋認識面１２の裏面がリードフレーム（不図示）等に接続された構造となっており、リードフレームはさらに絶縁性樹脂等からなるパッケージ１３によって被覆されている。また、半導体チップ１０の側面は、例えばワイヤボンディング等によりリードに接続され、半導体チップ１０とリードとの接続部は例えば絶縁性樹脂１４によって被覆されている。
【００４５】
図３（ｂ）に図３（ａ）の指紋認識面１２を部分的に拡大した図を示す。指紋認識面１２に指１１が接触すると、検出電極２−第１の絶縁性保護膜２３および第２の絶縁性保護膜（不図示）−指１１の間でキャパシタが形成される。このとき、第１および第２の絶縁性保護膜はキャパシタ絶縁膜の一部として機能する。
【００４６】
検出電極２と指１１との距離ｄn は、指紋の凹凸１１ａに応じて変動する。指紋の凸部が接触しているセルでは、キャパシタ絶縁膜の厚さが第１および第２の絶縁性保護膜の膜厚とほぼ一致し、キャパシタの容量値が最大となる。指紋を横切る方向において、容量最大のセルから離れるにしたがってキャパシタの容量値は漸減し、指紋の凹部の中心に対応するセルで容量値は最小値となる。このような容量値の分布を、マトリクス状に配置されたセルを用いて二次元的に測定することにより、指紋の検出が行われる。
【００４７】
基準電位を与えられた指１１が、ｎ番目のセルの検出電極２から距離ｄn の位置にあるとき、ｎ番目のセルの検出電極２と指１１との間の静電容量ＣSnは、次式（１）によって表される。
【００４８】
ＣSn＝ε・ε0 ・Ｓ／ｄn ・・・（１）
【００４９】
ここで、εはキャパシタ誘電体の比誘電率を表し、ε0 は真空の誘電率を表し、Ｓはキャパシタ電極の有効面積（検出電極のキャパシタに寄与する面積）を表す。式（１）から、指４１が指紋認識面に接触していない状態では、指紋検出装置の全セルにおいてｄ＝∞となり、全セルで静電容量値ＣS ＝０となる。
【００５０】
図４に、静電容量検出用セルの回路構成を示す。図４に示すように、各セルの検出電極２は、スイッチング用トランジスタＴｒを介して列方向の選択線であるビット線ＢＬに接続されている。
例えば、検出電極２（１）−絶縁性保護膜−指の間で形成されるキャパシタと、スイッチング用トランジスタＴｒ１のソース／ドレイン領域の一方とが接続され、スイッチング用トランジスタＴｒ１のソース／ドレイン領域の他方がビット線ＢＬ１に接続されている。スイッチング用トランジスタＴｒ１のゲートは行方向の選択線であるワード線ＷＬ１に接続されている。
【００５１】
同様に、検出電極２（２）−絶縁性保護膜−指の間で形成されるキャパシタと、スイッチング用トランジスタＴｒ２のソース／ドレイン領域の一方とが接続され、スイッチング用トランジスタＴｒ２のソース／ドレイン領域の他方がビット線ＢＬ２に接続されている。スイッチング用トランジスタＴｒ２のゲートは行方向の選択線であるワード線ＷＬ２に接続されている。
【００５２】
上記の構成において、ビット線ＢＬに所定電位（例えば電源電圧ＶCC）を印加しておく（ＶCCプリチャージ）。指紋検出時に、選択されたワード線ＷＬに電圧を印加して、ワード線ＷＬに接続されたスイッチング用トランジスタＴｒを一斉にオンとする。各検出電極２（１）、２（２）には距離ｄ1 、ｄ2 によって決定される静電容量ＣS1、ＣS2に応じた電荷がビット線ＢＬから供給されて蓄積される。したがって、これらの電荷量に応じてビット線ＢＬの電位が変化する。ビット線ＢＬの電位変化量ΔＶは、ビット線ＢＬの負荷容量をＣB とすると、次式（２）で表される。
【００５３】
ΔＶ＝｛ＣSn／（ＣB ＋ＣSn）｝・ＶCC ・・・（２）
【００５４】
あるいは、ビット線ＢＬを接地電位にプリチャージしておくことも可能である。その場合には、選択されたワード線ＷＬに接続されたトランジスタＴｒを一斉にオンとすることにより、各セルの検出電極２（１）、２（２）に誘起されていた電荷がビット線ＢＬに放出される。
【００５５】
ビット線群には、選択されたワード線方向の一次元指紋パターンに対応した電位変化が現れる。この電位変化を、例えば増幅してからデジタル信号に変換し、所定の記憶手段の対応アドレスに蓄積する。この動作を、ワード線数だけ短時間で連続して行うと、二次元の指紋パターンに対応した画像データを得ることができる。
【００５６】
上記の本実施形態の指紋検出装置を製造するには、まず、半導体基板にスイッチング用トランジスタを形成する。その上層に、図２に示すように、例えばＣＶＤによりシリコン酸化膜からなる第１層間絶縁膜２１を形成する。
次に、第１層間絶縁膜２１上に例えばＡｌまたはＡｌ系合金からなるビット線などの配線２５を形成する。配線２５は例えばスパッタリングにより全面に金属層を形成してから、金属層に反応性イオンエッチング（ＲＩＥ；ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）を行うことにより形成する。また、図示しないが配線２５を形成する前に、第１層間絶縁膜２１に配線２５とスイッチング用トランジスタとを接続するコンタクトホールを形成する。その後、配線２５を被覆するように、例えばＣＶＤによりシリコン酸化膜からなる第２層間絶縁膜２２を形成する。
【００５７】
次に、第２層間絶縁膜２２の上層にバリアメタル層（不図示）を介して検出電極２を形成する。バリアメタル層および検出電極２を形成するには、まず、バリアメタル層となるＴｉ層あるいはＴｉ／ＴｉＮ／Ｔｉ積層膜などを例えばスパッタリングにより全面に形成する。その上層に、ＡｌまたはＡｌ−Ｓｉ等のＡｌ系合金などからなる金属層を例えばスパッタリングにより全面に形成する。その後、レジストをマスクとしたＲＩＥを行い、検出電極２およびバリアメタル層を形成してから、レジストを除去する。検出電極２の膜厚は例えば０．５μｍ程度とする。また、検出電極２の形成と同時に、リードとの接続用のパッド電極（不図示）を形成することができる。
【００５８】
次に、第１の絶縁性保護膜２３としてシリコン窒化膜を、例えばＣＶＤにより全面に膜厚１μｍ程度堆積させる。シリコン窒化膜のかわりにシリコン酸化膜の積層膜などを第１の絶縁性保護膜２３として用いることもできる。第１の絶縁性保護膜２３の表面には、下地の配線２５に起因した段差２６が形成される。
その後、第１の絶縁性保護膜２３上にフッ素樹脂からなる第２の絶縁性保護膜２４を形成し、第１の絶縁性保護膜２３の表面段差２６を低減する。第２の絶縁性保護膜２４は例えば、溶媒に溶解したフッ素樹脂を塗布した後、乾燥させることにより形成することができる。
以上の工程の後、ダイシング処理などを施すことにより、検出電極２および検出回路が形成された半導体チップが得られる。
【００５９】
続いて、半導体チップのパッケージングを行う。まず、リードフレームのダイパッド上に、例えば銀ペースト等を用いて半導体チップを固着してから、例えば金線などを用いたワイヤボンディングにより半導体チップのパッド電極とリードとを結線する。リードには予め銀めっき処理などを施しておく。
次に、半導体チップの指紋認識面を露出させながら、例えば熱硬化性樹脂からなるモールド樹脂を用いて、半導体チップおよびワイヤボンディングを封止する。
【００６０】
その後、モールド樹脂のバリ取り処理を行ってから、樹脂封止された状態のパッケージをリードフレームの枠から切り離す（トリミング工程）。さらに、リードを所望の形状に折り曲げる（フォーミング工程）ことにより、所望の指紋検出装置が得られる。
上記の本実施形態の製造方法によれば、指紋認識面が平坦化され、さらに指紋認識面の耐久性や防汚性が向上された指紋検出装置を製造することが可能となる。
【００６１】
本発明の半導体装置およびその製造方法の実施形態は、上記の説明に限定されない。例えば、本発明の半導体装置を指紋認識以外、例えば動物の鼻紋などの微細な凹凸の検出に用いることも可能である。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００６２】
【発明の効果】
本発明の半導体装置によれば、指紋認識面などの表面形状認識面の表面を平坦化してスクラッチ耐性を向上させ、かつ、表面形状認識面に撥水性、撥油性を付与して耐薬品性を向上させることが可能となる。
本発明の半導体装置の製造方法によれば、スクラッチ耐性や耐薬品性が向上された、信頼性の高い半導体装置を製造することが可能となる。
【図面の簡単な説明】
【図１】図１は本発明の実施形態に係り、指紋検出装置として用いられる半導体装置の平面図の一部である。
【図２】図２は本発明の実施形態に係り、指紋検出装置として用いられる半導体装置の断面図である。図２は図１のＸ−Ｘ’に対応する。
【図３】図３（ａ）および（ｂ）は本発明および従来の半導体装置の指紋検出の原理を示す図である。図３（ｂ）は図３（ａ）の指紋認識面１２の一部を拡大した断面図である。
【図４】図４は本発明および従来の指紋検出装置の回路構成を表す図である。
【図５】図５は指紋検出装置として用いられる従来の半導体装置の断面図である。
【図６】図６は指紋検出装置として用いられる従来の半導体装置の断面図である。
【符号の説明】
１…セル、２…検出電極、３…絶縁膜、１０…半導体チップ、１１…指、１１ａ…指紋の凹凸、１２…指紋認識面、１３…パッケージ、１４…絶縁性樹脂、２１…第１層間絶縁膜、２２…第２層間絶縁膜、２３…第１の絶縁性保護膜、２４…第２の絶縁性保護膜、２５…配線、２６…表面段差、２７…クラック。
Claims (6)
- 半導体基板に形成された複数のスイッチング素子と、
前記スイッチング素子に接続され、検出対象物との間の静電容量値に応じた量の電荷が蓄積される複数の検出電極と、
少なくとも前記検出電極上に形成された第１の絶縁性保護膜と、
前記第１の絶縁性保護膜上に形成されたフッ素樹脂からなる第２の絶縁性保護膜と、
前記スイッチング素子と前記検出電極との間に、前記スイッチング素子を被覆する第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成され、前記スイッチング素子に接続する配線と、
前記配線上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成されたバリアメタル層とを有し、
前記配線上部の前記第１の絶縁性保護膜の表面は、前記配線以外の部分の前記第１の絶縁性保護膜の表面よりも相対的に高く、前記第１の絶縁性保護膜は表面に段差を有し、
前記配線上部の前記第２の絶縁性保護膜は、前記配線以外の部分の前記第２の絶縁性保護膜よりも相対的に薄く、前記第２の絶縁性保護膜の表面段差は、前記第２の絶縁性保護膜が形成される前の前記第１絶縁性保護膜の表面段差よりも小さい
半導体装置。 - 前記スイッチング素子は、ゲートに印加する制御電圧に応じてオンまたはオフとなる絶縁ゲート電界効果トランジスタを含む
請求項１記載の半導体装置。 - 前記第２の絶縁性保護膜は、ポリフッ化ビニリデン、ポリテトラフルオロエチレン、パーフロロアルコキシフッ素樹脂、フロロエチレンプロピレン共重合体またはエチレン４フッ化エチレン共重合体からなる群から選択した一のフッ素樹脂を含む
請求項１記載の半導体装置。 - 半導体基板に複数のスイッチング素子を形成する工程と、
検出対象物との間の静電容量値に応じた量の電荷が蓄積される複数の検出電極を、前記スイッチング素子に接続するように形成する工程と、
少なくとも前記検出電極上に第１の絶縁性保護膜を形成する工程と、
前記第１の絶縁性保護膜上にフッ素樹脂からなる第２の絶縁性保護膜を形成する工程と、
前記スイッチング素子を形成後、前記検出電極を形成する前に、前記スイッチング素子を被覆する第１の層間絶縁膜を形成する工程と、
前記スイッチング素子に接続する配線を前記第１の層間絶縁膜上に形成する工程と、
前記配線上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上にバリアメタル層を形成する工程とを有し、
前記配線上の前記第１の絶縁性保護膜を形成する工程は、前記配線上部の前記第１の絶縁性保護膜の表面が前記配線以外の部分の前記第１の絶縁性保護膜の表面よりも相対的に高い、表面段差を有する前記第１の絶縁性保護膜を形成する工程であり、
前記第２の絶縁性保護膜を形成する工程は、前記配線上部の前記第２の絶縁性保護膜は、前記配線以外の部分の前記第２の絶縁性保護膜よりも相対的に薄く、前記第２の絶縁性保護膜の表面段差は、前記第２の絶縁性保護膜が形成される前の前記第１絶縁性保護膜の表面段差よりも小さくなるように前記第２の絶縁性保護膜を形成する工程である
半導体装置の製造方法。 - 前記第２の絶縁性保護膜を形成する工程は、溶媒に溶解したフッ素樹脂を前記第１の絶縁性保護膜上に塗布する工程と、
前記フッ素樹脂を乾燥させる工程とを含む
請求項４記載の半導体装置の製造方法。 - 前記スイッチング素子を形成する工程は、ゲートに印加する制御電圧に応じてオンまたはオフとなる絶縁ゲート電界効果トランジスタを形成する工程を含む
請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000265156A JP4411759B2 (ja) | 2000-09-01 | 2000-09-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000265156A JP4411759B2 (ja) | 2000-09-01 | 2000-09-01 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002071307A JP2002071307A (ja) | 2002-03-08 |
| JP4411759B2 true JP4411759B2 (ja) | 2010-02-10 |
Family
ID=18752459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000265156A Expired - Fee Related JP4411759B2 (ja) | 2000-09-01 | 2000-09-01 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4411759B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105359164A (zh) * | 2013-07-11 | 2016-02-24 | 指纹卡有限公司 | 具有保护涂层的指纹感测设备 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005055327A (ja) * | 2003-08-05 | 2005-03-03 | Sony Corp | 指紋照合装置 |
| JP5045028B2 (ja) * | 2006-08-16 | 2012-10-10 | 富士通セミコンダクター株式会社 | 表面形状センサとその製造方法 |
| JP6742785B2 (ja) | 2015-08-13 | 2020-08-19 | 太陽インキ製造株式会社 | 感光性樹脂組成物、ドライフィルムおよびプリント配線板 |
| JP7082454B2 (ja) * | 2015-10-16 | 2022-06-08 | 三菱瓦斯化学株式会社 | プリプレグ、積層体及びプリント配線基板 |
| JP6617517B2 (ja) * | 2015-10-29 | 2019-12-11 | 王子ホールディングス株式会社 | 指紋認証装置用絶縁膜、積層体および指紋認証装置 |
| KR102092554B1 (ko) | 2016-07-29 | 2020-03-24 | 한국다이요잉크 주식회사 | 지문 인식 센서 모듈의 착색층용 드라이 필름 조성물 및 그 경화물인 착색층을 갖는 지문 인식 센서 모듈 |
-
2000
- 2000-09-01 JP JP2000265156A patent/JP4411759B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105359164A (zh) * | 2013-07-11 | 2016-02-24 | 指纹卡有限公司 | 具有保护涂层的指纹感测设备 |
| CN105359164B (zh) * | 2013-07-11 | 2017-04-05 | 指纹卡有限公司 | 具有保护涂层的指纹感测设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002071307A (ja) | 2002-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399994B2 (en) | Semiconductor device for surface-shape recognition | |
| US7031500B1 (en) | Semiconductor apparatus for fingerprint recognition | |
| EP1944722B1 (en) | Capacitance detection type sensor and manufacturing method thereof | |
| US5567964A (en) | Semiconductor device | |
| US7123026B2 (en) | Surface shape recognition sensor and method of manufacturing the same | |
| US20030107097A1 (en) | Ultra-rugged biometric I.C. sensor and method of making the same | |
| US6197675B1 (en) | Manufacturing method for semiconductor device having contact holes of different structure | |
| JP2001056204A (ja) | 静電容量式指紋センサ | |
| JP4411759B2 (ja) | 半導体装置およびその製造方法 | |
| JP5045028B2 (ja) | 表面形状センサとその製造方法 | |
| US7250774B2 (en) | Fingerprint sensor | |
| JP2001133213A (ja) | 半導体装置およびその製造方法 | |
| JP4314685B2 (ja) | 指紋認識用半導体装置 | |
| WO2004019382A9 (en) | Tft sensor having improved imaging surface | |
| JP2001120519A (ja) | 指紋認識用半導体装置およびその製造方法 | |
| US6350651B1 (en) | Method for making flash memory with UV opaque passivation layer | |
| JP2002048507A (ja) | 半導体装置およびその製造方法 | |
| JP2001056310A (ja) | 半導体装置の検査方法 | |
| JP4586335B2 (ja) | 表面形状認識装置およびその製造方法 | |
| JP2000356506A (ja) | 指紋認識用半導体装置およびその製造方法 | |
| KR100449249B1 (ko) | 지문 인식 소자의 제조 방법 | |
| JP2000337813A (ja) | 静電容量式指紋センサおよびその製造方法 | |
| JP2002328003A (ja) | 表面形状認識用センサおよびこの製造方法 | |
| JP2004191201A (ja) | 物体検出用半導体装置及びその製造方法 | |
| JP2008008674A (ja) | 表面形状認識用センサおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |