JP2008300656A - 表面形状センサとその製造方法 - Google Patents
表面形状センサとその製造方法 Download PDFInfo
- Publication number
- JP2008300656A JP2008300656A JP2007145557A JP2007145557A JP2008300656A JP 2008300656 A JP2008300656 A JP 2008300656A JP 2007145557 A JP2007145557 A JP 2007145557A JP 2007145557 A JP2007145557 A JP 2007145557A JP 2008300656 A JP2008300656 A JP 2008300656A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- surface shape
- shape sensor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】信頼性が維持された表面形状センサとその製造方法を提供すること。
【解決手段】シリコン基板10と、シリコン基板10の上方に形成された層間絶縁膜40と、層間絶縁膜40の上に形成された検出電極膜44a及び静電気放電電極膜44bと、検出電極膜44a及び静電気放電電極膜44bの上に形成され、該静電気放電電極膜44bの上に第1開口51aを備えたパッシベーション膜51と、パッシベーション膜51の上に形成され、第1開口51aが露出する第1窓55aを備えたテトラヘドラルアモルファスカーボンよりなる最上層の保護絶縁膜55とを有し、静電気放電電極膜44bの最上層に第1導電性酸化金属膜45が形成された表面形状センサによる。
【選択図】図36
【解決手段】シリコン基板10と、シリコン基板10の上方に形成された層間絶縁膜40と、層間絶縁膜40の上に形成された検出電極膜44a及び静電気放電電極膜44bと、検出電極膜44a及び静電気放電電極膜44bの上に形成され、該静電気放電電極膜44bの上に第1開口51aを備えたパッシベーション膜51と、パッシベーション膜51の上に形成され、第1開口51aが露出する第1窓55aを備えたテトラヘドラルアモルファスカーボンよりなる最上層の保護絶縁膜55とを有し、静電気放電電極膜44bの最上層に第1導電性酸化金属膜45が形成された表面形状センサによる。
【選択図】図36
Description
本発明は、表面形状センサとその製造方法に関する。
近年、情報化社会の進展に伴い、銀行カードや電子マネーの不正使用を防止するセキュリティ技術として、個人の身体的特徴により本人確認を行う生体認証技術が実用化されている。生体認証技術には、手のひら静脈や声紋を利用するものもあるが、中でも、指紋を利用する指紋認証技術は、これまでに多くの研究がなされている。
例えば、特許文献1では、指紋に光を当て、その反射光から光学的に指紋を照合している。
そして、特許文献2では、指紋の凹凸によって発生する圧力差を圧電薄膜により読み取り、照合を行っている。
また、特許文献3では、皮膚との接触により生じる感圧シートの抵抗変化又は容量変化に基づいて照合を行っている。
しかしながら、これらの技術のうち、光学的な手法を用いる特許文献1の技術は、小型化するのが難しいうえ、汎用的に用いることができず、用途が限定されるという問題がある。また、感圧シートを用いる特許文献3の技術は、感圧シートの材料が特殊であり、更に感圧シートの加工も難しいことから、実用化が困難である。
これらの問題を解決する技術として、半導体基板に形成される容量型の指紋センサ(表面形状センサ)が注目されている。その指紋センサでは、半導体基板の上にアレイ状に形成された複数の検出電極膜と皮膚とが対向し、各々の検出電極膜と皮膚とがそれぞれキャパシタの電極として機能する。そのキャパシタにおける電極同士の間隔は指紋の凹凸によって変化する。従って、各検出電極膜を一つの画素として機能させ、各キャパシタの静電容量をセンシングして可視化することにより指紋のイメージが得られる。この方式の指紋センサは、光学的な方式と比較して特殊なインターフェースが不要であり、且つ小型化が可能である。
そのような容量型の指紋センサでは、指に帯電した静電気によって、指紋のイメージが崩れたり回路が破壊されたりすることがある。
この点に鑑み、特許文献4では、指紋センサにESD(Electro Static Discharge)ホールと呼ばれる孔を形成し、その孔を介して指の静電気を半導体基板に逃がすことにより、静電気に起因した回路破壊等を防止している。
また、指紋センサでは、指紋を読み取るために指をセンサ表面に押し付けたりなぞったりするため、その最上層の保護絶縁膜には機械的強度に強い性質が求められる。その保護絶縁膜としては、通常、ポリイミド膜のような樹脂膜が形成されるが、指紋センサの耐久性を高めてその信頼性を向上させるには、ポリイミド膜よりも機械的強度が強い膜で保護絶縁膜を形成する必要がある。
なお、上記した特許文献1〜4の他に、本発明に関連する技術が下記の特許文献5、6にも開示されている。
特開昭61−221883号公報
特開平5−61965号公報
特開平7−168930号公報
特開2003−269906号公報
特開2006−32681号公報
特開2001−77342号公報
本発明の目的は、信頼性が維持された表面形状センサとその製造方法を提供することにある。
本発明の一観点によれば、半導体基板と、前記半導体基板の上方に形成された層間絶縁膜と、前記層間絶縁膜の上に形成された検出電極膜及び静電気放電電極膜と、前記検出電極膜及び前記静電気放電電極膜の上に形成され、該静電気放電電極膜の上に第1開口を備えたパッシベーション膜と、前記パッシベーション膜の上に形成され、前記第1開口が露出する第1窓を備えたテトラヘドラルアモルファスカーボンよりなる最上層の保護絶縁膜とを有し、前記静電気放電電極膜の最上層に第1導電性酸化金属膜が形成された表面形状センサが提供される。
また、本発明の別の観点によれば、半導体基板の上方に層間絶縁膜を形成する工程と、前記層間絶縁膜の上に第1導電膜を形成する工程と、前記第1導電膜の上に第1導電性酸化金属膜を形成する工程と、前記第1導電膜と前記第1導電性酸化金属膜をパターニングすることにより、検出電極膜及び静電気放電電極膜を形成する工程と、前記検出電極膜と前記静電気放電電極膜の上にパッシベーション膜を形成する工程と、前記静電気放電電極膜の上の前記パッシベーション膜に、該静電気放電電極膜が露出する第1開口を形成する工程と、前記パッシベーション膜の上面と前記第1開口の内面に、テトラヘドラルカーボンよりなる最上層の保護絶縁膜を形成する工程と、酸化性ガスを含むエッチングガスを使用して、前記保護絶縁膜を選択的にエッチングすることにより、前記第1開口が露出する第1窓を前記保護絶縁膜に形成する工程とを有する表面形状センサの製造方法が提供される。
次に、本発明の作用について説明する。
本発明によれば、酸化性ガスを含むエッチングガスを使用して保護絶縁膜をエッチングしても、第1開口に露出する静電気放電電極膜の最上層に第1導電性酸化金属膜が形成されているので、上記の酸化性ガスによって静電気放電電極膜の表層の酸化が進行することは無い。従って、表面形状センサの表面の機械的強度を向上すべく、テトラヘドラルカーボンよりなる保護絶縁膜を形成する場合であっても、指等の被検体に帯電している静電気を半導体基板側に逃がすという静電気放電電極膜の本来の機能が維持され、表面形状センサの信頼性を維持することができる。
しかも、最上層に形成されるテトラヘドラルカーボンよりなる保護絶縁膜は、ポリイミド膜等の樹脂膜と比べて機械的強度が非常に強いので、その厚さを薄くしてもデバイスを十分に保護することができる。このように保護絶縁膜を薄くすることで、指等の被検体と検出電極膜との間隔が狭くなるので、被検体と検出電極膜との間に形成されるキャパシタの容量が大きくなり、指紋等の検出感度を高めることができる。
また、ボンディングパッドの最上層に第2導電性酸化金属膜を形成してもよい。このようにすると、保護絶縁膜をエッチングする際に、エッチングガス中に含まれる酸化性ガスによってボンディングパッドの表面の酸化が進行するのが防止され、その酸化によってボンディングパッドとボンディングワイヤとの接合強度が低下するのを抑制することができる。
本発明によれば、静電気放電電極膜の最上層に第1導電性酸化金属膜を形成するので、テトラヘドラルカーボンよりなる保護絶縁膜をエッチングする際に使用される酸化性ガスによって静電気放電電極膜の酸化が進行するのを防ぐことができ、静電気放電電極膜の本来の機能を維持することが可能となる。
(1)本発明に至る経緯についての説明
本発明の実施の形態の説明に先立ち、本発明に至る経緯について説明する。
本発明の実施の形態の説明に先立ち、本発明に至る経緯について説明する。
図1〜図21は、本願発明者が試験的に作製した表面形状センサの製造途中の断面図である。以下では、指紋を認識するためのセンサ領域Iと、パッケージの際にボンディングワイヤが接合されるパッド領域IIとをこれらの図に併記する。
この指紋センサは次のようにして作製される。
最初に、図1(a)に示す断面構造を得るまでの工程について説明する。
まず、n型又はp型のシリコン(半導体)基板10の表面を熱酸化することにより素子分離絶縁膜11を形成し、この素子分離絶縁膜11でトランジスタの活性領域を画定する。シリコン基板10の表面から素子分離絶縁膜11の上面までの高さは約100nmである。このような素子分離構造はLOCOS(Local Oxidation of Silicon)と呼ばれるが、これに代えてSTI(Shallow Trench Isolation)を採用してもよい。
次いで、シリコン基板10の活性領域にp型不純物、例えばボロンを導入して第1、第2pウェル12、13を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜14となる熱酸化膜を約6〜7nmの厚さに形成する。
続いて、シリコン基板10の上側全面に、厚さ約50nmの非晶質シリコン膜と厚さ約150nmのタングステンシリサイド膜を順に形成する。なお、非晶質シリコン膜に代えて多結晶シリコン膜を形成してもよい。その後に、フォトリソグラフィによりこれらの膜をパターニングして、シリコン基板10上にゲート電極15を形成すると共に、素子分離絶縁膜11上に配線16を形成する。
更に、ゲート電極15をマスクにするイオン注入により、ゲート電極15の横のシリコン基板10にn型不純物としてリンを導入し、第1〜第3ソース/ドレインエクステンション17a〜17cを形成する。
その後に、シリコン基板10の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極15と配線16の横に絶縁性スペーサ18として残す。その絶縁膜として、例えばCVD(Chemical Vapor Deposition)法により酸化シリコン膜を形成する。
続いて、この絶縁性スペーサ18とゲート電極15をマスクにしながら、シリコン基板10に砒素等のn型不純物を再びイオン注入することにより、ゲート電極15の側方のシリコン基板10に第1〜第3ソース/ドレイン領域19a〜19cを形成する。
更に、シリコン基板10の上側全面に、スパッタ法によりコバルト膜等の高融点金属膜を形成する。そして、その高融点金属膜を加熱させてシリコンと反応させることにより、第1〜第3ソース/ドレイン領域19a〜19cにおけるシリコン基板10上にコバルトシリサイド層等の高融点シリサイド層20を形成し、各ソース/ドレイン領域19a〜19cを低抵抗化する。
なお、このような高融点金属シリサイド層は、素子分離絶縁膜11が形成されていない部分のシリコン基板10の表層にも形成される。
その後に、素子分離絶縁膜11の上等で未反応となっている高融点金属層をウエットエッチングして除去する。
ここまでの工程により、シリコン基板10の活性領域には、ゲート絶縁膜14、ゲート電極15、及び第1〜第3ソース/ドレイン領域19a〜19c等によって構成される第1〜第3MOSトランジスタTR1〜TR3が形成されたことになる。
次に、図1(b)に示すように、シリコン基板10の上側全面に、プラズマCVD法により酸窒化シリコン(SiON)膜を厚さ約200nmに形成し、この酸窒化シリコン膜をカバー絶縁膜21とする。
続いて、TEOS(tetra ethoxy silane)ガスを使用するプラズマCVD法により、第1絶縁膜22としてカバー絶縁膜21の上に酸化シリコン膜を厚さ約1000nmに形成する。その後、CMP(Chemical Mechanical Polishing)法により第1絶縁膜22を200nm程度研磨することにより、第1絶縁膜22の上面を平坦化する。
本実施形態では、このようにして形成されたカバー絶縁膜21と第1絶縁膜22により第1層間絶縁膜23が構成される。
続いて、図2(a)に示すように、第1層間絶縁膜23の上にフォトレジストを塗布し、それを露光、現像することにより、窓24a〜24eを備えた第1レジストパターン24を形成する。
そして、この第1レジストパターン24をマスクにして第1層間絶縁膜23をドライエッチングすることにより、図示のような第1〜第5コンタクトホール23a〜23eを形成する。この後に、第1レジストパターン24は除去される。
次に、図2(b)に示す断面構造を得るまでの工程について説明する。
まず、第1〜第5コンタクトホール23a〜23eの内面と第1層間絶縁膜23の上面に、スパッタ法によりグルー膜として厚さ約20nmのチタン(Ti)膜と厚さ約50nmの窒化チタン(TiN)膜とをこの順に形成する。
次いで、このグルー膜の上にCVD法によりタングステン膜を形成し、このタングステン膜で第1〜第5コンタクトホール23a〜23eを完全に埋め込む。
そして、第1層間絶縁膜23の上の余分なグルー膜とタングステン膜とをCMP法により研磨し、これらの膜を第1〜第5コンタクトホール23a〜23eの中に第1〜第5導電性プラグ25a〜25eとして残す。
続いて、図3(a)に示すように、各第1〜第5導電性プラグ25a〜25eと第1層間絶縁膜23のそれぞれの上面に第1金属積層膜26を形成する。その金属積層膜は、スパッタ法により形成され、下から順に厚さ約500nmの銅含有アルミニウム膜、厚さ約5nmのチタン膜、及び厚さ約150nmの窒化チタン膜を形成してなる。
この後に、第1金属積層膜26の上にフォトレジストを塗布し、それを露光、現像して第2レジストパターン27とする。
次いで、図3(b)に示すように、第2レジストパターン27をマスクにして第1金属積層膜26をドライエッチングすることにより一層目金属配線26aを形成する。このエッチングを終了後、第2レジストパターン26は除去される。
次に、図4に示す断面構造を得るまでの工程について説明する。
まず、TEOSガスを使用するプラズマCVD法により、シリコン基板10の上側全面に酸化シリコン膜を厚さ約2200nm程度に形成し、この酸化シリコン膜を第2絶縁膜28とする。
特に図示はしないが、TEOSガスを用いて形成された第2絶縁膜28は、隣接する一層目金属配線26aの間に「す」が形成されやすい。その「す」が形成されたままだと、「す」の内部に水分や不純物が残留し、配線26aにストレスマイグレーションが発生し易くなる。
そこで、この第2絶縁膜28を形成した後に、第2絶縁膜28の上面をCMP法により研磨し、第2絶縁膜28の表面に「す」を表出させる。このCMPの研磨量は、典型的には約1000nm程度である。
その後、再びTEOSガスを使用するプラズマCVD法により、第2絶縁膜28の上面にキャップ絶縁膜29として酸化シリコン膜を形成し、このキャップ絶縁膜29で「す」を完全に埋める。
キャップ絶縁膜29は、その下の第2絶縁膜28と共に第2層間絶縁膜30を構成する。
続いて、図5に示すように、第2層間絶縁膜30の上に第3レジストパターン32を形成する。そして、第3レジストパターン32の窓32aを通じて第2層間絶縁膜30をドライエッチングすることにより、一層目金属配線26aに至る深さの第1ホール30aを形成する。
この後に、第3レジストパターン32は除去される。
次に、図6に示す断面構造を得るまでの工程について説明する。
まず、第1ホール30aの内面と第2層間絶縁膜30の上面に、スパッタ法によりグルー膜として厚さ約50nmの窒化チタン膜を形成する。
次いで、このグルー膜の上にCVD法によりタングステン膜を厚さ約700nmに形成し、このタングステン膜で第1ホール30aを完全に埋め込む。
そして、第2層間絶縁膜30の上の余分なグルー膜とタングステン膜とをCMP法により研磨し、これらの膜を第1ホール30aの中に第6導電性プラグ34として残す。
続いて、図7に示すように、第2層間絶縁膜30と第6導電性プラグ34のそれぞれの上に、スパッタ法により銅含有アルミニウム膜35cと窒化チタン膜35dとをこの順に形成し、これらの膜を第2金属積層膜35とする。また、この第2金属積層膜35の膜厚は限定されないが、銅含有アルミニウム35cの厚さは約500nmであり、窒化チタン膜35dの厚さは約120nmである。
その後に、第2金属積層膜35の上にフォトレジストを塗布し、それを露光、現像して第4レジストパターン36を形成する。上記の窒化チタン膜35dはこの露光時の反射防止膜として機能する。但し、アルミニウム膜35cだけでも露光時の反射が問題にならないなら、窒化チタン膜35dを省いてもよい。
次いで、図8に示すように、第4レジストパターン36をマスクして第2金属積層膜35をドライエッチングし、エッチングされずに残存した第2金属積層膜35を二層目金属配線35a及びボンディングパッド35bとする。
この後に、第4レジストパターン36は除去される。
次に、図9に示す断面構造を得るまでの工程について説明する。
まず、二層目金属配線35aと第2層間絶縁膜30のそれぞれの上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約400nmに形成し、この酸化シリコン膜をカバー絶縁膜37とする。
このカバー絶縁膜37には、二層目金属配線35aを反映して表面に凹凸が形成される。そこで、次の工程では、この凹凸を埋め込むために、カバー絶縁膜37の上に第3絶縁膜38として酸化シリコン膜を形成する。
本実施形態では、その第3絶縁膜38の形成方法として埋め込み性に優れたSOG(Spin On Glass)を採用し、カバー絶縁膜37の平坦面上での第3絶縁膜38の厚さを約500nmとする。
その後、この第3絶縁膜38の上に、TEOSガスを使用するプラズマCVD法を用い、犠牲絶縁膜39として厚さ約2000nmの酸化シリコン膜を形成する。
このように形成された絶縁膜37〜39により第3層間絶縁膜40が構成される。
上記のように埋め込み性の良いSOGにより第3絶縁膜38を形成しても、二層目金属配線35aを反映した僅かな凹凸が第3層間絶縁膜40の表面に残る。
そこで、次に、図10に示すように、犠牲絶縁膜39の上面をCMP法により研磨して平坦化する。このCMP法においける研磨量は、典型的には約1000nmである。
次いで、図11に示すように、各絶縁膜37〜39の成膜時や図10のCMP時に第3層間絶縁膜40中に取り込まれた水分を除去するために、窒素含有雰囲気中、例えばN2Oプラズマ雰囲気中において第3層間絶縁膜40をアニールして脱水すると共に、その表面を窒化して水分の再吸着を防止する。
次に、図12に示すように、第3層間絶縁膜40の上に第5レジストパターン43を形成する。
そして、この第5レジストパターン43の窓43a、43bを通じて第3層間絶縁膜40をドライエッチングすることにより、二層目金属配線35aの上に第2、第3ホール40a、40bを形成する。
この後に、第5レジストパターン43は除去される。
第5レジストパターン43を除去後、第3層間絶縁膜40になおも含まれる水分を各ホール40a、40bから外部に放出させるために、N2雰囲気において第3層間絶縁膜40をアニールしてもよい。
このN2アニールは、基板温度が430℃の条件で処理時間を30分として行われる。
次に、図13に示すように、第3層間絶縁膜40の上面と第2、第3ホール40a、40bの内面に、電極用導電膜44として窒化チタン膜をスパッタ法により厚さ約200nmに形成する。
電極用導電膜44は、窒化チタン膜に限定されず、チタン膜や窒化チタンアルミニウム膜でもよい。後述するように、電極用導電膜44は、指が近接する検出電極膜となるものであり、上記のようにチタンを含む材料で電極用導電膜44を構成することで、検出電極膜の耐腐食性が高められる。
次に、図14に示すように、電極用導電膜44の上にフォトレジストを塗布し、それを露光、現像して第6レジストパターン46を形成する。
続いて、図15に示すように、第6レジストパターン46をマスクにして電極用導電膜44をドライエッチングすることにより、第2、第3ホール40a、40bの内部とその周辺にのみ電極用導電膜44を検出電極膜44a及び静電気放電電極膜44bとして残す。
各電極膜44a、44bは互いに独立しており、それぞれ第2、第3ホール40a、40bを介して二層目金属配線35aと電気的に接続される。また、静電気放電電極膜44bは、接地電位のシリコン基板10と電気的に接続される。
この後に、第6レジストパターン46は除去される。
次いで、図16に示すように、シリコン基板10の上側全面に第7レジストパターン48を形成する。
そして、この第7レジストパターン48の窓48aを通じて第3層間絶縁膜40をエッチングすることにより、ボンディングパッド35bの上に電極引き出し窓40bを形成する。
このエッチングを終了した後に、第7レジストパターン48は除去される。
続いて、図17に示すように、第3層間絶縁膜40と電極膜44a、44bのそれぞれの上に酸化シリコン膜を厚さ約100nmに形成し、この酸化シリコン膜をカバー絶縁膜50とする。このカバー絶縁膜50は、例えば、TEOSガスを使用するプラズマCVD法により形成される。
更に、このカバー絶縁膜50の上に、水分等の侵入を阻止するパッシベーション膜51としてプラズマCVD法により窒化シリコン膜を700nm程度の厚さに形成する。この窒化シリコン膜の成膜ガスとしては、アンモニアとシランとの混合ガスが使用される。
続いて、図18に示すように、パッシベーション膜51の上にフォトレジストを塗布し、それを露光、現像して第8レジストパターン53を形成する。
そして、この第8レジストパターン53の窓53a、53bを通じてパッシベーション膜51とカバー絶縁膜50とをドライエッチングする。
これにより、静電気放電電極膜44bの上のパッシベーション膜51に第1開口51aが形成され、この第1開口51aから接地電極44bが露出する。この第1開口51aは、既述のESDホールとして機能する。
また、パッド領域IIでは、ボンディングパッド35bが露出する第2開口51bが形成される。
そして、第8レジストパターン53を除去した後に、N2雰囲気中において基板温度を430℃とする条件の脱水処理を30分間行う。
この後は、デバイスを外部の物理的衝撃等から保護するための保護絶縁膜を形成する工程に移るが、表面形状センサは、保護絶縁膜に指等の被検体が直接接触するという他の半導体デバイスには無い特徴を有するため、その保護絶縁膜には強い機械的強度が求められる。
LSI等の半導体デバイスでは、その保護絶縁膜としてポリイミド膜を形成するのが普通である。しかし、ポリイミド膜は機械的強度に乏しく、表面形状センサの最上層に形成するには不安がある。
そこで、本願発明者は、表面形状センサの最上層の保護絶縁膜に形成し得る膜として様々な膜を検討した結果、テトラヘドラルアモルファスカーボン(Ta-C)膜に想到した。
本例では、図19に示すように、FCVA(フィルタ処理陰極真空アーク)法により、パッシベーション膜51の上面と第1、第2開口51a、51bの内面に、保護絶縁膜55としてTa-C膜を100nm程度の厚さに形成する。
FCVA法では、直流電圧が印加された純グラファイト製の陰極ターゲットの表面をストライカ(陽極)で叩くことにより、陰極ターゲットとストライカとの間にアーク放電が発生し、陰極ターゲットから炭素イオンや電子等が発生する。
これにより、直径が数μm乃至数十μmの中性粒子と荷電粒子とで構成されるプラズマが生成される。そして、電磁的空間フィルタによりこのプラズマから高エネルギのイオン化された炭素のみを取り出す。その炭素イオン粒子をスキャニングして基板上にTa-C膜を形成する。成膜条件の一例は、以下の通りである。
・基板温度:80℃以下
・成膜圧力:約1×10-6Torr
なお、Ta-C膜は、蒸着法やスパッタリング法等のPVD(Physical Vapor Deposition)法、又はプラズマCVD法によっても形成することができる。
・成膜圧力:約1×10-6Torr
なお、Ta-C膜は、蒸着法やスパッタリング法等のPVD(Physical Vapor Deposition)法、又はプラズマCVD法によっても形成することができる。
続いて、図20に示すように、シリコン基板10の上側全面にフォトレジストを塗布し、それを露光、現像して第8レジストパターン56を形成する。
そして、この第8レジストパターン56をマスクにして保護絶縁膜55をドライエッチングすることにより、保護絶縁膜55に第1、第2窓55a、55bを形成する。
Ta-Cよりなる保護絶縁膜55のドライエッチングは、酸化性ガスを含むエッチングガスで膜中の炭素を酸化して行われる。本例では、その酸化性ガスとして流量が24ml/minの酸素ガスを用いる。そして、その酸素ガスと流量が65ml/minのCHF3ガスとの混合ガスをエッチングガスとして使用すると共に、1600Wのプラズマ化電力でそのエッチングガスをプラズマ化し、80mTorrの圧力で上記のエッチングを行う。
このようなエッチングにより、センサ領域Iでは第1開口51aから静電気放電電極膜44bが露出すると共に、パッド領域IIでは第2開口51bからボンディングパッド35bが露出する。
この後に、第8レジストパターン56を除去することにより、図21に示すような本例に係る表面形状センサの基本構造を完成させる。
図22は、この表面形状センサの動作について説明するための断面図である。
この表面形状センサでは、図22に示すように、保護絶縁膜55に指(被検体)Fを触れることで、指Fと検出電極膜44aとの間にキャパシタCが形成される。そのキャパシタCの静電容量は、指Fの表面の凹凸(指紋)によって変化するので、この静電容量の違いを検出電極膜44aにおいて読み取ることで、指紋の画像が得られる。
また、指Fに帯電している静電気は、接地電極44bからシリコン基板10に逃がされ、これによりシリコン基板10に形成されている回路が静電気によって破壊されるのが防止される。
図23は、この表面形状センサの等価回路図である。
図示のように、この表面形状センサは、図1に示した第1〜第3MOSトランジスタTR1〜TR3の他に第4MOSトランジスタTR4を有する。そして、各トランジスタTR1〜TR4には、行駆動線111、列センス線112、電源線113、リセット線114、チャージ制御線115、及びチャージ用電流源Icが図示のように接続され、いわゆる電流チャージ法によって表面形状センサが駆動する。
再び図22を参照する。
図22に示されるように、指Fと検出電極膜44aとの間隔(=検出電極膜44aの上面から保護絶縁膜55の上面までの高さ)Deは、保護絶縁膜55によって規制されており、保護絶縁膜55の厚さが薄いほど間隔Deが狭くなってキャパシタCの静電容量が大きくなり、指紋等の検出感度が高くなる。
ところが、検出感度を高めるべく保護絶縁膜55を薄くしすぎると、保護絶縁膜55の機械的強度が低下し、指Fとの接触によって保護絶縁膜55が剥離する恐れがある。
保護絶縁膜55として、通常の半導体デバイスで使用されているポリイミド膜を用いると、剥離防止のために保護絶縁膜55の厚さを最低でも800nm程度としなければならないが、これではキャパシタCの静電容量が小さくなって指紋の検出感度が低下してしまう。
これに対し、本例のように機械的強度の高いTa-C膜で保護絶縁膜55を構成すると、保護絶縁膜55を100nm程度に薄くしてもその機械的強度を十分に維持できるので、検出感度を向上させることが可能となる。
このように、Ta-Cよりなる保護絶縁膜55は、デバイスの保護と検出感度の向上とを両立させるのに有利であるが、次のような新たな問題をもたらすことが本願発明者によって明らかにされた。
すなわち、Ta-C膜は化学的に安定なため、ハロゲンガスとの化学反応のみによってTa-C膜をエッチングするのは困難で、非常に強い酸化力を有するエッチングガスで膜中の炭素を酸化することによりTa-C膜をエッチングする必要がある。この点に鑑み、図20の保護絶縁膜55のエッチング工程では、酸素を含むエッチングガスを使用した。
しかしながら、図20のエッチング工程においてこのように強い酸化力を有するエッチングガスを使用すると、窒化チタンよりなる静電気放電電極膜44bと、ボンディングパッド35bの最上層を構成する窒化チタン膜35dが酸化されてしまう。
このように静電気放電電極膜44bが酸化されると、静電気放電電極膜44bの抵抗が高くなるため、指等の被検体の静電気を静電気放電電極膜44bから基板10側に逃がすことが困難となり、被検体の凹凸のイメージを正確に得ることができなくなってしまう。
また、ボンディングパッド35bの最上層の窒化チタン膜35dが酸化されると、金線等のボンディングワイヤとボンディングパッド35bとの接合強度が低下するという問題が発生する。なお、反射防止膜として機能する窒化チタン膜35dを省き、アルミニウム膜35cだけでボンディングパッド35dを構成する場合でも、上記のエッチングによってアルミニウム膜35cの表層が酸化され、やはりボンディングパッドとの接合強度が低下してしまう。
更に、保護絶縁膜55を構成するTa-C膜は膜強度が極めて高いため、図21のように検出電極膜44aによって段差が生じている部分Aでは保護絶縁膜55の応力が集中し、保護絶縁膜55の下の膜、例えばカバー絶縁膜50にクラックや膜剥がれが発生し易いという問題も発生する。
本願発明者は、このような問題点に鑑み、以下に説明するような本発明の実施の形態に想到した。
(2)第1実施形態
図24〜図36は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図である。なお、これらの図において、図1〜図23で示したのと同じ要素にはこれらの図面におけるのと同じ符号を付し、以下ではその説明を省略する。
図24〜図36は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図である。なお、これらの図において、図1〜図23で示したのと同じ要素にはこれらの図面におけるのと同じ符号を付し、以下ではその説明を省略する。
この表面形状センサを作製するには、まず、上記した図1〜図6の工程を行う。
次いで、図24に示すように、第2層間絶縁膜30と第6導電性プラグ34のそれぞれの上に、スパッタ法で第2金属積層膜(第2導電膜)35を形成する。その第2金属積層膜35は、厚さが約500nmの銅含有アルミニウム膜35cと厚さが約120nmの窒化チタン膜35dとをこの順に形成してなる。このうち、窒化チタン膜35dについては省いてもよい。
続いて、この第2金属積層膜35の上に、第1導電性酸化金属膜31としてスパッタ法で酸化イリジウム(IrOx)膜を約50〜100nmの厚さ、例えば100nmに形成する。
第1導電性酸化金属膜31は酸化イリジウム膜に限定されない。酸化イリジウム膜に代えて、アルミナ(Al2O3)膜、酸化チタン(TiOx)膜、酸化ジルコニウム(ZrOx)膜、酸化マグネシウム(MgOx)膜、及び酸化チタンマグネシウム(MgTiOx)膜のいずれかを第1導電性酸化金属膜31として形成してもよい。
その後に、第1導電性酸化金属膜31の上に第4レジストパターン36を形成する。
次いで、図25に示すように、第4レジストパターン36をマスクにして第1導電性酸化金属膜31と第2金属積層膜35をドライエッチングすることにより、これらの膜で構成される二層目金属配線35aとボンディングパッド35bとを形成する。
このドライエッチングで使用されるエッチングガスは特に限定されないが、本実施形態では塩素、酸素、及びアルゴンを含むガスをエッチングガスとして使用する。このエッチングガスは第1導電性酸化金属膜31と第2金属積層膜35の双方をエッチングするので、エッチングの途中でエッチングガス種を変更せずに、これらの膜31、35をエッチングすることができる。
このエッチングを終了後、第4レジストパターン36は除去される。
その後、図9〜図13で説明した工程を行った後、図26に示すように電極用導電膜(第1導電膜)44の上に第2導電性酸化金属膜45として酸化イリジウム膜をスパッタ法で50〜100nm程度の厚さに形成する。
第2導電性酸化金属膜45は酸化イリジウムに限定されない。第1導電性酸化金属膜31と同様に、酸化イリジウム膜、アルミナ膜、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜のいずれかを第2導電性酸化金属膜45として形成してよい。
続いて、図27に示すように、第2導電性酸化金属膜45の上にフォトレジストを塗布し、それを露光、現像して第6レジストパターン46を形成する。
その後に、図28に示すように、第6レジストパターン46をマスクにして電極用導電膜44と第2導電性酸化金属膜45とをドライエッチングすることにより、これらの膜で構成される検出電極膜44aと静電気放電電極膜44bとを形成する。
このドライエッチングでは、窒化チタンよりなる電極用導電膜44と酸化イリジウムよりなる第2導電性酸化金属膜45の双方をエッチングするガス、例えば塩素、酸素、及びアルゴンを含むガスをエッチングガスとして使用する。
また、このようにして形成された各電極膜44a、44bは、それぞれ第2、第3ホール40a、40bを介してその下の二層目金属配線35aと電気的に接続される。
このエッチングを終了後、第6レジストパターン46は除去される。
次に、図29に示すように、検出電極膜44a、静電気放電電極膜44b、及び第3層間絶縁膜40のそれぞれの上に酸化シリコン膜を厚さ約600nmに形成し、その酸化シリコン膜を平坦化用絶縁膜42とする。この酸化シリコン膜は、例えば、TEOSガスを使用するプラズマCVD法により形成される。
これにより、検出電極膜44aによって段差が生じている部分Aが平坦化用絶縁膜42で埋め込まれる。
続いて、図30に示すように、CMP法で平坦化用絶縁膜42を研磨することにより、検出電極膜44aと静電気放電電極膜44bのそれぞれの上面を露出させる。この結果、平坦化用絶縁膜42の上面は、検出電極膜44a及び静電気放電電極膜44bのそれぞれの上面と連続した平坦面となる。
続いて、図31に示すように、アンモニアとシランとの混合ガスを使用するプラズマCVD法により、平坦化用絶縁膜42、検出電極膜44a、及び静電気放電電極膜44bのそれぞれの上にパッシベーション膜51として窒化シリコン膜を厚さ約700nmに形成する。
パッシベーション膜51を構成する窒化シリコンは水分のバリア性に富んでいるため、外部の大気に含まれる水分が素子内部に侵入するのをパッシベーション膜51により阻止することができる。
続いて、図32に示すように、窓53a、53bを備えた第8レジストパターン53をパッシベーション膜51の上に形成する。
そして、図33に示すように、第8レジストパターン53をマスクにしてパッシベーション膜51、平坦化用絶縁膜42、及び第3層間絶縁膜40をドライエッチングする。
これにより、センサ領域Iでは、静電気放電電極膜44bの上のパッシベーション膜51に第1開口51aが形成され、その第1開口51aから静電気放電電極膜44bが露出する。この第1開口51aは、指等の被検体の静電気を静電気放電電極膜44bに逃がすESDホールとして機能する。
また、パッド領域IIでは、ボンディングパッド35bの上の絶縁膜40、42、51に第2開口51bが形成され、その第2開口51bからボンディングパッド35bが露出する。
このエッチングで使用されるエッチングガスは特に限定されないが、本実施形態ではCHF3、Ar、CF4、N2、及びO2の混合ガスをエッチングガスとして使用する。
なお、この例では第1、第2開口51a、51bを同時に形成したが、これらを別の工程で形成するようにしてもよい。
この後に、第8レジストパターン53は除去される。
次に、図34に示すように、パッシベーション膜51と第1、第2開口51a、51bの内面に、Ta-C膜よりなる最上層の保護絶縁膜55を100nm程度の厚さに形成する。そのTa-C膜は、例えば既述のFCVA法により、基板温度を80℃以下、成膜圧力を約1×10-6Torrとして形成される。
続いて、図35に示すように、保護絶縁膜55の上にフォトレジストを塗布し、それを露光、現像して第8レジストパターン56を形成する。
そして、この第8レジストパターン56をマスクにして保護絶縁膜55をドライエッチングする。Ta-Cよりなる保護絶縁膜55は、酸素ガス等の酸化性ガスを含むエッチングガスで炭素を酸化することによりエッチングされ得る。そのエッチングガスとして、本実施形態では、流量が24ml/minの酸素ガスと流量が65ml/minのCHF3ガスとの混合ガスを使用する。
なお、酸素ガスに代えて、オゾンガスを酸化性ガスとして使用してもよい。
これにより、保護絶縁膜55には、第1開口51aが露出する第1窓55aと、第2開口51bが露出する第2窓55bとが形成される。
また、このエッチングは異方性エッチングであるため、各開口51a、51bの側面に形成された保護絶縁膜55はエッチングされずに残存する。
この後に、第8レジストパターン56を除去することにより、図36に示すような本実施形態に係る表面形状センサの基本構造を完成させる。図37は、この表面形状センサの平面図である。
以上説明した本実施形態によれば、ボンディングパッド35bと静電気放電電極膜44bのそれぞれの最上層として、第1、第2導電性酸化金属膜31、45を形成した。酸化イリジウム等の導電性酸化物は、それ自身が既に酸化しているため、酸素ガス等の酸化性ガスに曝されてもそれ以上酸化が進行することは無い。
従って、図35の工程においてTa-Cよりなる保護絶縁膜55をエッチングする際、そのエッチングに不可欠な酸素等の酸化性ガスにボンディングパッド35bと静電気放電電極膜44bが曝されても、これらの最上層に形成されている第1、第2導電性酸化金属膜31、45によってボンディングパッド35bと静電気放電電極膜44bの酸化が防止される。
これにより、静電気放電電極膜44bの表層部分が高抵抗化するのが防止され、指等の被検体の静電気を基板10側に逃がすという静電気放電電極膜44bの本来の機能が維持され、表面形状センサの信頼性を維持することができる。
また、ボンディングパッド35bの表層の酸化が防止されることから、ボンディングパッド35bとその上に接合されるボンディングワイヤとの接合強度が低下するのが防止され、表面形状センサの信頼性を維持することが可能となる。
なお、第1、第2導電性酸化金属膜31、45の厚さが薄すぎると、保護絶縁膜55用のエッチングガスに含まれる酸素ガス等の酸化性ガスがこれらの膜31、45を透過し、ボンディングパッド35bや静電気放電電極膜44bの表層が酸化される恐れがある。このような酸化性ガスの透過を防止するためにも、第1、第2導電性酸化金属膜31、45を50nm以上に形成するのが好ましい。
一方、酸化イリジウムのように化学的に安定な材料よりなる第1導電性酸化金属膜31が厚すぎると、図25の工程において第1導電性酸化金属膜31をエッチングするのが困難となり、二層目金属配線35aやボンディングパッド35bの加工が難しくなる。同様に、第2導電性酸化金属膜45が厚すぎると、図28の工程で第2導電性酸化金属膜45をエッチングするのが難しくなり、検出電極膜44aや静電気放電電極膜44bの加工が困難になる。
そのため、第1、第2導電性酸化金属膜31、45をいずれも100nm以下の厚さに形成することで、二層目金属配線35a、ボンディングパッド35b、検出電極膜44a、及び静電気放電電極膜44bの加工性を高めるのが好ましい。
更に、図29に示したように、検出電極膜44aによって段差が生じている部分Aを平坦化用絶縁膜42で埋め込み、更に図30の工程においてCMPを行うことにより、その平坦化用絶縁膜42と検出電極膜44aのそれぞれの上面を連続した平坦面とした。これにより、Ta-C膜よりなる保護絶縁膜55の高い膜応力が部分Aに集中しなくなり、保護絶縁膜55の下の膜、例えばパッシベーション膜51等にクラックや膜剥がれが発生するのを防止できる。
(3)第2実施形態
図38〜図40は、本実施形態に係る表面形状センサの製造途中の断面図である。なお、これらの図において、第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
図38〜図40は、本実施形態に係る表面形状センサの製造途中の断面図である。なお、これらの図において、第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
この表面形状センサを形成するには、まず、第1実施形態に従って図30に示した断面構造を得た後、図38に示すように、平坦化用絶縁膜42、検出電極膜44a、及び静電気放電電極膜44bのそれぞれの上にカバー絶縁膜60として酸化シリコン膜を厚さ約100nmに形成する。その酸化シリコン膜は、例えば、TEOSガスを使用するプラズマCVD法により形成される。
ここで、カバー絶縁膜60は酸化シリコン膜に限定されない。酸化シリコン膜に代えて、酸窒化シリコン膜又は絶縁性酸化金属膜をカバー絶縁膜60として形成してもよい。これらのうち、絶縁性酸化金属膜としては、スパッタ法で形成されたアルミナ膜を用いるのが好ましい。
続いて、第1実施形態で説明した図31〜図33の工程を行うことにより、図39に示すように、カバー絶縁膜60の上にパッシベーション膜51を形成すると共に、静電気放電電極膜44bとボンディングパッド35bの上にそれぞれ第1、第2開口51a、51bを形成する。
この後は、第1実施形態で説明した図34〜図36の工程を行うことにより、図40に示すように、Ta-C膜よりなる保護絶縁膜55が最上層に形成された表面形状センサを完成させる。
以上説明した本実施形態によれば、図40に示したように、電極膜44a、44bとパッシベーション膜51との間にカバー絶縁膜60を形成した。これにより、電極膜44a、44bと平坦化用絶縁膜42のそれぞれの上面に高低差が存在する場合であっても、その高低差がカバー絶縁膜51によって埋め込まれる。その結果、Ta-Cよりなる保護絶縁膜55からの強い応力が、高低差が存在する部分の電極膜44a、44bや平坦化用絶縁膜42に集中するのが緩和され、これらの膜にクラックや膜剥がれが発生するのを防止できる。
ところで、このようにカバー絶縁膜60を形成すると、カバー絶縁膜60の膜厚の分だけ、検出電極膜44aの上面から保護絶縁膜55の上面までの高さDeが第1実施形態よりも高くなる。高さDeは、各膜60、51、55の合計膜厚に等しく、本実施形態では約900nm(=カバー絶縁膜60の膜厚100nm+パッシベーション膜51の膜厚700nm+保護絶縁膜55の膜厚100nm)となる。
既述のように、指紋等の検出感度を高めるには、この高さDeをなるべく低くするのが好ましい。酸化シリコン膜よりも水分ブロック性に優れた酸窒化シリコン膜でカバー絶縁膜60を構成すると、パッシベーション膜51が担う水分ブロックの役割の一部をカバー絶縁膜60に担わせることができる。従って、パッシベーション膜51を上記よりも100nm薄い600nm程度の厚さにできるので、Deが800nm程度となり、指紋等の検出感度を高めることができる。
また、酸窒化シリコン膜よりも更に水分ブロック性に富んだ絶縁性酸化金属膜でカバー絶縁膜60を構成すると、パッシベーション膜51を更に薄くすることができる。
図41は、アルミナ膜でカバー絶縁膜60を構成した場合の断面図である。
アルミナ膜は、水分ブロック性が極めて高く、その膜厚が50nm程度であっても、厚さが1000nmの窒化シリコン膜と同程度の水分ブロック性がある。従って、窒化シリコン膜よりなるパッシベーション膜51を150nm程度に薄くしても、パッシベーション膜51とカバー絶縁膜60とが協働して十分な水分ブロック性を発揮する。これにより、高さDeが約300nm(=カバー絶縁膜60の膜厚50nm+パッシベーション膜51の膜厚150nm+保護絶縁膜55の膜厚100nm)となり、指紋等の検出感度を更に高めることが可能となる。
以下に、本発明の特徴を付記する。
(付記1) 半導体基板と、
前記半導体基板の上方に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成された検出電極膜及び静電気放電電極膜と、
前記検出電極膜及び前記静電気放電電極膜の上に形成され、該静電気放電電極膜の上に第1開口を備えたパッシベーション膜と、
前記パッシベーション膜の上に形成され、前記第1開口が露出する第1窓を備えたテトラヘドラルアモルファスカーボンよりなる最上層の保護絶縁膜とを有し、
前記静電気放電電極膜の最上層に第1導電性酸化金属膜が形成されたことを特徴とする表面形状センサ。
前記半導体基板の上方に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成された検出電極膜及び静電気放電電極膜と、
前記検出電極膜及び前記静電気放電電極膜の上に形成され、該静電気放電電極膜の上に第1開口を備えたパッシベーション膜と、
前記パッシベーション膜の上に形成され、前記第1開口が露出する第1窓を備えたテトラヘドラルアモルファスカーボンよりなる最上層の保護絶縁膜とを有し、
前記静電気放電電極膜の最上層に第1導電性酸化金属膜が形成されたことを特徴とする表面形状センサ。
(付記2) 前記保護絶縁膜が、前記第1開口の側面にも形成されたことを特徴とする付記1に記載の表面形状センサ。
(付記3) ボンディングパッドを更に有し、
前記ボンディングパッドの最上層に第2導電性酸化金属膜が形成されたことを特徴とする付記1に記載の表面形状センサ。
前記ボンディングパッドの最上層に第2導電性酸化金属膜が形成されたことを特徴とする付記1に記載の表面形状センサ。
(付記4) 前記ボンディングパッドは前記層間絶縁膜の下に形成され、
前記ボンディングパッドの上の前記層間絶縁膜と前記パッシベーション膜に第2開口が形成されて、
前記保護絶縁膜に、前記第2開口が露出する第2窓が形成されたことを特徴とする付記3に記載の表面形状センサ。
前記ボンディングパッドの上の前記層間絶縁膜と前記パッシベーション膜に第2開口が形成されて、
前記保護絶縁膜に、前記第2開口が露出する第2窓が形成されたことを特徴とする付記3に記載の表面形状センサ。
(付記5) 前記第2導電性酸化金属膜は、酸化イリジウム膜、アルミナ膜、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜のいずれかであることを特徴とする付記3に記載の表面形状センサ。
(付記6) 前記層間絶縁膜の上に形成され、前記検出電極膜及び前記静電気放電電極膜のそれぞれの上面と連続した平坦な上面を有する平坦化用絶縁膜を更に有し、
前記パッシベーション膜が前記平坦化用絶縁膜上にも形成されたことを特徴とする付記1に記載の表面形状センサ。
前記パッシベーション膜が前記平坦化用絶縁膜上にも形成されたことを特徴とする付記1に記載の表面形状センサ。
(付記7) 前記平坦化用絶縁膜、前記検出電極膜、及び前記静電気放電電極膜のそれぞれの上に形成されたカバー絶縁膜を更に有し、
前記パッシベーション膜が、前記カバー絶縁膜上に形成されたことを特徴とする付記6に記載の表面形状センサ。
前記パッシベーション膜が、前記カバー絶縁膜上に形成されたことを特徴とする付記6に記載の表面形状センサ。
(付記8) 前記カバー絶縁膜は、酸化シリコン膜、酸窒化シリコン膜、及び絶縁性酸化金属膜のいずれかであることを特徴とする付記7に記載の表面形状センサ。
(付記9) 前記絶縁性酸化金属膜はアルミナ膜であることを特徴とする付記8に記載の表面形状センサ。
(付記10) 前記第1導電性酸化金属膜は、酸化イリジウム膜、アルミナ膜、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜のいずれかであることを特徴とする付記1に記載の表面形状センサ。
(付記11) 前記パッシベーション膜は、窒化シリコン膜であることを特徴とする付記1に記載の表面形状センサ。
(付記12) 半導体基板の上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に第1導電膜を形成する工程と、
前記第1導電膜の上に第1導電性酸化金属膜を形成する工程と、
前記第1導電膜と前記第1導電性酸化金属膜をパターニングすることにより、検出電極膜及び静電気放電電極膜を形成する工程と、
前記検出電極膜と前記静電気放電電極膜の上にパッシベーション膜を形成する工程と、
前記静電気放電電極膜の上の前記パッシベーション膜に、該静電気放電電極膜が露出する第1開口を形成する工程と、
前記パッシベーション膜の上面と前記第1開口の内面に、テトラヘドラルカーボンよりなる最上層の保護絶縁膜を形成する工程と、
酸化性ガスを含むエッチングガスを使用して、前記保護絶縁膜を選択的にエッチングすることにより、前記第1開口が露出する第1窓を前記保護絶縁膜に形成する工程と、
を有することを特徴とする表面形状センサの製造方法。
前記層間絶縁膜の上に第1導電膜を形成する工程と、
前記第1導電膜の上に第1導電性酸化金属膜を形成する工程と、
前記第1導電膜と前記第1導電性酸化金属膜をパターニングすることにより、検出電極膜及び静電気放電電極膜を形成する工程と、
前記検出電極膜と前記静電気放電電極膜の上にパッシベーション膜を形成する工程と、
前記静電気放電電極膜の上の前記パッシベーション膜に、該静電気放電電極膜が露出する第1開口を形成する工程と、
前記パッシベーション膜の上面と前記第1開口の内面に、テトラヘドラルカーボンよりなる最上層の保護絶縁膜を形成する工程と、
酸化性ガスを含むエッチングガスを使用して、前記保護絶縁膜を選択的にエッチングすることにより、前記第1開口が露出する第1窓を前記保護絶縁膜に形成する工程と、
を有することを特徴とする表面形状センサの製造方法。
(付記13) 前記層間絶縁膜を形成する工程の前に、前記半導体基板の上方に第2導電膜を形成する工程と、
前記第2導電膜の上に第2導電性酸化金属膜を形成する工程と、
前記第2導電膜と前記第2導電性酸化金属膜をパターニングすることによりボンディングパッドを形成する工程と、
前記ボンディングパッドの上の前記層間絶縁膜と前記パッシベーション膜に、該ボンディングパッドが露出する第2開口を形成する工程とを更に有し、
前記保護絶縁膜をエッチングする工程において、前記第2開口が露出する第2窓を前記保護絶縁膜に形成することを特徴とする付記12に記載の表面形状センサの製造方法。
前記第2導電膜の上に第2導電性酸化金属膜を形成する工程と、
前記第2導電膜と前記第2導電性酸化金属膜をパターニングすることによりボンディングパッドを形成する工程と、
前記ボンディングパッドの上の前記層間絶縁膜と前記パッシベーション膜に、該ボンディングパッドが露出する第2開口を形成する工程とを更に有し、
前記保護絶縁膜をエッチングする工程において、前記第2開口が露出する第2窓を前記保護絶縁膜に形成することを特徴とする付記12に記載の表面形状センサの製造方法。
(付記14) 前記第2導電性酸化金属膜として、酸化イリジウム膜、アルミナ膜、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜のいずれかを形成することを特徴とする付記13に記載の表面形状センサの製造方法。
(付記15) 前記検出電極膜、前記静電気放電電極膜、及び前記層間絶縁膜のそれぞれの上に平坦化用絶縁膜を形成する工程と、
前記平坦化用絶縁膜を研磨することにより、該平坦化用絶縁膜を平坦化すると共に、前記検出電極膜と前記静電気放電電極膜のそれぞれの上面を露出させる工程とを更に有し、
前記パッシベーション膜を形成する工程において、前記平坦化用絶縁膜の上にも前記パッシベーション膜を形成することを特徴とする付記12に記載の表面形状センサの製造方法。
前記平坦化用絶縁膜を研磨することにより、該平坦化用絶縁膜を平坦化すると共に、前記検出電極膜と前記静電気放電電極膜のそれぞれの上面を露出させる工程とを更に有し、
前記パッシベーション膜を形成する工程において、前記平坦化用絶縁膜の上にも前記パッシベーション膜を形成することを特徴とする付記12に記載の表面形状センサの製造方法。
(付記16) 前記平坦化用絶縁膜、前記検出電極膜、及び前記静電気放電電極膜のそれぞれの上にカバー絶縁膜を形成する工程を更に有し、
前記パッシベーション膜を形成する工程において、前記カバー絶縁膜の上にも前記パッシベーション膜を形成することを特徴とする付記15に記載の表面形状センサの製造方法。
前記パッシベーション膜を形成する工程において、前記カバー絶縁膜の上にも前記パッシベーション膜を形成することを特徴とする付記15に記載の表面形状センサの製造方法。
(付記17) 前記カバー絶縁膜として、酸化シリコン膜、酸窒化シリコン膜、及び絶縁性酸化金属膜のいずれかを形成することを特徴とする付記16に記載の表面形状センサの製造方法。
(付記18) 前記酸化性ガスは酸素ガス又はオゾンガスであることを特徴とする付記12に記載の表面形状センサの製造方法。
(付記19) 前記第1導電性酸化金属膜として、酸化イリジウム膜、アルミナ膜、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜のいずれかを形成することを特徴とする付記12に記載の表面形状センサの製造方法。
10…シリコン基板、11…素子分離絶縁膜、12…第1pウェル、13…第2pウェル、14…ゲート絶縁膜、15…ゲート電極、16…配線、17a〜17c…第1〜第3ソース/ドレインエクステンション、18…絶縁性スペーサ、19a〜19c…第1〜第3ソース/ドレイン領域、20…高融点シリサイド層、21…カバー絶縁膜、22…第1絶縁膜、23…第1層間絶縁膜、23a〜23e…第1〜第5コンタクトホール、24…第1レジストパターン、24a〜24e…窓、25a〜25e…第1〜第5導電性プラグ、26…第1金属積層膜、26a…一層目金属配線、27…第2レジストパターン、28…第2絶縁膜、29…キャップ絶縁膜、30…第2層間絶縁膜、30a…第1ホール、32…第3レジストパターン、31…第1導電性酸化金属膜、34…第6導電性プラグ、35…第2金属積層膜、36…第4レジストパターン、37…カバー絶縁膜、38…第3絶縁膜、39…犠牲絶縁膜、40…第3層間絶縁膜、42…平坦化用絶縁膜、43…第5レジストパターン、43a、43b…窓、44…電極用導電膜、44a…検出電極膜、44b…静電気放電電極膜、45…第2導電性酸化金属膜、46…第6レジストパターン、48…第7レジストパターン、48a…窓、50…カバー絶縁膜、51…パッシベーション膜、51a、51b…第1、第2開口、60…カバー絶縁膜、53…第8レジストパターン、53a、53b…窓、55…保護絶縁膜、55a、55b…第1、第2窓、60…カバー絶縁膜。
Claims (5)
- 半導体基板と、
前記半導体基板の上方に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成された検出電極膜及び静電気放電電極膜と、
前記検出電極膜及び前記静電気放電電極膜の上に形成され、該静電気放電電極膜の上に第1開口を備えたパッシベーション膜と、
前記パッシベーション膜の上に形成され、前記第1開口が露出する第1窓を備えたテトラヘドラルアモルファスカーボンよりなる最上層の保護絶縁膜とを有し、
前記静電気放電電極膜の最上層に第1導電性酸化金属膜が形成されたことを特徴とする表面形状センサ。 - ボンディングパッドを更に有し、
前記ボンディングパッドの最上層に第2導電性酸化金属膜が形成されたことを特徴とする請求項1に記載の表面形状センサ。 - 前記層間絶縁膜の上に形成され、前記検出電極膜及び前記静電気放電電極膜のそれぞれの上面と連続した平坦な上面を有する平坦化用絶縁膜を更に有し、
前記パッシベーション膜が前記平坦化用絶縁膜上にも形成されたことを特徴とする請求項1に記載の表面形状センサ。 - 半導体基板の上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に第1導電膜を形成する工程と、
前記第1導電膜の上に第1導電性酸化金属膜を形成する工程と、
前記第1導電膜と前記第1導電性酸化金属膜をパターニングすることにより、検出電極膜及び静電気放電電極膜を形成する工程と、
前記検出電極膜と前記静電気放電電極膜の上にパッシベーション膜を形成する工程と、
前記静電気放電電極膜の上の前記パッシベーション膜に、該静電気放電電極膜が露出する第1開口を形成する工程と、
前記パッシベーション膜の上面と前記第1開口の内面に、テトラヘドラルカーボンよりなる最上層の保護絶縁膜を形成する工程と、
酸化性ガスを含むエッチングガスを使用して、前記保護絶縁膜を選択的にエッチングすることにより、前記第1開口が露出する第1窓を前記保護絶縁膜に形成する工程と、
を有することを特徴とする表面形状センサの製造方法。 - 前記層間絶縁膜を形成する工程の前に、前記半導体基板の上方に第2導電膜を形成する工程と、
前記第2導電膜の上に第2導電性酸化金属膜を形成する工程と、
前記第2導電膜と前記第2導電性酸化金属膜をパターニングすることによりボンディングパッドを形成する工程と、
前記ボンディングパッドの上の前記層間絶縁膜と前記パッシベーション膜に、該ボンディングパッドが露出する第2開口を形成する工程とを更に有し、
前記保護絶縁膜をエッチングする工程において、前記第2開口が露出する第2窓を前記保護絶縁膜に形成することを特徴とする請求項4に記載の表面形状センサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007145557A JP2008300656A (ja) | 2007-05-31 | 2007-05-31 | 表面形状センサとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007145557A JP2008300656A (ja) | 2007-05-31 | 2007-05-31 | 表面形状センサとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008300656A true JP2008300656A (ja) | 2008-12-11 |
Family
ID=40173868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007145557A Withdrawn JP2008300656A (ja) | 2007-05-31 | 2007-05-31 | 表面形状センサとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008300656A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9252064B2 (en) | 2014-02-24 | 2016-02-02 | Dynacard Co., Ltd. | Fingerprint module and manufacturing method for same |
-
2007
- 2007-05-31 JP JP2007145557A patent/JP2008300656A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9252064B2 (en) | 2014-02-24 | 2016-02-02 | Dynacard Co., Ltd. | Fingerprint module and manufacturing method for same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4764508B2 (ja) | 表面形状センサとその製造方法 | |
TW555959B (en) | Capacitance detection type sensor and manufacturing method thereof | |
JP5045028B2 (ja) | 表面形状センサとその製造方法 | |
JP5141550B2 (ja) | 半導体装置及びその製造方法 | |
KR101109028B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7223614B2 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
US7795087B2 (en) | Ultra-violet protected tamper resistant embedded EEPROM | |
JP2001208509A (ja) | 表面形状認識用半導体装置およびその製造方法 | |
CN101252086B (zh) | 半导体器件及其制造方法 | |
JP2006222227A (ja) | 半導体装置及びその製造方法 | |
JP4935672B2 (ja) | 半導体装置及びその製造方法 | |
JP4713286B2 (ja) | 半導体装置及びその製造方法 | |
JP2008300656A (ja) | 表面形状センサとその製造方法 | |
JP2008300489A (ja) | 半導体装置及びその製造方法 | |
JP2000031414A (ja) | 半導体記憶装置及びその製造方法 | |
JP4985401B2 (ja) | 半導体装置及びその製造方法 | |
JP4798979B2 (ja) | 強誘電体メモリの製造方法 | |
JP4833031B2 (ja) | 表面形状センサとその製造方法 | |
JP4319147B2 (ja) | 半導体装置の製造方法 | |
TWI261919B (en) | Method of manufacturing a non-volatile memory device | |
JP2006222277A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2007155608A (ja) | 表面形状認識用センサ、その製造方法 | |
KR20030054931A (ko) | 지문 인식 소자의 제조 방법 | |
JP2005094038A (ja) | 強誘電体メモリ装置及びその製造方法 | |
JP2009224359A (ja) | 電荷結合素子の製造方法及び電荷結合素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100304 |
|
A761 | Written withdrawal of application |
Effective date: 20101208 Free format text: JAPANESE INTERMEDIATE CODE: A761 |