JP2007155608A

JP2007155608A - 表面形状認識用センサ、その製造方法

Info

Publication number: JP2007155608A
Application number: JP2005353775A
Authority: JP
Inventors: Daizo Urabe; 大三占部
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-12-07
Filing date: 2005-12-07
Publication date: 2007-06-21

Abstract

【課題】表面引っ掻きに対する強度が高められた表面形状認識用センサを提供する
【解決手段】本発明の表面形状認識用センサは、半導体基板上に電源供給配線を有する下地回路層と、下地回路層上に下層絶縁膜と、下層絶縁膜上にセンサ電極及びアース下部電極と、センサ電極及びアース下部電極を覆うパシベーション膜と、表面が露出するようにパシベーション膜に埋め込まれたアース上部電極と、アース下部電極とアース上部電極とを電気的に接続する接続電極とを備え、アース下部電極は、平面的に見たときに電源供給配線に重ならないように配置され、アース上部電極は、表面が平坦であることを特徴とする。
【選択図】図１

Description

本発明は、表面形状認識用センサ及びその製造方法に関する。

近年、セキュリティ向上のために、個人認証技術の開発が進められている。個人認証としては、指紋、顔、声紋、虹彩などの検出が挙げられるが、この中でも特に指紋認証に関して数多くの技術開発がなされている。
指紋の形状を検出する方式としては、光学方式と静電容量方式に大別される。この内、静電容量方式は、人間の指紋の凹凸を電気信号に置き換えて検出する。構造としては、ＬＳＩの最上層に下部電極および容量膜からなるキャパシタを形成したものである。このセンサ表面に指先が触れると、皮膚の表面がキャパシタの上部電極として機能し、キャパシタ容量膜のみからなるキャパシタに蓄積される電荷量と、キャパシタ容量膜および皮膚表面の凹部の空気からなるキャパシタに蓄積される電荷量との差で皮膚表面の凹凸を検出する。この構造は、光学方式に比べ小型化が可能となり、携帯電話への搭載が容易である。
また、静電容量方式において皮膚を電極としていることから、指先の皮膚表面のアースをとるために、表面が露出したアース電極がセンサ表面に形成されている。

ここで、従来の表面形状認識用センサのアース電極を形成する方法を簡単に説明する（例えば、特許文献１を参照）。
まず、半導体基板上の下地回路層上にセンサ電極と、接続電極膜を形成する。接続電極膜は、後工程でアース電極に接続される。
次に、センサ電極と、接続電極膜を覆うパシベーション膜を形成する。
次に、接続電極膜に到達する貫通孔をパシベーション膜に形成する。
次に、パシベーション膜を覆う金属膜を形成する。この金属膜は、基板表面の凹凸を反映した形状で形成されるので、前記貫通孔の部分が、凹部になっている。
次に、前記貫通孔とその周囲の領域以外の金属膜をエッチング除去する。これによって残った金属膜が、アース電極となる。
特開２００３−２６９９０７号公報

上記方法でアース電極を形成すると、アース電極の表面が凹凸になるので、ボールペンやカッターなどの先端が尖ったもので引っ掻くと、アース電極表面の凹部に引っ掛かって、アース電極とその近傍の構造が破壊され、アース電極と下地回路の配線がショートしてしまうことがある。特に、アース電極と電源供給配線がショートすると、センサが表面形状を全く認識しなくなる。

本発明はこのような事情に鑑みてなされたものであり、表面引っ掻きに対する強度が高められた表面形状認識用センサを提供するものである。

課題を解決するための手段及び発明の効果

本発明の表面形状認識用センサは、半導体基板上に電源供給配線を有する下地回路層と、下地回路層上に下層絶縁膜と、下層絶縁膜上にセンサ電極及びアース下部電極と、センサ電極及びアース下部電極を覆うパシベーション膜と、表面が露出するようにパシベーション膜に埋め込まれたアース上部電極と、アース下部電極とアース上部電極とを電気的に接続する接続電極とを備え、アース下部電極は、平面的に見たときに電源供給配線に重ならないように配置され、アース上部電極は、表面が平坦であることを特徴とする。

本発明のセンサでは、アース上部電極表面が平坦である。このため、ボールペンやカッターなどの先端が尖ったものでセンサ表面を引っ掻いたときの引っ掛かりを回避することができ、表面引っ掻き強度が向上する。また、従来のアース電極は、その表面に凹凸があったので、その分、指で触れたときの接触面積が小さくなり、そのため、接触抵抗が大きくなっていたが、本発明のセンサでは、アース上部電極表面が平坦なので、指で触れたときの接触面積が大きくなり、そのため、接触抵抗が小さくなる。

また、アース下部電極が平面的に見たときに電源供給配線に重ならないように配置されるので、表面引っ掻きなどによってアース下部電極とその周辺の構造が破壊されたときでも、アース下部電極と電源供給配線との間のショートが起こりにくい。本発明によれば、この点からも表面引っ掻き強度が向上する。

以下、本発明の一実施形態を図面を用いて説明する。図面は、説明の便宜のために用いられるものであり、本発明の範囲は、図面に示す実施形態に限定されない。

本発明の表面形状認識用センサの構造を図１（ａ）〜（ｃ）に示す。図１（ａ）は、平面図であり、図１（ｂ），（ｃ）は、それぞれ、図１（ａ）中のＩ−Ｉ，ＩＩ−ＩＩ断面図である。このセンサは、半導体基板１上に電源供給配線３を有する下地回路層５と、下地回路層５上に下層絶縁膜７と、下層絶縁膜７上にセンサ電極９及びアース下部電極１１と、センサ電極９及びアース下部電極１１を覆うパシベーション膜１３と、表面が露出するようにパシベーション膜１３に埋め込まれたアース上部電極１５と、アース下部電極１１とアース上部電極１５とを電気的に接続する接続電極１７とを備え、アース下部電極１１は、平面的に見たときに（すなわち、図１（ａ）に示すような平面図で見たときに）電源供給配線３に重ならないように配置され、アース上部電極１５は、表面が平坦である。接続電極１７及びアース上部電極１５は、密着膜１９と第１高融点金属膜２１の積層膜からなる。

以下、このようなセンサを製造する方法の一例を図２（ａ）〜（ｅ）を用いて説明する。図２（ａ）〜（ｅ）は、図１（ｂ）に対応した断面図である。

１．センサ電極及びアース下部電極形成工程
まず、図２（ａ）に示すように、半導体基板１上に電源供給配線３を有する下地回路層５及び下層絶縁膜７を順次形成し、下層絶縁膜７上にセンサ電極９及びアース下部電極１１を形成する。
半導体基板１は、シリコン基板などからなる。下地回路層５には、センサ回路などが形成されている。下地回路層５は、通常、複数の配線層からなり、上下に隣接する２つの配線層間は、絶縁膜によって互いに絶縁されている。各配線層の配線は、スパッタ法又は蒸着法などにより導電体膜を形成し、この導電体膜をフォトリソグラフィ及びエッチング技術を用いてパターニングすることによって形成することができる。導電体膜は、Ａｌ膜又はＴｉＮとＴｉの積層膜などからなる。前記絶縁膜は、ＣＶＤ法などにより形成することができる。前記絶縁膜は、シリコン酸化膜又はシリコン窒化膜などからなる。下層絶縁膜７は、ＣＶＤ法などにより形成することができる。下層絶縁膜７は、シリコン酸化膜又はシリコン窒化膜などからなる。

次に、下層絶縁膜７上にセンサ電極９及びアース下部電極１１を形成する。
センサ電極９及びアース下部電極１１は、スパッタ法又は蒸着法などにより導電体膜を形成し、この導電体膜をフォトリソグラフィ及びエッチング技術を用いてパターニングすることによって形成することができる。導電体膜は、Ａｌ膜又はＴｉＮとＴｉの積層膜などからなる。導電体膜は、例えば、厚さ０．６μｍで形成する。
センサ電極９及びアース下部電極１１は、通常は、同時に同じ材料・膜厚で形成されるが、別々の工程で形成してもよい。例えば、センサ電極９のみを形成し、その後、アース下部電極１１のみを形成してもよい。この場合、センサ電極９とアース下部電極１１の材料・膜厚は、互いに異なっていてもよい。
アース下部電極１１は、平面的に見たときに電源供給配線３に重ならないように配置する。これによって、表面引っ掻きなどによってアース下部電極１１とその周辺の構造が破壊されたときでも、アース下部電極１１と電源供給配線３の間のショートが起こりにくくなり、表面引っ掻きに対する強度が向上する。
センサ電極９は、通常は、複数個が、マトリックス状に配置される。隣接するセンサ電極９間は、互いに絶縁分離される。

２．パシベーション膜形成工程
次に、センサ電極９及びアース下部電極１１を覆うパシベーション膜１３を形成する。ここまでの工程で図２（ａ）に示す構造を得られる。
パシベーション膜１３は、ＣＶＤ法などにより、形成することができる。パシベーション膜１３は、シリコン窒化膜又はシリコン窒化膜とシリコン酸化膜の積層膜などからなる。パシベーション膜１３は、例えば、厚さ２μｍで形成する。
次に、好ましくは、パシベーション膜１３表面を平坦化する工程を行う。平坦化は、ＣＭＰ（化学的機械的研磨）によって行うことができる。ＣＭＰによって、パシベーション膜１３の厚さを、例えば１μｍ程度にする。

３．貫通孔及びアース上部電極用溝形成工程
次に、パシベーション膜１３にアース下部電極１１に繋がる貫通孔１７ａと、前記貫通孔と繋がったアース上部電極用溝１５ａを形成する。貫通孔１７ａ及び溝１５ａは、それぞれ、後工程で導電体が充填されて、接続電極１７及びアース上部電極１５となる。
貫通孔１７ａと溝１５ａは、どちらを先に形成してもよく、同時に形成してもよい。ここでは、貫通孔１７ａを先に形成する場合を例にとって説明を進める。

まず、アース下部電極１１に繋がる貫通孔１７ａをパシベーション膜１３に形成し、図２（ｂ）に示す構造を得る。貫通孔１７ａの形状は、限定されず、例えば、平面形状が、円形、矩形、細長い形状などであってもよい。
貫通孔１７ａは、パシベーション膜１３上に貫通孔形成用のレジストパターンを形成し、このパターンをマスクとして、エッチング（例えば、リアクティブイオンエッチングなどドライエッチング）を行うことによって、パシベーション膜１３を部分的に除去して形成する。上記レジストパターンは、エッチング後に除去する。エッチングは、アース下部電極１１に到達するまで行ってもよく、溝１５ａの深さ分が残るようにしてもよい。後者の場合、溝１５ａ形成時に、残りがエッチングされて貫通孔１７ａが形成される。
溝１５ａは、パシベーション膜１３上に溝１５ａ形成用のレジストパターンを形成する点以外は、貫通孔１７ａと同様の方法で形成することができる。溝１５ａを形成して得られる構造を図２（ｃ）に示す。溝１５ａは、幅が０．１５〜０．６μｍ程度である。

溝１５ａは、電源供給配線３と平面的に見たときに重ならないように形成することが好ましい。この場合、後工程でアース上部電極１５が、電源供給配線３と平面的に見たときに重ならないように形成され、表面引っ掻きに対する強度がさらに高くなる。別の実施形態では、溝１５ａは、格子状に形成してもよい。この場合、溝１５ａは、電源供給配線３と平面的に見たときに重なる。格子状の溝１５ａに導電体が充填されると、格子状のアース上部電極１５が得られ、その結果、図３（ａ）〜（ｃ）に示すような構造のセンサが得られる。
溝１５ａ内にパシベーション膜１３を島状に残してもよく、この場合、後工程で形成されるアース上部電極１５にスロットが形成される。この場合、アース上部電極１５をＣＭＰによって形成する際のディッシングを防止することができる。

４．導電体膜形成工程
次に、貫通孔１７ａ及び溝１５ａを充填するように導電体膜を得られた基板上に形成し、図２（ｄ）に示す構造を得る。導電体膜は、密着膜１９と第１高融点金属膜２１の積層膜とからなる。密着膜１９は、第１高融点金属膜２１と下地との間の密着性を向上させる機能を有する膜である。密着膜１９は、例えば、第２高融点金属膜とその窒化物膜の積層膜からなる。第１及び第２高融点金属膜は、それぞれ、例えば、Ｃｒ，Ｔｉ，Ｎｂ，Ｖ，Ｗ，Ｔａ，Ｚｒ，Ｈｆの何れかからなる。一例では、導電体膜は、Ｔｉ／ＴｉＮからなる密着膜１９と、Ｗからなる第１高融点金属膜２１とで構成される。Ｔｉ／ＴｉＮ／Ｗ膜の厚さは、それぞれ、例えば、３０〜５０ｎｍ／１００〜１５０ｎｍ／０．３〜０．６μｍ程度である。別の実施形態では、接続電極１７及びアース上部電極１５は、第１高融点金属膜２１のみからなってもよい。各金属膜，窒化物膜は、スパッタ法などで形成することができる。

５．導電体膜平坦化工程
次に、パシベーション膜１３上面が露出するように導電体膜を平坦化し、アース上部電極１５及び接続電極１７を形成し、図２（ｅ）に示す構造を得る。
この工程によって、溝１５ａ内にアース上部電極１５が形成され、貫通孔１７ａ内に接続電極１７が形成される。アース上部電極１５の表面は平坦である。本明細書において「平坦」とは、本発明の作用効果によって表面引っ掻き強度が向上する程度に平坦であることを意味し、表面の凹凸が、アース上部電極１５の厚さ以下であることが好ましい。平坦化は、ＣＭＰなどによって行うことができる。

本発明の一実施形態の表面形状認識用センサの構造を示し、（ａ）は平面図、（ｂ），（ｃ）は、それぞれ、（ａ）中のＩ−Ｉ，ＩＩ−ＩＩ断面図である。（ａ）〜（ｅ）は、本発明の表面形状認識用センサの製造工程を示す、図１（ｂ）に対応した断面図である。本発明の別の実施形態の表面形状認識用センサの構造を示し、（ａ）は平面図、（ｂ），（ｃ）は、それぞれ、（ａ）中のＩ−Ｉ，ＩＩ−ＩＩ断面図である。

符号の説明

１：半導体基板３：電源供給配線５：下地回路層７：下層絶縁膜９：センサ電極１１：アース下部電極１３：パシベーション膜１５：アース上部電極１５ａ：アース上部電極用溝１７：接続電極１７ａ：貫通孔１９：密着膜２１：第１高融点金属膜

Claims

半導体基板上に電源供給配線を有する下地回路層と、
下地回路層上に下層絶縁膜と、
下層絶縁膜上にセンサ電極及びアース下部電極と、
センサ電極及びアース下部電極を覆うパシベーション膜と、
表面が露出するようにパシベーション膜に埋め込まれたアース上部電極と、
アース下部電極とアース上部電極とを電気的に接続する接続電極とを備え、
アース下部電極は、平面的に見たときに電源供給配線に重ならないように配置され、
アース上部電極は、表面が平坦であることを特徴とする表面形状認識用センサ。
アース上部電極は、平面的に見たときに電源供給配線に重ならないように配置される請求項１に記載のセンサ。
アース上部電極は、スロットを有する請求項１に記載のセンサ。
パシベーション膜は、シリコン窒化膜又はシリコン窒化膜とシリコン酸化膜の積層膜からなる請求項１に記載のセンサ。
接続電極及びアース上部電極は、第１高融点金属膜からなる請求項１に記載のセンサ。
接続電極及びアース上部電極は、密着膜と第１高融点金属膜の積層膜からなる請求項１に記載のセンサ。
密着膜は、第２高融点金属膜とその窒化物膜の積層膜からなる請求項６に記載のセンサ。
第１及び第２高融点金属膜は、それぞれ、Ｃｒ，Ｔｉ，Ｎｂ，Ｖ，Ｗ，Ｔａ，Ｚｒ，Ｈｆの何れかからなる請求項７に記載のセンサ。
半導体基板上に電源供給配線を有する下地回路層及び下層絶縁膜を順次形成し、
下層絶縁膜上にセンサ電極及びアース下部電極を形成し、
センサ電極及びアース下部電極を覆うパシベーション膜を形成し、
パシベーション膜にアース下部電極に繋がる貫通孔と、前記貫通孔と繋がったアース上部電極用溝を形成し、
前記貫通孔及びアース上部電極用溝を充填するように導電体膜を得られた基板上に形成し、
パシベーション膜上面が露出するように導電体膜を平坦化し、アース上部電極及び接続電極を形成する工程を備え、
アース下部電極は、平面的に見たときに電源供給配線に重ならないように形成される表面形状認識用センサの製造方法。
アース上部電極は、平面的に見たときに電源供給配線に重ならないように配置される請求項９に記載の方法。
導電体膜の平坦化は、ＣＭＰ法によって行う請求項９に記載の方法。