JP2005521262A - 保護用のセキュリティコーティング部を有する半導体装置及びその製造方法 - Google Patents
保護用のセキュリティコーティング部を有する半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005521262A JP2005521262A JP2003579277A JP2003579277A JP2005521262A JP 2005521262 A JP2005521262 A JP 2005521262A JP 2003579277 A JP2003579277 A JP 2003579277A JP 2003579277 A JP2003579277 A JP 2003579277A JP 2005521262 A JP2005521262 A JP 2005521262A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- bond pad
- security
- security cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000000576 coating method Methods 0.000 title claims abstract description 40
- 239000011248 coating agent Substances 0.000 title claims abstract description 37
- 230000001681 protective effect Effects 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims description 2
- 230000035945 sensitivity Effects 0.000 claims description 2
- 238000012546 transfer Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 45
- 239000000463 material Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000002161 passivation Methods 0.000 description 8
- 239000002245 particle Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- ILRRQNADMUWWFW-UHFFFAOYSA-K aluminium phosphate Chemical compound O1[Al]2OP1(=O)O2 ILRRQNADMUWWFW-UHFFFAOYSA-K 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- DHAHRLDIUIPTCJ-UHFFFAOYSA-K aluminium metaphosphate Chemical compound [Al+3].[O-]P(=O)=O.[O-]P(=O)=O.[O-]P(=O)=O DHAHRLDIUIPTCJ-UHFFFAOYSA-K 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 210000002381 plasma Anatomy 0.000 description 2
- 239000011253 protective coating Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Credit Cards Or The Like (AREA)
- Physical Vapour Deposition (AREA)
Abstract
半導体装置は、第１のサイド１と、対向する第２のサイド２とを備えた基板１０を有し、第１のサイドに保護用のセキュリティカバー１６により覆われた複数のトランジスタ及び相互接続部が存在すると共に、ボンドパッド領域１４を更に備えている。保護用のセキュリティカバー１６は、実質的に非透明であり、実質的に化学的に不活性なセキュリティコーティング部１６を有し、ボンドパッド領域１４は基板１０の第２のサイドからアクセス可能である。この半導体装置は、基板転写技術を用いて好適に製造され、セキュリティカバー１６に第２の基板２４が設けられる。
Description
本発明は、保護用のセキュリティカバーにより覆われた複数のトランジスタ及び相互接続部が存在する第１のサイドを備えた基板を有すると共に、ボンドパッド領域を更に備えた半導体装置に関する。
本発明は、また、半導体装置を有する担体に関する。
本発明は、更に、第１のサイドを有する基板を備えた半導体装置を製造する方法であって、基板の第１のサイドに、ボンドパッド領域を含むトランジスタ及び相互接続部の構造を設ける工程と、保護用のセキュリティカバーを与える工程と、ボンドパッド領域を露出させるように第１のサイドから保護用のセキュリティカバーをパターニングする工程とを含む製造方法に関する。
電子デバイスにより記憶され得ると共に、電子デバイス間を伝送され得る場合によってはデリケートな（sensitive）商業上の及び／又は個人の情報の量及び範囲が増大しているために、特に半導体の設計及び配置において、セキュリティの問題はますます重要な観点になってきている。スマートカードは電子デバイスの１つのそのような形態を有しており、スマートカードにおいては、集積回路デバイスの完全性に計画された不正変更を加えることのような侵入する行為並びにリバースエンジニアリング及び放射線に曝すことを伴う行為を防ぐように企てることが不可欠である。
集積回路デバイスにより保持される情報がアクセス又は変更され得るやり方を制限しようとすることにより例えばスマートカードに見られる集積回路デバイスの物理的な完全性を改善しようとして、集積回路デバイスに対するセキュリティコーティングが用いられている。
シュルンベルジェ社により設計された１つのそのような保護のレベルは、シシェル（Sishell）と呼ばれている。シシェル保護プロセスの提供においてシュルンベルジェ社により採用されているプロセスステップは、必要に応じて不動態化層が位置し、この不動態化層を介して必要とされるボンドパッド部が開口されるようなやり方における完成のために、能動デバイスすなわちスマートカード内部の集積回路の加工を必要とする。その後、ベアシリコンの層が集積回路の上面を覆って接着され、シリコン層は、集積回路内のボンドパッド部の開口が見つけられる場所に対応するように位置する孔部を備える。その後、集積回路、接着層及びシリコン層を有する積層体は、必要とされる全体の厚さを実現するように集積回路のシリコン基板の下面の加工により薄くされる。このやり方では、機械的手段により不動態化層からシリコン層をリフトオフする試みがなされると、上記積層体の集積回路のサイドもまた損傷及び破損に対して非常に敏感になり、損傷及び破損を受けやすくなる。しかしながら、保護用のシリコン被覆層がエッチングされ、特にボンドパッド部の開口に対してパターニングされる限り、そのような層は不利にエッチング及び除去されるようになりやすく、これがセキュリティの完全性を制限してしまう。また、集積回路の破損に対する感度は、例えばサファイア基板に集積回路を取り付けることにより容易に克服され得る。また、形成される積層構造は、赤外線を通しての損傷を防止するのに十分には密度が高くなく、いくらか更に不利なことに、シリコンは概して赤外線に対して透明性を示し、その結果、その下の構造が見えてしまう。
従って、このタイプの既知のプロセスは、形成される半導体装置が専ら不利に制限された程度に装置のセキュリティを高めるセキュリティコーティング部を備えている点で不利である。
従って、本発明の第１の目的は、かなり高められたセキュリティを有する、冒頭の段落において述べたタイプの半導体装置を提供することにある。
第２の目的は、本発明の半導体装置を有する担体を提供することにある。
本発明の第３の目的は、既知のそのような方法よりも利点を呈する、冒頭の段落において述べた種類の半導体装置の製造方法を提供することにある。
上記第１の目的は、上記保護用のセキュリティカバーが、実質的に非透明であり、実質的に化学的に不活性なセキュリティコーティング部を有し、上記ボンドパッド領域が上記基板の第２のサイドからアクセス可能であることにより達成される。
本発明の装置では、ボンドパッド部のアクセスのために保護用のセキュリティカバーをエッチング又はパターニングする必要がないので、セキュリティカバーにほぼ化学的に不活性な材料の１つの層又はほぼ化学的に不活性な材料の層の組み合わせを使用することが可能である。それにより、セキュリティカバーを研磨することがほぼ不可能になり、これは提供される保護を大きく高める。
セキュリティコーティング部の不活性は、このコーティング部がその下部又は上部においてどの材料とも反応しないことを意味している。特に、これは、コーティング部が酸素プラズマ又は硝酸、強酸などの強力な酸化剤（oxidator）のような何らかの反応性の化学薬剤に接触した場合に、コーティング部が下に存在する基板から溶解及び剥離しないこと並びに除去可能ではないことを意味する。それに加えて、有機材料は一般に酸化剤に対して強くないので、コーティング部は、特に、無機材料の少なくとも１つの層を含んでいる。
更に、セキュリティコーティング部が容易に研磨され得ないことが大いに好ましい。あらゆる有機材料はかなり柔らかく、延性があるので、無機材料はこの点において有機材料よりも非常に好ましい。必要とされる非透明性及び所望の剛性を提供するためにそのような有機材料に埋め込まれたアルミニウム酸化物、チタン酸化物などのような任意の粒子が、研磨粒子として役割を果たす。無機材料の少なくとも１つの層を有するコーティング部では、複数層の積層体により又は無機材料に埋め込まれた粒子により研磨は効果的に抑制される。１つのケースでは、複数層のエッチングが別の研磨剤を必要とし、他のケースでは、粒子が母体材料の硬さと同等の硬さを有し得る。上記コーティング部の上記無機層は、１０６（Ｎ／ｍ２）以上のヤング率を有することが好ましく、より好ましくは１０８〜１０１２（Ｎ／ｍ２）のオーダーであり、これは製品の完全な耐用年数の間例えば８０℃までの温度で数年間そうである。
上記コーティング部が内部に埋め込まれた粒子を伴う無機材料の層を有すると、非常に有利である。これは、コーティング部がスクラッチに対して強くないという特性を有する。任意のハッカーがセキュリティコーティング部を取り去ろうと試みると、この耐スクラッチ性の欠如の結果として、下に存在する層が損傷を受ける。
本発明の半導体装置がその第２のサイドにおいてプルービングに対して及び任意の構造の検出に無防備（open）であるように思われるが、これは真実ではないか、又はそうであっても問題が解決され得る。まず第一に、ボンドパッド部がプロービング防止手段により保護され得る。これは、従来技術の状況と異なってはいない。そのようなプロービング防止手段は、ソフトウェアの性質、ハードウェアの性質又は混合されたハードウェア／ソフトウェアの性質のものであり得る。例えば、それは、信号が特定のパターンを有するべきであるか、代わりに接地面に直接接続されると規定され得る。
上記ボンドパッド領域は、種々のやり方で上記基板の第２のサイドからアクセス可能である。基板が薄くされ、局所的にエッチングされることが好ましい。この選択は、シリコン基板に非常に適している。基板のエッチングの後、ボンドパッド領域にバンプが設けられ得る。代替として、エッチングされた窓部は例えば電気めっきによって金属により充填され得る。
基板がシリコン基板である好ましいケースでは、トランジスタの高密度のパッキングを伴う基板が、それ自体においてセキュリティを提供する。この場合、パッキングは、トランジスタ、好ましくは電界効果トランジスタ及びその内部に見られるコンタクトプラグを考えると、最も高密度である。そのような構造に到達するいかなる試みも、接合部及び任意の薄いゲート酸化物にすぐに損傷を招き、集積回路デバイスが機能しなくなる。また、サブハーフミクロンデバイスのプロービングをうまく行うことは実際にはほとんど不可能である。更に、半導体装置において実現されるデータ及びパターンを変更するためには、それは、攻撃を受けやすい個々のトランジスタ及び他の半導体素子だけではなく、相互接続パターンにおいて実現されるような回路もである。トランジスタの高密度のパッキングは、この回路を上記第２のサイドから効果的に遮断する。
それにもかかわらず、セキュリティ層は基板の第２のサイドに設けられ得、このセキュリティ層は、ボンドパッド領域を露出した状態にするか、又はボンドパッド領域へのアクセスのために何らかの金属化がなされている。この選択は、シリコン又は他の半導体基板とともに用いられ得る。しかしながら、それは、トランジスタが好ましくは絶縁基板上に存在する薄膜タイプのものである場合に特に好ましい。そのような構造はフレキシブルであるという利点を有しており、従って、銀行券、他の証券用紙、ラベル及びタグのようなフレキシブルな担体における集積に特に適している。更に、薄膜トランジスタを備える絶縁基板の場合、絶縁基板は、セキュリティ層であるか若しくはセキュリティ層を含むか、又は希望に応じて加工後にセキュリティ層と取り替えられ得る。
一般に、保護用のセキュリティカバーは、セキュリティコーティング部の不利な又は汚れの影響から下に存在する構造を保護するために不動態化層を含んでいる。更に、この不動態化層とセキュリティコーティング部との間に接着層が存在することが好ましい。そのような不動態化層の好ましい例は、化学的に不活性であり、閉じられており、非多孔性のＴｉＯ２の層である。
上記セキュリティコーティング部は、メタリン酸アルミニウムの母材を有する層を含み得る。一般にＴｉＮ及びＴｉＯ２のような粒子で埋められるそのような層は、化学的に不活性であり、放射に対して非透明であり、かなり硬くて脆く、研磨することは困難であるという利点を有する。上述した層は、Ａｌ（Ｈ２ＰＯ３）又はモノリン酸アルミニウムのような前駆材料から製造されることが好ましい。この材料は、アニールの際にメタリン酸アルミニウムに転換される。
代替として、又はそれに加えて、セキュリティコーティング部は、それぞれ異なるエッチャントに感度の高い複数の（multi）交互の層により形成される。交互にＷ及びＡｌを含む層の組み合わせが特に好ましい。それらの規定されたようなそのような金属の組み合わせは、特に化学機械的手段により研磨及びエッチングを行うことが特に困難であることが分かった。これは、ＡｌがＷのエッチャントでエッチングせず、その逆も同様であるために生じる。また、そのような構造を研磨することを考えると、異なる層のそれぞれが表面においてエッチングされる毎に１つの研磨パッドから他のパッドへ変える必要があり、そうでなければ、対応する研磨パッドの一体化したものがおそらく障害を生じる（compromise）ようになり、パッドが損傷を受ける。しかしながら、そのような層構造の基本はＷ及びＷに接着する任意の金属であり、Ｈ２Ｏ２／ＮＨ４ＯＨ又はフッ素含有プラズマによりエッチングされないことを理解されたい。Ａｌ含有層の使用は、効率のよいやり方で半導体装置の用意のできた（ready）処理及び加工を可能にする点で特に有利である。
上記セキュリティコーティング部は、０．５ないし１０μｍの範囲の厚さを有することが好ましく、２μｍと６μｍとの間であればより好ましい。コーティング部があまりにも薄すぎると、その非透明性及び／又は除去の困難さが制限され得る。コーティング部があまりにも厚すぎると、下に存在する基板へのコーティング部の接着性が低下する可能性がある。好ましい厚さは、セキュリティコーティング部として用いられる実際の層の系及び更に所望のセキュリティの程度に大きく依存することを理解されたい。
一般に、セキュリティは、セキュリティコーティング部がパターニングされていない状態で最も高められることを理解されたい。しかしながら、第１及び第２のサイドの両方にパターンを有することが好ましいアプリケーションが存在し得る。そのようなアプリケーションは、例えば、担体に存在するアンテナ構造に容量的に結合されたデバイスと共に生じ、これは、出願番号がＥＰ００２０３２９８．５である公開されていない特許出願に開示されている。このケースでは、キャパシタ電極が集積回路の第１のサイド及び第２のサイドに設けられているが、それにもかかわらずセキュリティコーティング部を通して十分なセキュリティ保護が存在する。パターニングされた好適なセキュリティコーティング部は、例えばモノリン酸アルミニウムの母材をベースとしている。そのパターニングは、リフトオフプロセスを用いて行われ得る。
改善されたセキュリティを伴う担体の上記第２の目的は、担体が本発明の半導体装置を有することにより達成される。上記担体は、スマートカードであり得、更に、タグ、ラベル、銀行券を含む証券用紙であってもよく、又は光ディスクのような記録担体でさえあり得る。上述したように、記録担体は、半導体装置に容量的に又は接触して結合されたアンテナ構造を含み得る。
第１及び第２のサイドを有する基板を備えた半導体装置の改善された製造方法の上記第３の目的は、上記基板の上記第１のサイドに、上記基板との界面において規定されるボンドパッド領域を含むトランジスタ及び相互接続部の構造を設ける工程と、少なくとも実質的に非透明であり、実質的に化学的に不活性なセキュリティコーティング部を含む保護用のセキュリティカバーを与える工程と、上記ボンドパッド領域を露出させるように上記第２のサイドから上記基板をパターニングする工程とを含むことにより達成される。
このやり方における半導体装置の構造の加工は、シリコン基板が裏面から効果的にエッチングされるので、ボンドパッド部のアクセスのために保護用のコーティング部をエッチング又はパターニングする必要がないという著しい利点があることが分かる。従って、後にパターニングする必要がないので、ボンドパッド部のアクセスに関して、セキュリティコーティング部に対してほぼ化学的に不活性な材料の層の１つ又はその組み合わせを使用することが可能であることが分かった。従来技術のパターニングに関するそのような要求は、不利であった。
基板は、先ず例えばグラインディング又は化学機械的研磨により薄くされ、その後局所的にエッチングされるシリコン基板であることが好ましい。エッチング手段はＫＯＨを含んでいる。
最も好ましい形態では、上記保護用のセキュリティカバーの上に第２の基板が与えられ、この第２の基板が接着剤により上記保護用のセキュリティカバーに付けられる。そのような技術は、基板転写としても知られており、例えばＵＳ−Ａ５，６８９，１３８公報からそれ自体は知られている。上記第２の基板は、任意の材料を含んでいてもよく、上記構造に対して機械的な支持を提供することが好ましい。好適な材料は、ガラス、酸化アルミニウム、シリコン、エポキシなどを含んでいる。上記接着層は、数μｍの厚さを有することが好ましく、それにより、上記保護用のセキュリティカバーの表面のいかなる不均一さ（unequalness）も克服される。代替として、セキュリティコーティング部の上部に追加の平坦化層が設けられてもよい。
本発明の方法で製造された装置は、装置に関連して上述したような特徴及び形態の全てを含み得る。
以下に、添付の図面を参照し、単なる例として本発明が更に説明される。添付図面において、図１ないし図８は、半導体装置の上に形成される保護用のセキュリティカバーを備えた当該半導体装置の形成の断面図を有している。各図面において、同一の参照符号は同様の構成要素を意味している。各図面は模式的であって、その縮尺は正確ではない。
さて、図面に目を向けると、図１は初期段階のシリコン基板１０を示しており、このシリコン基板１０は第１のサイド１と第２のサイド２とを有している。基板１０は、不動態化層１２を含む完全な集積回路ウェハ構造を有しており、その内部にはボンドパッド領域１４が突出している。理解しやすいように、各図面において、基板１０上に存在するいかなる相互接続も省略されている。しかしながら、ボンドパッド領域１４はシリコン基板１０との界面において存在するか、又は基板１０の第２のサイド２から露出され得るように存在することを理解されたい。これは、相互接続構造の上部に存在しており、露出する前に専ら不動態化層１２により被覆されていた従来技術のボンドパッド領域の場所と反対である。あらゆる当業者により理解されるように、ボンドパッド領域は、基板上のボンドパッド領域の垂直な凸部上にトランジスタとの重なりが存在しないように規定される。
本発明の１つの特別な観点によれば、不動態化層１２の上に複数のセキュリティコーティング部１６が堆積され、本発明のプロセスは、セキュリティコーティング部１６をエッチングする必要もパターニングする必要もなく、この段階においてボンドパッド領域１４が開口される必要がない。不動態化層１２は省略され得るが、存在することが好ましい。上記複数のセキュリティコーティング部は、保護用のセキュリティカバーを形成する。
図２に関連して、図示されている例のセキュリティコーティング部１６は、ＴｉＯ２層１８、ＴｉＯ２及び／又はＴｉＮの粒子により充填されたリン酸モノアルミニウム（ＭＡＰ）をベースとするコーティング層２０及びその次のＡｌ層とＷ層とよりなる複数の交互層構造部２２をそれぞれ有している。
図２に示されているような基板の不動態化層構造のコーティングに続いて、図３に示されているように、保護用コーティング部１６の上面に、接着剤の層２６を用いてシリコンウェハ基板又はＡＦ４５のようなガラス基板の形態であり得る基板２４が取り付けられる。
その後、図３及び図４に示されているように、基板転写プロセスを用いて、上記構造が、シリコン基板の下面に対する作用によりシリコン基板１０を薄くするようなやり方で操作され、処理される。
その後、図４に示されている構造の下面が、図５に示されているように、上記構造に達するようにボンドパッド部１４が突出する領域２８において例えばＫＯＨエッチングにより操作され、処理される。
図６は一度反転された図５の構造を示しており、図６に示されている一部分７が図７に非常に詳細に示されている。図７は、ボンドパッド部の開口上に設けられた窒化物層３０を示す役割を果たしており、ここでは、図７の例に従って上記構造部上に配置された薄くされたシリコン基板１０の下に設けられた半導体回路３２の部分を示す役割も果たしている。
その後、図８に示されているように上記構造に達するように選択的なエッチングが行われ、これは、必要に応じて集積回路デバイスの後のテスト及びパッケージを可能にする。
図６ないし図８から特に分かるように、本発明のこの図示された実施の形態による基板転写技術を使用することは、実質的に不活性な材料よりなるセキュリティコーティング部の提供を可能にするやり方で構造の用意のできた処理を可能にする点で特に有利であることが判明した。また、薄くされた半導体基板を介してボンドパッド領域に開口を設ける際、それに設けられたデバイス構造の密度のために適切な保護の度合いが提供され、これは、デバイスに対する致命的な損傷なしに構造の下面へのアクセスを防止する役割を果たす。
Claims (10)
- 第１のサイドと、対向する第２のサイドとを備えた基板を有し、前記第１のサイドに保護用のセキュリティカバーにより覆われた複数のトランジスタ及び相互接続部が存在すると共に、ボンドパッド領域を更に備えた半導体装置であって、
前記保護用のセキュリティカバーは、実質的に非透明であり、実質的に化学的に不活性なセキュリティコーティング部を有し、前記ボンドパッド領域は前記基板の前記第２のサイドからアクセス可能であることを特徴とする半導体装置。 - 前記ボンドパッド領域は前記基板の前記第１のサイドに存在し、前記基板は、シリコン基板であり、前記ボンドパッド領域へのアクセスのために必要に応じてパターニングされていることを特徴とする請求項1記載の半導体装置。
- 前記基板の前記第２のサイドにセキュリティ層が存在し、このセキュリティ層は、前記ボンドパッド領域を露出した状態にするか、又は前記ボンドパッド領域へのアクセスのために何らかの金属化がなされていることを特徴とする請求項１又は２記載の半導体装置。
- 前記ボンドパッド領域が、プルービング防止手段を用いてプルービングに対して保護されていることを特徴とする請求項１記載の半導体装置。
- 前記セキュリティコーティング部がＴｉＯ２の層を有することを特徴とする請求項１記載の半導体装置。
- 前記セキュリティコーティング部が複数の交互の層により形成され、前記交互の層それぞれはそれぞれ異なるエッチャントに感度の高いことを特徴とする請求項１記載の半導体装置。
- 請求項１記載の半導体装置を有する担体。
- 第１及び第２のサイドを有する基板を備えた半導体装置を製造する方法であって、
前記基板の前記第１のサイドに、前記基板との界面において規定されるボンドパッド領域を含むトランジスタ及び相互接続部の構造を設ける工程と、
少なくとも実質的に非透明であり、実質的に化学的に不活性なセキュリティコーティング部を含む保護用のセキュリティカバーを与える工程と、
前記ボンドパッド領域を露出させるように前記第２のサイドから前記基板をパターニングする工程と
を含む製造方法。 - 前記基板が、前記ボンドパッド領域を露出させるために薄くされ、エッチングされた半導体基板である請求項８記載の方法。
- 前記保護用のセキュリティカバーの上に第２の基板が与えられ、この第２の基板が接着剤により前記保護用のセキュリティカバーに付けられる請求項８又は９記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP02076112 | 2002-03-21 | ||
| PCT/IB2003/001025 WO2003081668A1 (en) | 2002-03-21 | 2003-03-20 | Semiconductor device with a protective security coating and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005521262A true JP2005521262A (ja) | 2005-07-14 |
Family
ID=28051802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003579277A Pending JP2005521262A (ja) | 2002-03-21 | 2003-03-20 | 保護用のセキュリティコーティング部を有する半導体装置及びその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7173323B2 (ja) |
| EP (1) | EP1490902B1 (ja) |
| JP (1) | JP2005521262A (ja) |
| CN (1) | CN100431140C (ja) |
| AT (1) | ATE477590T1 (ja) |
| AU (1) | AU2003209602A1 (ja) |
| DE (1) | DE60333739D1 (ja) |
| WO (1) | WO2003081668A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7525330B2 (en) * | 2001-11-28 | 2009-04-28 | Nxp, B.V. | Semiconductor device, card, system, and methods of initializing and checking the authenticity and the identity of the semiconductor device |
| EP1654762A1 (en) * | 2003-07-11 | 2006-05-10 | Philips Intellectual Property & Standards GmbH | Security-sensitive semiconductor product, particularly a smart-card chip |
| US20080128022A1 (en) * | 2006-11-15 | 2008-06-05 | First Solar, Inc. | Photovoltaic device including a tin oxide protective layer |
| WO2011046769A1 (en) * | 2009-10-14 | 2011-04-21 | Lockheed Martin Corporation | Protective circuit board cover |
| US8947889B2 (en) | 2010-10-14 | 2015-02-03 | Lockheed Martin Corporation | Conformal electromagnetic (EM) detector |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170239A (ja) * | 1984-02-15 | 1985-09-03 | Nec Corp | 半導体装置 |
| WO1996013858A2 (en) | 1994-10-31 | 1996-05-09 | Philips Electronics N.V. | Integrated microwave semiconductor device with active and passive components |
| US5711987A (en) * | 1996-10-04 | 1998-01-27 | Dow Corning Corporation | Electronic coatings |
| JPH10270583A (ja) * | 1997-03-25 | 1998-10-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JP2976917B2 (ja) * | 1997-03-31 | 1999-11-10 | 日本電気株式会社 | 半導体装置 |
| US5808873A (en) * | 1997-05-30 | 1998-09-15 | Motorola, Inc. | Electronic component assembly having an encapsulation material and method of forming the same |
| WO1999065074A2 (en) | 1998-06-10 | 1999-12-16 | Koninklijke Philips Electronics N.V. | Semiconductor device comprising an integrated circuit provided with a ceramic security coating and method of manufacturing such a device |
| US6137173A (en) * | 1998-06-30 | 2000-10-24 | Intel Corporation | Preventing backside analysis of an integrated circuit |
| FR2792440B1 (fr) * | 1999-04-19 | 2001-06-08 | Schlumberger Systems & Service | Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire |
-
2003
- 2003-03-20 AT AT03744942T patent/ATE477590T1/de not_active IP Right Cessation
- 2003-03-20 CN CNB038065630A patent/CN100431140C/zh not_active Expired - Fee Related
- 2003-03-20 WO PCT/IB2003/001025 patent/WO2003081668A1/en active Application Filing
- 2003-03-20 EP EP03744942A patent/EP1490902B1/en not_active Expired - Lifetime
- 2003-03-20 JP JP2003579277A patent/JP2005521262A/ja active Pending
- 2003-03-20 US US10/508,745 patent/US7173323B2/en not_active Expired - Lifetime
- 2003-03-20 DE DE60333739T patent/DE60333739D1/de not_active Expired - Lifetime
- 2003-03-20 AU AU2003209602A patent/AU2003209602A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP1490902A1 (en) | 2004-12-29 |
| ATE477590T1 (de) | 2010-08-15 |
| WO2003081668A1 (en) | 2003-10-02 |
| US7173323B2 (en) | 2007-02-06 |
| CN100431140C (zh) | 2008-11-05 |
| US20050140003A1 (en) | 2005-06-30 |
| EP1490902B1 (en) | 2010-08-11 |
| DE60333739D1 (de) | 2010-09-23 |
| CN1643681A (zh) | 2005-07-20 |
| AU2003209602A1 (en) | 2003-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11728287B2 (en) | Wafer-level bonding of obstructive elements | |
| US11610846B2 (en) | Protective elements for bonded structures including an obstructive element | |
| US6762510B2 (en) | Flexible integrated monolithic circuit | |
| US10157811B2 (en) | Chip package and method for forming the same | |
| CN106067460B (zh) | 包括受保护的后表面的电子芯片 | |
| CN100590857C (zh) | 具有接合垫的半导体装置 | |
| KR100594669B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기 | |
| EP1155452B1 (en) | Semiconductor device comprising a security coating and smartcard provided with such a device | |
| US7256105B2 (en) | Semiconductor substrate and thin processing method for semiconductor substrate | |
| US4172907A (en) | Method of protecting bumped semiconductor chips | |
| KR101945633B1 (ko) | 언더 스크린 센서 어셈블리 | |
| JP2009164314A (ja) | 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法 | |
| KR20150077354A (ko) | 커버 기판 상의 반도체 디바이스 및 그 제조 방법 | |
| TW201133714A (en) | Wafer and method for forming the same | |
| TW200525707A (en) | Semiconductor device and method of manufacturing the same | |
| US6198155B1 (en) | Semiconductor device comprising an integrated circuit provided with a ceramic security coating and method of manufacturing such a device | |
| JP2005521262A (ja) | 保護用のセキュリティコーティング部を有する半導体装置及びその製造方法 | |
| JP2004533119A (ja) | エネルギ吸収構造を備えた集積回路 | |
| CN112201574A (zh) | 多层晶圆键合方法 | |
| JP4877722B2 (ja) | 半導体装置およびその作製方法 | |
| JPH0845935A (ja) | 多層配線の形成方法 | |
| JP2002216093A (ja) | 半導体チップ | |
| JP2003037030A (ja) | 半導体装置 | |
| JP2008008674A (ja) | 表面形状認識用センサおよびその製造方法 | |
| JPS6381095A (ja) | Ｉｃチツプの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080430 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090717 |