JPS6381095A - Icチツプの実装方法 - Google Patents

Icチツプの実装方法

Info

Publication number
JPS6381095A
JPS6381095A JP61227395A JP22739586A JPS6381095A JP S6381095 A JPS6381095 A JP S6381095A JP 61227395 A JP61227395 A JP 61227395A JP 22739586 A JP22739586 A JP 22739586A JP S6381095 A JPS6381095 A JP S6381095A
Authority
JP
Japan
Prior art keywords
chip
thin film
forming
insulating film
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61227395A
Other languages
English (en)
Inventor
幸男 門脇
庄司 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP61227395A priority Critical patent/JPS6381095A/ja
Priority to FR8707247A priority patent/FR2599893B1/fr
Publication of JPS6381095A publication Critical patent/JPS6381095A/ja
Priority to US07/480,013 priority patent/US5048179A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明はICカード、メモリカードやウェハスケールの
ICなどを製造する場合に、半導体ICチップなどを同
一支持板上に精度よく実装する方法に関するものである
(従来技術) 従来のウェハスケールICの製造方法におけるICチッ
プの実装方法としては、ウェハに凹みを設け、それらの
凹みにICチップを埋め込んで固定したり、アルミニウ
ムやステンレスの支持板上にICチップを固定する方法
などが採用されている。
しかしながら、これらの方法ではICチップの裏面がウ
ェハの凹みや支持板の表面に接するように配置されて固
定されるため、すべてのICチップの表面を同一平面内
にあるようにし、なおかつ、ICチップの配置も制御す
るということは困難な作業である。
また、支持板として導体を使用した場合、N型基板を用
いたICチップとP型基板を用いたICチップを混載さ
せることはできない。
(目的) 本発明は、基板特性やプロセスの異なった複数個のIC
チップでも同一支持板上に載せることができ、ICチッ
プ間の配線をリソグラフィ技術を用いたメタル配線で行
なえるようにすることを目的とするものである。
(構成) 本発明の方法では、以下に示されるような(A)〜(I
)の工程を備えている。
(A)平坦な表面をもつ基板の表面に後処理によって剥
離し、その上に密着されるICチップ等の表面を保護す
る薄膜を1層又は2層に形成する工程、(B)前記薄膜
上にICチップ等を位置合せして配置し、ICチップ等
の表面が前記薄膜側を向くように密着させる工程、 (C)密着されたICチップ等の裏面から第1の絶縁膜
を形成し、この第1の絶縁膜のコンタクトホールを介し
てICチップ等の裏面に第1のメタル配線を形成する工
程、 (D)前記第1のメタル配線上から第2の絶縁膜を形成
する工程、 (E)前記第2の絶縁膜に支持板を接着する工程、(F
)前記薄膜に処理を施して前記基板から剥離させる工程
、 (G)前記薄膜を前記ICチップ等から除去する工程、 (H)前記ICチップ等の表面から第3の絶縁膜を形成
し、この第3の絶縁膜のコンタクトホールを介して前記
ICチップ等の表面に第2のメタル配線を形成する工程
、 (I)前記第2のメタル配線上から保護膜を形成する工
程。
以下、実施例について具体的に説明する。
第1図(A)に示されるように、平坦な表面を持つ基板
としてガラス板2を使用し、ガラス板2の表面に剥離用
薄膜4と保護用薄膜6をこの順にそれぞれ均一に塗布し
て形成する。
剥離用薄膜4はICチップ等の裏面の加工後、ICチッ
プ等をガラス板2から剥すとき、剥離しやすくするため
のものである。剥離用薄膜4としては、例えばポジ型レ
ジストを用いることができる。すなわち、ポジ型レスト
では光を与えることによって凝固し、ガラス板2との粘
着性を失ない、ICチップ等がガラス板2から容易に剥
離する。
剥離用薄膜4としては熱によって凝固するような性質の
ものでもよく、あるいは光や熱を与えることによって反
応してガスが発生し、ガラス板2から剥離するものであ
ってもよい。
保護用薄膜6はその上に密着させられるICチップ等の
表面を保護するとともに、ICチップ等をガラス板2上
で固定した後、位置がずれないよう一4= にするためのものである。
保護用薄膜6の上方から、ICチップ8を、ICチップ
8の表面が保護用薄膜6側を向くように置き、光学セン
サ10を用いて位置合せし、ICチップ8を保護用薄膜
6に密着させる。
第1図(A)ではICチップ8をガラス板2の上方から
固定しているが、第1図(B)に示されるように、剥離
用薄膜4と保護用薄膜6が設けられたガラス板2を裏返
えし、下側からICチップ8を配置し、光学センサ10
を用いて位置合せし、ICチップ8を保護用薄膜6に密
着して固定させるようにしてもよい。この場合もICチ
ップ8の表面がガラス板2上の保護用薄膜6側を向くよ
うに置く。
第2図はICチップ8などを配置した後の状態を表わし
ている。ガラス板2上にはICチップ8以外のものも配
置してもよい。例えば、記号8で示されるのがP型基板
を用いたICチップであるとして、12はN型基板のI
Cチップ、14は金属板、16は抵抗やコンデンサ又は
コイルなどのICチップである。金属板】4はICチッ
プ8゜12などの裏面配線用である。ICチップ8. 
12の他、抵抗などのXCチップ16もすべてそれらの
表面が保護用薄膜6に接するように置かれて密着させら
れている。
次に第3図に示されるように、ICチップ8などの上か
ら第1の絶縁膜18を塗布して形成し、表面を平らにす
る。絶縁膜18としてはポリイミド樹脂又はエポキシ系
樹脂などを使用することができる。この絶縁膜18にホ
トリソグラフィ技術によりコンタクトホールを形成し、
その上から第1のメタル配線20を形成する。このよう
にメタル配線2oを形成することによって、P型基板を
用いたICチップ8とN型基板を用いたICチップ12
の混載、アナログICやパワーICなどの混載も可能に
なる。
また、ICチップ8,1.2.16の他に金属板14を
配置しておくことによって、ICチップ8゜1.2.1
6の裏面の配線を表面へ引き出すことが可能になる。
メタル配線20が形成された後、その上から第2の絶縁
膜22を形成する。絶縁膜22としてはポリイミド樹脂
又はエポキシ系樹脂を用いることができる。
絶縁膜22上に接着剤を用いて支持板24を接着し、I
Cチップ8,12.16及び金属板14を固定する。支
持板24としてはアルミニウムやステンレスなどの金属
板又はセラミック板など、熱伝導性のよいものが好まし
い。しかし支持板24としては樹脂フィルムなど可撓性
のあるものであってもよい。
次に、剥離用薄膜4に光を照射するなどの処理を施して
反応させ、ガラス板2を取り除く。
そして剥離用薄膜4と保護用薄膜6をエツチングにより
除去する。この状態でICチップ8,12.16及び金
属板14の表面は同一平面内にある。
次に第4図に示されるように、ICチップ8などの表面
を含む面上にポリイミドフィルムなどの第3の絶縁膜2
6を塗布して形成し、フォトリソ=7− グラフィ技術によりコンタクトホールを形成した後、メ
タル層を形成し、フォトリソグラフィ技術によりパター
ン化して第2のメタル配線28を形成する。ICチップ
8などは位置合せをして固定されており、それらの表面
は同一面内にあるので、メタル配線28はレチクルを用
いて行なうことができる。
メタル配線28を形成した後、その上から保護膜として
パッシベーション膜30を形成し、ICチップ8などの
実装を完成する。
(効果) 本発明によれば、ICチップなどの表面を平坦な表面を
持つ基板側に向けて位置合せを行ない、その基板上に配
置させるので、その基板を取り除いた後はICチップな
どの表面が同一面内にあるようになり、マスクを用いた
りソゲラフイエ程でメタル配線を形成することができる
ようになる。
また、ICチップなどの裏面にもメタル配線を施すこと
によって、P型基板のICチップとN型基板のICチッ
プのように特性の異なる基板を持8一 つICチップや、基準電圧の異なるICチップ、又はM
OSトランジスタとバイポーラトランジスタの混載や、
コイルやコンデンサなどの搭載も可能になる。
【図面の簡単な説明】
第1図(A)、第1図(B)、第2図、第3図及び第4
図は本発明の一実施例の工程を装置の断面図として示す
図である。 2・・・・・・・・・ガラス板、 4・・・・・・剥離用薄膜、 6・・・・・・保護用薄膜、 8.12,1.6・・・・・・ICチップ、14・・・
・・・金属板、 18・・・・・・第1の絶縁膜、 20・・・・・・第1のメタル配線、 22・・・・・・第2の絶縁膜、 24・・・・・・支持板。 26・・・・・・第3の絶縁膜、 28・・・・・・第2のメタル配線、

Claims (1)

  1. 【特許請求の範囲】 (A)平坦な表面をもつ基板の表面に後処理によって剥
    離し、その上に密着されるICチップ等の表面を保護す
    る薄膜を1層又は2層に形成する工程、(B)前記薄膜
    上にICチップ等を位置合せして配置し、ICチップ等
    の表面が前記薄膜側を向くように密着させる工程、 (C)密着されたICチップ等の裏面から第1の絶縁膜
    を形成し、この第1の絶縁膜のコンタクトホールを介し
    てICチップ等の裏面に第1のメタル配線を形成する工
    程、 (D)前記第1のメタル配線上から第2の絶縁膜を形成
    する工程、 (E)前記第2の絶縁膜に支持板を接着する工程、(F
    )前記薄膜に処理を施して前記基板から剥離させる工程
    、 (G)前記薄膜を前記ICチップ等から除去する工程、 (H)前記ICチップ等の表面から第3の絶縁膜を形成
    し、この第3の絶縁膜のコンタクトホールを介して前記
    ICチップ等の表面に第2のメタル配線を形成する工程
    、 (I)前記第2のメタル配線上から保護膜を形成する工
    程、を備えたICチップの実装方法。
JP61227395A 1986-05-23 1986-09-25 Icチツプの実装方法 Pending JPS6381095A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61227395A JPS6381095A (ja) 1986-09-25 1986-09-25 Icチツプの実装方法
FR8707247A FR2599893B1 (fr) 1986-05-23 1987-05-22 Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US07/480,013 US5048179A (en) 1986-05-23 1990-02-14 IC chip mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61227395A JPS6381095A (ja) 1986-09-25 1986-09-25 Icチツプの実装方法

Publications (1)

Publication Number Publication Date
JPS6381095A true JPS6381095A (ja) 1988-04-11

Family

ID=16860150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61227395A Pending JPS6381095A (ja) 1986-05-23 1986-09-25 Icチツプの実装方法

Country Status (1)

Country Link
JP (1) JPS6381095A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000514937A (ja) * 1996-07-11 2000-11-07 コピン・コーポレーシヨン 転送された可撓性集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000514937A (ja) * 1996-07-11 2000-11-07 コピン・コーポレーシヨン 転送された可撓性集積回路

Similar Documents

Publication Publication Date Title
KR100572525B1 (ko) 플립 칩 반도체 장치를 제조하는 방법
US4172907A (en) Method of protecting bumped semiconductor chips
US5048179A (en) IC chip mounting method
US4231154A (en) Electronic package assembly method
JP5161732B2 (ja) 半導体装置の製造方法
US8383460B1 (en) Method for fabricating through substrate vias in semiconductor substrate
TW200405496A (en) Semiconductor device and method of manufacturing the same
JPS6354738A (ja) ハンダ付け法
CN1645597B (zh) 半导体器件及其制造方法
JP2970411B2 (ja) 半導体装置
JP2005019754A (ja) 複合部品及びその製造方法
JPS6381095A (ja) Icチツプの実装方法
JPS62285432A (ja) 電気的接続材料のマイクロ形成方法
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2008130705A (ja) 半導体装置の製造方法
JPS6399995A (ja) Icカ−ド及びその製造方法
JP2003037030A (ja) 半導体装置
JP2935301B2 (ja) 半導体装置の製造方法
EP0758146A3 (en) Flip chip semiconductor device
JPH02202023A (ja) 半導体装置の製造方法
JPS6092649A (ja) 半導体装置
JPH09252064A (ja) Bga型半導体装置
JPS61260648A (ja) 半導体装置の実装方法
JPH02303128A (ja) 半導体素子の製造方法
JP2003152134A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法