JPS58106849A - 低寄生容量半導体装置 - Google Patents
低寄生容量半導体装置Info
- Publication number
- JPS58106849A JPS58106849A JP57213441A JP21344182A JPS58106849A JP S58106849 A JPS58106849 A JP S58106849A JP 57213441 A JP57213441 A JP 57213441A JP 21344182 A JP21344182 A JP 21344182A JP S58106849 A JPS58106849 A JP S58106849A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- semiconductor
- layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 230000003071 parasitic effect Effects 0.000 title claims description 28
- 239000010410 layer Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- 239000011810 insulating material Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 230000010349 pulsation Effects 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 230000009977 dual effect Effects 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 13
- 239000011521 glass Substances 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- UUWCBFKLGFQDME-UHFFFAOYSA-N platinum titanium Chemical compound [Ti].[Pt] UUWCBFKLGFQDME-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- -1 tank Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4822—Beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は低寄生容量半導体装置に関し、更に詳細には、
いわゆる「ビーム・リード（ｂｅａｍ １ｅａｄ ）Ｊ
技術によって金属ビーム（梁）を半導体ウェハまたはチ
ップ上に平らに設けることによって外部との接続を行な
うようにした低寄生容量半導体装置に関する。本発明は
部品の裏面に接点を移すいわゆる［フリップ・チップ（
ｆｌｉｐ ｃｈｉｐ ）Ｊ技術にも適用可能であり、こ
の場合にはビームは縮小して金属接点とすることができ
る。特に本発明はＩ ＧＨｚ以上の周波数で動作する半
導体装置に関し、本発明によれば少なくとも１つのビー
ムと基体との間の漂遊容量もしくは寄生容量を著しく減
少させることができる。
いわゆる「ビーム・リード（ｂｅａｍ １ｅａｄ ）Ｊ
技術によって金属ビーム（梁）を半導体ウェハまたはチ
ップ上に平らに設けることによって外部との接続を行な
うようにした低寄生容量半導体装置に関する。本発明は
部品の裏面に接点を移すいわゆる［フリップ・チップ（
ｆｌｉｐ ｃｈｉｐ ）Ｊ技術にも適用可能であり、こ
の場合にはビームは縮小して金属接点とすることができ
る。特に本発明はＩ ＧＨｚ以上の周波数で動作する半
導体装置に関し、本発明によれば少なくとも１つのビー
ムと基体との間の漂遊容量もしくは寄生容量を著しく減
少させることができる。
（背景技術）
本発明を例えばトランジスタの如き複雑な半導体装置の
基本的な素子を形成するダイオードに適用した実施例に
基づき説明するが、本発明はこれに限定されるものでは
ない。
基本的な素子を形成するダイオードに適用した実施例に
基づき説明するが、本発明はこれに限定されるものでは
ない。
ＰＮ接合形もしくは半導体−金属ショットキー接合形の
あらゆるダイオードは、１つの基体を具備しており、こ
の基体と較べて厚さの薄い、ダイオードの能動層を該基
体が支持している。この基体は例えばＮ十形にドープさ
れた半導体物質から成りダイオードの製造を促進するの
で、該基体は機械的支持を行なうと共にダイオードの少
なくとも１つの能動層を形成している。
あらゆるダイオードは、１つの基体を具備しており、こ
の基体と較べて厚さの薄い、ダイオードの能動層を該基
体が支持している。この基体は例えばＮ十形にドープさ
れた半導体物質から成りダイオードの製造を促進するの
で、該基体は機械的支持を行なうと共にダイオードの少
なくとも１つの能動層を形成している。
更に詳述すると、既に述べたようにウェハの表面上に平
らに固定された金属ビームによって外部との接続部が形
成され、ビームの下側にある能動層と接点とが短絡しな
いように少なくとも１つのビームが接点領域の外側に位
置する絶縁体層によって支持されており、このビームを
第１の極板トし、導電性基体を第２の極板とし、絶縁体
層を誘電体として寄生コンデンサが形成される。
らに固定された金属ビームによって外部との接続部が形
成され、ビームの下側にある能動層と接点とが短絡しな
いように少なくとも１つのビームが接点領域の外側に位
置する絶縁体層によって支持されており、このビームを
第１の極板トし、導電性基体を第２の極板とし、絶縁体
層を誘電体として寄生コンデンサが形成される。
公知の方法により当該ビームの一部分の下側の半導体物
質中に空洞を形成し、この空洞より取除かれた半導体物
質を例えばガラス等の絶縁物質に置換えた改良された半
導体装置が知られている。
質中に空洞を形成し、この空洞より取除かれた半導体物
質を例えばガラス等の絶縁物質に置換えた改良された半
導体装置が知られている。
このよう渥寄生コンデンサの誘電体の厚さを増加サセる
ことによって寄生容量を減少させることができる。一方
、電極板の表面を、ビーム表面とほぼ等しい面積の基体
表面によって形成する代わりに、空洞内の導電性基体の
一部によって形成させることによって寄生容量が増加さ
れ如Φ−−樽→る。
ことによって寄生容量を減少させることができる。一方
、電極板の表面を、ビーム表面とほぼ等しい面積の基体
表面によって形成する代わりに、空洞内の導電性基体の
一部によって形成させることによって寄生容量が増加さ
れ如Φ−−樽→る。
（発明の課題）
本発明によれば、そのうちの少なくとも１つの金属ビー
ムが絶縁体領域上に設けられる如き複数の金属ビームに
よって外部との接続部が形成された半導体装置の能動部
分が、厚さの非常に薄い半導体物質によって形成され、
この厚さは高々表皮厚さの約３倍の厚さに相当し、該半
導体物質自身は絶縁性基体によって支持される。基体が
絶縁性であり、かつ残されている半導体物質の厚さはご
（わずかなので、基体によって形成されるコンデンサ極
板の大部分をな（すことができ、その結果、半導体装置
の寄生容量を減少させることができる。
ムが絶縁体領域上に設けられる如き複数の金属ビームに
よって外部との接続部が形成された半導体装置の能動部
分が、厚さの非常に薄い半導体物質によって形成され、
この厚さは高々表皮厚さの約３倍の厚さに相当し、該半
導体物質自身は絶縁性基体によって支持される。基体が
絶縁性であり、かつ残されている半導体物質の厚さはご
（わずかなので、基体によって形成されるコンデンサ極
板の大部分をな（すことができ、その結果、半導体装置
の寄生容量を減少させることができる。
更に詳細には、本発明は半導体ウェハまたはチップ上に
平らに固着された金属ビームによって外部との接続部が
形成された半導体装置であって、前記ウェハまたはチッ
プの表面から当該半導体装置の基体に延びている溝部を
充填する絶縁物質によって、少なくとも１つの前記金属
ビームがその接点部分の外側位置にて電気的に絶縁され
かつ機械的に支持されている低寄生容量半導体装置にお
いて、前記基体が４０００Ω・儒以上の抵抗率ρを有す
る電気的に絶縁性の物質から成り、前記絶縁性基体と当
該半導体装置の少なくとも１つの接合を形成している表
面層との間の半導体層が、当該半導体装置の動作周波数
における当該半導体装置の表皮厚さの１倍〜約３倍の厚
さを有することを特徴とする低寄生容量半導体装置を提
供するものである。
平らに固着された金属ビームによって外部との接続部が
形成された半導体装置であって、前記ウェハまたはチッ
プの表面から当該半導体装置の基体に延びている溝部を
充填する絶縁物質によって、少なくとも１つの前記金属
ビームがその接点部分の外側位置にて電気的に絶縁され
かつ機械的に支持されている低寄生容量半導体装置にお
いて、前記基体が４０００Ω・儒以上の抵抗率ρを有す
る電気的に絶縁性の物質から成り、前記絶縁性基体と当
該半導体装置の少なくとも１つの接合を形成している表
面層との間の半導体層が、当該半導体装置の動作周波数
における当該半導体装置の表皮厚さの１倍〜約３倍の厚
さを有することを特徴とする低寄生容量半導体装置を提
供するものである。
（発明の構成及び作用）
説明の明確化及び簡潔化のために、本発明をダイオード
に適用した実施例に基づいて説明する。
に適用した実施例に基づいて説明する。
本笑施例はＰＮ接合ダイオード及びショットキー・ダイ
オードに関するが、本発明に係る基体物質はρεω〉１
（但しε＝動物質誘電率、ω＝脈動率−２π×動作周波
数）となるような十分大きい抵抗率ρを有する物質であ
る。
オードに関するが、本発明に係る基体物質はρεω〉１
（但しε＝動物質誘電率、ω＝脈動率−２π×動作周波
数）となるような十分大きい抵抗率ρを有する物質であ
る。
第１図は従来のショットキー・ダイオードの断面図であ
る。このダイオードの基体ｌは、例えばＮ十形にドープ
された物質から成り、Ｎ形層２が該基体１上にエピタキ
シャル成長により形成されている。そしてＮ形層２と同
じか、またはそれより大きい厚さのＮ十形領域１１がＮ
形層２を介して局所的にイオン注入もしくは拡散により
形成されている。このＮ十形領域１１は不連続性を伴わ
ずにＮ十形基板１に結合される。陰極接点である第１の
抵抗接点３が、チェイン８ｉＰｔ −Ｔｉ −Ｐｔ−Ａ
ｕに従って形成された金属ビーム（梁）によってＮ十形
領域ｌｌ上に設けられており、ここではダイオードの基
体物質はシリコンである。Ｎ形層２の厚さは通常１μｍ
以下なので、平面性をそこなわずにＮ形層が取除かれて
いる基体１０表面の成る領域にビーム３を設けても良い
。ビーム３の下側の物質がＮ十形であるので、Ｎ十形基
体上に抵抗接点を確立することが要求される。
る。このダイオードの基体ｌは、例えばＮ十形にドープ
された物質から成り、Ｎ形層２が該基体１上にエピタキ
シャル成長により形成されている。そしてＮ形層２と同
じか、またはそれより大きい厚さのＮ十形領域１１がＮ
形層２を介して局所的にイオン注入もしくは拡散により
形成されている。このＮ十形領域１１は不連続性を伴わ
ずにＮ十形基板１に結合される。陰極接点である第１の
抵抗接点３が、チェイン８ｉＰｔ −Ｔｉ −Ｐｔ−Ａ
ｕに従って形成された金属ビーム（梁）によってＮ十形
領域ｌｌ上に設けられており、ここではダイオードの基
体物質はシリコンである。Ｎ形層２の厚さは通常１μｍ
以下なので、平面性をそこなわずにＮ形層が取除かれて
いる基体１０表面の成る領域にビーム３を設けても良い
。ビーム３の下側の物質がＮ十形であるので、Ｎ十形基
体上に抵抗接点を確立することが要求される。
陽極接点である第２の抵抗接点は、例えばチタン−白金
及び金により形成される。ショットキー接点を成す金属
部５は、例えばチタン、クロム、モリブデン、パラジウ
ム、タンク、ステン、白金等の層から成り、その厚さは
直流特性に対して要求される閾値に依存する。この金属
部５はビーム４とＮ影領域２の間に設けられる。
及び金により形成される。ショットキー接点を成す金属
部５は、例えばチタン、クロム、モリブデン、パラジウ
ム、タンク、ステン、白金等の層から成り、その厚さは
直流特性に対して要求される閾値に依存する。この金属
部５はビーム４とＮ影領域２の間に設けられる。
ショットキー接点５の外側において陽極ビーム４とＮ影
領域２が接触するのを防ぐため、陽極ビーム４は例えば
酸化シリコンから成る絶縁＃６によって機械的に支持さ
れると共に電気的に絶縁されている。
領域２が接触するのを防ぐため、陽極ビーム４は例えば
酸化シリコンから成る絶縁＃６によって機械的に支持さ
れると共に電気的に絶縁されている。
この例では、外部との接続は半導体装置の上側表面に平
らに固着された金属ビームによって支配されているので
、金属ストリップ状の陽極電極４とＮ形層２０間及び陽
極電極４とＮ十形基体１の間に寄生コンデンサの系が形
成される。絶縁層６は両コンデンサに共通の誘電体とな
る。
らに固着された金属ビームによって支配されているので
、金属ストリップ状の陽極電極４とＮ形層２０間及び陽
極電極４とＮ十形基体１の間に寄生コンデンサの系が形
成される。絶縁層６は両コンデンサに共通の誘電体とな
る。
これらの寄生コンデンサは、誘電体層６の厚さが非常に
小さく、かつ、金属ビーム４の表面積が比較的大きいた
め、当該半導体装置の動作周波数、すなわちＩ ＧＨｚ
以上の周波数において非常に大きい容量を有する。金属
ビーム４０表面は、アッセンブリのために機械的強度が
十分強く、製造される半導体装置の処理が十分でき、そ
してマイクロ波周波数において直列インダクタンスが低
いことが要求される。
小さく、かつ、金属ビーム４の表面積が比較的大きいた
め、当該半導体装置の動作周波数、すなわちＩ ＧＨｚ
以上の周波数において非常に大きい容量を有する。金属
ビーム４０表面は、アッセンブリのために機械的強度が
十分強く、製造される半導体装置の処理が十分でき、そ
してマイクロ波周波数において直列インダクタンスが低
いことが要求される。
これらの寄生コンデンサの第１の電極板面はビーム４０
面によって十分正確に定められる。一方、Ｎ十形層１及
びＮ形層２はそれぞれこれらの寄生コンデンサの第２の
電極板の一部を成して℃・るが、第２の電極板面は該Ｎ
十形層１及びＮ形層２の各面によってはあまりはつき２
と定まらない。
面によって十分正確に定められる。一方、Ｎ十形層１及
びＮ形層２はそれぞれこれらの寄生コンデンサの第２の
電極板の一部を成して℃・るが、第２の電極板面は該Ｎ
十形層１及びＮ形層２の各面によってはあまりはつき２
と定まらない。
第２図は、ビーム・リード接続されているダイオードの
寄生容量を減少させる既知の改良装置を示すものである
。
寄生容量を減少させる既知の改良装置を示すものである
。
第１図と比較すると明らかなように、第２図においては
空洞７が基体１内及び陽極ビーム４０下側のＮ形層２内
に形成されていて、この空洞７に 。
空洞７が基体１内及び陽極ビーム４０下側のＮ形層２内
に形成されていて、この空洞７に 。
は例えば融点まで上昇させたガラスの如き誘電体が充填
される。寄生容量の減少を最も大きくするため、空洞７
は半導体物質、誘電体及びビーム４の共通点近傍”に、
ショットキー接点５にできるだけ近接させて配置される
。そして、ビーム４自身については、ショットキー接点
の上方にあり該ショットキー接点に近接した部分の面積
を更に小さくすることによって、該寄生コンデンサの極
板が小さくされる。空洞７には、半導体と同じ熱膨張率
を持つ粉末状のガラスの如き誘電体を収容させ、その後
この誘電体を溶融させる。
される。寄生容量の減少を最も大きくするため、空洞７
は半導体物質、誘電体及びビーム４の共通点近傍”に、
ショットキー接点５にできるだけ近接させて配置される
。そして、ビーム４自身については、ショットキー接点
の上方にあり該ショットキー接点に近接した部分の面積
を更に小さくすることによって、該寄生コンデンサの極
板が小さくされる。空洞７には、半導体と同じ熱膨張率
を持つ粉末状のガラスの如き誘電体を収容させ、その後
この誘電体を溶融させる。
誘電体７の厚さをかなり大きくすることができるため、
第２図に示した寄生コンデンサの容量を小さくすること
ができる。当該ダイオードの全寄生容量の値Ｃｐａｒａ
は′電極、すなわちビーム及び基体の表面積Ｓに比例す
ると共に誘電体７の厚さＷに反比例し、次式の関係とな
る。
第２図に示した寄生コンデンサの容量を小さくすること
ができる。当該ダイオードの全寄生容量の値Ｃｐａｒａ
は′電極、すなわちビーム及び基体の表面積Ｓに比例す
ると共に誘電体７の厚さＷに反比例し、次式の関係とな
る。
但しεｄ＝ガラスの銹電率上６ε０（Ｃ０は空気の誘電
率）。
率）。
第１図の厚さ約１μｍのシリコンの代わりに１０−加μ
ｍの厚さのガラスを用いるので、上述の改良装置によれ
ばショットキー・ダイオードの干渉容量をかなり減少さ
せることができる。ところが、Ｎ十形基体１は電気的に
導電性であり、寄生コンデンサの極板を形成しているＮ
十形基体上によって与えられる面は、第１図においてビ
ームによって基体に投じられた影の部分よりも大きい中
空部に対応する。その結果、とりつる極板の面積が大き
くなり、中空部の端部はより小さい値のＷに相当してく
るので、この中空部の端部は寄生容量を増加させること
になる。
ｍの厚さのガラスを用いるので、上述の改良装置によれ
ばショットキー・ダイオードの干渉容量をかなり減少さ
せることができる。ところが、Ｎ十形基体１は電気的に
導電性であり、寄生コンデンサの極板を形成しているＮ
十形基体上によって与えられる面は、第１図においてビ
ームによって基体に投じられた影の部分よりも大きい中
空部に対応する。その結果、とりつる極板の面積が大き
くなり、中空部の端部はより小さい値のＷに相当してく
るので、この中空部の端部は寄生容量を増加させること
になる。
第３図は本発明によるショットキー・ダイオードを示す
図である。
図である。
同図において、導電性物質から成る層、例えば本実施例
の場合にはＮ十形層９は、絶縁性でありかつ準真性半導
体である、すなわち４０００Ω・園以上の抵抗率を有す
る基体８上に形成されている。
の場合にはＮ十形層９は、絶縁性でありかつ準真性半導
体である、すなわち４０００Ω・園以上の抵抗率を有す
る基体８上に形成されている。
Ｎ±形層９は、大きい抵抗率を有する単結晶シリコンを
用いる場合には、エピタキシャル成艮により形成される
。一方、大きい抵抗率を有する多結晶シリコンを用いる
場合には、多結晶シリコンを、研削、化学反応等の既知
の方法により厚さを薄くしたＮ十形基体上に蒸着形成さ
せた後、例えば酸素をドープすることによりＮ十形層９
が形成される。このＮ十形層９は半導体装置の動作周波
数における表皮厚さく ５ｋｉｎ ｄｅｐｔｈ ）の１
〜３倍程度の厚さであり、例えば１００ＧＨｚの周波数
を使用する場合には６〜２０μｍの厚さである。
用いる場合には、エピタキシャル成艮により形成される
。一方、大きい抵抗率を有する多結晶シリコンを用いる
場合には、多結晶シリコンを、研削、化学反応等の既知
の方法により厚さを薄くしたＮ十形基体上に蒸着形成さ
せた後、例えば酸素をドープすることによりＮ十形層９
が形成される。このＮ十形層９は半導体装置の動作周波
数における表皮厚さく ５ｋｉｎ ｄｅｐｔｈ ）の１
〜３倍程度の厚さであり、例えば１００ＧＨｚの周波数
を使用する場合には６〜２０μｍの厚さである。
その後、Ｎ形層２がエピタキシャル法によって形成され
、（Ｎ影領域への局所的拡散またはイオン注入によって
）Ｎ形層２とＮ十形層９の上側表面は同じになる。適当
なマスキングの後、第２図に示した従来例と同様に絶縁
層６がＮ形層２上に付着形成され、溝部７をカットしガ
ラスを充填した後、ショットキー接点５を構成する物質
を付着形成し、かつ、陰極接点及び陽極接点を成すビー
ム３及び４を設けることによってダイオードが完成する
。
、（Ｎ影領域への局所的拡散またはイオン注入によって
）Ｎ形層２とＮ十形層９の上側表面は同じになる。適当
なマスキングの後、第２図に示した従来例と同様に絶縁
層６がＮ形層２上に付着形成され、溝部７をカットしガ
ラスを充填した後、ショットキー接点５を構成する物質
を付着形成し、かつ、陰極接点及び陽極接点を成すビー
ム３及び４を設けることによってダイオードが完成する
。
能動的なＮ十形層９は例えば第２図の基体ｌと同じ種類
のものであり、このＮ十形層９は後述するように２つの
機能を果す。抵抗接点を確立するために陰極ビーム３の
下側の半導体はＮ十形であることが必要であり、Ｎ形層
２の下側のＮ十形層９の厚さは、陽極と陰極との間の電
流の通路に対する抵抗性を除去するために表皮厚さの１
〜３倍程度の厚さが必要である。
のものであり、このＮ十形層９は後述するように２つの
機能を果す。抵抗接点を確立するために陰極ビーム３の
下側の半導体はＮ十形であることが必要であり、Ｎ形層
２の下側のＮ十形層９の厚さは、陽極と陰極との間の電
流の通路に対する抵抗性を除去するために表皮厚さの１
〜３倍程度の厚さが必要である。
陽極ビーム４とダイオードの各層との間に生じる寄生容
量に関して、ビーム４とＮ形層２０間の寄生容量は前述
の場合と同じままである。しかし、茶２図の場合と同じ
ように基体８が導電性物質であるとすれば、寄生容量Ｃ
Ｐはｃ、＋ｃ２ｖｃ等しくなる。但し、Ｃ７はビーム４
とＮ十形層９との間の容量、Ｃ，２はビーム４と導電性
を呈するとした層８との間の容量である。
量に関して、ビーム４とＮ形層２０間の寄生容量は前述
の場合と同じままである。しかし、茶２図の場合と同じ
ように基体８が導電性物質であるとすれば、寄生容量Ｃ
Ｐはｃ、＋ｃ２ｖｃ等しくなる。但し、Ｃ７はビーム４
とＮ十形層９との間の容量、Ｃ，２はビーム４と導電性
を呈するとした層８との間の容量である。
しかしながら、本発明によれば、層８は絶縁性もしくは
準絶縁性であり、容量Ｃ２は直列に配置される２つの容
量Ｃ２及びＣ３に置換えられる。但し、Ｃ３はガラスを
充填した溝部７の壁と、絶縁性基体８及びＮ十形半導体
層９間の分離面との間の容量である。この場合、干渉容
ｔＣｐ′は次式で表わされる。
準絶縁性であり、容量Ｃ２は直列に配置される２つの容
量Ｃ２及びＣ３に置換えられる。但し、Ｃ３はガラスを
充填した溝部７の壁と、絶縁性基体８及びＮ十形半導体
層９間の分離面との間の容量である。この場合、干渉容
ｔＣｐ′は次式で表わされる。
しかしＣ３＜ Ｃ２＋ｃ３なのでＣ，’＜ Ｃ，となる
。その結果、本発明によれば、陽極ビーム４とダイオー
ド本体との間の干渉容量Ｃ１′は、単にビーム４と０５
μｍの厚さのＮ形層２との間の干渉容量と、ビーム４と
６〜２０μｍの厚さのＮ十形層９との間の干渉容量との
和となる。これら２つの干渉容量はそれぞれ非常に小さ
いものである。
。その結果、本発明によれば、陽極ビーム４とダイオー
ド本体との間の干渉容量Ｃ１′は、単にビーム４と０５
μｍの厚さのＮ形層２との間の干渉容量と、ビーム４と
６〜２０μｍの厚さのＮ十形層９との間の干渉容量との
和となる。これら２つの干渉容量はそれぞれ非常に小さ
いものである。
以上本発明をショットキー・ダイオードに適用した実施
例につ′き述べてきたが、第４図は本発明なＰＮ接合ダ
イオードに適用した実施例である。
例につ′き述べてきたが、第４図は本発明なＰＮ接合ダ
イオードに適用した実施例である。
第３図と第４図の類似性は、第４図のＰＮ接合ダイオー
ドが第３図のショットキー・ダイオードと非常に良く似
た方法に従って製造されることであるが、本発明を例示
するためにＮ十形及びＮ形の導電性が既に選択されてい
るので、第３図のショットキー接点の金属Ｉ−５は、こ
の実施例ではＰ＋導電性の拡散層もしくはイオン注入層
１０に置換えられる。一般に、導電性で・ある基体を絶
縁性基体に置換えることによって、かつ、高濃度にドー
プされた層の厚さをダイオードに実質的な通路抵抗の負
担がかからないことを保証するのに必要な表皮厚さに相
当する程度の最小厚さに保つことによって、寄生容量の
形成が防止されることは重要である。
ドが第３図のショットキー・ダイオードと非常に良く似
た方法に従って製造されることであるが、本発明を例示
するためにＮ十形及びＮ形の導電性が既に選択されてい
るので、第３図のショットキー接点の金属Ｉ−５は、こ
の実施例ではＰ＋導電性の拡散層もしくはイオン注入層
１０に置換えられる。一般に、導電性で・ある基体を絶
縁性基体に置換えることによって、かつ、高濃度にドー
プされた層の厚さをダイオードに実質的な通路抵抗の負
担がかからないことを保証するのに必要な表皮厚さに相
当する程度の最小厚さに保つことによって、寄生容量の
形成が防止されることは重要である。
本発明によれば、ビームを半導体のウェハまたはチップ
上に固着された部分の大きさ程度に小さくすることもで
き、ウニ・・より外側に張出している部分を取除くこと
ができる。特に半導体装置の裏面を基台に結合させる工
程では、金属製の接点スタッドがそのまま使用される。
上に固着された部分の大きさ程度に小さくすることもで
き、ウニ・・より外側に張出している部分を取除くこと
ができる。特に半導体装置の裏面を基台に結合させる工
程では、金属製の接点スタッドがそのまま使用される。
以上本発明をダイオードに適用した実施例に基づいて述
べてきたが、本発明はウェハまたはチップ上に平らに付
着形成されたビーム状の３つの外部との接続部を設けた
ラテラル・トランジスタの如きより複雑な装置にも適用
可能であり、更に、種々の性質または導電性を有する物
質にも適用可能である。
べてきたが、本発明はウェハまたはチップ上に平らに付
着形成されたビーム状の３つの外部との接続部を設けた
ラテラル・トランジスタの如きより複雑な装置にも適用
可能であり、更に、種々の性質または導電性を有する物
質にも適用可能である。
第１図は従来のショットキー・ダイオードの断面図、第
２図は従来の改良型ショットキー・ダイオードの断面図
、第３図は本発明の一実施例のショットキー・ダイオー
ドの断面図、第４図は本発明の別の実施例の接合ダイオ
ードである。 ２・・・・・・Ｎ形半導体層 ３・・・・・・陰極ビー
ム４・・・・・・陽極ビーム ６・・・・・・絶縁層
７・・・・・・空洞 ８・・・・・・基体９・
・・・・・Ｎ十形半導体層 特許出願人 トムソンーセーエスエフ 特許出願代理人 弁理士 山 本 恵 −
２図は従来の改良型ショットキー・ダイオードの断面図
、第３図は本発明の一実施例のショットキー・ダイオー
ドの断面図、第４図は本発明の別の実施例の接合ダイオ
ードである。 ２・・・・・・Ｎ形半導体層 ３・・・・・・陰極ビー
ム４・・・・・・陽極ビーム ６・・・・・・絶縁層
７・・・・・・空洞 ８・・・・・・基体９・
・・・・・Ｎ十形半導体層 特許出願人 トムソンーセーエスエフ 特許出願代理人 弁理士 山 本 恵 −
Claims (5)
- （１）半導体ウェハまたはチップ上に平らに固着された
金属ビームによって外部との接続部が形成された半導体
装置であって、前記ウェノ・またはチップの表面から当
該半導体装置の基体に延びている溝部を充填する絶縁物
質によって、少な（とも１つの前記金属ビームがその接
点部分の外側位置にて電気的に絶縁されかつ機械的に支
持されている低寄生容量半導体装置において、前記基体
が４ｏｏｏ゛Ω・α以上の抵抗率ρを有する電気的に絶
縁性の物質から成り、前記絶縁性基体と当該半導体装置
の少な（とも１つの接合を形成している表面層との間の
半導体層が、当該半導体装置の動作周波数における当該
半導体装置の表皮厚さの１倍〜約３倍の厚さを有するこ
とを特徴とする低寄生容量半導体装置。 - （２） ρを前記基体の抵抗率、εを前記基体の誘電
率、ω＝２πｆを当該半導体装置の動作周波数ｆにおけ
る脈動率とするとき、前記基体物質がρεω〉１である
特許請求の範囲第１項記載の半導体装置。 - （３）前記基体が、非常に大きい抵抗率を有する単結晶
シリコンまたはドープ可能な多結晶シリコンである特許
請求の範囲第１項に記載の半導体装置。 - （４）前記基体が、ｍ−ｖ族化合物、ＧａＡＳ及びドー
プ可能なその合金から成る群より選ばれてなる物質から
構成され、非常に大きい抵抗率を有する特許請求の範囲
第１項に記載の半導体装置。 - （５）前記絶縁性基体が第１の半導体層を支持し、該第
１°の半導体層の厚さ内に第２の半導体層が形成され、
前記第１の半導体層が、第１の領域においてビームによ
る外部接続との抵抗接点の形成を可能にすると共に、前
記第２の半導体層と前記基体との間に位置する第２の領
域において２つの外部接続間の当該半導体装置の相互コ
ンダクタンスを改善する、２つの機能を果たす特許請求
の範囲第１項に記載の半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8123028 | 1981-12-09 | ||
| FR8123028A FR2517883A1 (fr) | 1981-12-09 | 1981-12-09 | Dispositif semi-conducteur a faible capacite parasite muni de connexions externes prises au moyen de poutres |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58106849A true JPS58106849A (ja) | 1983-06-25 |
Family
ID=9264840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57213441A Pending JPS58106849A (ja) | 1981-12-09 | 1982-12-07 | 低寄生容量半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0081414B1 (ja) |
| JP (1) | JPS58106849A (ja) |
| DE (1) | DE3266962D1 (ja) |
| FR (1) | FR2517883A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142820A (ja) * | 1986-12-05 | 1988-06-15 | Nec Corp | 砒化ガリウム・デバイス・チツプ |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2540290A1 (fr) * | 1983-01-28 | 1984-08-03 | Thomson Csf | Diode hyperfrequence a faible capacite parasite, et procede de realisation d'une telle diode |
| FR2604828B1 (fr) * | 1986-10-06 | 1988-12-23 | Centre Nat Rech Scient | Procede de fabrication d'une diode p+nn+ et d'un transistor bipolaire comportant cette diode, utilisant l'effet de neutralisation des atomes donneurs par l'hydrogene atomique |
| US5014018A (en) * | 1987-10-06 | 1991-05-07 | Stanford University | Nonlinear transmission line for generation of picosecond electrical transients |
| US5378939A (en) * | 1987-10-06 | 1995-01-03 | The Board Of Trustees Of The Leland Stanford Junior University | Gallium arsenide monolithically integrated sampling head using equivalent time sampling having a bandwidth greater than 100 Ghz |
| FR2633454B1 (fr) * | 1988-06-24 | 1992-01-17 | Thomson Hybrides Microondes | Dispositif d'accrochage de poutre sur un composant semiconducteur et son procede de fabrication |
| US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
| US7436039B2 (en) | 2005-01-06 | 2008-10-14 | Velox Semiconductor Corporation | Gallium nitride semiconductor device |
| US8026568B2 (en) | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
| US7939853B2 (en) | 2007-03-20 | 2011-05-10 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
| US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| US11469333B1 (en) | 2020-02-19 | 2022-10-11 | Semiq Incorporated | Counter-doped silicon carbide Schottky barrier diode |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4097890A (en) * | 1976-06-23 | 1978-06-27 | Hewlett-Packard Company | Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture |
| GB2067354B (en) * | 1980-01-09 | 1984-04-18 | Aei Semiconductors Ltd | Mounting for a sc device |
| US4301233A (en) * | 1980-05-29 | 1981-11-17 | Eaton Corporation | Beam lead Schottky barrier diode for operation at millimeter and submillimeter wave frequencies |
-
1981
- 1981-12-09 FR FR8123028A patent/FR2517883A1/fr active Granted
-
1982
- 1982-11-26 DE DE8282402161T patent/DE3266962D1/de not_active Expired
- 1982-11-26 EP EP82402161A patent/EP0081414B1/fr not_active Expired
- 1982-12-07 JP JP57213441A patent/JPS58106849A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142820A (ja) * | 1986-12-05 | 1988-06-15 | Nec Corp | 砒化ガリウム・デバイス・チツプ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0081414A1 (fr) | 1983-06-15 |
| EP0081414B1 (fr) | 1985-10-16 |
| FR2517883A1 (fr) | 1983-06-10 |
| FR2517883B1 (ja) | 1985-05-17 |
| DE3266962D1 (en) | 1985-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3969745A (en) | Interconnection in multi element planar structures | |
| CA1213079A (en) | Microwave semiconductor device working together with another semiconductor device for reference potential | |
| JP4538107B2 (ja) | 半導体素子及び金属化層を有する絶縁層が接着剤により取付られているガラス支持体を有する半導体装置 | |
| JPS58106849A (ja) | 低寄生容量半導体装置 | |
| JP5154000B2 (ja) | 半導体装置 | |
| JPS5816572A (ja) | 半導体装置 | |
| JPH0783050B2 (ja) | 半導体素子の製造方法 | |
| JP3987573B2 (ja) | 能動素子及び受動素子を有する集積化された半導体装置 | |
| JP2740038B2 (ja) | Ｍｏｓ（ｍｉｓ）型コンデンサー | |
| JP3359664B2 (ja) | 改良された周波数応答を持つ半導体デバイスおよびその製作方法 | |
| TWI819195B (zh) | 場效電晶體及半導體裝置 | |
| US3440498A (en) | Contacts for insulation isolated semiconductor integrated circuitry | |
| US5888889A (en) | Integrated structure pad assembly for lead bonding | |
| US5569952A (en) | Semiconductor device with a semiconductor element provided in a mesa structure | |
| EP3788652B1 (en) | Integrated circuit device and method of manufacturing thereof | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| US8247884B2 (en) | Semiconductor structure for fabricating a handle wafer contact in a trench insulated SOI disc | |
| JPS58106848A (ja) | 低寄生容量半導体装置およびその製造方法 | |
| EP1156528A1 (en) | Electric connection structure for electronic power devices and method of connection | |
| JPH06204405A (ja) | 高周波発振器 | |
| US4748483A (en) | Mechanical pressure Schottky contact array | |
| TWI824399B (zh) | 指叉型變容二極體及其製作方法 | |
| JPH0745699A (ja) | 誘電体分離型半導体装置 | |
| US10679944B2 (en) | Semiconductor structure with high resistivity wafer and fabricating method of bonding the same | |
| JPH05183166A (ja) | Ｓｏｉ型半導装置および製造方法 |