FR2540290A1 - Diode hyperfrequence a faible capacite parasite, et procede de realisation d'une telle diode - Google Patents

Diode hyperfrequence a faible capacite parasite, et procede de realisation d'une telle diode Download PDF

Info

Publication number
FR2540290A1
FR2540290A1 FR8301337A FR8301337A FR2540290A1 FR 2540290 A1 FR2540290 A1 FR 2540290A1 FR 8301337 A FR8301337 A FR 8301337A FR 8301337 A FR8301337 A FR 8301337A FR 2540290 A1 FR2540290 A1 FR 2540290A1
Authority
FR
France
Prior art keywords
layer
diode
substrate
contact
beams
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8301337A
Other languages
English (en)
Other versions
FR2540290B1 (fr
Inventor
Jean-Claude Poncot
Raymond Henry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR8301337A priority Critical patent/FR2540290A1/fr
Publication of FR2540290A1 publication Critical patent/FR2540290A1/fr
Application granted granted Critical
Publication of FR2540290B1 publication Critical patent/FR2540290B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Abstract

L'invention concerne la structure d'une diode hyperfréquence dont les connexions externes sont prises par poutres métalliques à plat (beam lead). Selon l'invention, la diode comporte une première couche 11 sur laquelle une première poutre 13 prend un contact ohmique 17 et, recouvrant partiellement la première couche, une seconde couche 12 sur laquelle une seconde poutre 14 prend un second contact 15. La première couche 11 est en caisson dans le substrat 10, en matériau tel que qepsilon oméga " 1. La surface supérieure du substrat qui entoure le caisson sert de support mécanique aux poutres métalliques 13, 14. Comme ce substrat est isolant à la fréquence d'utilisation, il n'y a pas de formation de condensateurs parasites dont les poutres sont une armature. Applications aux systèmes hyperfréquences entre 1 et 20 GHz. (CF DESSIN DANS BOPI)

Description

DIODE HYPERFREQUENCE A FAIBLE CAPACITE PARASITE, ET PROCEDE
DE REALISATION D'UNE TELLE DIODE
La présente invention concerne la structure d'une diode dont les
connexions externes sont prises par poutres à plat, et dont la capacité
parasite en hautes fréquences est diminuée. Elle concerne également le
procédé de réalisation de cette diode à faible capacité parasite.
Dans le domaine des hyperfréquences, les diodes utilisées sont fré
quemment dotées de connexions externes prises par l'intermédiaire de
poutres à plat, plus connues sous le nom en anglais de "beam lead", parce
que cela facilite l'interconnexion avec le circuit hyperfréquence envi
ronnant, et parce que les poutres présentent une induction plus faible que les
fils soudés. Mais les poutres métalliques, qui s'appuient sur une couche
isolante donc diélectrique à la surface de la diode, ont l'inconvénient de
former une capacité parasite avec la ou les couches de la diode qui sont en
matériaux conducteurs.
Pour diminuer cette capacité parasite, plusieurs solutions ont été
proposées. Parmi elles, une solution consiste à réduire l'épaisseur du
substrat n+ à deux ou trois fois l'épaisseur de peau nécessaire au fonction
nement de la diode, et à remplacer le substrat manquant, comme support
mécanique, par un substrat isolant complété par un caisson de verre qui
supporte une poutre sur le côté de la diode: cette première solution est
révélée dans la demande de brevet 81 23028 de la Demanderesse. Une autre
solution, révélée par la demande de brevet NO 81 23027 de la Demanderesse
consiste à réaliser la diode à l'intérieur d'un anneau de verre qui sert de
support mécanique aux deux poutres.La diode est ainsi suspendue, et le
condensateur formé entre une poutre et le substrat de la diode comporte
comme diélectrique l'anneau de verre et, dans certains cas, une lame d'air.
Ces deux solutions sont très efficaces, mais nécessitent la réalisation d'un
caisson de verre épais, longue et coûteuse.
Dans la structure selon l'invention, le substrat de la diode est en outre
le support mécanique des poutres et il est en matériau isolant, à la
fréquence de fonctionnement de la diode, de telle façon qu'il ne constitue pas l'une des armatures des condensateurs parasites. La partie utile de la diode est constituée par un îlot, en partie mésa, sur la surface supérieure du substrat isolant. La notion de substrat isolant est définie avec plus de précision par la relation yEev 1, f étant la résistivité du substrat, E sa constante diélectrique et co la pulsation à la fréquence de fonctionnement de la diode. Si ? W > > I, le substrat est considéré comme isolant.Une couche fine d'oxyde recouvre cette surface supérieure du substrat ou au minimum les couches actives adjacentes au substrat, et elle est percée de deux ouvertures qui définissent les prises de contact d'anodes et de cathodes: elle n'a pas besoin d'être épaisse puisqu'elle ne constitue plus le diélectrique d'un condensateur. En outre, la structure ayant une surface supérieure plane - ou plus exactement constituée de deux plans très proches l'un de l'autre - les repérages au cours des opérations de photomasquages sont plus précis, et donc les valeurs des capacités de jonction mieux définies et régulières dans un lot de fabrication.
De façon plus précise l'invention consiste en une structure de diode hyperfréquence à faible capacité parasite, de type Schottky, comportant, supportée par un substrat, une première couche, de matériau de type n+, sur laquelle une première poutre métallique de connexion externe prend un contact ohmique, et, recouvrant partiellement la première couche, une seconde couche, de matériau de type n, sur laquelle une seconde poutre métallique de connexion externe prend un contact Schottky, par l'intermédiaire d'une métallisation Schottky cette diode étant caractérisée en ce que le substrat est en matériau tel que ç 1, et en ce que la première couche est en caisson dans le substrat, dont la surface supérieure, entourant ledit caisson, constitue une surface d'appui mécanique pour les poutres de connexions externes.
L'invention sera mieux comprise par la description d'un exemple de réalisation, celleci s'appuyant sur les figures jointes en annexe qui représentent:
- figure l: coupe d'une diode Schottky hyperfréquence Beam Lead selon l'art connu,
- figure 2: coupe d'une diode Schottky perfectionnée selon l'art connu,
- figure 3 : coupe d'une diode Schottky selon l'invention,
- figures 4 à 7: différentes étapes de la réalisation d'une diode selon l'invention,
- figure 8 : coupe d'une diode, dans un perfectionnement à l'invention.
La figure 1 représente la coupe d'une diode hyperfréquence dotée de connexions externes prises par des poutres à plat selon l'art connu. Cette diode est essentiellement constituée par un bloc de matériau semiconducteur l de type n+, dans lequel a été diffusée une région 2 de type n.
Le premier contact ohmique est pris par la poutre beam lead 3, directement soudé sur la surface libre du substrat n, au moyen d'un métal assurant un contact ohmique. Le contact Schottky est pris par l'intermédiaire de la poutre beam lead 4 sur un plot de métal assurant un contact Schottky 5, avec la surface libre de la région 2 de type n.
De façon à éviter que la poutre 4, qui par définition repose sur la surface supérieure de la diode, ne court-circuite le contact Schottky 5, en s'appuyant directement sur la surface de la région n, une couche d'un oxyde ou d'un isolant 6 est intercalée entre la poutre beam lead 4 et la surface supérieure de la diode, ou tout au moins de la région n 2. Mais les régions n+l et n 2 étant conductrices, l'ensemble de la poutre 4, de l'isolant 6 et des couches 1 et 2 forment respectivement la première armature, le diélectrique, et la seconde armature d'un condensateur parasite, ou de deux condensateurs parasites si l'on considère les couches I et 2 comme deux armatures en parallèles.
Par ailleurs, le diamètre d'une jonction Schottky étant de l'ordre de 6 microns, il est nécessaire que les poutres aient un appui mécanique, car la seule jonction au niveau du plot de métal Schottky 6 ne constitue pas un point d'encrage et un support mécanique suffisants pour une poutre 4 couchée à plat sur la diode. L'effort de cisaillement sur les poutres 3 et 4 serait trop important, c'est pourquoi le substrat s'étend à l'entour de la région utile de la diode, c'est-à-dire le contact ohmique et le contact Schottky, de façon à constituer un support mécanique pour les deux poutres à plat. La présence d'un ou de plusieurs condensateurs parasites est donc la conséquence de la nécessité de disposer de supports mécaniques pour les poutres.
L'une des solutions proposées pour remplacer partiellement le substrat conducteur par un support mécanique qui n'intervient pas dans la formation d'un condensateur parasite est illustrée en figure 2.
Sur cette figure, la diode reste formée, comme sur la figure précédente, par un substrat 1 de type n+, par une région 2 diffusée ou implantée de type n, et par deux contacts extérieurs pris par une poutre métallique 3 avec contact ohmique sur le substrat l et par une poutre métallique 4 avec contact Schottky pris par intermédiaire d'un métal 5 sur la région n. La couche isolante 6 est réduite au strict minimum nécessaire pour délimiter une surface de contact Schottky entre la couche 2 et le métal 5. Le support mécanique des poutres est assuré par l'intermédiaire d'un anneau de verre 8, recouvert par une couche d'un diélectrique 9 inerte aux réactifs d'attaques chimiques, dont la fonction est liée aux opérations de réalisation de cette diode.De façon plus concise, la diode est suspendue à l'intérieur d'un anneau de verre par l'intermédiaire de ses deux poutres métalliques 3 et 4.
La diode représentée sur la figure 2 a un aspect asymétrique au niveau de son substrat 1. Cette asymétrie correspond à deux réalisations possibles.
Sur la partie gauche de la figure, la couche de substrat n est en contact direct avec l'anneau de verre: ctest ainsi qu'elle est obtenue au cours de la fabrication d'une telle diode. Sur la partie droite de la figure, est représentée une amélioration de la diode: cette amélioration consiste à opérer tne attaque chimique qui dissout partiellement le matériau semiconducteur, sur toute son épaisseur, pour le séparer de l'anneau de verre. Ainsi, le ou les condensateurs parasites formés entre une poutre métallique telle que 4 et la ou les couches de matériaux semiconducteurs 1 et 2 comprennent comme diélectrique le verre de l'anneau de verre 8 mais également, en plus, une lame d'air, ce qui diminue considérablement la valeur de la capacité parasite.
Cette solution est très efficace, mais elle présente néanmoins un inconvénient au niveau du coût de réalisation, ainsi que sur la régularité de fabrication des diodes.
En effet, l'anneau de verre 8 a une profondeur qui est de l'ordre de 20 à 50 microns, et une largeur de l'ordre de 200 microns. Pour réaliser un tel dépôt de verre, il faut opérer par dépôt chimique, par décomposition de produits formant de la silice Si02. Ceci nécessite le dépôt d'environ quatre à six couches succesives parce qu'on ne sait pas réaliser directement un dépôt de silice de l'ordre de 50 microns d'épaisseur. C'est donc en soi une opération coûteuse du point de vue industriel.
Par ailleurs, le sillon de verre 8, lorsqu'il est réalisé, a naturellement une surface supérieure, celle qui soutient les poutres, qui est bombée, et le bombement peut être de l'ordre de 4 à 6 microns. La protubérance présentée par l'anneau de verre présente une gêne au cours des opérations de photomasquage car elle empêche le photomasquage par contact direct, et crée des irrégularités dans la couche de résine de masquage. Ainsi, il en découle une relative imprécision sur la définition des zones de contact, tel que le diamètre du contact Schottky qui doit être défini à environ 0,5 micron d'erreur sur 6 microns de diamètre. Les diodes ainsi fabriquées sont donc moins régulières en capacité parasite de jonction.
La structure selon l'invention permet d'éliminer ces inconvénients et de réaliser une diode à faible capacité parasite, et peu coûteuse en fabrication. L'anneau de verre est supprimé puisqu'il est pénible à réaliser et c'est le substrat qui sert de support mécanique pour les poutres beam lead.
Mais la face supérieure de la diode selon l'invention est plane et permet un positionnement précis et une grande précision sur la définition des contacts à réaliser.
Pour être plus précise, l'invention sera exposée en s'appuyant sur le cas d'une diode Schottky haute fréquence en silicium, mais le cas de diodes haute fréquence en matériau de type GaAs ou plus généralement de type III
V entre dans le cadre de l'invention.
La diode selon l'invention comporte un substrat isolant 10, ( (D~ 1), une première couche Il de type n+ et une seconde couche 12 de type n. Le contact ohmique est pris en 17 sur la face supérieure de la couche 11 n+ par une poutre métallique 13. Le contact Schottky est pris sur la face supérieure de la couche 12 n, par la poutre métallique 14, par l'intermédiaire d'un plot de métal 15 à contact de type Schottky. Une couche 16 d'isolant ou d'oxyde recouvre la surface supérieure de la diode, à l'exception des deux surfaces de prise de contact correspondant au contact Schottky 15 et au contact ohmique 17.
Le matériau à partir duquel est réalisée cette diode est du silicium intrinsèque de résistivité 3000 ohms par centimètre. C'est dans ce silicium qui constitue le substrat 10 que sont réalisées par diffusion ou implantation les couches 11 et 12.
L'une des particularités de la structure de cette diode est que le substrat isolant 10 constitue à la fois le substrat de la diode à proprement parler et le support mécanique des poutres de connexions 13 et 14. Cette double fonction du substrat isolant est réalisée par le fait que la partie utile de la diode est diffusée sous forme d'un ilôt dans le substrat, et que celui-ci, par les plages de sa face supérieure qui sont extérieures à la partie utile de la diode, constitue la région sur laquelle s'appuient les poutres isolantes.Par opposition avec le schéma de la figure 1 ou la couche active n+, qui est également dans ce cas le substrat, servait de support mécanique à la poutre 3, tandis que la couche n servait de support mécanique à la poutre 4, dans le cas de l'invention représentée en figure 3 c'est un matériau isolant qui sert de support à ces deux poutres. Il n'y a donc pas de possibilité de former un condensateur dont une poutre est une première armature et le substrat une seconde armature. Les condensateurs parasites formés entre une poutre et les couches n et n sont réduits à un strict minimum lié à l'épaisseur de ces couches, sur le côté de la mésa.
Par ailleurs, le procédé de réalisation de la diode selon l'invention, qui sera exposé ultérieurement, fait que la face supérieure de la couche n autour de la mésa est plane, et que le repérage, au cours des opérations de photomasquage, de la jonction Schottky est facilité puisqu'il n'y a pas le bossage dû, en figure 2, au cadre de verre qui entoure la diode. La précision de définition des surfaces de jonction est importante. En effet, pour une diode fonctionnant en hyperfréquence dans une gamme de l'ordre de 1 à 20 GHz, il est important que la capacité parasite totale soit inférieure à 0,07 à 0,01 pF. Or la capacité totale est égale à la somme de la capacité parasite constituée par les poutres beam lead et le substrat ou les couches actives, plus la capacité de jonction, c'est-à-dire la capacité du contact Schottky qui représente environ 80 % de la capacité totale de la diode. Il est donc souhaitable que l'opération de photomasquage destinée à réaliser le contact Schottky 15 puisse se faire avec la plus grande précision et la plus grande régularité, sur un diamètre de contact de 6 microns à plus ou moins 0,5 micron. Ceci est facilité puisque le masque pour l'opération de photomasquage peut entrer en contact avec la surface supérieure de la couche n, sans être gêné par le bossage de l'anneau de verre.
D'autres avantages de la diode selon l'invention ressortiront de la description de son procédé de réalisation, illustrés par les figures 4 à 7.
Le procédé de réalisation part d'une rondelle de silicium intrinsèque 10, de résistivité 3000 ohms par centimètre, d'une épaisseur de 300 microns. La première étape, représentée en figure 4, consiste en une croissance de 1 micron d'épaisseur d'une couche de silice 18, par l'oxygène et la vapeur d'eau en phase vapeur à 10000C . Une ouverture est ensuite réalisée dans cette couche de silice 18, par un procédé classique d'attaque chimique par une solution aqueuse sélective d'acide fluorhydrique et de fluorure d'amonium, sous masque de résine photosensible.
La couche Il de silicium de type n+ est obtenue par diffusion, à travers l'ouverture qui vient d'être faite, d'un dopant tel que le phosphore à 12000 C, pendant quatre heures. La zone n très dopée est localisée avec une concentration à saturation maximale sur plusieurs microns d'épais seur, 5 # par exemple.
La couche de silice est alors supprimée.
La figure 5 représente l'étape suivante qui consiste à faire croître une couche -épitaxiée 12 de silicium de type n, dopée au phosphore, sur environ 0,6 micron d'épaisseur, et de 0,1 ohm par centimètre de résistance.
Le dopage et l'épaisseur épitaxiée sont compatibles avec la capacité et la tension de claquage recherchés. Cette couche de type n constituera la couche active de la diode selon l'invention et bien entendu elle recouvre la couche 11 du type n+ précédemment diffusée. Elle est ensuite elle-même recouverte par une couche 19 de silice, sur 2000 A d'épaisseur, obtenue comme la couche 18 en milieu d'oxygène et de vapeur d'eau à 1000 C.
La figure 6 représente la troisième étape du procédé. Par microphotolithographie et gravure chimique en vitesse lente, au moyen d'une solution aqueuse d'acide fluorhydrique, d'acide nitrique et de nitrite de sodium, les couches superficielles de silice 19, de silicium n12 et de silicium n+ 11 sont attaquées, de même qu'un micron environ de substrat de silicium intrinsèque 10. L'attaque chimique de ces couches superficielles permet de réaliser une mésa, localisée sur un côté de la couche n+ll: c'est sur la face supérieure de ce mésa que sera pris ultérieurement le contact Schottky, tandis que sur la face apparente de la couche n+11 , dégagée par cette attaque chimique à côté de la mésa, sera pris le contact ohmique.L'attaque chimique a donc mis en évidence d'une part une structure n/n+/substrat isolant, et d'autre part une structure n+/substrat isolant. De plus, étant donné que les couches 11 et 12 ont été réalisées sous forme de caisson implanté ou diffusé dans le substrat isolant, celui-ci entoure donc la partie active de la diode et les futures poutres métalliques s'appuieront sur la surface libre du substrat isolant de part et d'autre de l'ilôt diffusé ou implanté.
La figure 7 représente la quatrième étape de réalisation d'une diode selon l'invention. Au cours de cette étape, un dépôt 16 de silice, d'épaisseur
o comprise entre 5000 et 7000 A, est réalisé par décomposition chimique sur l'ensemble de la surface libre de la structure. La couche 19 de silice qui était demeurée après l'attaque chimique de la figure 6 se confond avec cette nouvelle couche 16. Cette opération d'oxydation superficielle de la surface supérieure de la diode permet de définir par une attaque chimique localisée la surface et la position des deux contacts Schottky et Ohmique qui sont respectivement repérés par des flèches 15 et 17.
A A partir de la structure obtenue en figure 7, la suite des opérations nécessaires pour obtenir une diode selon l'invention telle qu'en figure 3 est bien connue de l'homme de l'art : il faut d'abord percer les orifices repérés 15 et 17 pour définir les jonctions ohmiques et Schottky, ensuite déposer le métal ayant un contact Schottky 15 puis, au moyen d'opérations de masquage appropriées et bien connues, déposer les deux poutres 13 et 14, dont les parties externes sont renforcées en épaisseur pour leur donner plus de solidité. La fabrication collective d'une pluralité de diode sur une même rondelle étant achevée, l'opération ultime consiste à découper la rondelle par le côté du substrat pour séparer les composants élémentaires.
La figure 8 représente la vue en coupe d'une diode dotée d'une variante à l'invention.
La diode représentée sur cette figure est une diode à jonction, qui entre dans le domaine de l'invention, et, pour l'obtenir, les modifications sont faibles par rapport au procédé d'obtention d'une diode Schottky précé demment décrit, et en tous cas à la portée de l'homme de l'art. Il convient de diffuser ou implanter une région 20 de type p+ dans la couche 12 de type n, au lieu de déposer un métal à contact de type Schottky 15. Le procédé de réalisation est donc commun jusqu'à cet ultime point où s'offre le choix : Schottky ou jonction.
La variante qu'illustre la figure 8 réside dans la suppression partielle de la couche d'isolant 16, qui est cependant maintenue au moins sur les flancs de la mésa, afin d'éviter que la métallisation de poutre 14 ne courtcircuite les couches de matériaux constituant la mésa. La suppression partielle de la couche d'isolant 16 entraîne comme conséquence que les poutres de connexions beam-lead 13 et 14 reposent directement sur le substrat 10. Ce substrat est dit isolant, pour simplifier l'expression, mais en fait la condition est gtE w l et, selon la fréquence de travail, le substrat 10 peut être en matériau semi-isolant.
Dans ces conditions, il apparaît aux bornes de la diode des résistances de fuite dans le substrat, qui sont connectées en parallèle avec la diode. La résistance de fuite, symbolisée par rf, entre les deux poutres 13 et 14 n'est pas la plus intéressante. La résistance de fuite ?f, qui s'établit entre la poutre 14 et les parois du caisson 11 dans le substrat 10 est plus intéressante. En effet, tandis que la résistance rf est quasiment fixe et liée à la géométrie de la diode, la résistance r' est réglable, ce qui constitue un avantage pour l'apariement de plusieurs diodes. Chacune des résistances élémentaires qui constituent la résistance r'f a une valeur liée à la distance qui, à travers le substrat, sépare un point de la paroi du caisson n+ 12 d'un point de la poutre métallique 14. Il est donc possible de régler la valeur de la résistance r'f en jouant sur la longueur de la couche d'isolant 16 qui, à partir du pied de la mésa, sépare plus ou moins le substrat 10 de la poutre 14. Si la couche 16 recouvre le substrat 10 jusqu'au bord de la pastille, la résistance r'f est infinie: c'est le cas de la figure 3.
La résistance r'f diminue en valeur en même temps que la longueur d'isolant 16 qui, dans cette région, sépare la poutre du substrat. Il faut cependant au pied de la mésa, maintenir au moins une épaisseur d'isolant 16, sinon la poutre 14 court-circuiterait la diode, en court-circuitant les couches p+ et n+; on peut aussi faire varier bien évidemment la résistance en parallèle sur la diode en jouant sur la résistivité du matériau du substrat.
L'invention, la structure de la diode, et le procédé de réalisation ont été exposés en s'appuyant sur le cas d'une diode en silicium. Toutefois, entrent dans le domaine de l'invention les cas où la diode Schottky est réalisée en d'autres matériaux que le silicium, tels que les matériaux du type GaAs ou de la famille III-V plus généralement. Dans ce cas, des détails de réalisation de la diode peuvent légèrement varier par rapport à ce qui a été décrit au sujet du silicium.Avec le GaAs par exemple, le caisson 11 de type n+ est réalisé de préférence par épitaxie liquide pour combler avec un matériau de type n+ un caisson préalablement creusé dans un subs trat de GaAs répondant à la spécification #Ew - 1, suivie d'un rôdage, parce que des opérations telles que l'implantation ou la diffusion ne donneraient pas une épaisseur de matériaux n+ suffisante.
De la mêmefaçon, si la diode est à jonction au lieu d'être Schottky, le procédé de réalisation est légèrement modifié, et le dépôt d'une métallisation Schottky 15 est remplacé par la diffusion ou l'implantation d'une région dopée 20 soit localisée comme cela -est -représenté en Fig.8 soit recouvrant totalement la section de la zone 12, conduisant aussi à une forme dite mésa.
Quelque soit le type de matériaux utilisés et le procédé, épitaxie gazeuse ou liquide, les diodes selon l'invention ont une structure qui simplifie considérablement les opérations de réalisation, tout en ayant une capacité parasite diminuée par rapport aux diodes connues. De telles diodes sont des composants utilisés dans les matériels d'électronique professionnelle, fonctionnant entre 1 et 20 GHz.

Claims (9)

REVENDICATIONS
1. Diode hyperfréquence à faible capacité parasite comportant, supportée par un substrat (10), une première couche (11), de matériau de type n+, sur laquelle une première poutre métallique de connexion externe (13) prend un premier contact ohmique, et, recouvrant partiellement la première couche(ll), une seconde couche(l2), de matériau de type n, supportant à sa partie supérieure un contact redresseur sur lequel une seconde poutre métallique de connexion externe (14) prend un second contact, cette diode étant caractérisée en ce que le substrat (10) est en matériau tel que eEo#I,.> > 1, fétant la résistivité du matériau, E sa constante diélectrique et cz la pulsation à la fréquence de fonctionnement de la diode, et en ce que la première couche (11) est en caisson dans le substrat (10), dont la surface supérieure, entourant ledit caisson, constitue une surface d'appui mécanique pour les poutres de connexions externes (13, 14).
2. Diode hyperfréquence selon la revendication 1, caractérisée en ce que la seconde couche(l2) et la partie de la première couche(ll) qu'elle recouvre constituent une mésa.
3. Diode hyperfréquence selon la revendication 1, caractérisée en ce que, en vue d'avoir une capacité de jonction régulière, une couche d'isolant (16), déposée localement sur la surface libre des première (11) et deuxième (12) couches, définit avec précision la surface des contacts (15, 17) pris sur ces couches (11, 12).
4. Diode hyperfréquence selon la revendication 1, caractérisée en ce que le matériau du substrat (10) et des couches (11, 12) est le silicium.
5. Procédé de réalisation collective de diodes hyperfréquence à faible capacité parasite, selon la revendication 4, caractérisé par la suite åeopé- rations suivantes:
ai oxydation en surface (18) à 10000C d'une rondelle d'un substrat (10) en matériau tel que #Ew 1, ouverture de la couche oxydée (18) et diffusion ou implantation de la première couche (11) de type n+, par des atomes de phosphore, à 12000C, sur plusieurs microns d'épaisseur,
b/ élimination de la couche oxydée (18) en surface, et épitaxie de la deuxième couche (12) de type n, dopée par des atomes de phosphore, de dopage et d'épaisseur compatible avec la capacité et la tension de claquage recherchées, suivie d'une passivation (19) sur 2000 A d'épaisseur, par oxydation à 1000 C,
ci définition par photomasquage de la région de la mésa, et gravure chimique en vue d'éliminer, autour de la mésa, la couche n (12), une partie de la couche n+(ll) et une partie du substrat (10), suivie d'une opération de passivation d'ensemble (16), par dépôt d'oxyde à 800 C,
d/ photomasquage et attaque de la couche oxydée (16) pour définir les surfaces de contact ohmique (17) et Schottky (15), réalisation d'un contact par métallisation Schottky, puis du contact ohmique (17) et des poutres d'or (13, 14) par métallisation suivie d'un enrichissement électrolytique, et séparation de la rondelle en une pluralité de diodes, par la face arrière du substrat (10).
6. Procédé de réalisation collective de diodes hyperfréquence à faible capacité parasite, selon la revendication 4, caractérisé en ce que, pour une diode à jonction, l'étape d/ de la revendication 5 est remplacée par: d/ photomasquage et attaque de la couche oxydée (16) pour définir les surfaces de contact (17, 21), diffusion d'une couche dopez (20) à travers l'ouverture (21) sur la mésa, réalisation des contacts et des poutres (13, 14) par métallisation suivie d'un enrichissement électrolytique, et séparation de la rondelle en une pluralité de diodes, par la face arrière du substrat (10.)
7. Diode hyperfréquence selon la revendication 1, caractérisée en ce que le matériau du substrat (10) et des couches (11, 12) est l'arséniure de gallium.
8. Procédé de réalisation collective de diodes hyperfréquence à faible capacité parasite selon la revendication 7, caractérisé en ce que, si le matériau est l'arséniure de gallium, l'étape "a" de diffusion de la revendication 5 est remplacée par l'attaque de caissons et par une épitaxie en phase liquide, suivie d'un rôdage.
9. Diode hyperfréquence selon la revendication 1, caractérisée en ce que, les poutres (13, 14) étant en contact direct avec le substrat (10), celuici constitue une résistance montée en parallèle avec la diode.
FR8301337A 1983-01-28 1983-01-28 Diode hyperfrequence a faible capacite parasite, et procede de realisation d'une telle diode Granted FR2540290A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8301337A FR2540290A1 (fr) 1983-01-28 1983-01-28 Diode hyperfrequence a faible capacite parasite, et procede de realisation d'une telle diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8301337A FR2540290A1 (fr) 1983-01-28 1983-01-28 Diode hyperfrequence a faible capacite parasite, et procede de realisation d'une telle diode

Publications (2)

Publication Number Publication Date
FR2540290A1 true FR2540290A1 (fr) 1984-08-03
FR2540290B1 FR2540290B1 (fr) 1985-04-05

Family

ID=9285386

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8301337A Granted FR2540290A1 (fr) 1983-01-28 1983-01-28 Diode hyperfrequence a faible capacite parasite, et procede de realisation d'une telle diode

Country Status (1)

Country Link
FR (1) FR2540290A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0314211A1 (fr) * 1987-10-19 1989-05-03 Koninklijke Philips Electronics N.V. Dispositif de visualisation muni de diodes Schottky latérales

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2028583A (en) * 1978-08-02 1980-03-05 Aei Semiconductors Ltd Electrical lead for a semiconductor device
US4301233A (en) * 1980-05-29 1981-11-17 Eaton Corporation Beam lead Schottky barrier diode for operation at millimeter and submillimeter wave frequencies
EP0054655A2 (fr) * 1980-12-18 1982-06-30 Siemens Aktiengesellschaft Diode Schottky et procédé pour sa fabrication
EP0054648A2 (fr) * 1980-12-18 1982-06-30 Siemens Aktiengesellschaft Diode à jonction pn et procédé pour sa fabrication
EP0081414A1 (fr) * 1981-12-09 1983-06-15 Thomson-Csf Dispositif semi-conducteur à faible capacité parasite muni de connexions externes prises au moyen de poutres

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2028583A (en) * 1978-08-02 1980-03-05 Aei Semiconductors Ltd Electrical lead for a semiconductor device
US4301233A (en) * 1980-05-29 1981-11-17 Eaton Corporation Beam lead Schottky barrier diode for operation at millimeter and submillimeter wave frequencies
EP0054655A2 (fr) * 1980-12-18 1982-06-30 Siemens Aktiengesellschaft Diode Schottky et procédé pour sa fabrication
EP0054648A2 (fr) * 1980-12-18 1982-06-30 Siemens Aktiengesellschaft Diode à jonction pn et procédé pour sa fabrication
EP0081414A1 (fr) * 1981-12-09 1983-06-15 Thomson-Csf Dispositif semi-conducteur à faible capacité parasite muni de connexions externes prises au moyen de poutres

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
INTERNATIONAL ELECTRON DEVICES MEETING, Washington, 4-6 décembre 1978, IEEE, NEW YORK (US) *
SOLID-STATE ELECTRONICS, vol. 20, no. 2, février 1977, Pergamon Press, OXFORD (GB), *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0314211A1 (fr) * 1987-10-19 1989-05-03 Koninklijke Philips Electronics N.V. Dispositif de visualisation muni de diodes Schottky latérales

Also Published As

Publication number Publication date
FR2540290B1 (fr) 1985-04-05

Similar Documents

Publication Publication Date Title
EP0201127B1 (fr) Photodiode PIN à faible courant de fuite
EP0350351B1 (fr) Photodiode et matrice de photodiodes sur matériau II-VI et leurs procédés de fabrication
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
EP0081414B1 (fr) Dispositif semi-conducteur à faible capacité parasite muni de connexions externes prises au moyen de poutres
EP3384531B1 (fr) Dispositif optoelectronique comprenant un composant electroluminescent et un transistor
EP0817337B1 (fr) Procédé de fabrication d'un laser à émission par la surface
EP0275778B1 (fr) Procédé de découpe collective, par voie chimique, de dispositifs semiconducteurs, et dispositif découpé par ce procédé
EP0149390B1 (fr) Transistor à effet de champ, de structure verticale submicronique, et son procédé de réalisation
EP0232662B1 (fr) Structure semi-conductrice monolithique d'un laser et d'un transistor à effet de champ et son procédé de fabrication
FR2693314A1 (fr) Transistor JFET vertical à mode de fonctionnement bipolaire optimisé et procédé de fabrication correspondant.
FR2687857A1 (fr) Laser a semiconducteurs et procede de fabrication.
EP0145567A2 (fr) Transistor à effet de champ à structure verticale
EP0109887B1 (fr) Structure de diode hyperfréquence dont les connexions extérieures sont prises par deux poutres métalliques
FR2540290A1 (fr) Diode hyperfrequence a faible capacite parasite, et procede de realisation d'une telle diode
EP0158550B1 (fr) Dispositif semiconducteur hyperfréquence à connexions externes prises au moyen de poutres
EP0263755B1 (fr) Procédé de fabrication d'une diode P+NN+ et d'un transistor bipolaire comportant cette diode, utilisant l'effet de neutralisation des atomes donneurs par l'hydrogène atomique
EP1126515A1 (fr) Procédé de fabrication de transistor bipolaire à double hétérojonction sur matériau III-V
EP0081423B1 (fr) Dispositif semi-conducteur à faible capacité muni de connexions externes prises au moyen de poutres, et procédé de fabrication d'un tel dispositif
FR2559959A1 (fr) Diode hyperfrequence a connexions externes prises au moyen de poutres et son procede de realisation
JPH05226788A (ja) 半導体レーザの集積回路及びその製造方法
EP0145566B1 (fr) Transistor de puissance à effet de champ, et procédé de réalisation de ce transistor
EP0138638A2 (fr) Transistor à effet de champ à grille ultra-courte et à structure horizontale, et son procédé de fabrication
FR2764119A1 (fr) Transistor bipolaire a grille isolee et procede pour sa fabrication
FR3131658A1 (fr) Procédé de formation d'une cavité
FR2820891A1 (fr) Laser semi conducteur a ruban enterre et procede de fabrication

Legal Events

Date Code Title Description
CL Concession to grant licences
ST Notification of lapse