JPS6053088A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6053088A JPS6053088A JP16140383A JP16140383A JPS6053088A JP S6053088 A JPS6053088 A JP S6053088A JP 16140383 A JP16140383 A JP 16140383A JP 16140383 A JP16140383 A JP 16140383A JP S6053088 A JPS6053088 A JP S6053088A
- Authority
- JP
- Japan
- Prior art keywords
- gaas substrate
- semiconductor device
- semiconductor element
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910003086 Ti–Pt Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＧ ａ Ａ ｓ基板を用いた半導体装置に関す
る。
る。
ＱａＡｓを用いた半導体装置は、Ｓｉに比ベキャリアの
移動速度及び飽和ドリフト速度が大きいことからＧａＡ
ｓ−ＦＥＴとしてマイクロ波帯で増幅器、発振器等の装
置に用いられてきている。
移動速度及び飽和ドリフト速度が大きいことからＧａＡ
ｓ−ＦＥＴとしてマイクロ波帯で増幅器、発振器等の装
置に用いられてきている。
ＧａＡｓ −ＦＥＴ （Ｄ高出力化に伴ない、ＧａＡｓ
）熱伝導率の低いことによる放熱の問題及び外部配線と
のボンディング接続による接地インダクタンスの問題か
生じている。この対策としてはＧａＡｓ基板に開孔部を
設け、金属を埋ることにより熱抵抗を下げ、接地インダ
クタンスを減小させる次の方法が用いられている。すな
わち、厚さ２００〜６００μｍのＧ ａ Ａ ｓ基板表
面に半導体素子を形成したのち、基板表面をガラス板に
固定し、その裏面を研磨し基板の厚さを３０〜５０μｍ
とする。
）熱伝導率の低いことによる放熱の問題及び外部配線と
のボンディング接続による接地インダクタンスの問題か
生じている。この対策としてはＧａＡｓ基板に開孔部を
設け、金属を埋ることにより熱抵抗を下げ、接地インダ
クタンスを減小させる次の方法が用いられている。すな
わち、厚さ２００〜６００μｍのＧ ａ Ａ ｓ基板表
面に半導体素子を形成したのち、基板表面をガラス板に
固定し、その裏面を研磨し基板の厚さを３０〜５０μｍ
とする。
次で所定の場所に化学エツチングによシ開孔部を設けた
のち蒸着、メッキ等による金属膜により基板裏面と表面
の半導体素子の端子部とを物理的、電気的に接続する。
のち蒸着、メッキ等による金属膜により基板裏面と表面
の半導体素子の端子部とを物理的、電気的に接続する。
尚、ＧａＡｓ基板を厚いままの状態で開孔部を設けると
裏面の孔１１が極端に太きくなシ半導体素子の集積度が
低下する。
裏面の孔１１が極端に太きくなシ半導体素子の集積度が
低下する。
しかしながら、この様なＧａＡｓ基板を研磨する方法に
おいては、基板が薄くなることによシ回路エレメントの
寄生容量が大きくなりマイクロ波装置のＱを低下させる
欠点がある。更に基板をガラス板に固定し分離する工程
が加わると共に、薄くなったウェハのハンドリングは極
めて難しいものとなるため歩留りが低下するという欠点
もある。
おいては、基板が薄くなることによシ回路エレメントの
寄生容量が大きくなりマイクロ波装置のＱを低下させる
欠点がある。更に基板をガラス板に固定し分離する工程
が加わると共に、薄くなったウェハのハンドリングは極
めて難しいものとなるため歩留りが低下するという欠点
もある。
特にウェハが大きくなるにつれこの傾向は顕著となる。
本発明の目的は、上記欠点を除去し、寄生容量が小さく
ハンドリングの容易な厚いＧａＡｓ基板を有する半導体
装置を提供することにある。
ハンドリングの容易な厚いＧａＡｓ基板を有する半導体
装置を提供することにある。
本発明の半導体装置は、半絶縁性のＧａＡｓ基板表面の
活性層に形成された電極を有する半導体素子と、２００
〜６００μｍの厚さを有する前記Ｑ ａ Ａ ｓ基板を
貫通して設けられた開孔部と、前記ＧａＡｓ基板の裏面
に設けられかつ前記開孔部を辿して前記電極に接続する
螢属層とを有して構成される。
活性層に形成された電極を有する半導体素子と、２００
〜６００μｍの厚さを有する前記Ｑ ａ Ａ ｓ基板を
貫通して設けられた開孔部と、前記ＧａＡｓ基板の裏面
に設けられかつ前記開孔部を辿して前記電極に接続する
螢属層とを有して構成される。
次に本発明の実施例を図面を用いて説明する。
第１図は本発明の一実施例の断面図である。
厚さ約４００μｍの半絶縁性ＧａＡｓ基板１の表面には
活性ノー２が設けられておシ、この活性層２に半導体素
子３が形成されている。半導体素子３に接続する電極４
の下部のＧ ａ Ａ Ｓ基板１には開孔部５が設けられ
ている。そして（Ｊ ａ Ａ ｓ基板１の裏面とこの開
孔部５内には導電性の金属６が設けられており電極４と
導通している。
活性ノー２が設けられておシ、この活性層２に半導体素
子３が形成されている。半導体素子３に接続する電極４
の下部のＧ ａ Ａ Ｓ基板１には開孔部５が設けられ
ている。そして（Ｊ ａ Ａ ｓ基板１の裏面とこの開
孔部５内には導電性の金属６が設けられており電極４と
導通している。
活性層２はエピタキシアル成長法やイオン注入法により
形成することができる。Ｇａ Ａ ｓ基板１の厚さはハ
ンドリングを容易にするためには２００〜６００μｍ必
俄である。この基板に設ける開孔部５は、例えばレーザ
ビームによシ形成することによって基板表面で５〜１０
μＩｎ、基板裏面で４０〜５０μｎ１の直径ケ有する孔
とすることができる。
形成することができる。Ｇａ Ａ ｓ基板１の厚さはハ
ンドリングを容易にするためには２００〜６００μｍ必
俄である。この基板に設ける開孔部５は、例えばレーザ
ビームによシ形成することによって基板表面で５〜１０
μＩｎ、基板裏面で４０〜５０μｎ１の直径ケ有する孔
とすることができる。
この開孔部５の形成はＧａＡｓ基板１−ヒに活性層２を
設ける前であってもよく、又活性層２及び半導体素子３
を設けた後でｂってもよい。Ｇ ａ Ａ Ｓ基板１の後
面及び開孔部５内の金属６は例えばＴｉ−Ｐｔを蒸着し
たのちＡｕを約４０μＩＴＩのｈＬさにメッキして形成
する。
設ける前であってもよく、又活性層２及び半導体素子３
を設けた後でｂってもよい。Ｇ ａ Ａ Ｓ基板１の後
面及び開孔部５内の金属６は例えばＴｉ−Ｐｔを蒸着し
たのちＡｕを約４０μＩＴＩのｈＬさにメッキして形成
する。
上記のように構成された半導体装置においては、Ｇ ａ
Ａ ｓ基板は初期厚さを保っているため回路エレメン
トの寄生容量は小さいものとなシ、マイクロ波回路に応
用した場合Ｑの旨い装置が付られる。
Ａ ｓ基板は初期厚さを保っているため回路エレメン
トの寄生容量は小さいものとなシ、マイクロ波回路に応
用した場合Ｑの旨い装置が付られる。
又ｑａＡｓ基Ａｆｆｌの）・ンドリンクが容易と牧るだ
めに歩留りが向上し侶頼性の託い半６体装爾が傅られる
。
めに歩留りが向上し侶頼性の託い半６体装爾が傅られる
。
第２図は本発明の他の実施例の断面図である。
半導＋４４子３が形成されている（−＋ａＡｓ 基板１
の裏面の一部に＆ｊ、 ＋４７が設けられ、この中に誠
Ｊ）！’ｉ ｄが充てんされている以外は第１図とほぼ
同一でるる。ＧａＡｓ基板裏面の講７は半導体素子３の
特に発熱量の多い部分の下部に選択的に設けられており
、溝の底面におけるＣ１ａＡｓ基板１の、１すさは３０
μｍ程度にして心る。従って半導体素子３でづる生した
熱は溝７中の金属６′を通じて外部に発散されるため放
熱特性は更に改−１＜されたものとなる。
の裏面の一部に＆ｊ、 ＋４７が設けられ、この中に誠
Ｊ）！’ｉ ｄが充てんされている以外は第１図とほぼ
同一でるる。ＧａＡｓ基板裏面の講７は半導体素子３の
特に発熱量の多い部分の下部に選択的に設けられており
、溝の底面におけるＣ１ａＡｓ基板１の、１すさは３０
μｍ程度にして心る。従って半導体素子３でづる生した
熱は溝７中の金属６′を通じて外部に発散されるため放
熱特性は更に改−１＜されたものとなる。
溝７の形成はレーザビームを用ン）る他し・こ、ト・ラ
イエツチング法等を用いることができる。址だ、導電性
金属６′は第１図の場合と同様にＴｉ−Ｐｔ蒸着膜とＡ
ｕメッキにＬシ形成可能であり、特に工程を追加する必
要はない。
イエツチング法等を用いることができる。址だ、導電性
金属６′は第１図の場合と同様にＴｉ−Ｐｔ蒸着膜とＡ
ｕメッキにＬシ形成可能であり、特に工程を追加する必
要はない。
以上詳１ｉ田に説明したように、本発明によれば寄生容
量が小さくノ・ンドリンクの谷易な厚いＧ ａ Ａ ｓ
基板を有する半導体装置が得られるので半導体装置の性
能向上と原価低減（（大きな幼禾かりる。
量が小さくノ・ンドリンクの谷易な厚いＧ ａ Ａ ｓ
基板を有する半導体装置が得られるので半導体装置の性
能向上と原価低減（（大きな幼禾かりる。
第１図は本発明の一実施例の断面図、４２図は本発明の
他の実施例の断面図でおる。 １・・・・・・Ｇａ Ａ ｓ基板、２・・・・・・活（
Ｌ層、３・・・・・・半導体素子、４・・・・・・電極
、訃・・・・・開孔部、６． （ｉ’金金属７・・・・
・・？ｒり。
他の実施例の断面図でおる。 １・・・・・・Ｇａ Ａ ｓ基板、２・・・・・・活（
Ｌ層、３・・・・・・半導体素子、４・・・・・・電極
、訃・・・・・開孔部、６． （ｉ’金金属７・・・・
・・？ｒり。
Claims (2)
- （１）半絶縁性のＧａＡｓ基板表面の活性層に形成され
た電極を有する半導体素子と、２００〜６００μｍの厚
さと有する前記Ｇ ａ Ａ ｓ基板を貫通して設けられ
だ開孔部と、前記ＧａＡｓ基板の裏面に設けられかつ前
記開孔部を通して前記電極に接続する金属層とを有する
ことを特徴とする半導体装置。 - （２）半導体素子が形成されたＧａＡｓ基板の裏面の一
部には金属が充てんされた溝が設けられている特許請求
の範囲（１）項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16140383A JPS6053088A (ja) | 1983-09-02 | 1983-09-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16140383A JPS6053088A (ja) | 1983-09-02 | 1983-09-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6053088A true JPS6053088A (ja) | 1985-03-26 |
Family
ID=15734421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16140383A Pending JPS6053088A (ja) | 1983-09-02 | 1983-09-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053088A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH044596A (ja) * | 1990-04-20 | 1992-01-09 | Hydro Quebec | 消耗型電極を用いたアーク反応装置 |
| US5244488A (en) * | 1989-01-26 | 1993-09-14 | Manyo Kogyo Kabushiki Kaisha | Direct smelting process with a thermal plasma |
-
1983
- 1983-09-02 JP JP16140383A patent/JPS6053088A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5244488A (en) * | 1989-01-26 | 1993-09-14 | Manyo Kogyo Kabushiki Kaisha | Direct smelting process with a thermal plasma |
| JPH044596A (ja) * | 1990-04-20 | 1992-01-09 | Hydro Quebec | 消耗型電極を用いたアーク反応装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1057411A (en) | Through-substrate source contact for microwave fet | |
| US4916710A (en) | Multi-point emission type semiconductor laser device therefor | |
| GB1326758A (en) | Integrated semiconductor structure | |
| KR910014996A (ko) | 집적회로 땜납 다이-접착 설계 및 방법 | |
| GB2150755A (en) | Semiconductor device structures | |
| WO1992002954A1 (en) | High power, compound semiconductor device and fabrication process | |
| JP3987573B2 (ja) | 能動素子及び受動素子を有する集積化された半導体装置 | |
| US6372550B2 (en) | Semiconductor device and method for manufacturing same | |
| JPS6024048A (ja) | 半導体構成部品および製造方法 | |
| US5770474A (en) | Method of fabricating laser diode | |
| US4374394A (en) | Monolithic integrated circuit | |
| JPH09260539A (ja) | サブマウント装置および半導体装置ならびにそれらの製造方法 | |
| JPS5885552A (ja) | 封入ケ−スの基体に半導体ペレツトを設けるためのマウント及びその製造方法 | |
| US4661836A (en) | Fabricating integrated circuits | |
| JPS6053088A (ja) | 半導体装置 | |
| US5285463A (en) | Semiconductor device | |
| US4380862A (en) | Method for supplying a low resistivity electrical contact to a semiconductor laser device | |
| US3471752A (en) | Semiconductor device with an insulating body interposed between a semiconductor element and a part of a casing | |
| US4672415A (en) | Power thyristor on a substrate | |
| JPS62291129A (ja) | 半導体装置 | |
| JPH03181138A (ja) | 化合物半導体装置 | |
| JPS5892277A (ja) | 電界効果トランジスタの製造方法 | |
| US4374392A (en) | Monolithic integrated circuit interconnection and fabrication method | |
| JPS62268147A (ja) | 半導体装置の製造方法 | |
| JPH0513603A (ja) | 半導体集積回路装置 |