JPH04311929A - 光弁装置および半導体装置 - Google Patents

光弁装置および半導体装置

Info

Publication number
JPH04311929A
JPH04311929A JP3079330A JP7933091A JPH04311929A JP H04311929 A JPH04311929 A JP H04311929A JP 3079330 A JP3079330 A JP 3079330A JP 7933091 A JP7933091 A JP 7933091A JP H04311929 A JPH04311929 A JP H04311929A
Authority
JP
Japan
Prior art keywords
layer
light valve
valve device
single crystal
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3079330A
Other languages
English (en)
Other versions
JP3091883B2 (ja
Inventor
Tsuneo Yamazaki
山崎 恒夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP7933091A priority Critical patent/JP3091883B2/ja
Priority to US07/791,912 priority patent/US5347154A/en
Priority to KR1019910020276A priority patent/KR100292974B1/ko
Priority to DE69133483T priority patent/DE69133483T2/de
Priority to DE69133440T priority patent/DE69133440T2/de
Priority to DE69133628T priority patent/DE69133628D1/de
Priority to EP91310565A priority patent/EP0486318B1/en
Priority to EP98204180A priority patent/EP0915503B1/en
Priority to EP00200828A priority patent/EP1026733B1/en
Publication of JPH04311929A publication Critical patent/JPH04311929A/ja
Priority to US08/264,635 priority patent/US5486708A/en
Priority to US08/459,834 priority patent/US5618739A/en
Priority to US08/460,538 priority patent/US5572045A/en
Priority to US08/460,536 priority patent/US5728591A/en
Priority to KR1019990044494A priority patent/KR100311340B1/ko
Priority to HK99105064.2A priority patent/HK1020801A1/xx
Application granted granted Critical
Publication of JP3091883B2 publication Critical patent/JP3091883B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、直視型表示装置や投
影型表示装置に用いられる平板型光弁装置に関する。よ
り詳しくは、半導体薄膜に駆動回路が形成された集積回
路を液晶パネルとして一体的に組み込んだ光弁装置、例
えばアクティブマトリクス液晶表示装置に関する。
【0002】
【従来の技術】アクティブマトリクス液晶表示装置の原
理は至って簡単であり、各画素にスイッチ素子を設け、
特定の画素を選択する場合には対応するスイッチ素子を
導通させ、非選択時においてはスイッチ素子を非導通状
態にしておくものである。このスイッチ素子は液晶パネ
ルを構成するガラス基板上に形成されている。従ってス
イッチ素子の薄膜化技術が重要である。この素子として
通常薄膜トランジスタが用いられている。
【0003】従来、アクティブマトリクス装置において
は薄膜トランジスタはガラス基板上に堆積された非晶質
シリコン薄膜あるいは多結晶シリコンの表面に形成され
ていた。これら非晶質シリコン薄膜及び多結晶シリコン
薄膜は化学気相成長法を用いてガラス基板の上に容易に
堆積できるので比較的大画面のアクティブマトリクス液
晶表示装置を製造するのに適している。非晶質あるいは
多結晶シリコン薄膜に形成されるトランジスタ素子は一
般に電界効果絶縁ゲート型のものである。現在、非晶質
シリコンを用いたアクティブマトリクス液晶表示装置で
は3インチから10インチ程度の面積のものが商業的に
生産されている。非晶質シリコン薄膜は350 ℃以下
の低温で形成できるため大面積液晶パネルに適している
。 又、多結晶シリコン膜を用いたアクティブマトリクス液
晶表示装置では現在2インチ程度の小型液晶表示パネル
が商業的に生産されている。
【0004】
【発明が解決しようとする課題】しかし、従来の非晶質
シリコン薄膜あるいは多結晶シリコン薄膜を用いたアク
ティブマトリクス液晶表示装置は比較的大画面の画像面
を必要とする直視型表示装置に適している一方、装置の
微細化及び画素の高密度化には必ずしも適していない。 最近、直視型表示装置とは別に、微細化された高密度の
画素を有する超小型表示装置あるいは光弁装置に対する
要求が高まってきている。かかる超小型光弁装置は例え
ば投影型画像装置の一次画像形成面として利用され、投
影型のハイビジョンテレビとして応用可能である。微細
半導体製造技術を用いることにより10μmオーダの画
素寸法を有し全体としても数cm程度の寸法を有する超
小型光弁装置が可能となる。
【0005】しかしながら、従来の非晶質あるいは多結
晶シリコン薄膜を用いた場合には、微細半導体加工技術
を適用してサブミクロンオーダのトランジスタ素子を形
成することができない。例えば非晶質シリコン薄膜の場
合その易動度が1 cm2/Vsec程度であるため、
高速動作が求められる駆動回路を同一基板上に形成でき
ない。また多結晶シリコン薄膜の場合には、結晶粒子の
大きさが数μm程度であるため、必然的に能動素子の微
細化が制限されるなどの課題があった。
【0006】さらに、電気光学物質としては多くの場合
電界効果型TN液晶がもちいられているが、この場合は
入力光を偏光板で偏光し液晶層で変調、最後に偏光板に
よる検光子を通すことで電気光学効果による変調ができ
る。この場合、偏光板を2度通過するので透過光の強度
は大幅に低下してしまう。この解決法として近年、液晶
を高分子膜中に分散し、電界による配向状態の変化で光
散乱を制御する高分子分散型液晶が開発されつつある。 この方法によれば光吸収をせずに変調ができ明るい光弁
装置が実現できる。しかし、従来、高分子分散型液晶を
高速動作のできる基板を用いて作成するには、駆動回路
を透明絶縁膜の上に形成した後に高分子分散型液晶を塗
布するなどしていた。絶縁基板の上の単結晶半導体回路
はいわゆる貼合転写法によるなど手間のかかる工程によ
っている。
【0007】そこで、この発明の目的は、従来のこのよ
うな課題を解決するため、超小型で微細化されたアクテ
ィブマトリクス液晶表示装置等の光弁装置を提供するこ
とを目的とする。この目的を達成するために、本発明に
おいては担体層の上に形成した半導体単結晶層に駆動回
路を形成するようにした。ところで、従来、かかる担体
層の上に半導体層を形成した種々のタイプの半導体積層
基板が知られている。いわゆるSOI基板と呼ばれてい
るものである。SOI基板は例えば絶縁物質からなる担
体表面に化学気相成長法等を用いて多結晶シリコン薄膜
を堆積させた後、レーザービーム照射等により多結晶膜
を再結晶化して単結晶構造に転換して得られていた。し
かしながら、一般に多結晶の再結晶化により得られた単
結晶は必ずしも一様な結晶方位を有しておらず、また格
子欠陥密度が大きかった。これらの理由により、従来の
方法により製造されたSOI基板に対してシリコン単結
晶ウェハと同様に微細化技術を適用することは困難であ
った。この点に鑑み、本発明は半導体プロセスで広く用
いられているシリコン単結晶と同程度の結晶方位の一様
性及び低密度の格子欠陥を有する半導体薄膜を用いて微
細、高分解能の光弁装置を提供することを第2の目的と
する。
【0008】さらに、従来のTN液晶では暗い光弁装置
しか得られなかったのを、高分子分散型液晶を用いた明
るい光弁装置を少ない工程での製作を実現することを第
3の目的とする。
【0009】
【課題を解決するための手段】上記課題を解決するため
に、この発明で講じられた手段を図1に基づいて説明す
る。図1(A)は本発明の光弁装置の平面形状を示し、
図1(B)は同じく断面構造を示す。図示するように、
基板1は例えば直径6インチのウェハ形状を有する。基
板1は例えば石英からなる担体層2と、その上に形成さ
れた透明導電層7と、例えばシリコンからなる単結晶半
導体層3と、透明導電層7と単結晶半導体層3の間の高
分子分散型液晶からなる電気光学物質層4と、単結晶半
導体層3の上の絶縁層5と、絶縁層5の上に形成された
遮光層6とで構成される層構造を有する。この単結晶半
導体層3に対しては微細化半導体製造技術を適用し、区
画毎に例えばアクティブマトリクス表示装置の駆動回路
及び画素電極が形成されている。
【0010】図1(C)はこの光弁装置に形成された集
積回路の拡大平面図である。図示するように、集積回路
チップ13は例えば一片1.5cm の長さを有し、従
来のアクティブマトリクス表示装置と比べ著しく小型化
されている。集積回路13はマトリクス状に配置された
微細な画素電極及び個々の画素電極に対応した絶縁ゲー
ト電界効果型トランジスタの形成された画素領域8と、
各トランジスタに対して画像信号を供給するための駆動
回路即ちXドライバが形成されたXドライバ領域9と、
各トランジスタを線順次で走査するための走査回路即ち
Yドライバ領域10とを有している。本発明によれば、
非晶質薄膜あるいは多結晶薄膜に比べて電荷易動度が極
めて大きく、結晶欠陥の少ない単結晶薄膜を用いている
ので、高速応答性を要するX及びYドライバを画素領域
と同一面上に形成することができる。集積回路の画素領
域8に形成された個々の画素電極は対応するトランジス
タ素子の導通により選択的に励起され液晶層4に作用し
てその光透過特性を制御し光弁として機能する。個々の
画素電極の大きさは10μm程度であるので極めて高精
細なアクティブマトリクス液晶光弁装置を得ることがで
きる。
【0011】図1(D)は、図1(C)に示す画素領域
8の一部拡大平面図であり、1個の画素を示す。図1(
E)は同じく1個の画素の模式的断面図である。図示す
るように、画素14は画素電極15と、画素電極15を
信号に応じて励起させるためのトランジスタ16と、該
トランジスタ16に信号を供給するための信号線17及
び該トランジスタを走査するための走査線18とから構
成されている。信号線17はXドライバに接続されてお
り、走査線18はYドライバに接続されている。トラン
ジスタ16は単結晶薄膜層3に形成されたドレイン領域
21、ソース領域22、及びゲート絶縁膜を介してチャ
ンネル領域の上に形成されたゲート電極19とから構成
されている。即ちトランジスタ16は絶縁ゲート電界効
果型である。ゲート電極19は走査線18の一部から構
成されており、ソース領域には画素電極15が接続され
ており、ドレイン領域21にはドレイン電極20が接続
されている。ドレイン電極20は信号線17の一部を構
成する。遮光膜6はトランジスタ16へ遮光膜の側から
入射する光を遮断し、トランジスタ16のドレイン領域
21とソース領域22の間に発生する光リーク電流を防
ぐ。さらに、遮光膜6は画素電極間を透過する迷光を遮
断する。また遮光膜6と液晶駆動電極15は絶縁膜5を
介して平面的に重なりあう部分を有するので、ここにキ
ャパシタンスを持つことができ、画素電極15に書き込
まれた電圧を保持することができる。
【0012】図2(A)〜(E)は基板1の製造方法を
示す断面図で、 図2(A):単結晶半導体基板25の上に絶縁膜5を挟
んで単結晶半導体層3を形成する。具体的には、一例と
して単結晶シリコン基板に酸素イオンをイオン注入後ア
ニールすることでシリコン基板の表面に単結晶シリコン
層を残したまま基板シリコンとの間を酸化シリコンで絶
縁できる。あるいは、他の一例として酸化膜を表面に形
成したシリコン単結晶基板とシリコン単結晶基板を貼り
あわせ一方のシリコン基板を薄膜層の厚さを残して除去
することで実現できる。
【0013】図2(B):単結晶半導体層3に通常の半
導体微細加工で、画素電極、駆動回路、制御回路などを
形成する。 図2(C):単結晶半導体基板25と担体層2を高分子
分散型液晶4を介して貼りあわせる。担体層2はガラス
、石英などの絶縁体である。 図2(D):単結晶半導体基板25の絶縁層5と単結晶
半導体層3を残して半導体基板を除去する。除去する方
法としては研磨、あるいはエッチングなどの方法が用い
られる。この際、絶縁層はエッチングの停止層あるいは
研磨の終点検出として用いることができる。
【0014】図2(E):単結晶半導体層3に形成され
たトランジスタなどの光に感受性のある素子部分を金属
膜などからなる遮光層6で覆う。
【0015】
【作用】上記のように構成された光弁装置においては、
絶縁性の担体層上の透明導電膜、電気光学物質層を介し
てその上に形成された半導体単結晶薄膜層とその上の絶
縁膜その上の遮光膜からなる層構造を有する基板を用い
ており、且つ該半導体単結晶薄膜層は半導体単結晶バル
クからなるウェハと同等の品質を有している。従って、
かかる半導体単結晶薄膜層に微細化技術を駆使して画素
電極及び画素を駆動するスイッチング素子などを集積的
に形成することができる。この結果得られる集積回路チ
ップは極めて高い画素密度及び極めて小さい画素寸法を
有し、外部からの電気的接続端子を数十以下と非常に少
なくした超小型光弁装置例えばアクティブマトリクス液
晶表示を構成できる。遮光膜は集積回路のトランジスタ
などの素子に入射する光を遮断すると共に、画素電極と
遮光膜の平面的に重なりあう部分は間に絶縁膜を有する
キャパシタンスなので遮光膜を特定の電位に保つことで
各画素に容量を付加できる。付加された容量は画素電極
に書き込まれた信号電圧の保持時間を長くすることがで
きる。即ち、トランジスタなどによるリーク電流による
画素に保持された電圧が変動することで発生するフリッ
カや、保持された信号電圧の低下によるコントラストの
低下を防ぐことができる。さらに一定電位に保たれた遮
光膜は隣あう液晶駆動電極間に生ずる電界をシールドで
き、電気光学物質駆動電極以外の領域を通過する光を遮
断し、画素以外の領域で電気光学物質層が画素電極の影
響を受け動作することを防ぐ。その結果、光弁装置に於
いて、コントラストの低下、クロストークなどを防止で
きる。
【0016】
【実施例】以下図面を参照して本発明の好適な実施例を
詳しく説明する。図3は本発明にかかる光弁装置の一実
施例を示す模式的分解斜視図である。図示するように、
光弁装置はシリコン半導体膜層3と、該半導体膜層3に
対向配置されたガラス担体2と、該半導体膜層3と該担
体2との間に配置された高分子分散型液晶層4とから構
成されている。シリコン半導体膜層3には画素を規定す
る画素電極あるいは駆動電極15と、所定の信号に応じ
て駆動電極15を励起するための駆動回路とが形成され
ている。ガラス担体2の表面には透明導電膜からなる共
通電極7が形成されている。  そして、駆動回路はこ
の単結晶シリコン半導体膜層3に形成された集積回路か
らなる。この集積回路はマトリクス上に配置された複数
の電界効果型絶縁ゲートトランジスタ16を含んでいる
。 トランジスタ16のソース電極は対応する電極15に接
続されており、同じくゲート電極は走査線18に接続さ
れており、同じくドレイン電極は信号線17に接続され
ている。該集積回路はさらにXドライバ9を含み列状の
信号線17に接続され、さらに、Yドライバ10を含み
行状の走査線18に接続されている。遮光層6は絶縁層
5を介して半導体膜層3のトランジスタやPN接合など
入射光の影響を受け特性が変化する部分を覆う。
【0017】次に図3を参照して上述した実施例の動作
を詳細に説明する。個々のトランジスタ素子16のゲー
ト電極は走査線18に接続されており、Yドライバ10
によって走査信号が印加され線順次で個々のトランジス
タ素子16の導通及び遮断を制御する。Xドライバ9か
ら出力される表示信号は信号線17を介して導通状態に
ある選択されたトランジスタ16に印加される。印加さ
れた表示信号は対応する画素電極15に伝えられ、画素
電極を励起し、液晶層4に作用してその透過率を実質1
00%とする。
【0018】一方、非選択時においてはトランジスタ素
子16は非導通状態となり画素電極に書き込まれた表示
信号を電荷として維持する。なお液晶層4は比抵抗が高
く通常は容量性として動作する。これら駆動トランジス
タ素子16のスイッチング性能を表すためにオン/オフ
電流比が用いられる。液晶動作に必要な電流比は書き込
み時間と保持時間から簡単に求められる。例えば表示信
号がテレビジョン信号である場合には、1走査期間の約
60μsec の間の表示信号の90%以上を書き込ま
ねばならない。
【0019】一方、1フィールド期間である約16ms
ecで電荷の90%以上を保持しなければならない。そ
の結果、電流比は5桁以上必要となる。この時、駆動ト
ランジスタ素子は電荷易動度が極めて高い単結晶シリコ
ン半導体薄膜層3の上に形成されているのでオン/オフ
比は6桁以上を確保できる。従って、極めて高速な信号
応答性を有するアクティブマトリクスタイプの光弁装置
を得ることが出来る。又、単結晶薄膜の高易動度性を利
用して、同時に、周辺回路(Xドライバ9及びYドライ
バ10)を同一シリコン単結晶半導体薄膜上に形成する
ことが可能となる。
【0020】さらに、遮光膜6が形成されているので光
弁装置として強い入射光にも影響されること無く動作す
る。
【0021】
【発明の効果】上述したように、本発明によれば担体層
の上に形成された半導体単結晶薄膜に対して半導体微細
化技術を用いて画素電極、駆動回路を集積的に形成して
得られる集積回路チップ基板を用いて光弁装置を形成し
ている。このため、極めて高い画素密度を有する光弁装
置を得ることができるという効果がある。又、集積回路
チップと同程度にできるので極めて小型の光弁装置を得
ることができるという効果がある。単結晶薄膜層に対し
て集積回路技術を用いることができるのでLSIに匹敵
する種々の機能を有する回路を容易に付加できるという
効果がある。さらに、単結晶薄膜を用いてスイッチング
トランジスタのみならず駆動回路を同時に内蔵できると
いう効果がある。また遮光膜によって入射光が強いとき
でも、正常に動作する。さらに遮光膜は画素に電極との
間に容量を有し、画素に書き込まれた信号の保持時間を
伸ばし、画素間の電界をシールドすることで画素間のク
ロストークを防ぐなど光弁装置の画質を大きく向上する
などの著しい効果がある。
【図面の簡単な説明】
【図1】(A)は本発明の基板の平面形状をを示した説
明図である。(B)は本発明の基板の断面構造をを示し
た説明図である。(C)は本発明の画素領域の一部拡大
平面図を示した説明図である。(D)は本発明の画素領
域の一部拡大平面図を示した説明図である。(E)は本
発明の画素領域の一部拡大断面図を示した説明図である
【図2】(A)〜(E)は本発明の半導体装置の製造工
程を示した説明図である。
【図3】本発明の実施例の斜視分解図を示した説明図で
ある。
【符号の説明】
1  基板 2  担体層 3  単結晶半導体層 4  高分子分散型液晶層 5  絶縁層 6  遮光層 7  共通電極あるいは透明導電膜 8  画素領域 9  Xドライバ 10  Yドライバ 14  画素 15  画素電極 16  トランジスタ 17  信号線 18  走査線 19  ゲート電極 20  ドレイン電極 21  ドレイン領域 22  ソース領域

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】  駆動電極と所定の信号に応じて該駆動
    電極を励起するための駆動回路とが形成された駆動層と
    、該駆動層に対向配置された対向基板と、該駆動層と該
    対向基板の間に配置された電気光学物質層とからなる光
    弁装置において、該電気光学物質層は高分子材料中に液
    晶を分散した、ポリマー分散型液晶からなり、該駆動層
    と対向基板に挟まれており、該駆動層は半導体単結晶薄
    膜層からなり、該駆動回路は半導体単結晶薄膜層に形成
    された集積回路からなり、該駆動電極は半導体単結晶薄
    膜層の上に集積配置されかつ駆動回路により励起された
    とき電気光学物質層に作用してその光透過性を制御する
    ことを特徴とする光弁装置。
  2. 【請求項2】  該集積回路はマトリクス状に配置され
    た複数の駆動素子を含み、該駆動電極はマトリクス状に
    配置された複数の画素電極からなりかつ個々の駆動素子
    により選択的に励起されることを特徴とする請求項1に
    記載の光弁装置。
  3. 【請求項3】  該集積回路は該マトリクス状駆動素子
    を走査するための走査回路を含んでいることを特徴とす
    る請求項2に記載の光弁装置。
  4. 【請求項4】  該集積回路は外部から入力された画像
    信号を処理し該走査回路に転送するための画像信号処理
    回路を含んでいることを特徴とする請求項3に記載の光
    弁装置。
  5. 【請求項5】  該駆動層は該対向電極に対して所定の
    間隔を保つためのスペーサが形成されており、該間隙に
    は該電気光学物質が充填されていることを特徴とする請
    求項1に記載の光弁装置。
  6. 【請求項6】  該駆動層には該マトリクス状画素電極
    に対応してカラーフィルタが配置されていることを特徴
    とする請求項1に記載の光弁装置。
  7. 【請求項7】  該対向基板層は石英やガラスなどの透
    明絶縁体と透明導電層の2層からなり該半導体単結晶薄
    膜層はシリコンからなる請求項1に記載の光弁装置。
  8. 【請求項8】  該シリコン半導体単結晶薄膜層は結晶
    方位に関し<100>0.0 ±1.0 ゜の範囲の一
    様性を有し、その単結晶格子欠陥密度は500個/cm
    2 以下である請求項7に記載の光弁装置。
  9. 【請求項9】  該集積回路は該半導体単結晶薄膜層表
    面に形成された絶縁ゲート型トランジスタを含み、その
    チャンネル形成領域下は該半導体単結晶薄膜層に接地さ
    れている請求項8に記載の半導体装置。
JP7933091A 1990-11-15 1991-04-11 光弁装置および半導体装置 Expired - Lifetime JP3091883B2 (ja)

Priority Applications (15)

Application Number Priority Date Filing Date Title
JP7933091A JP3091883B2 (ja) 1991-04-11 1991-04-11 光弁装置および半導体装置
US07/791,912 US5347154A (en) 1990-11-15 1991-11-13 Light valve device using semiconductive composite substrate
KR1019910020276A KR100292974B1 (ko) 1990-11-15 1991-11-14 반도체장치와그제조방법
DE69133440T DE69133440T2 (de) 1990-11-15 1991-11-15 Halbleitervorrichtung zur Verwendung in einem Lichtventil und deren Herstellungsmethode
DE69133628T DE69133628D1 (de) 1990-11-15 1991-11-15 Halbleitervorrichtung zur Verwendung in einem Lichtventil und deren Herstellungsmethode
EP91310565A EP0486318B1 (en) 1990-11-15 1991-11-15 Semiconductor device for use in a light valve device, and process for manufacturing the same
EP98204180A EP0915503B1 (en) 1990-11-15 1991-11-15 Semiconductor device for use in a light valve device, and process for manufacturing the same
EP00200828A EP1026733B1 (en) 1990-11-15 1991-11-15 Semiconductor device for use in a light valve device, and process for manufacturing the same
DE69133483T DE69133483T2 (de) 1990-11-15 1991-11-15 Halbleitervorrichtung zur Verwendung in einem Lichtventil und deren Herstellungsmethode
US08/264,635 US5486708A (en) 1990-11-15 1994-06-23 Light valve device using semiconductive composite substrate
US08/459,834 US5618739A (en) 1990-11-15 1995-06-02 Method of making light valve device using semiconductive composite substrate
US08/460,538 US5572045A (en) 1990-11-15 1995-06-02 Light valve device using semiconductive composite substrate
US08/460,536 US5728591A (en) 1990-11-15 1995-06-02 Process for manufacturing light valve device using semiconductive composite substrate
KR1019990044494A KR100311340B1 (ko) 1990-11-15 1999-10-14 광밸브장치 및 그 제조방법과 이를 이용한 화상프로젝션 시스템
HK99105064.2A HK1020801A1 (en) 1990-11-15 1999-11-05 Semiconductor device for use in a light valve device, and process for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7933091A JP3091883B2 (ja) 1991-04-11 1991-04-11 光弁装置および半導体装置

Publications (2)

Publication Number Publication Date
JPH04311929A true JPH04311929A (ja) 1992-11-04
JP3091883B2 JP3091883B2 (ja) 2000-09-25

Family

ID=13686876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7933091A Expired - Lifetime JP3091883B2 (ja) 1990-11-15 1991-04-11 光弁装置および半導体装置

Country Status (1)

Country Link
JP (1) JP3091883B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125931A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JP4619645B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP4619644B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125931A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JP4619645B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP4619461B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP4619644B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法

Also Published As

Publication number Publication date
JP3091883B2 (ja) 2000-09-25

Similar Documents

Publication Publication Date Title
KR100238640B1 (ko) 반도체장치 및 그 제조방법
EP0661581B1 (en) Active matrix type liquid crystal display apparatus
KR100864798B1 (ko) 반도체 디바이스
KR100209281B1 (ko) 액정 표시 소자 및 그 제조방법
US6633359B1 (en) Liquid crystal display having signal lines on substrate intermittently extending and its manufacture
EP0430592B1 (en) An active matrix display device
US5491571A (en) Liquid crystal display including electrodes and driver devices integrally formed in monocrystalline semiconductor layer
JPH04133033A (ja) 半導体単結晶薄膜基板光弁装置とその製造方法
US5537234A (en) Relective liquid crystal display including driver devices integrally formed in monocrystalline semiconductor layer and method of fabricating the display
US6312968B1 (en) Method for fabricating an electrically addressable silicon-on-sapphire light valve
JP3454340B2 (ja) 液晶表示装置
JPS63101831A (ja) アクテイブ・マトリクス液晶表示装置及びその製造方法
JP3091883B2 (ja) 光弁装置および半導体装置
JPH04181227A (ja) 半導体装置及びその製造方法
JP2838612B2 (ja) 光弁装置とその製造方法
JPH0567209B2 (ja)
JP2668317B2 (ja) アクティブマトリクスパネル
JPH04133035A (ja) 光弁基板用単結晶薄膜半導体装置
JPH04115231A (ja) 光弁基板用半導体装置
JPS63101832A (ja) アクテイブ・マトリクス液晶表示装置
KR100381053B1 (ko) 액정표시장치
JPH04313734A (ja) 光弁装置、半導体装置とその製造方法
JPS5987491A (ja) マトリクス・カラ−液晶表示装置
JPS6144467A (ja) 薄膜トランジスタ
JPH0772821B2 (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080728

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 10

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 11