JPS6351654A - 薄膜導体をテストする方法および装置 - Google Patents

薄膜導体をテストする方法および装置

Info

Publication number
JPS6351654A
JPS6351654A JP62133257A JP13325787A JPS6351654A JP S6351654 A JPS6351654 A JP S6351654A JP 62133257 A JP62133257 A JP 62133257A JP 13325787 A JP13325787 A JP 13325787A JP S6351654 A JPS6351654 A JP S6351654A
Authority
JP
Japan
Prior art keywords
conductor
temperature
wafer
resistance
electromigration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62133257A
Other languages
English (en)
Inventor
ジエイムス エイ.シユワルツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHIRAKIYUUSU UNIV
Original Assignee
SHIRAKIYUUSU UNIV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHIRAKIYUUSU UNIV filed Critical SHIRAKIYUUSU UNIV
Publication of JPS6351654A publication Critical patent/JPS6351654A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は、原子の物質移動を生じ易い導体の信頼性のテ
ストに関し、特に、通常マイクロ・エレクトロニク・デ
バイスに使用される型式の薄膜コネクタの信頼性を評価
するための方法に関する。
発明の背景 マイクロ回路やその他の集積回路に通常使用される型式
の薄膜導体は、時間の経過とともにエレクトロマイグレ
ーションと称されるプロセス(現象)により劣化する。
ある種の不利な条件下では、このプロセスは、回路の早
期故障につながることがある。このエレクトロマイグレ
ーションに起因する故障(以下、単に「エレクトロマイ
グレーション故障」と称すル)ハ、−般に、ドナー領域
からアクセプタ領域への原子の移動を伴う。
エレクトロマイグレーション故障H1一般K、2つの別
個の段階として発生する。エレクトロマイグレーション
損傷(EMD)と称される、エレクトロマイグレーショ
ン故障の第1段階においては、原子が比較的明確な条件
下でドナー領域から移動し、物体内に空隙を残す。移動
した原子は、アクセプタ領域に沈積し、それによってヒ
ロック(丘)を創生ずる。破局故障プロセス(CF’P
)段階と称される、エレクトロマイグレーション故障の
第2段階は、その特徴として温度及び電流密度に複雑な
変動音生じ、その結果、デバイスの急激な、そして完全
な故障全惹起する。エレクトロマイグレーション起因故
障のこれらの2つの段階は、必らず、順次に発生し、E
MDが最初に発生する。エレクトロマイグレーション故
障プロセス(現象)(以下、単に「故障プロセス」又は
「プロセス」とも称する)の初期段階で生じる損傷(E
MD)は、温度、温度分布及び電流密度の明確な条件の
結果として起る。これらの条件は、EMD段諧中比較的
一定状態に留まり、導体のライフサイクル(寿命)全体
を通じて故障プロセスを大きく支配する。
故障プロセスの第2段階である、決定的な破局故障段階
(CFP)においてはエレクトロマイグレーションは、
その導体が先に経験した温度及び電流密度の初期条件に
よって特徴づけられるのではなく、この時点ではすでに
高い応力を受けているドナー領域内に発生する局部的電
流密度と温度によって特徴づけられる。第2段階の故障
は、第1段階の故障の結果ではあるが、急激な動力学で
もって、かつ、早期段階中における条件より明確でない
条件下で発生する。EMDは、導体の寿命の過半期間に
亘って発生するのに対して、CFPはライフサイクルの
終シに比較的短期間の間に生じる。即ち、EMDは、故
障プロセス全体を支配し、従って、最終のCFP発生の
下地を作る。
過去何年かに亘って、活性化エネルギーを測定するため
のいろいろな技法が適用されてきた。
例えば、寿命テスト法は、同じサンプルのうちの個数に
して50%がエレクトロマイグレーションにより故障し
たときその平均故障時間を記録する方法であり、最も一
般的な活性化エネルギー測定方法である。平均故障時間
は、活性化エネルギーQとプレ指数Aを評価する念めに
テスト温度の関数として測定される。
抵抗値法は最も簡単な技法である。この方法では、スト
ライプに一定の電流及び温度でストレスをかけ、ストラ
イブの抵抗値の経時増加量を記録する。活性化エネルギ
ー及びプレ指数は、単位時間当シの抵抗値変化の温度依
存性から求められる。
等温条件下で測定された電気抵抗及び抵抗率の測定値は
、エレクトロマイグレーションプロセスの動力学を研究
するのに従来から用いられておシ、この種のテストの詳
細な検討は、ハーガマム・プレス社発行の[固体物理及
び化学ジャーナルJ 1976年、第37巻、第73〜
80頁に掲載されたハンメル他の論文に発表されている
最近になって、[エレクトロマイグレーションの特徴全
明らかにするための温度−ランプ抵抗分析J (TRA
CE)と称される新しい技法が開発された。その主要な
利点は、活性化エネルギー及びプレ指数全、数時間です
む1つの実験から求めることができることである。この
方法によれば、所定の時間内で特定の与えられた温度範
囲に亘って実験を行うことができ、更に、定温実験では
通常無視される低温下でのプロセスの体系的研究全行う
ことができる。この方法は、米国特許第4,485.6
29号に記載されている。
同特許の動的テスト法は、複合集積回路の導体のライフ
サイクル金子側するのに極めて好適であつ次が、この方
法を用いるには、ICデバイス全完成品に仕上げなけれ
ばならず、即ち、パッケージ又はシェル内に入れてカプ
セル封じしなければならず、デバイスを密封室の制御さ
れた雰囲気内でテストしなければならない。
薄膜におけるエレクトロマイグレーション現象が、現在
、相当に注目を集めているが、それは、エレクトロマイ
グレーション損m(EMD)が超LSI (VLSI 
)デバイスの信頼性に影響を及ぼすと考えられているか
らである。
今日まで、上述した技法は、いずれも、パッケージ化さ
れたサングルのエレクトロマイグレーションプロセスの
動力学?研究するのに適用されてきた。寿命テスト法及
び抵抗値法は、ウェーハ段階で適用されているが、TR
ACE実験はウェーハ段階では試みられていない。本発
明の目的は、TRACBIウェーハ段階で適用すること
にあるが、この目的は決して小さい目的ではない。なぜ
なら、TRACE法によって行われる迅速な分析により
、新規提案のメタライズや、ストライプのアーキテクチ
ャを直接評価選別することができ、費用と時間のかかる
パッケージ工程全排除することができるからである。
発明の目的及び概要 従って、本発明の目的は、薄膜導体、特:・こ、マイク
ロエレクトロニジICデバイスに通常使用されるような
薄膜インターコネクタの@頼性を評定するための改良さ
れた方法及び装置を提供することである。
本発明の他の目的は、上記の導体の信慴性全評定するの
に要する時間を短縮し、テスト工程全簡略化することで
ある。
本発明の更に他の目的は、導体の寿命予測の精度全向上
することである。
本発明の他の目的は、同一半導体ウニ−・・上の多数の
集積回路についてエレクトロマイグレーションプロセス
に関連した活性化エネルギーQ及びプレ指数Aの値請求
めるために薄膜導体全テストするための方法及び装置全
簡略化することである。
本発明の一側面によれば、高温下で高い電流密)W全通
される半導体上に集積回路の一部として形成された薄膜
導体におけるエレクトロマイグレーション故障の特質を
明らかにする活性化エネルギー及びプレ指数係数の運動
学的パラメータを求めるための方法を提供する。
本発明のy5法は、半導体ウェーハ全テストユニットの
テスト台上に載せて実施する。テストユニットは、複数
のブa−プ′f!:備えたものとし、それらのグローブ
は、集積回路上の所定の薄膜導体に接触する位置へ正確
に位置づけすることができるように位置調節自在とする
。テスト台上には、半導体ウェーハに近接して抵抗加熱
素子を配置する。
ウェーハをテストユニットのテスト台上を・こ位置づけ
し、プローブを集積回路に接触させた後、薄膜導体に定
電流全印加することによって電気的にストレス全かける
。それと同時併行的に、前記薄膜導体の温度を時間の経
過に対し直線的な比例関係で(即ち、−次間数的な昇温
速度で)増大させるように前記スト・レス全与えられた
導体全加熱するために前記抵抗加熱素子にランプ電流を
供給する。ストレスを与えられた導体が直線的な昇温速
度で加熱されるにつれて変化する該導体の抵抗の変化を
測定し、その抵抗変化の測定値を、温度依存成分(温度
に起因して変化した抵抗変化和)に対応する分だけ補償
する(差引く)。それによって得られた抵抗変化は、エ
レクトロマイグレーションプロセスにg 因−tる抵抗
変化ヲ表わす。次いで、エレクトロマイグレーションプ
ロセスによって生じた経時抵抗変化の前記測定値を第零
比率式1/Ro−(dR)/(dt)= A exp 
(−Q/kr ) (ここで、Roは前記薄膜導体の初
期抵抗値、d)(、/dtはエレクトロマイグレーショ
ンプロセスによって生じる導体の経時抵抗変化、QHエ
レクトロマイグレーションプロセスのための活性化エネ
ルギー、人はエレクトロマイグレーションプロセスのプ
レ指数係数、kはボルツマン定数、Tは絶対温度である
)に関連させることによって前記活性化エネルギー及び
プレ指数係数を求める。
本発明の別の何面によれば、半導体ウェーハ上の集積回
路内に包含された薄膜導体をテストし、該導体のエレク
トロマイグレーション故障の原因となる活性化エネルギ
ー及びプレ指数係数の運動学的パラメータを求めるため
の装置を提供する。
好ましい実施例では、この装置は、半導体ウェーハを取
付けるためのチャックを備えたテスト台と、各々、該ウ
ェーハ上の薄膜導体に接触するように移動させることが
できる複数のグローブと、該ウェーハに対し熱伝達関係
に位置するように該テスト台上に配設された抵抗加熱素
子を有する。更に、この装置は、前記導体が加熱されて
いる間該導体に定電流全供給するために前記プローブの
うちの1対に接続されfc電気回路と、前記ウェーハ及
び導体の温度を時間の経過とともに直線的に上昇させる
ために前記抵抗加熱素子にランプ電流を供給する加熱電
流供給回路と、前記導体の温度が所定の時間に亘って前
記直線的な速度で上昇するにつれて変化する該導体の抵
抗の変化を測定するために前記プローブのうちの他の1
対に接続された回路と、前記ウェーハの温度変化を前記
活性化エネルギー及びプレ指数係数に関連づけることに
よってエレクトロマイグレーション故障プロセスによる
導体の抵抗の変化を算出することができるように該ウェ
ーハの温度変化を測定するための測定回路を備えている
。これらの計算から前記所定時間に亘っての抵抗の変化
の記録をとることができる。
実施例の説明 エレクトロニクスにおける今日の趨勢は超LSI回路の
使用に同っており、いわゆるサブミクロンデバイスの信
頼性の問題に関する研究、特に、短い拡散距離を有する
高拡散経路内に生じる高物質移動率の影響を研究するこ
とが必要とされる。先に述べたように、そのような物質
移動現象の1つは、ドナー領域からアクセプタ領域への
原子のエレクトロマイグレーションであり、この種の故
障は、導体の寿命(ライフサイクル)を極度に制限する
可能性がある。半導体業界において周知のように、又、
米国特許第4.483,629号に詳しく説明されてい
るように、エレクトロマイグレーション故障プロセスの
連動掌上のパラメータは、活性化エネルギーQとプレ指
数係数Aである。
エレクトロマイグレーション故障の基本的間型の考察、
及び、その現象の運動学的パラメータを測定するための
半導体デバイスの動的テストに関する説明は、上記米国
特許第4,483,629号に記載されているが、ここ
ではそのうちの留意すべき点の一部を再度記載すること
とする。
エレクトロマイグレーションの動力学は、平均故障時間
(MTF)の試験を通して確認されており、下記の関係
式によって表わされる。
(MTF ) =A’ J exp(−Q/kT ) 
=A’ exp (−Q/kT)。
ここで、Aはエレクトロマイグレーション故障プロセス
(以下、単に「プロセス」とも称する)のためのプレ指
数係数、nは通常1〜3の範囲の指数(exp)、Qは
プロセスのための活性化エネルギー、kはボルツマン定
数、Tは絶対プロセス温度である。上式と同様にして、
下式は導体の抵抗の僅かな変化のための条件を表わす。
1/RodB/dt=A  Jnexp(−Q/kT)
=A exp (−Q/kT) ここで、mは1〜3未満の範囲の抵抗変化測定値から求
めた電流密度指数、凡0は室温での導体の初期抵抗値、
di(、/dtはBMD (エレクトロマイグレーショ
ン損傷)条件下での導体抵抗の変化である。この式は、
エレクトロマイグレーションの初期段階における抵抗率
変化の観測された線形(−次間数的)時間依存性を示す
一定の温度変化範囲に亘って測定することができる総抵
抗変化量から直線基線全差引けば、抵抗率の残りのエレ
クトロマイグレーション関連成分は、下式のように第零
動力学プロセスによって温度及び時間に関連づけられる
17R(3−dR,、、/dt = A exp (−
Q/ kT )ここで、”emは抵抗変化のエレクトロ
マイグレーション関連成分である。
これは、米国特許第4.485,629号に詳細に説明
されているように、下式のように対数関数的に表わすこ
とができる。
1n(T−2(ΔRem/”0))=  Q/kT+1
n(Ak/βQ)ここで、Inは示された項の自然対数
、βは加熱速度である。
温度が直線的に周知の郭様で高められている間に定電流
条件下で導体の両端の電圧を測定すれば、1 n (T
−2(Δ)’em/Ro ) )対1/Tの特性プロッ
トを作図することができる。このプロットは傾きS?有
する線となる。活性化エネルギーQは、関係式Q==−
に5< kはボルツマン定数)から求めることができる
。同様にして、グレ指数係数Aは、この傾きから関係式
A = −8exp I(ここで、I=1n{(Ak)
−t’ある)を用いることによって算出することができ
る。
いずれも半導体ウェーハ上のそれぞれの区域に形成され
た複数の稠密バック集積回路デバイスの薄膜導体をテス
トするための本発明の装置は、第1図に概略図で、第2
図に透視図で示されている。
第1図を参照して説明すると、テストサンプル10は、
半導体ウェーハ12上Klせられる。
ウェーハ12は、集積回路18内に配設されたアルミニ
ウム又はアルミニウム合金製薄膜半導体16のための基
板14全構成する。導体16は、各v!L極経路20に
終端している。
定電流ICが定電流源22から1対のプローブ20へ供
給される。これらのグローブ24は、対向する2つの電
極経路20に接触している。
従ってこの定電流は、薄いストライプ状の半導体16全
通って流れる。
他の2つの対向する電極経路20に接続された1対のプ
ローブ28を有する電圧測定回路(「電圧測定器」とも
称する)26により導体16の両端間の電圧降下V、が
測定される。
抵抗加熱素子60がウェーハ12のための支持体上に配
置されて半導体16に対し熱伝達関係におかれている。
−万、やはり導体16に対し熱伝達関係−配置されてい
る感知器(以下、[センサ」と称する)32がウェーハ
12の温度を測定し、温度の高さに応じた出力信号全発
生するようになされている。抵抗加熱妻子30を′こ通
される加熱電流IHに、加熱電流回路34から直線的(
−次間数的)に増大するランプ電流として供給される。
センナ32からの信号は、温度制御器36の入力へ印加
され、制御器36は、その信号に応じて加熱電流回路3
4全制御する。
簿膜導体(単に、「ストライプ」とも称する)16の両
端間の電圧降下v、全全表す信号と、ストライプの温度
T全表わす信号が、それぞれ電圧測定器26及び温度制
@器36からデータ処理回路(「データ処理器」とも称
する)38へ供給される。データ処理器68¥i、温度
T及び抵抗R,=V、/Ioに対応する値?記録又は記
憶し、これらの値を用いて両者の関係を算出する。この
関係は、X−Yプロッタ40によってプロットされ、上
述した傾きS及びインタセブ)Ik求める。これらのデ
ータから活性化エネルギーQ及びプレ指数係数へ全導出
することができる。
このテスト全実施するための製電は、第2図に概略的に
示されるような構成であり、図示の型式のエレクトロマ
イグレーション故障分析テストユニット42を用いる。
好ましい実施形態では、テストユニット42は、米国ア
レツシイ・インコーホレーテッド社製の故障分析テスト
装置REL−4100A型であるが、それに類する他の
テストユニットも、同様に用いることができる。ユニッ
ト42は、水平平面及び垂直平面において移動自在のプ
ラテン44′jt宥し、プラテン44上にチャック46
が設けられている。チャック46は、ウェーハ12を真
空作用によって該チャック上の所定位置に保持する。チ
ャック46は、この実施例では、抵抗加熱器3o及び電
流供給源34を組入れた、プログラム可能なホットチャ
ックである。このホットチャックとして、例えば米国テ
ンプトロニクス・コーポレーション社製の「サーマルチ
ャックシステム」TP36型を用いることができる。こ
の装置には、又、いろいろな倍率の対物レンズと、接眼
鏡52を含むタレット50を有するスコープ光学系48
が設けられている。テスト装置42の後側には、ビデオ
ディスプレーモニタ54−が配置されている。この実施
例では、テスト装置42Fi、集積回路18のビデオイ
メージを送るビデオ撮像機即ちカメラ(図示せず)を備
えており、ビデオイメージがディスプレーモニタ54上
にビデオイメージ56として表示されるようになされて
いる。プラテン44の位置を調節するためのレバー60
、及び、プラテン44並びにチャック46の位tを調節
するための複数のシリンダ型回転つまみ付親ねじ62が
設けられ、又、4つのグローブ24.28をx、y、z
平面において位置調節するための複数のシリンダ型回転
つまみ付親ねじも設けられている。あるいは別法として
プラテン44及びチャック46の移動及びグローブ24
.28の位置ぎめは、動力によって行い、遠隔制御によ
って制御するようにしてもよい。
これらのプローブ24.2B、並びに集積回路1日の電
極経路20及び導体16は、第2図では、モニタ54に
映し出されるビデオイメージ56上に図示されている。
温度制御器(「温度制御回路」とも称する)36は、こ
の実施例では米国オメガ・エンジニアリング・インコー
ホレーテッド社製のCN−2010型でちゃ、プログラ
ム可能温度制御器である。この制御器は、テスト中温度
及び残シ時間を表示するだけでなく、プログラム作成中
ディスプレーのサブルーチンを示す制御及びディスプレ
ーパネル66を有する。パネル66は、テストルーチン
を始動及び停止するためのキー、及び、温度制御器をプ
ログラムするために、あるいは所望のディスプレーを呼
出すために使用するためのいろいろなエントリーキーを
備えている。この種のプログラム可能制御器36Fi、
ウェーハ12の特定の集積回路18を例えば数分から最
大100時間にも及ぶ所定の時間に亘って正確な、直線
的な昇温速度で加熱するようにプログラムされた温度ラ
ンプ(漸進的に昇温する加熱)を与える。
温度制御器36のハウジング円に、上述したようにプロ
ットすべき対数値を算出するためのデータ処理回路38
が収容されている。テスト装置42と温度制御器36と
は多重導線ケーブル68によって接萩されており、制御
器36とX−Yプロッタ40は別のケーブル70によっ
て接謄されている。
以下に、実際の例に基いて本発明を更に詳しく説明する
例  1 第1及び2図に例示された装置を用いて、米国標準規格
局から提供された幾つかのサンプルをテストした。これ
らの実験では、昇温加熱する(温度ランプ?設定する)
ためにLEFコーポレーション社製の2(NI P2−
253型温度プログラマを用いた。
サンプルは、シリコン基板上に付層された純粋アルミニ
ウムストライプであった。これらのストライプの供給メ
ーカーの公称寸法は、厚さ0.89μ、幅3μであり、
この数値音用いてストライプの断面積を算出した。
ストライプの実際の温度を求めるに当っては、温度の測
定値をジュール熱に鑑みて修正して求めた。この計算の
ために測定したストライプの抵抗の温度係数は、0.0
0040HM/kに等しがった。低電流下でのストライ
プの抵抗Rj。いとテスト電流下でのストライプの抵抗
” tes tを測定することにより、温度修正値(Δ
T)corri下式から計算することができた。
(ΔT)COrr=1/α 〔Rte、t/Rjow 
−1〕ここで、Rlestはテスト電流(t=0 )k
用いて測定した抵抗、RtOwは低1騎用いて測足し比
抵抗である。ストライプの実際の温度は、測定された湿
度に(Δt ) eorrを加算することによって求め
られた。この温度修正法は、ここでの実験過程全体に亘
って用いられた。絶対温度500kにおいて得られ(Δ
T )eorrの値が、実験温度範囲全体に亘っての温
度修正に適用された。
これが正しい仮定であることは、別に行った補助実験に
よって実証された。
実験は、長さ800μのストライプと長さ1200μの
ストライプについて行われた。加熱速度は、0.7に/
min、で一定とした。ウェーハとプローブとの熱膨張
係数の相異により、0.7に/min、  より高い加
熱速度では、グローブが接触パッド全引掻いて切開いて
しまい、短絡の原因となることが認められたからでる6
゜従って、TP−36e−vプロット「サーモチャック
システム」ではなく、上述したように、温度プログラマ
を使用した。
「サーモチャックシステム」は、30に/min、もの
高い加熱速度でしか昇温加熱することができないからで
ある。これらのストライプに2.5MA/c1n2の電
流密度でストレス全かけたところ、すべてのストライプ
が300℃未満の温度で故障した。
第5図は、2.5 MA/ar?■電流密度でストレス
kかけられたストライプの抵抗対温度のプロット(グラ
フ)を示す。第4図は、上記条件下においてストライプ
の温度の関数としてエレクトロマイグレーションに起因
する抵抗値の増大上水す。上述したように、加熱速度は
0.7に/min、で一定とした。第4図の実線は、プ
レ指数の特性プロットと算出数値全分析することにより
活性化エネルギーに基いて引かれたものである。第5図
は、活性化エネルギー(Q−0,576eV)’に求め
るデータとして用いられた特性プロット上水す。
例  2 例1と同じ平頂を用いて、6個の個別導体全それぞれ別
々の実験でテストした。表Iは、ウェーハ段階での実験
から得られ之Q及びAの結果をまとめたものである。
表 I Q及びAの値 例        Q eV           A
  5ee−12a          O,4390
,942b          O,54111,44
2c          O,52223,832d 
     O,59838,902e        
   O,7813629゜2f      O,78
24400,4平   均       Q=0.57
5  eV。
標準偏差     =0.029eV、米国標準規格局
の報告によれば、活性化エネルギーQの信頼しうる値は
o6eVであるとでれている。当業者は、この実験によ
って得られた上記値は、半導体供給メーカーが提示して
いるQの数値と一致していることが分るでおろう。Qノ
変化H1J、A、シュワルツ、L、E、フェルトン編[
エレクトロマイグレーション動力学における補償と影響
」ソリッドステートエレクトロニクス第28巻、A7第
669〜675頁(1985年)に詳しく説明されてい
る。
以上の説明から明らかなように、上述した装置によれば
、エレクトロマイグレーション故障の運動学的パラメー
タは、多重ICウェーハ上の多数の集積回路18の各々
について迅速に、しかも、正確に測定することができ、
そのテスト法は、各集積回路18の各々について順次に
実施することができる。しかも、このエレクトロマイグ
レーション故障テスト法は、清浄な部屋環境内で行うこ
とが望ましいが、密封室内で行う必要がない。
【図面の簡単な説明】
第1図は、本発明のテスト方法を実施するための装置と
テストサンプルの概略図、第2図は、本発明の一実施例
によるテスト装置の透視図、第3図はストライプの抵抗
′!f−温度に対してプロットしたグラフ、第4図はエ
レクトロマイグレーションに起因する抵抗の増大をスト
ライプの温度の関数として示したグラフ、第5図は活性
化エネルギー及びプレ指数を導出する特性プロットであ
る。 図中、12はウェーハ、16は薄膜導体(ストライプ)
、22は定電流源、24.28Fiプローブ、26は電
圧測定器、30は加熱素子、32はセ/す、36は温度
制御器、3Bはデータ処理器、40はプロッタ。

Claims (1)

  1. 【特許請求の範囲】 1)高温下で高い電流密度を通される半導体上に集積回
    路の一部として形成された薄膜導体におけるエレクトロ
    マイグレーション故障の特質を明らかにする活性化エネ
    ルギー及びプレ指数係数の運動学的パラメータを求める
    ための方法であつて、 前記薄膜導体に対し電気的に接触する位置へ移動させる
    ことができる複数のプローブを有し、前記半導体ウェー
    ハを加熱するためにウェーハに対し熱伝達関係におかれ
    る抵抗加熱素子を備えたテスト台を用意して、該テスト
    台上に半導体ウェーハを載せ、 前記薄膜導体に定電流を印加することによつて電気的に
    ストレスを与え、 前記導体の温度を時間の経過に対し直線的な比例関係で
    上昇させるように前記ストレスを与えられた導体を加熱
    するために前記抵抗加熱素子にランプ電流を供給し、 前記ストレスを与えられた導体が直線的な昇温速度で加
    熱されるにつれて変化する該導体の抵抗の変化を測定し
    、 エレクトロマイグレーションプロセスによつて生じた経
    時抵抗変化の前記測定値を関連させることによつて前記
    活性化エネルギー及びプレ指数係数を算出することから
    成る方法。 2)前記活性化エネルギー及びプレ指数係数は、第零比
    率式1/R_0・(dR)/(dt)=Aexp{(−
    Q)/(kT)}(ここで、R_0は前記薄膜導体の初
    期抵抗値、(dR)/(dt)はエレクトロマイグレー
    ションプロセスによつて生じる導体の抵抗変化、Qはエ
    レクトロマイグレーションプロセスのための活性化エネ
    ルギー、Aはエレクトロマイグレーションプロセスのプ
    レ指数係数、kはボルツマン定数、Tは絶対温度である
    )を用いて算出することを特徴とする特許請求の範囲第
    1項記載の方法。 3)エレクトロマイグレーションプロセスの結果として
    生じた抵抗の変化を求めるために、抵抗変化の前記測定
    値を温度依存成分に対応する分だけ補償する工程を含む
    ことを特徴とする特許請求の範囲第1項記載の方法。 4)前記半導体ウェーハは、各々複数の薄膜導体を備え
    た複数の同じ集積回路を有するものであり、該ウェーハ
    を前記テスト台上に載せたまま該薄膜導体の複数個につ
    いて順次に前記方法を実施することを特徴とする特許請
    求の範囲第1項記載の方法。 5)前記ランプ電流は、温度制御器から供給することを
    特徴とする特許請求の範囲第1項記載の方法。 6)エレクトロマイグレーションプロセスのための活性
    化エネルギーを、1n〔T^−^2(ΔR_e_m/R
    _0)〕v_51/T(ここで、ΔR_e_mはエレク
    トロマイグレーションプロセスによつて生じる前記導体
    の抵抗変化)をプロットすることによつて求める工程を
    含むことを特徴とする特許請求の範囲第1項記載の方法
    。 7)エレクトロマイグレーションの活性化エネルギーは
    、前記プロットから関係式Q=−KS(ここで、Sはプ
    ロットされた線の傾き)に従つて求めることを特徴とす
    る特許請求の範囲第6項記載の方法。 8)前記プレ指数係数を関係式I=1n{(Ak)/(
    βQ)}soA=−SexpI(ここで、βは加熱速度
    )から求める工程を含むことを特徴とする特許請求の範
    囲第6項記載の方法。 9)半導体ウェーハ上の集積回路内に包含された薄膜導
    体をテストし、該導体のエレクトロマイグレーション故
    障の原因となる活性化エネルギー及びプレ指数係数の運
    動学的パラメータを求めるための装置であつて、 前記ウェーハを取付けるためのテスト台と、該ウェーハ
    上の薄膜導体に接触するように移動させることができる
    複数のプローブと、該ウェーハに対し熱伝達関係に位置
    するように該テスト台上に配設された抵抗加熱素子とを
    含む半導体ウェーハテストユニットと、 前記導体が加熱されている間該導体に定電流を供給する
    ために前記プローブのうちの1対に接続された電気手段
    と、 前記ウェーハ及び導体の温度を時間の経過とともに直線
    的に上昇させるために前記抵抗加熱素子にランプ電流を
    供給する加熱電流供給手段と、 前記導体の温度が所定の時間に亘つて前記直線的な速度
    で上昇するにつれて変化する該導体の抵抗の変化を測定
    するために前記プローブのうちの他の1対に接続された
    第1手段と、 前記ウェーハの温度変化を前記活性化エネルギー及びプ
    レ指数係数に関連づけることによつてエレクトロマイグ
    レーション故障プロセスによる導体の抵抗の変化を算出
    することができるように該ウェーハの温度変化を測定す
    るためのものであり、前記所定時間に亘つての抵抗の変
    化の記録をとるようにした第2手段とから成る装置。 10)前記所定時間に亘つての抵抗の変化及び温度変化
    の記録を記録するための記録手段を備えていることを特
    徴とする特許請求の範囲第9項記載の装置。 11)温度の変化に対する抵抗の変化のプロットを作成
    するために前記記録手段に接続されたプロッタを備えて
    いることを特徴とする特許請求の範囲第10項記載の装
    置。 12)前記加熱電流供給手段は、前記ウェーハに所望の
    温度上昇を与えるために前記加熱素子への電流を自動的
    に増大させるためのプログラム可能な温度制御器を含む
    ことを特徴とする特許請求の範囲第9項記載の装置。 13)前記テストユニットは、前記ウェーハ上の複数の
    集積回路の複数の同様な薄膜を順次にテストし、各導体
    について活性化エネルギー及びプレ指数係数を求めるこ
    とができるように、前記ウェーハを前記テスト台上に位
    置づけしたまま前記各プローブの位置を調節するための
    調節手段を備えていることを特徴とする特許請求の範囲
    第9項記載の装置。
JP62133257A 1986-07-11 1987-05-28 薄膜導体をテストする方法および装置 Pending JPS6351654A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US884793 1986-07-11
US06/884,793 US4739258A (en) 1986-07-11 1986-07-11 Dynamic testing of thin-film conductor

Publications (1)

Publication Number Publication Date
JPS6351654A true JPS6351654A (ja) 1988-03-04

Family

ID=25385407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62133257A Pending JPS6351654A (ja) 1986-07-11 1987-05-28 薄膜導体をテストする方法および装置

Country Status (4)

Country Link
US (1) US4739258A (ja)
EP (1) EP0253746B1 (ja)
JP (1) JPS6351654A (ja)
DE (1) DE3767063D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290646A (ja) * 1988-09-28 1990-03-30 Nec Corp 試験用半導体素子

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3881251D1 (de) * 1987-03-31 1993-07-01 Siemens Ag Sensor zur messung des stromes oder der spannung von auf einem referenzsubstrat vorhandenen elektrisch leitenden schichten.
FR2617975B1 (fr) * 1987-07-09 1990-01-19 Commissariat Energie Atomique Systeme automatique de tests d'endurance d'une pluralite d'elements electriques conducteurs
US5084671A (en) * 1987-09-02 1992-01-28 Tokyo Electron Limited Electric probing-test machine having a cooling system
US5081414A (en) * 1989-03-20 1992-01-14 Semitex Co., Ltd. Method for measuring lifetime of semiconductor material and apparatus therefor
US5138255A (en) * 1989-03-20 1992-08-11 Semitex Co., Ltd. Method and apparatus for measuring lifetime of semiconductor material including waveguide tuning means
US5030905A (en) * 1989-06-06 1991-07-09 Hewlett-Packard Company Below a minute burn-in
US5015950A (en) * 1989-07-21 1991-05-14 Iowa State University Research Foundation, Inc. Method and apparatus for determining thermal resistance and structural integrity of coatings on conducting materials by monitoring electrical conductance of the underlying material upon localized heating of the overlying coating
US5264377A (en) * 1990-03-21 1993-11-23 At&T Bell Laboratories Integrated circuit electromigration monitor
DE69104248T2 (de) * 1990-03-21 1995-01-26 At & T Corp Elektromigrationsüberwachungseinrichtung für integrierte Schaltungen.
US5143450A (en) * 1991-02-01 1992-09-01 Aetrium, Inc. Apparatus for handling devices under varying temperatures
US5263775A (en) * 1991-02-01 1993-11-23 Aetrium, Inc. Apparatus for handling devices under varying temperatures
US5162742A (en) * 1992-01-29 1992-11-10 International Business Machines Corporation Method for locating electrical shorts in electronic substrates
US5291142A (en) * 1992-05-08 1994-03-01 Tadahiro Ohmi Method and apparatus for measuring the resistance of conductive materials due to electromigration
US5260668A (en) * 1992-06-11 1993-11-09 Prometrix Corporation Semiconductor surface resistivity probe with semiconductor temperature control
US5434385A (en) * 1992-11-02 1995-07-18 International Business Machines Corporation Dual channel D.C. low noise measurement system and test methodology
US5392219A (en) * 1993-07-06 1995-02-21 Digital Equipment Corporation Determination of interconnect stress test current
US5625288A (en) * 1993-10-22 1997-04-29 Sandia Corporation On-clip high frequency reliability and failure test structures
US5497076A (en) * 1993-10-25 1996-03-05 Lsi Logic Corporation Determination of failure criteria based upon grain boundary electromigration in metal alloy films
US5435646A (en) * 1993-11-09 1995-07-25 Hughes Aircraft Company Temperature measurement using ion implanted wafers
JP2570155B2 (ja) * 1993-11-11 1997-01-08 日本電気株式会社 半導体装置
GB9325281D0 (en) * 1993-12-10 1994-02-16 Texas Indstruments Limited Improvements in and relating to the testing of semiconductor devices
US5502390A (en) * 1994-03-15 1996-03-26 International Business Machines Corporation Adiabatic conductor analyzer method and system
US5570027A (en) * 1995-04-19 1996-10-29 Photocircuits Corporation Printed circuit board test apparatus and method
JP2880695B2 (ja) * 1996-09-27 1999-04-12 松下電子工業株式会社 半導体記憶装置の加速試験方法
US6239604B1 (en) * 1996-10-04 2001-05-29 U.S. Philips Corporation Method for inspecting an integrated circuit by measuring a voltage drop in a supply line of sub-circuit thereof
US5744733A (en) * 1997-04-09 1998-04-28 Bridenbaugh; Paul Michael Method for testing and screening electronic and photonic packages for hydrogen damage susceptibility
US5902504A (en) * 1997-04-15 1999-05-11 Lucent Technologies Inc. Systems and methods for determining semiconductor wafer temperature and calibrating a vapor deposition device
US5898706A (en) * 1997-04-30 1999-04-27 International Business Machines Corporation Structure and method for reliability stressing of dielectrics
US6348807B2 (en) * 1998-11-24 2002-02-19 Advanced Micro Devices, Inc. Method and system for utilizing multiple thermocouples to obtain a temperature contour map
JP2001033516A (ja) * 1999-07-23 2001-02-09 Sony Corp エージング用ソケット、カセット及びそのエージング装置
US6728653B1 (en) * 2000-03-21 2004-04-27 Unisys Corporation Method for testing multi-chip packages
JP4173306B2 (ja) * 2001-11-30 2008-10-29 東京エレクトロン株式会社 信頼性評価試験装置、信頼性評価試験システム及び信頼性評価試験方法
DE10227829A1 (de) * 2002-06-21 2004-01-15 Infineon Technologies Ag Verfahren zum Überwachen der Herstellung und zum Bewerten der Qualität einer Metallisierungsanordnung sowie zugehörige Erfassungsvorrichtung
US6770847B2 (en) * 2002-09-30 2004-08-03 Advanced Micro Devices, Inc. Method and system for Joule heating characterization
US8232809B2 (en) * 2009-11-18 2012-07-31 International Business Machines Corporation Determining critical current density for interconnect
US8917104B2 (en) * 2011-08-31 2014-12-23 International Business Machines Corporation Analyzing EM performance during IC manufacturing
US8890556B2 (en) 2011-10-26 2014-11-18 International Business Machines Corporation Real-time on-chip EM performance monitoring
DE102014220615B4 (de) * 2014-10-10 2023-02-02 Vitesco Technologies Germany Gmbh Verfahren zur Bestimmung einer Stromtragfähigkeit eines passiven Bauteils
US9287185B1 (en) * 2015-06-29 2016-03-15 Globalfoundries Inc. Determining appropriateness of sampling integrated circuit test data in the presence of manufacturing variations
US10782316B2 (en) * 2017-01-09 2020-09-22 Delta Design, Inc. Socket side thermal system
KR20240027784A (ko) 2021-06-30 2024-03-04 델타 디자인, 인코포레이티드 접촉기 어셈블리를 포함하는 온도 제어 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3548491A (en) * 1967-02-03 1970-12-22 Ibm Mass production of electronic devices
US3710251A (en) * 1971-04-07 1973-01-09 Collins Radio Co Microelectric heat exchanger pedestal
US4383217A (en) * 1979-01-02 1983-05-10 Shiell Thomas J Collinear four-point probe head and mount for resistivity measurements
US4335350A (en) * 1980-05-23 1982-06-15 Chen James T C Apparatus for probing semiconductor wafers
JPS5814069A (ja) * 1981-07-16 1983-01-26 Matsushita Electronics Corp エレクトロマイグレ−ションの加速試験方法
US4483629A (en) * 1983-01-05 1984-11-20 Syracuse University Dynamic testing of electrical conductors
US4567432A (en) * 1983-06-09 1986-01-28 Texas Instruments Incorporated Apparatus for testing integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290646A (ja) * 1988-09-28 1990-03-30 Nec Corp 試験用半導体素子

Also Published As

Publication number Publication date
US4739258A (en) 1988-04-19
DE3767063D1 (de) 1991-02-07
EP0253746A1 (en) 1988-01-20
EP0253746B1 (en) 1990-12-27

Similar Documents

Publication Publication Date Title
JPS6351654A (ja) 薄膜導体をテストする方法および装置
US4483629A (en) Dynamic testing of electrical conductors
Kempers et al. A high-precision apparatus for the characterization of thermal interface materials
US5497076A (en) Determination of failure criteria based upon grain boundary electromigration in metal alloy films
USRE32625E (en) Dynamic testing of electrical conductors
KR100296184B1 (ko) 금속배선의 신뢰성 평가방법 및 금속배선의 신뢰성 평가장치
US6060895A (en) Wafer level dielectric test structure and related method for accelerated endurance testing
US6593761B1 (en) Test handler for semiconductor device
KR20210010511A (ko) 검사 장치 및 온도 제어 방법
JP2020047849A (ja) 検査装置及び検査方法
Soldatov et al. Control of quality of applying heat-conducting compound
US5646540A (en) Apparatus and method for measuring electromagnetic ageing parameter of a circuit element and predicting its values
JP7345320B2 (ja) 検査装置及びプローブカードの温度調整方法
US20200341031A1 (en) Inspection device and method of controlling temperature of probe card
US3414811A (en) Method and apparatus for testing the resistance characteristics of selfheated electrical resistors
Haygood et al. Characterization of Uniformity in Nb/Nb x Si 1-x/Nb Josephson Junctions
JP3628849B2 (ja) 集積回路における金属配線の評価方法及び評価装置
CN112903145B (zh) 高低温探针台在片温度参数的校准方法及装置
US2942183A (en) Electrical measuring network
JPH06342027A (ja) 配線の評価方法及び評価装置
JP3776257B2 (ja) 金属配線のエレクトロマイグレーション評価方法及び評価装置
TWI817505B (zh) 熱介面材料之老化測試方法以及具備熱介面材料老化測試功能之電子元件檢測設備
Szőke et al. Applicability of JESD51-14 to clip-bonded, discrete power devices
US20230160754A1 (en) Semiconductor device and trimming method of the same
JP3443127B2 (ja) エレクトロマイグレーション評価方法