DE69104248T2 - Elektromigrationsüberwachungseinrichtung für integrierte Schaltungen. - Google Patents

Elektromigrationsüberwachungseinrichtung für integrierte Schaltungen.

Info

Publication number
DE69104248T2
DE69104248T2 DE69104248T DE69104248T DE69104248T2 DE 69104248 T2 DE69104248 T2 DE 69104248T2 DE 69104248 T DE69104248 T DE 69104248T DE 69104248 T DE69104248 T DE 69104248T DE 69104248 T2 DE69104248 T2 DE 69104248T2
Authority
DE
Germany
Prior art keywords
test
conductor
width
elongated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69104248T
Other languages
English (en)
Other versions
DE69104248D1 (de
Inventor
Daniel Patrick Chesire
Anthony Stephen Oates
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Application granted granted Critical
Publication of DE69104248D1 publication Critical patent/DE69104248D1/de
Publication of DE69104248T2 publication Critical patent/DE69104248T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2642Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

    Hintergrund der Erfindung 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine verbesserte Prüfanordnung und Verfahren zur Bestimmung der Elektromigrationseigenschaften integrierter Schaltungen.
  • 2. Beschreibung des Standes der Technik
  • Die hohe Zuverlässigkeit integrierter Schaltungen ist ein sehr bedeutender Faktor bei deren Herstellung und Verwendung. Es werden Anstrengungen unternommen, die hohe Zuverlässigkeit in allen Stufen des Herstellungsablaufes sicherzustellen. Wo es machbar ist, werden Prüfungen in Zwischenstufen der Herstellung so durchgeführt, daß, falls nötig, korrigierende Eingriffe durchgeführt werden können. Die Bedeutung dieses Verfahrens wird verständlich, wenn man sich klar macht, daß die moderne IC- Herstellung hunderte von Schritten unter sorgfältigst gesteuerten Umgebungsbedingungen erfordert. Die Vervollständigung aller Schritte für einen gegebenen Wafer erfordert typischerweise einige Wochen, oder sogar Monate, bevor der letztliche IC-Wafer zur elektrischen Prüfung seiner Schaltungen verfügbar ist. Daher wird zu beliebigen vorgegebenen Zeiten eine lange Bestandsliste eines sehr wertvollen Produktes bearbeitet. Falls sich bei einem Prozeßschritt ein Problem entwickelt, kann dieses unter den Bedingungen des schlechtesten Falles einige Wochen vor seiner Entdeckung sein, wobei dies zu einem deutlichen wirtschaftlichen Verlust der Wafer in der Herstellung führt.
  • Ein Bereich traditionellen Interesses sind die Elektromigrationseigenschaften von Metalleitern (beispielsweise Aluminium, Aluminiumlegierungen, und/oder hochschmelzendem Metall) in der integrierten Schaltung. Aufgrund der sehr kleinen Linienbreiten, die für heutige IC's benötigt werden, ist die Stromdichte in diesen Leitern, einschließlich Ausläufer und Kontakte, sehr hoch und überschreitet oft 1 x 10&sup5; A/cm² im normalen Bauteilbetrieb. Daher wird, falls das Metall versehentlich in manchen Abschnitten des Ausläufers dünner (oder enger) als in anderen ist, die Stromdichte an diesen Orten höher als der angestrebte Wert sein. Da die Ausfallrate aufgrund von Elektromigrationsproblemen mit steigender Stromdichte ständig steigt, kann derartiges nicht angestrebtes Ausdünnen der Ausläufer bzw. Leitungen zu nicht akzeptabler Zuverlässigkeit des IC's führen. Weitere andere Faktoren können die Elektromigrationseigenschaften beeinflussen, wie beispielsweise die Anwesenheit von Verunreinigungen oder von Ausfällungen in dem Metall, welches die Ausläufer bildet, die Korngröße des Metalls und verschiedene andere, die Geometrie beschrankende Wirkungen.
  • Die traditionelle Einrichtung zum Bestimmen der Elektromigrationseigenschaften und somit der Zuverlässigkeit der Ausläufer (Runner) besteht darin, einen Strom durch eine Prufanordnung auf einem IC- Wafer zu führen und die Zeit zu bestimmen, die bis zum Ausfall der Prüfanordnung benötigt wird. Der Ausfall kann beispielsweise dadurch auftreten, daß der Prüfleiter nichtleitend wird, oder ein Prüfleiter einen anderen Prüfleiter kurzschließt. Eine von dem National Bureau of Standards gewählte Prüfanordnung ist in Fig. 4 gezeigt. Ein langer, dünner Metallprüfleiter (400) ist mit breiteren Metalleitern (401, 402) an jedem Ende verbunden, die mit Ahschlußflächen für das Bonden (403, 404) für das Zuführen von Strom aus einer externen Stromversorgung verbinden. Die Länge L der Prüfleiters ist 800 um, die Breite des breiteren Metalleiters (W&sub3;) beträgt 2 mal diejenige des Prüfleiters (W&sub4;). Spannungsüberwachungs- Prüfpunkte sind durch Leiter 405, 406 mit Lt = 2 x W&sub3; von den Enden der Bereiche 401, 402 bereitgestellt und verbinden mit den Anschlußflächen für das Bonden (407, 408). Es ist ebenfalls auf diesem Gebiet bekannt, Seitenleiter (nicht dargestellt) einzubringen, um mittels einer Kurzschlußprüfung festzustellen, ob Metallmigration quer zum Prüfleiter auftritt.
  • Die Stromdichte ist im Langzeittest typischerweise 1 bis 3 x 10&sup6; A/cm². Darüber hinaus umfaßt die Langzeitprüfung für den Wafer die Erhitzung auf ungefähr 200 bis 300ºC, um die Prüfung so stark wie möglich zu beschleunigen. Jedoch erfordert selbst unter diesen Bedingungen die traditionelle Langzeitprüfung typischerweise eine Woche oder mehr an Betrieb ohne Ausfall, um sicherzustellen, daß die Elektromigrationseigenschaften zufriedenstellend sind. Eine jüngere Elektromigrationsprüfungstechnik wird als "SWEAT " (Standard Wafer-level Electromigration Acceleration Test) bezeichnet, die das Durchlassen eines viel größeren Stroms als den für die "Langzeit"-Prüfung verwendeten durch eine Prüfanordnung, die für den beschleunigten Test optimiert ist, umfaßt. Der hohe Strom stellt Joulesches Heizen lediglich des Prüfleiters zur Verfügung, der das nötige Heizen des gesamten Wafers vermeidet. Die für die SWEAT-Prüfung benötigte Zeit beträgt bei Stromdichten von ungefähr 1 bis 2 x 10&sup6; A/cm² für einen Aluminiumausläufer typischerweise lediglich 30 Sekunden. Daher könnte SWEAT potentiell für die Überwachung von Waferchargen in Echtzeit in dem Sinne verwendet werden, daß die erhaltene Information ausreichend zeitig ist, um die Prozeßparameter zu andern, bevor die nächste Charge bei einer gegebenen Prozeßstufe ankommt. Falls erwünscht, kann das Prüfen selbst auf jedem Wafer durchgeführt werden, wobei geeignete Prozeßänderungen vor dem nächsten Wafer erreicht werden. Die SWEAT-Technik ist beschrieben in "Wafer Level Electromigration Tests for Production Monitoring", B.J. Root et al, in Proceedings of the International Reliability Physics Symposium, Seiten 100-107, (1985).
  • Die für die SWEAT-Prüfung verwendete Anordnung ist in Fig. 3 dargestellt. Der Strom wird von Anschlußflächen für das Bonden 301, 302 in die Prüfanordnung durch relativ breite Endleiter 303 und 310 geleitet. Eine Vielzahl relativ breiter innerer Bereiche (304 ... 309) wechseln sich mit relativ engen Bereichen (311 ... 316) ab. Die Breite der engen Bereiche ist typischerweise die gleiche wie die engste Linienbreite der metallischen Ausläufer der integrierten Schaltungen auf dem gleichen Wafer wie die Prüfanordnung. Das Abwechseln der breiten Bereiche mit den engen Bereichen stellt abrupte thermische Spannungsgradienten zur Verfügung, die für die beschleunigte Prüfung als nötig erachtet werden. Die SWEAT-Prüfung wurde jedoch in der Halbleiterindustrie weitgehend noch nicht angenommen. Dies scheint auf einem Fehlen der Korrelation zwischen den durch SWEAT erzeugten Ergebnissen und den durch herkömmlichere Langzeittests erzeugten Ergebnissen zu beruhen. Daher besteht die Notwendigkeit einer beschleunigten Prüfungstechnik, die den herkömmlichen Langzeittest exakter simuliert und somit höheres Vertrauen in seine Fähigkeiten gibt, Elektromigrationseigenschaften bei tatsächlichem Bauteilbetrieb vorherzusagen.
  • Zusammenfassung der Erfindung
  • Wir haben eine verbesserte Technik der Herstellung einer integrierten Schaltung erfunden, umfassend die Schritte des Feststellens der Elektromigrationseigenschaften von Leitern einer integrierten Schaltung, wie es in den Ansprüchen 1 und 13 beschrieben wird. Die Erfindung umfaßt ferner eine integrierte Schaltung mit einer Elektromigrations-Prüfungsanordnung bzw. Prüfstruktur wie in Anspruch 17 beschrieben.
  • Figurenbeschreibung
  • Fig. 1 zeigt eine beispielhafte Ausführungsform der vorliegenden Erfindung,
  • Fig. 2 zeigt ein Detail der Anordnung aus Fig. 1,
  • Fig. 3 zeigt eine herkömmliche Prüfanordnung zur Realisierung der SWEAT-Prüfung,
  • Fig. 4 zeigt eine herkömmliche Prüfanordnung zur Durchführung des Langzeittests.
  • Detaillierte Beschreibung
  • Die vorliegende detaillierte Beschreibung betrifft ein verbessertes Verfahren zum schnellen Durchführen einer Elektromigrationsprüfung. Die erhaltenen Ergebnisse können verwendet werden, um Herstellungsbedingungen in einer integrierten Schaltungs- Fertigungsstrecke zu ändern. Die vorliegende Erfindung umfaßt die Verwendung einer Prüfungsanordnung, die Ergebnisse erzeugt, die mit den Langzeitprüfungen enger korrelieren, als die durch die Standard-SWEAT- Prüfungsanordnung (Fig. 3) erzeugten.
  • Nachfolgend wird auf Fig. 1 Bezug genommen. Eine beispielhafte Ausführungsform der bei vorliegender Technik verwendeten Prüfungsanordnung ist an einem integrierten Schaltungswafer ausgebildet dargestellt; eine detailliertere Ansicht eines Endbereiches ist in Fig. 2 dargestellt. Die Prüfungsanordnung umfaßt einen langgestreckten Prüfleiter 101, der an beiden Enden durch breitere Endleiter 102 und 103 kontaktiert wird, die Strom von den Anschlußflächen für das Bonden 104, 105 in den Prüfleiter leiten. Die Anschlußflächen für das Bonden gestatten den elektrischen Kontakt durch Prüfsonden, die Strom leiten aus einer Stromquelle, die zu dem integrierten Schaltungswafer, an welchem die Prüfungsanordnung ausgebildet ist, extern ist. Während einer Prüfung gemäß einer Ausführungsform der vorliegenden Erfindung, wird ein Strom von wenigsten 5 x 10&sup6; A/cm² und typischerweise höher als 1 x 10&sup7; A/cm² durch den Prüfleiter 101 fließen lassen und die Ausfallzeit festgestellt. Der Ausfall tritt typischerweise jeweils innerhalb von Minuten oder Sekunden bei diesen Stromdichten auf. Ein "Ausfall" wird typischerweise als eingetreten erachtet, wenn der Prüfleiter 101 sich öffnet (nicht leitend wird) oder zu einem benachbarten Leiter einen Kurzschluß verursacht, jedoch sind andere Definitionen möglich. Wenn beispielsweise der Widerstand des Leiters 101 einen vorgegebenen Widerstand überschreitet (beispielsweise 2 X den Anfangswiderstand), kann davon ausgegangen werden, daß ein Ausfall aufgetreten ist. Diese letztere Definition hat den Vorteil, daß der Stromfluß beendet werden kann, bevor der Metallprüfleiter öffnet oder explodiert, wodurch die Kontamination der integrierten Schaltungen durch Metallanteile vermindert wird.
  • Der Spannungsabfall entlang des Prüfleiters kann von Anschlußflächen für das Bonden 112 und 114 gemessen werden, die zu den breiteren Endleitern 102 und 103 jeweils mittels Leiter 111 und 113 verbinden. Auf jeder Seite des Prüfleiters 101 befinden sich optionale Seitenleiter 106 und 107, die mittels Leiter 108 und 110 zur Anschlußfläche für das Bonden 109 verbinden. Diese wahlweisen Seitenleiter, die den beim Stand der Technik bekannten ähnlich sind, gestatten Messungen von Kurzschlüssen zwischen den Seitenleitern und dem Prüfleiter 101, die während der Elektromigration von Metall vom Prüfleiter auftreten können. Derartige Kurzschlüsse werden als weiterer Fehlermechanismus angesehen und können durch Messung des Widerstands zwischen den Anschlußflächen für das Bonden 109 und 104 oder zwischen den Anschlußflächen für das Bonden 109 und 105 festgestellt werden. Die optionalen Seitenleiter 106 und 107 dienen ebenfalls dazu, minimal beabstandete benachbarte Leitungen zu simulieren, die in Betriebsabschnitten des IC's gefunden werden und welche die Bemusterung und Definition des Prüfleiters beeinflussen können.
  • Wir haben festgestellt, daß die Länge L des Prüfleiters wenigstens 50 Micrometer betragen sollte, um gültige Prüfergebnisse zu erhalten. Diese relativ lange Strecke stellt einen gleichförmigen und relativ sanften thermischen Gradienten zur Verfügung. Demgegenüber erzeugt die SWEAT- Struktur (Fig. 3) nicht-gleichförmige thermische Gradienten mit scharfen Spitzen, in welchen Volumendiffusion den vorherrschenden Elektromigrationseffekt erzeugen kann. Für Fachleute auf dem Gebiet war überraschend, daß der lange, sanfte thermische Gradient, der die Volumendiffusionswirkungen senkt, Prüfungsergebnisse zur Verfügung stellt, die besser mit den Langzeitprüfungsergebnissen korrelieren. Wir gehen von der Hypothese aus, daß die lange Prüfleiterstrecke der erfindungsgemäßen Technik dafür sorgt, daß der "Elektronenwind" der vorherrschende Effekt beim Bestimmen der Elektromigration ist. Dies bedeutet, der Strom negativer elektronischer Ladung aufgrund des Prüfstroms neigt dazu, die Metallatome des Prüfleiters mit diesem weiter zu treiben. Jedoch sind andere Erklärungen der verbesserten Ergebnisse der vorliegenden Technik möglich. Die Breite W&sub2; des Prüfleiters ist typischerweise gleich der Minimumkonstruktionsbreite der metallischen Ausläufer, die in einem vorgegebenen Pegel der integrierten Schaltung verwendet werden. Bei kommerzieller Praxis ist dies weniger als 10 um und typischerweise weniger als 5 um.
  • Als Option können unterhalb des Prüfleiters topographische Strukturen mit einbezogen werden, die generell quer zum Prüfleiter verlaufen. Diese Strukturen, die auf dem Gebiet allenfalls bekannt sind (Fig. 3) sind typischerweise Leiter, die in einem niedrigeren Niveau als der Prüfleiter ausgebildet sind und von diesem durch eine dielektrische Schicht beabstandet sind. Beispielsweise können Ausläufer 115 ... 119 von einer Polysilizium- (oder Silizid-) Gate-Leiterschicht oder alternativ von einem niedrigeren Metalleitungsniveau ausgebildet sein. Die Topographie muß ebenfalls gestapelt sein, um extreme Schritte zu erzeugen, über welche der Testleiter verlaufen muß. Diese Ausläufer können von dem Testleiter durch eine abgeschiedene Siliziumdioxid- (oder dotierte Glas-) Schicht isoliert sein. Die topographischen Strukturen sind typischerweise wie dargestellt variabel beabstandet. Diese geben Information über die Worst-Case- Ausfallbedingungen. Dies ist der Fall, wenn der Prüfleiter nahe einer vorgegebenen Topographiestruktur ausfällt, deren Ort untersucht werden kann, um die Qualität der Metallbedeckung über dieser Struktur festzustellen. Typischerweise kann die Ausdünnung des Metalls oder eine Änderung der Breite des Metalls als durch Stufenbedeckungsprobleme oder lithographische Probleme, die zu der vorgegebenen Topographiestruktur gehören, begründet herausgefunden werden. (Jedoch muß der Ausfall nahe einer Struktur nicht notwendigerweise lediglich von Stufenbedeckungsverschlechterung herrühren.)
  • Es ist häufig erwünscht, zwei Prüfstrukturen zu Vergleichszwecken an einer vorgegebenen integrierten Schaltung einzubeziehen. Dies bedeutet, eine erste Prüfstruktur kann unter dieser angeordnete topographische Strukturen enthalten, wohingegen eine zweite Prüfstruktur an einer ebenen dielektrischen Oberfläche angeordnet ist. Differenzmessung zwischen den zwei Prüfstrukturen kann dann exakt Parameter feststellen, welche durch die darunterliegenden topographischen Strukturen beeinflußt werden. Derartige Parameter können den Widerstand, den Widerstand als Funktion der Temperatur, die Leistung als Funktion der Temperatur und die Ausfallzeit umfassen. Ein direkter Vergleich ist daher möglich, der die Geometrie und thermischen Wirkungen eines Ausläufers in realer Schaltungssituation über einer Topographie im Vergleich zu einer idealen ebenen Prüfungsstruktur feststellt. Beispielsweise gestattet die relativ hohe Empfindlichkeit von Differenzmessungen die Feststellung inkrementeller Widerstandsänderungen des Leiters über der Topographie. Dies ist besonders nutzlich in Fällen, bei welchen eine Feststellung getroffen wurde, daß die Lebensdauer des Artikels verkürzt ist, wenn das Widerstandsverhältnis einen spezifizierten Wert überschreitet. Daher kann das Kriterium eines Widerstandswertes als Funktion der Leiterlebensdauer für den Ausfall/das Bestehen verwendet werden, um die Herstellungsbedingungen der Fertigungsstrecke zu steuern. Die Prüfströme können in Folge oder alternativ gleichzeitig durch die zwei Prüfanordnungen fließen gelassen werden. Die Differenzmessungen können in ähnlicher Weise entweder nacheinander oder alternativ gleichzeitig durchgeführt werden. Falls erwünscht kann man die Ströme in einer Brückenschaltung, in welcher die zwei Strukturen die Arme einer vierarmigen Brücke sind, durch beide fließen lassen.
  • Nachstehend wird auf Fig. 2 Bezug genommen. Weitere Details der Prüfungsanordnungen sind dargestellt. Die Länge L beträgt typischerweise ungefähr 800 um, um Ergebnisse zur Verfügung zu stellen, die am zweckmäßigsten mit den Ergebnissen der traditionellen Langzeitprüfungsstruktur korreliert sind. Die breite W&sub1; des breiteren Endleiters beträgt wenigstens 5 mal und typischerweise ungefähr 10 mal die Breite des Prüfleiter W&sub2;. Dieses Abmessungsverhältnis stellt minimalen Spannungs ab fall und minimale Elektromigration in den Endbereichen zur Verfügung. Zusätzlich stellt ein sich verjüngender Bereich zwischen jedem der kälteren Endbereiche und dem Prüfleiter einen kontrollierten thermischen Gradienten zur Verfügung, wobei thermische Spannungen in dem Prüfleiter minimiert werden. Ein Verjüngungswinkel θ ist durch die Seiten des sich verjüngenden Bereichs definiert, wenn dieser sich von den breiteren Endbereichen in den Prüfleiterbereich 101 verjüngt. Dieser Winkel liegt im Bereich von 30 bis 60 Grad und vorzugsweise bei ungefähr 45 Grad. Der sich verjüngende Bereich dient ebenfalls der Stromzufuhr, wobei Stromverdrängungswirkungen minimiert werden. Darüber hinaus ist festzuhalten, daß der Spannungsprüfleiter 111 mit dem breiteren Endleiter am Punkt 120 verbindet, wo der sich verjüngende Bereich beginnt. Dies stellt verbesserte Genauigkeit im Vergleich zu herkömmlichen Techniken her, bei welchen der Spannungsprüfleiter von dem sich verjüngenden Bereich weiter entfernt ist.
  • Die von der erfindungsgemäßen Prüfung erhaltene Information kann verwendet werden, um wie vorstehend beschrieben Verarbeitungsbedingungen zu justieren. Typische Verfahrensschritte, welche beeinflußt werden können, umfassen den dielektrischen Abscheidungsschritt für das Dielektrikum, an welchem der Prüfleiter ausgebildet wird. Üblicher wird das Leiter- Ausbildungs-Verfahren selbst als eng mit dem Ausfall verknüpft gesehen und somit bedarf dies der Justierung. Die Dicke des Leiters, seine Linienbreite (beispielsweise durch Lithographie und/oder Ätzverfahren vorbestimmt) und seine Zusammensetzung können sämtlich eingestellt werden. Wenn beispielsweise der Leiter Aluminium ist, kann dieser geringe Mengen von Silizium oder Kupfer enthalten, die erhöht oder gesenkt werden müssen. In ähnlicher Weise kann der Anteil gasförmiger Bestandteile (z.B. Stickstoff), die im Halbleiterabscheidungsverfahren verwendet werden, geändert werden müssen, oder ein Kontaminierungsstoff kann entdeckt und nachfolgend entfernt werden. Falls der Leiter ein gestapelter Metalleiter ist, beispielsweise Aluminium an Ti, oder TiW, können noch andere Bedingungen geändert werden.
  • Die vorstehend beschriebenen Prozeßänderungen können an der Wafercharge (ungefähr 25 bis 50 Wafer) durchgeführt werden, von welcher lediglich ein einzelner Wafer geprüft wird. Alternativ kann jeder Wafer geprüft werden und Verfahrenseinstellungen entsprechend aufgrund der schnellen Natur der Prüfung vorgenommen werden. In jedem Fall ist die durch die erfindungsgemäße Technik erhaltene Information vorteilhaft für den gesamten Herstellungsablauf und alle darin befindlichen IC-Chips. Dies bedeutet, daß die vorliegende Erfindung sowohl den Ertrag an integrierten Schaltungen als auch die Zuverlässigkeit der IC's erhöht. Somit wird ein ökonomischer Vorteil für jede erzeugte integrierte Schaltung erreicht, selbst falls diese von einem Wafer stammt, der selbst nicht geprüft wurde.
  • Obwohl die erfindungsgemäße Prüfungsstruktur vorstehend im Hinblick auf ihre Vorteile für einen schnellen Test bei hohen Stromdichten beschrieben wurde, kann diese alternativ bei einer traditionelleren Langzeitprufung bei niedrigeren Stromdichten verwendet werden. In diesem Falle umfassen die Vorteile verminderte Elektromigrationsausfälle aufgrund der Verjüngung, welche den breiteren Metallendbereich mit dem langgestreckten Prüfleiter verbindet. Zusätzlich senkt der Ort des Spannungsabgriffs an dem Punkt, wo die Verjüngung beginnt, den Meßfehler aufgrund eines Spannungsabfalls in den Endbereichen während übermäßige thermische Wirkungen aufgrund des Erhitzens des Prüfleiters noch vermieden werden. Darüber hinaus kann die erfindungsgemäße Prüfungsstruktur für jede der Metallagen an der integrierten Schaltung vorgesehen werden. In diesem Falle kann die Breite des Prüfleiters für die verschiedenen Lagen verschieden sein, wie es aufgrund der verschiedenen minimalen Linienbreiten der verschiedenen Lagen erwünscht sein kann. Diese kann ebenfalls verwendet werden, um Verbindungen zu prüfen; dies bedeutet eine lange Reihe von Kontaktfenstern, die eine Metallage mit einer anderen verbinden, welche auf diesem Gebiet auch als "Stitch"-Muster bezeichnet werden. Sämtliche dieser Verwendungen sind hiermit eingeschlossen.

Claims (21)

1. Verfahren zur Herstellung einer integrierten Schaltung, mit dem Schritt des Feststellens der Elektromigrationseigenschaften eines Leiters einer integrierten Schaltung mit den Schritten umfassend das Fließenlassen eines elektrischen Stroms durch eine Prüfungsstruktur und Feststellen der Zeit für das Auftreten eines Ausfalls, wobei die Prüfstruktur einen langgestreckten Prüfleiter (101), der wenigstens 50 um lang ist, umfaßt, wobei der langgestreckte Prüfleiter an seinen Enden mit breiteren Metalleitern (102, 103) in Kontakt steht,
dadurch gekennzeichnet, daß die Stromdichte des elektrischen Stroms wenigstens 5 x 10&sup6; A/cm² beträgt und daß die breiteren Metalleiter eine Breite (W&sub1;) haben, die wenigstens 5 mal die Breite (W&sub2;) des langgestreckten Prüfleiters beträgt, wobei sich die breiteren Metalleiter zur Breite des Prüfleiters verjüngen, wobei der Verjüngungswinkel (θ) im Bereich von 30 bis 60 Grad liegt.
2. Verfahren nach Anspruch 1, in welchem die Breite (W&sub1;) der breiteren Metalleiter (102, 103) ungefähr 10 mal die Breite (W&sub2;) des langgestreckten Prüfleiters (101) beträgt.
3. Verfahren nach Anspruch 1, in welchem der Verjüngungswinkel (θ) ungefähr 45 Grad beträgt.
4. Verfahren nach Anspruch 1, in welchem die Stromdichte des elektrischen Stroms wenigstens 1 x 10&sup7; A/cm² beträgt.
5. Verfahren nach Anspruch 1, in welchem der Prüfleiter ungefähr 800 um lang ist.
6. Verfahren nach Anspruch 1, in welchem die Prüfstruktur ferner Spannungsabgriffleiter (111, 113) umfaßt, die jeden der breiteren Metalleiter (102, 103) an dem Punkt (113) kontaktieren, an welchem die breiteren Metalleiter sich zur Breite des Prüfleiters verjüngen.
7. Verfahren nach Anspruch 1, in welchem die Prüfstruktur ferner langgestreckte Seitenleiter (106, 107) umfaßt, die an beiden Seiten des Prüfleiters (101) angeordnet sind und mit einer Anschlußfläche für das Bonden (109) in Kontakt stehen.
8. Verfahren nach Anspruch 1, in welchem die Prüfstruktur ferner langgestreckte topographische Strukturen (115-119) umfaßt, die unter dem Prüfleiter (101) angeordnet sind und sich generell quer zu dem Prüfleiter (101) erstrecken, wobei die langgestreckten topographischen Strukturen aus leitfähigem Material, das von dem Prüfleiter isoliert ist, ausgebildet sind.
9. Verfahren nach Anspruch 1, ferner umfassend den Schritt des Einstellens eines Parameters eines Verfahrensschrittes, der bei der Herstellung der integrierten Schaltung verwendet wird, in Antwort auf Information, die aus dem Feststellen der Elektromigrationseigenschaften eines integrierten Schaltungsleiters erhalten worden ist.
10. Verfahren nach Anspruch 9, in welchem der Verfahrensschritt ein dielektrischer Abscheidungs-Verfahrensschritt oder ein Leiterausbildungs-Verfahrensschritt ist.
11. Verfahren nach Anspruch 10, in welchem der Parameter die Dicke des Dielektrikums oder die Dicke, die Breite oder die Zusammensetzung des Leiters ist.
12. Verfahren nach Anspruch 10, in welchem der Leiterausbildungs- Verfahrensschritt ein Leiter-Abscheidungsschritt oder ein Leiter- Ätzschritt ist.
13. Verfahren zur Herstellung einer integrierten Schaltung, umfassend den Schritt des Feststellens der Elektromigrationseigenschaften eines integrierten Schaltungsleiters, gekennzeichnet durch die Schritte, umfassend
das Fließenlassen eines elektrischen Stroms durch eine erste und eine zweite Prüfstruktur und Vergleichen der Wirkung des Stromflusses auf die Strukturen, wobei die erste Prüfstruktur langgestreckte topographische Strukturen (115-119) umfaßt, die unter der Prüfstruktur angeordnet sind und generell quer zur Prüfstruktur orientiert sind, und wobei die zweite Prüfstruktur an einer generell ebenen Oberfläche angeordnet ist und ferner dadurch gekennzeichnet, daß jede der Prüfstrukturen langgestreckte Prüfleiter (101) umfaßt, die wenigstens 50 um lang sind, wobei die langgestreckten Prüfleiter und ihre Enden durch breitere Metalleiter (102, 103) mit einer Breite (W&sub1;) von wenigstens 5 mal der Breite (W&sub2;) des langgestreckten Prüfleiters kontaktiert werden, und wobei die breiteren Metalleiter sich zur Breite des Prüfleiters verjüngen, wobei der Verjüngungswinkel (θ) im Bereich von 30 bis 60 Grad liegt.
14. Verfahren nach Anspruch 13, in welchem die Stromdichte des elektrischen Stroms wenigstens 5 x 10&sup6; A/cm² beträgt.
15. Verfahren nach Anspruch 13, in welchem die langgestreckten topographischen Strukturen aus leitfähigem Material ausgebildet sind, das von dem Prüfleiter isoliert ist.
16. Verfahren nach Anspruch 13, in welchem der Schritt des Vergleichens das Vergleichen des Widerstandes des Prüfleiters der ersten Prüfstruktur mit dem Widerstand des Prüfleiters der zweiten Prüfstruktur während des Fließenlassens eines elektrischen Stroms umfaßt, oder das Vergleichen der Ausfallzeit des Prüfleiters der ersten Prüfstruktur mit der Zeit des Ausfalls des Prüfleiters der zweiten Prüfstruktur umfaßt.
17. Integrierte Schaltung, umfassend eine Elektromigrationsprüfstruktur, wobei die Prüfstruktur einen langgestreckten Prüfleiter (101) umfaßt, der wenigstens 50 um lang ist und eine Breite (W&sub2;) von weniger als 10 um hat, wobei der langgestreckte Prüfleiter an seinen Enden mit breiteren Metalleitern (102, 103) in Kontakt steht, die wiederum mit Anschlußflächen für das Bonden (104, 105) in Kontakt stehen, dadurch gekennzeichnet, daß die breiteren Metalleiter eine Breite (W&sub1;) von wenigstens 5 mal der Breite des langgestreckten Prüfleiters haben, wobei die breiteren Metalleiter sich zur Breite des Prüfleiters verjüngen, wobei der Verjüngungswinkel (θ) im Bereich von 30 bis 60 Grad liegt.
18. Integrierte Schaltung nach Anspruch 17, in welcher die Breite (W&sub1;) der breiteren Metalleiter (102, 103) ungefähr 10 mal die Breite (W&sub2;) des langgestreckten Prüfleiters (101) beträgt.
19. Integrierte Schaltung nach Anspruch 17, in welcher die Prüfstruktur ferner Spannungsabgriff-Leiter (111, 113) umfaßt, die zu jedem der breiteren Metalleiter (102, 103) an den Punkt (20) verbinden, an welchem die breiteren Metalleiter sich zur Breite des Prüfleiters verjüngen.
20. Integrierte Schaltung nach Anspruch 17, in welcher die Prüfstruktur ferner langgestreckte Seitenleiter (106, 107) umfaßt, die an beiden Seiten des Prüfleiters (101) angeordnet sind und mit einer Anschlußfläche für das Bonden (109) in Kontakt stehen.
21. Integrierte Schaltung nach Anspruch 17, in welcher die Prüfstruktur ferner langgestreckte topographische Strukturen (115-119) unter dem Prüfleiter (101) angeordnet und generell quer zu dem Prüfleiter (101) orientiert umfaßt, wobei die langgestreckten topographischen Strukturen aus leitendem Material gebildet sind, das von dem Prüfleiter isoliert ist.
DE69104248T 1990-03-21 1991-03-12 Elektromigrationsüberwachungseinrichtung für integrierte Schaltungen. Expired - Fee Related DE69104248T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US49746790A 1990-03-21 1990-03-21

Publications (2)

Publication Number Publication Date
DE69104248D1 DE69104248D1 (de) 1994-11-03
DE69104248T2 true DE69104248T2 (de) 1995-01-26

Family

ID=23977004

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69104248T Expired - Fee Related DE69104248T2 (de) 1990-03-21 1991-03-12 Elektromigrationsüberwachungseinrichtung für integrierte Schaltungen.

Country Status (5)

Country Link
EP (1) EP0448273B1 (de)
JP (1) JPH04223355A (de)
DE (1) DE69104248T2 (de)
HK (1) HK188595A (de)
SG (1) SG30537G (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3611338B2 (ja) * 1993-06-21 2005-01-19 財団法人国際科学振興財団 電流駆動導電性材料評価方法
DE10108915A1 (de) * 2001-02-23 2002-09-12 Infineon Technologies Ag Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen
DE10227829A1 (de) * 2002-06-21 2004-01-15 Infineon Technologies Ag Verfahren zum Überwachen der Herstellung und zum Bewerten der Qualität einer Metallisierungsanordnung sowie zugehörige Erfassungsvorrichtung
DE102006049791A1 (de) * 2006-10-21 2008-04-30 X-Fab Semiconductor Foundries Ag Teststruktur für hochbeschleunigte Elektromigrationstests für dicke Metallisierungssysteme von Festkörperschaltkreisen
FR2964749A1 (fr) * 2010-09-14 2012-03-16 St Microelectronics Sa Procede et dispositif de mesure de fiabilite d'un circuit integre
CN113782516B (zh) * 2021-08-20 2024-04-05 长江存储科技有限责任公司 电迁移测试结构、系统、存储器、制造方法及测试方法
CN114264926B (zh) * 2021-11-26 2024-06-21 中国电子科技集团公司第五十八研究所 单侧引出电压测试焊盘的单通孔跨层型电迁移测试结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE32625E (en) * 1983-01-05 1988-03-15 Syracuse University Dynamic testing of electrical conductors
US4739258A (en) * 1986-07-11 1988-04-19 Syracuse University Dynamic testing of thin-film conductor
EP0281553A1 (de) * 1986-09-17 1988-09-14 THE GENERAL ELECTRIC COMPANY, p.l.c. Herstellungsverfahren für integrierte schaltungen

Also Published As

Publication number Publication date
JPH04223355A (ja) 1992-08-13
SG30537G (en) 1995-09-01
HK188595A (en) 1995-12-22
EP0448273A1 (de) 1991-09-25
EP0448273B1 (de) 1994-09-28
DE69104248D1 (de) 1994-11-03

Similar Documents

Publication Publication Date Title
US5264377A (en) Integrated circuit electromigration monitor
DE60114730T2 (de) Inspektionsverfahren und -vorrichtung durch Sinterung
DE102006010777B4 (de) Vorrichtung zum Überprüfen eines Feuchtigkeitssensors und Verfahren zum Einstellen von Sensorcharakteristiken eines Feuchtigkeitssensors
DE102010016184B4 (de) Prüfung von dielektrischen Filmen und Schichten
DE2554536A1 (de) Verfahren zum bestimmen charakteristischer groessen von flaechenhaften leiterzuegen
EP1279966A2 (de) Vorrichtung und Verfahren zur Erfassung einer Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
DE60108043T2 (de) Zerstörungsfreies Inspektionsverfahren
DE102008000217B4 (de) Halbleiterbauelement-Teststrukturen, Verwendung und Herstellungsverfahren
DE10228720A1 (de) Verbesserte Impuls-Spannungsdurchbruch(VBD-)Technik zur Inline-Kontrolle der Gateoxidzuverlässigkeit
DE3004149A1 (de) Verfahren zur reproduzierbaren herstellung metallischer schichten
DE10103061B4 (de) Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen Materialschicht
DE69104248T2 (de) Elektromigrationsüberwachungseinrichtung für integrierte Schaltungen.
DE102007020257B4 (de) Vereinheitlichte Teststruktur für belastungsabhängige Materialwanderungsprüfungen
DE10108915A1 (de) Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen
WO2004001432A1 (de) Elektromigrations-testvorrichtung und elektromigrations-testverfahren
DE10255378A1 (de) Teststruktur zum Bestimmen der Stabilität elektronischer Vorrichtungen die miteinander verbundene Substrate umfassen
DE102005043270B4 (de) Vorrichtung zur Temperaturüberwachung von planaren Feldeffekttransistoren sowie zugehöriges Herstellungsverfahren
DE69305450T2 (de) Verfahren zur Prüfung des Schichtwiderstandes einer Diffusionsschicht
CH678762A5 (de)
DE69203378T2 (de) Verfahren zum Messen der Dicke einer Grenzfläche zwischen Silizium und Siliziumoxid.
DE102017208223B4 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE112010003726T5 (de) Inline-Charakteriserung
DE19728171A1 (de) Halbleiterteststruktur zur Bewertung von Defekten am Isolierungsrand sowie Testverfahren unter Verwendung derselben
DE68907836T2 (de) Verfahren zum Testen der Leiterfilmqualität.
DE102005043271B4 (de) Vorrichtung zur Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb und kombinierte Teststruktur zur Erfassung der Zuverlässigkeit

Legal Events

Date Code Title Description
8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee