CN117063279A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117063279A
CN117063279A CN202280016166.5A CN202280016166A CN117063279A CN 117063279 A CN117063279 A CN 117063279A CN 202280016166 A CN202280016166 A CN 202280016166A CN 117063279 A CN117063279 A CN 117063279A
Authority
CN
China
Prior art keywords
lead
leads
semiconductor device
band
switching elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280016166.5A
Other languages
English (en)
Inventor
平田茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117063279A publication Critical patent/CN117063279A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，其包括：IC；具有接合有上述IC的基岛部的第一引线；具有带状部的第二引线；相对于上述第二引线在与上述第二引线之间夹着上述第一引线而离开、且与上述IC导通的多个追加引线；和与上述IC和上述多个追加引线接合的多个导线。在厚度方向上看，上述多个追加引线分别具有与上述基岛部相对的端缘。在上述厚度方向上看，上述带状部具有一对长状边缘。在上述厚度方向上看，与上述带状部最靠近的追加引线的端缘，在与上述厚度方向正交的规定方向上位于上述一对长状边缘之间。

Description

半导体装置
技术领域
本发明涉及用于电动机(例如无刷DC电动机)的驱动控制的半导体装置。
背景技术
为了电动机的驱动控制而使用的半导体装置，搭载有多个开关元件(例如MOSFET)、和用于驱动多个开关元件的IC。专利文献1中公开有这样的半导体装置的一例(参照图11)。
在专利文献1公开的半导体装置，用于无刷DC电动机的驱动控制。该现有的半导体装置，由于将直流电力转换为三相交流电力，具有6个开关元件。由于这些开关元件在一个方向(图11所示的x方向)上排列，因此该半导体装置的外形成为在一个方向上较长地延伸的带状。如果是这样的结构，则与IC导通的多个引线成为在一个方向上排列的结构。因此，接合于IC和多个引线的多个导线的总延长变得比较长，成为导致该半导体装置的成本上升的主要原因。并且如果利用单一的IC进行多个开关元件的驱动和控制，则成为多个开关元件的动作的基准的信号成为比较单纯的信号。其结果是，基于该半导体装置的电动机的驱动控制的效率降低，在这一方面还存在改善的余地。
现有技术文献
专利文献
专利文献1：日本特开2017-34079号公报
发明内容
发明要解决的技术问题
鉴于上述的情况，本发明的课题之一在于提供一种半导体装置，其能够实现更有效率的电动机的驱动控制，并且能够实现成本缩减。
用于解决课题的技术方案
依据本发明的第一方面提供的半导体装置，其包括：至少1个IC；第一引线，其具有接合有上述IC的基岛部；第二引线，其具有第一带状部、第二带状部和第三带状部，上述第一带状部在相对于上述基岛部的厚度方向正交的第一方向与上述基岛部离开，并且在相对于上述厚度方向和上述第一方向正交的第二方向上延伸，上述第二带状部与上述第一带状部的上述第二方向的一方侧相连，并且在上述第一方向上延伸，上述第三带状部与上述第一带状部的上述第二方向的另一方侧相连，并且在上述第一方向上延伸；第三引线，其相对于上述第一引线在与上述第一引线之间夹着上述第二引线而离开；多个第一开关元件，其与上述第三引线接合且与上述IC导通；多个第四引线，其相对于上述第二引线在与上述第二引线之间夹着上述第三引线地离开，并且与上述多个第一开关元件独立地导通；多个第二开关元件，其与上述多个第四引线独立地接合，并且与上述IC和上述第二引线导通；多个第五引线，其相对于上述第二引线在与上述第二引线之间夹着上述第一引线地离开；和与上述IC和上述多个第五引线接合的多个导线。上述基岛部的至少一部分被上述第二带状部和上述第三带状部夹着。在上述厚度方向看，上述多个第五引线分别具有与上述基岛部相对的端缘，在上述厚度方向上看，上述第二带状部具有在上述第二方向上相互离开且分别在上述第一方向上延伸的一对第一边缘。在上述厚度方向上看，上述多个第五引线包括与上述第二带状部最靠近的最近接第五引线，上述最近接第五引线的上述端缘在上述第二方向上位于上述一对第一边缘之间。
依据本发明的第二方面提供的半导体装置，其包括：第一IC；与上述第一IC离开、且与上述第一IC导通的第二IC；第一引线，其具有接合有上述第一IC和上述第二IC的基岛部；第二引线，其具有第一带状部、第二带状部和第三带状部，上述第一带状部在相对于上述基岛部的厚度方向正交的第一方向与上述基岛部离开，并且在相对于上述厚度方向和上述第一方向正交的第二方向上延伸，上述第二带状部与上述第一带状部的上述第二方向的一方侧相连，并且在上述第一方向上延伸，上述第三带状部与上述第一带状部的上述第二方向的另一方侧相连，并且在上述第一方向上延伸；第三引线，其相对于上述第一引线在与上述第一引线之间夹着上述第二引线而离开；多个第一开关元件，其与上述第三引线接合且与上述第二IC导通；多个第四引线，其相对于上述第二引线在与上述第二引线之间夹着上述第三引线地离开，并且与上述多个第一开关元件独立地导通；多个第二开关元件，其与上述多个第四引线独立地接合，并且与上述第二IC和上述第二引线导通；多个第五引线，其相对于上述第二引线在与上述第二引线之间夹着上述第一引线地离开，且与上述第一IC导通；和第六引线。上述基岛部的至少一部分被上述第二带状部和上述第三带状部夹着。上述第一IC包括：作成PWM信号的第一控制器电路；和将上述PWM信号分配成三相的第二控制器电路。上述第二IC包括基于来自上述第二控制器电路的信号驱动上述多个第一开关元件和上述多个第二开关元件的驱动电路。上述多个第五引线包括与上述第二控制器电路和上述驱动电路导通的电源端子。上述第六引线与上述驱动电路导通，施加于上述第六引线的电压比施加于上述电源端子的电压大。
发明效果
依据上述结构，例如能够提供一种半导体装置，其能够实现更有效率的电动机的驱动控制，并且能够实现成本缩减。
本发明的其它的特征和优点，通过基于附图在以下进行的详细的说明能够更加明确。
附图说明
图1是本发明的第一实施方式的半导体装置的立体图。
图2是图1所示的半导体装置的平面图。
图3是图1所示的半导体装置的平面图，透视了密封树脂。
图4是图3的部分放大图。
图5是图1所示的半导体装置的正面图。
图6是图1所示的半导体装置的背面图。
图7是图1所示的半导体装置的右侧面图。
图8是图1所示的半导体装置的左侧面图。
图9是沿着图3的IX-IX线的截面图。
图10是沿着图3的X-X线的截面图。
图11是沿着图3的XI-XI线的截面图。
图12是沿着图3的XII-XII线的截面图。
图13是沿着图3的XIII-XIII线的截面图。
图14是沿着图3的XIV-XIV线的部分放大截面图。
图15是沿着图3的XV-XV线的部分放大截面图。
图16是图3的部分放大图。
图17是图3的部分放大图。
图18是沿着图16的XVIII-XVIII线的截面图。
图19是图1所示的半导体装置的功能模块图。
图20是本发明的第二实施方式的半导体装置的平面图，透视了密封树脂。
图21是图20所示的半导体装置的功能模块图。
具体实施方式
关于用于实施本发明的方式，基于附图进行说明。
基于图1～图18，关于本发明的第一实施方式的半导体装置A10进行说明。半导体装置A10具有第一引线11、第二引线12、第三引线13、多个第四引线14、多个第五引线15、多个第六引线16、至少一个IC(集成电路)20、多个第一开关元件31、多个第二开关元件32和密封树脂50。如后文所述，在图示的例子中，设置有2个IC(21、22)，但本发明不应该限定于此。并且，半导体装置A10具有多个第一导线41、多个第二导线42、多个第一栅极导线431、多个第二栅极导线432、多个第一电位导线441、第二电位导线442、多个引导导线45、多个接地导线46、多个导线47、和多个中继导线48。在此，图3为了便于理解，透视了密封树脂50。图3中将所透视的密封树脂50用假想线(两点划线)表示。图9～图15是沿着图3所示的点划线的截面图。
在半导体装置A10的说明中，为了方便，将第一引线11的基岛部(岛状部/岛部)111的厚度方向称为“厚度方向z”。将相对于厚度方向z正交的方向称为“第一方向x”，将相对于厚度方向z和第一方向x的双方正交的方向称为“第二方向y”。
图1所示的半导体装置A10，将从外部供给到半导体装置A10的直流电力通过多个第一开关元件31和多个第二开关元件32转换为三相交流电力。半导体装置A10能够用于无刷DC电动机的驱动控制。
第一引线11、第二引线12、第三引线13、多个第四引线14、多个第五引线15和多个第六引线16是由同一引线框架构成的导电部件。这些导电部件构成与IC20、多个第一开关元件31以及多个第二开关元件32、和安装半导体装置A10的配线基板的导电路径的一部分。该引线框架的材料为铜(Cu)或者铜合金。
第一引线11如图3所示，具有基岛部111、第一端子部112、第一连结部113和第一挂接部(吊接部/悬挂部/悬接部)114。
如图3所示，基岛部111是在第一方向x上较长的形状。在图示的例子中，基岛部111是在厚度方向z上看为矩形形状的部分，具有沿着第一方向x延伸的一对长边。
如图2和图3所示，第一端子部112在厚度方向z上看从密封树脂50向第一方向x的另一方侧突出。如图5所示，第一端子部112从第二方向y看弯曲成钩状。第一端子部112由锡(Sn)镀层、或者锡-银(Ag)合金镀层覆盖。
如图3所示，第一连结部113与基岛部111和第一端子部112相连。第一连结部113包含相对于第一方向x和第二方向y的双方倾斜的区域。如图17所示，第一连结部113具有基部113A和舌部113B。基部113A与基岛部111和第一端子部112相连。舌部113B从基部113A在第一方向x上向多个第五引线15位于的一侧突出。在基部113A设置有在厚度方向z上贯通第一连结部113的一对孔113C。在第二方向y上(在第一方向x上看)，舌部113B位于一对孔113C之间。
如图3所示，第一挂接部114在第二方向y上相对于基岛部111位于与第一连结部113相反侧。第一挂接部114在第二方向y上较长状地延伸(以下，也有简单称为“延伸”的情况)。因此，基岛部111在第二方向y上被第一连结部113与第一挂接部114夹着。第一挂接部114具有朝向第二方向y的端面114A，该端面从密封树脂50露出。
如图3所示，第二引线12其整体与第一引线11离开。具体而言，第二引线12的大部分相对于第一引线11在第一方向x上离开，其余的部分(沿着第一方向x延伸的右侧直线部分)相对于第一引线11在第二方向y上离开。在图示的例子中，第二引线12具有第一带状部121A、第二带状部121B、第三带状部121C、第二端子部122、第二连结部123、第二挂接部124和第二辅助挂接部125。
如图3和图4所示，第一带状部121A在第一方向x上与第一引线11的基岛部111离开。第一带状部121A在第二方向y上延伸。如图10所示，在第一方向x上看，基岛部111与第一带状部121A重叠。
如图3和图4所示，第一带状部121A具有在第二方向y上相互离开的2个端部(区域)。第二带状部121B与第一带状部121A的上述2个端部的一方侧相连，并且在第一方向x上延伸。如图3所示，第一引线11的第一挂接部114位于与第二带状部121B在第一方向x上相邻位置。第三带状部121C与第一带状部121A的上述2个端部的另一方侧相连，并且在第一方向x上延伸。第一引线11的第一连结部113位于与第三带状部121C在第一方向x上相邻的位置。第一引线11的基岛部111的至少一部分在第二方向y上被第二带状部121B和第三带状部121C夹着。
如图2和图3所示，第二端子部122在厚度方向z上看从密封树脂50向第一方向x的另一方侧突出。第二端子部122与图5所示的第一端子部112同样地，在第二方向y上看弯曲为钩状。第二端子部122在第二方向y上位于与第一端子部112相邻的位置。第二端子部122被锡镀层、或者锡-银合金镀层等覆盖。
如图3所示，第二连结部123与第三带状部121C和第二端子部122相连。第二连结部123位于与第一引线11的第一连结部113相邻的位置。第二连结部123包括相对于第一方向x和第二方向y的双方倾斜的区域。
如图3所示，第二挂接部124与第二带状部121B相连，并且在第二方向y上延伸。第二挂接部124位于与第一引线11的第一挂接部114相邻的位置。朝向第二方向y的第二挂接部124的端面124A从密封树脂50露出。
如图3所示，第二辅助挂接部125从第二连结部123之中在第一方向x上延伸的部分向第二方向y延伸。朝向第二方向y的第二辅助挂接部125的端面125A从密封树脂50露出。
如图3所示，第三引线13相对于第一引线11在与第一引线11之间夹着第二引线12而离开。第三引线13具有多个第一搭载部130、第三端子部132、第三连结部133、第三挂接部134和第三辅助挂接部135。
如图3所示，多个第一开关元件31与多个第一搭载部130独立地接合。如图9、图10和图14所示，多个第一搭载部130具有朝向厚度方向z的主面130A。主面130A例如也可以由银镀层覆盖。多个第一搭载部130包含第一区域131A、第二区域131B和第三区域131C。
如图3所示，第一区域131A在第一方向x上位于与第二引线12的第二挂接部124相邻的位置。第一区域131A在第二方向y上位于与第二引线12的第二带状部121B相邻的位置。如图3和图10所示，在第一区域131A设置有在厚度方向z上贯通的一对孔130B。一对孔130B在第二方向y上位于接合于第一区域131A的第一开关元件31的两侧。如图3和图14所示，在第一区域131A设置有从主面130A凹陷的多个槽部130C。这些多个槽部130C位于接合于第一区域131A的第一开关元件31的周围。多个槽部130C通过V缺口加工等形成。
如图3所示，第二区域131B在第一方向x上位于与第一带状部121A相邻的位置。在第二区域131B设置有槽部130C。这些槽部130C相对于接合于第二区域131B的第一开关元件31位于第一方向x的一方侧。
如图3所示，第三区域131C在第一方向x上位于与第二引线12的第二连结部123相邻的位置。并且，第三区域131C在第二方向y上位于与第二引线12的第三带状部121C相邻的位置。在第三区域131C中设置有槽部130C。这些槽部130C相对于接合于第三区域131C的第一开关元件31位于第一方向x的另一方侧。
如图2和图3所示，第三端子部132在厚度方向z上看从密封树脂50向第一方向x的一方侧突出。第三端子部132与图6所示的第四引线14的第四端子部142(详细内容后述)同样地，在第二方向y上看弯曲为钩状。第三端子部132由锡镀层、或者锡-银合金镀层等覆盖。
如图3所示，第三连结部133将多个第一搭载部130和第三端子部132相互相连。第三连结部133具有外侧连结部133A、第一内侧连结部133B和第二内侧连结部133C。
如图3所示，外侧连结部133A将第一区域131A与第三端子部132相连。外侧连结部133A在第一方向x上延伸。
如图3所示，第一内侧连结部133B将第一区域131A与第二区域131B相连。在与第二区域131B相连的第一内侧连结部133B的端部设置有槽部133D。槽部133D从朝向多个第一搭载部130的主面130A所朝向的一侧的第三连结部133的表面凹陷。槽部133D通过与多个槽部130C相同的方法形成。
如图3所示，第二内侧连结部133C将第二区域131B与第三区域131C相连。在与第三区域131C相连的第二内侧连结部133C的端部、和与第二区域131B相连的第二内侧连结部133C的端部，分别设置有槽部133D。
如图3所示，第二区域131B的一部分从第一内侧连结部133B和第二内侧连结部133C向第一方向x的一方侧突出。
如图3所示，第三挂接部134从第三区域131C向第二方向y延伸。朝向第二方向y的第三挂接部134的端面134A从密封树脂50露出。端面134A具有在第一方向x上相互离开的一对区域。在与第三区域131C相连的第三挂接部134的端部设置有多个槽部134B。多个槽部134B从朝向多个第一搭载部130的主面130A所朝向的一侧的第三挂接部134的表面凹陷。此外，多个槽部134B通过与多个槽部130C相同的方法形成。
如图3所示，第三辅助挂接部135从外侧连结部133A向第二方向y延伸。朝向第二方向y的第三辅助挂接部135的端面135A从密封树脂50露出。
如图11所示，在第一方向x上看第一带状部121A与第二区域131B、第一内侧连结部133B和第二内侧连结部133C重叠。如图3所示，第二带状部121B和第三带状部121C的各个的一部分，位于第一内侧连结部133B与第二内侧连结部133C之间。
如图3所示，多个第四引线14相对于第二引线12在与第二引线12之间夹着第三引线13而离开。多个第四引线14具有第二搭载部141和第四端子部142。
如图3所示，多个第二开关元件32与多个第四引线14的第二搭载部141独立地接合。第二搭载部141具有在厚度方向z上与多个第一搭载部130的主面130A朝向相同侧的主面141A。主面141A例如也可以由银镀层覆盖。
如图2和图3所示，第四端子部142在厚度方向z上看从密封树脂50向第一方向x的一方侧突出。第四端子部142与第二搭载部141相连。多个第四端子部142与第三端子部132一起在第二方向y上排列。如图6所示，第四端子部142在第二方向y上看弯曲成钩状。第四端子部142由锡镀层、或者锡-银合金镀层等覆盖。
如图3所示，多个第四引线14包含U相引线14A、V相引线14B和W相引线14C。以下，关于多个第二搭载部141按U相引线14A、V相引线14B和W相引线14C的每一个进行说明。
如图12所示，U相引线14A的第二搭载部141的一部分在第一方向x上看与第一区域131A重叠。另外，U相引线14A的第二搭载部141的一部分位于外侧连结部133A与第一内侧连结部133B之间。如图3和图13所示，在U相引线14A的第二搭载部141设置有在厚度方向z上贯通的孔141B。孔141B相对于与U相引线14A的第二搭载部141接合的第二开关元件32位于第一方向x的一方侧。如图3和图15所示，在U相引线14A的第二搭载部141，设置有从主面141A凹陷的多个槽部141C。这些多个槽部141C位于与U相引线14A的第二搭载部141接合的第二开关元件32的周围。多个槽部141C通过与多个槽部130C相同的方法形成。
如图3所示，V相引线14B的第二搭载部141在第一方向x上位于与第二内侧连结部133C相邻的位置。在V相引线14B的第二搭载部141设置有多个槽部141C。多个槽部141C位于与V相引线14B的第二搭载部141接合的第二开关元件32的周围。
如图3所示，W相引线14C的第二搭载部141在第一方向x上位于与第三区域131C和第三挂接部134的双方相邻的位置。另外，W相引线14C的第二搭载部141在第二方向y上位于与第二内侧连结部133C相邻的位置。在W相引线14C的第二搭载部141设置由多个槽部141C。这些多个槽部141C位于与W相引线14C的第二搭载部141接合的第二开关元件32的周围。
如图3所示，多个第五引线15相对于第二引线12在与第二引线12之间夹着第一引线11地离开。多个第五引线15具有覆盖部151和第五端子部152。
如图3所示，第一引线11的基岛部111包括从第一连结部113和第一挂接部114在第一方向x上向多个第五引线15所位于的一侧突出的区域。多个第五引线15的覆盖部151以包围该区域的周围的方式配置。覆盖部151被密封树脂50覆盖。如图16～图18所示，覆盖部151具有主面151A和端缘151B。主面151A在厚度方向z上与多个第一搭载部130的主面130A朝向相同侧。端缘151B在厚度方向z上看是位于与基岛部111的周边缘最靠近的位置的覆盖部151的周边缘的一部分。端缘151B包含于主面151A。
如图16所示，在厚度方向z上看，第二引线12的第二带状部121B具有一对第一边缘121D。一对第一边缘121D在第一方向x上延伸，并且在第二方向y上相互离开。在厚度方向z上看，位于与第二带状部121B最靠近的位置的第五引线15的覆盖部151的端缘151B，在第二方向y上位于一对第一边缘121D之间。该第五引线15位于与第一引线11的第一挂接部114相邻的位置。
如图17所示，在厚度方向z上看，第二引线12的第三带状部121C具有一对第二边缘121E。一对第二边缘121E在第一方向x上延伸、并且在第二方向y上相互离开。在厚度方向z上看，位于与第三带状部121C最靠近的位置的第五引线15的覆盖部151的端缘151B，在第二方向y上位于一对第二边缘121E之间。该第五引线15位于与第一引线11的第一连结部113相邻的位置。
如图16～图18所示，半导体装置A10进一步具有插设在多个第五引线15的覆盖部151的主面151A与多个导线47之间的金属层19。金属层19例如是银镀层。如图16所示，在厚度方向z上看，位于在与第二引线12的第二带状部121B最靠近的位置的第五引线15的覆盖部151的主面151A上的金属层19的至少一部分，在第二方向y上位于第二带状部121B的一对第一边缘121D之间。如图17所示，在厚度方向z上看，位于在与第二引线12的第三带状部121C最靠近的位置的第五引线15的覆盖部151的主面151A上的金属层19的至少一部分，在第二方向y上位于第三带状部121C的一对第二边缘121E之间。在使多个导线47接合于多个第五引线15的覆盖部151时，金属层19具有减轻传递到多个第五引线15的冲击的作用。
如图3所示，在半导体装置A10中，接合多个第一导线41、多个第二导线42、多个引导导线45和多个接地导线46的任一者的、第一引线11、第二引线12、多个第四引线14和多个第六引线16的区域，被金属层19覆盖。在图3中，用斜线表示设置有金属层19的区域。
如图2和图3所示，第五端子部152在厚度方向z上看从密封树脂50向第一方向x突出。第五端子部152与覆盖部151相连。多个第五端子部152与第一引线11的第一端子部112、和第二引线12的第二端子部122一起在第二方向y上排列。第五端子部152与图5所示的第二端子部122同样地，在第二方向y上看弯曲成钩状。第五端子部152由锡镀层、或者锡-银合金镀层等覆盖。
多个第六引线16如图3所示，相对于第三引线13位于第一方向x的一方侧。多个第六引线16的各个在第二方向y上位于与多个第四引线14的各个相邻的位置。像这样，多个第六引线16与多个第四引线14对应地配置。多个第六引线16具有覆盖部161和第六端子部162。
如图3所示，覆盖部161在第二方向y上位于与第二搭载部141相邻的位置。覆盖部161被密封树脂50覆盖。
如图2和图3所示，第六端子部162在厚度方向z上看从密封树脂50向第一方向x突出。第六端子部162与覆盖部161相连。多个第六引线16的第六端子部162与第三端子部132和、多个第四引线14的第四端子部142一起在第二方向y上排列。第六端子部162与图5所示的第四端子部142同样地，在第二方向y上看弯曲成钩状。第六端子部162由锡镀层、或者锡-银合金镀层等覆盖。
IC20如图3、图9和图10所示，搭载在第一引线11的基岛部111。在半导体装置A10中，IC20包括第一IC21和第二IC22。第一IC21和第二IC22相互导通。在第一方向x上，第二IC22位于第一IC21与第二引线12的第一带状部121A之间。第一IC21控制第二IC22。第二IC22输出用于驱动多个第一开关元件31和多个第二开关元件32的栅极电压。第一IC21具有多个第一电极211。多个第一电极211不仅与在第一IC21中构成的电路导通，还与第二IC22、多个第五引线15和第一引线11导通。第二IC22具有多个第二电极221。多个第二电极221不仅与在第二IC22中构成的电路导通，还与第一IC21、多个第一开关元件31、多个第二开关元件32、多个第六引线16、第一引线11、第二引线12和多个第五引线15的任意者导通。
如图9和图10所示，半导体装置A10进一步具有接合层29。接合层29插设于基岛部111与第一IC21和第二IC22之间。接合层29例如是以环氧树脂为主剂的银膏。此外，接合层29也可以是含有银的烧结金属或者焊料。第一IC21和第二IC22经由接合层29与基岛部111接合。
多个第一开关元件31如图3、图9和图10所示，独立地接合于多个第一搭载部130(第三引线13)的主面130A。由此，在半导体装置A10中，成为在第一区域131A、第二区域131B和第三区域131C的各自接合有第一开关元件31的结构。多个第一开关元件31与多个第二搭载部141(第四引线14)独立地导通。多个第一开关元件31是以硅(Si)或碳化硅(SiC)为主成分的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)。此外，多个第一开关元件31也可以是MOSFET以外的晶体管。在半导体装置A10中，以第一开关元件31为纵型构造、且为n沟道型的MOSFET的情况为例进行说明。如图14所示，多个第一开关元件31具有第一主面电极311、第一背面电极312和第一栅极电极313。
如图3和图14所示，第一主面电极311在厚度方向z上设置在朝向第一搭载部130的主面130A一侧。在第一主面电极311中流通与通过第一开关元件31转换后的电力对应的电流。因此，第一主面电极311与第一开关元件31的源极电极相当。
如图14所示，第一背面电极312在厚度方向z上设置在与第一主面电极311相反侧。在第一背面电极312中流通与通过第一开关元件31转换前的电力对应的电流。因此，第一背面电极312与第一开关元件31的漏极电极相当。
如图3和图14所示，第一栅极电极313设置在第一元件主面31A。第一栅极电极313为第一开关元件31的栅极电极。因此，对第一栅极电极313施加用于驱动第一开关元件31的栅极电压。在厚度方向z上看，第一栅极电极313的面积形成为比第一主面电极311的面积小(参照图3)。
多个第二开关元件32如图3、图11和图13所示，独立地接合于多个第二搭载部141(第四引线14)的主面141A。由此，在半导体装置A10中，构成为在U相引线14A、V相引线14B和W相引线14C的各个接合有第二开关元件32的结构。多个第二开关元件32与第二引线12导通。多个第二开关元件32与多个第一开关元件31是相同的半导体元件。如图15所示，多个第二开关元件32具有第二主面电极321、第二背面电极322和第二栅极电极323。
如图3和图15所示，第二主面电极321在厚度方向z上设置在第二搭载部141的主面141A朝向的一侧。在第二主面电极321中流通与通过第二开关元件32转换后的电力对应的电流。因此，第二主面电极321与第二开关元件32的源极电极相当。
如图15所示，第二背面电极322在厚度方向z上设置在与第二主面电极321相反侧。在第二背面电极322中流通与通过第二开关元件32转换前的电力对应的电流。因此，第二背面电极322与第二开关元件32的漏极电极相当。
如图3和图15所示，第二栅极电极323设置在第二元件主面32A。第二栅极电极323为第二开关元件32的栅极电极。因此，对第二栅极电极323施加用于驱动第二开关元件32的栅极电压。在厚度方向z上看，第二栅极电极323的面积形成为比第二主面电极321的面积小(参照图3)。
如图9～图15所示，半导体装置A10进一步具有导电接合层39。导电接合层39插设于多个第一搭载部130(第三引线13)的主面130A、与多个第一开关元件31的第一背面电极312之间。并且，接合层29插设于多个第四引线14的第二搭载部141的主面141A、与多个第二开关元件32的第二背面电极322之间。多个第一开关元件31的第一背面电极312通过导电接合层39与多个第一搭载部130的主面130A独立地接合。由此，多个第一开关元件31与第三引线13导通。多个第二开关元件32的第二背面电极322通过导电接合层39与多个第四引线14的第二搭载部141的主面141A独立地接合。由此，多个第二开关元件32与多个第四引线14独立地导通。导电接合层39例如是以锡合金为主成分的焊料。
多个第一导线41如图3所示，多个第一开关元件31的第一主面电极311与多个第二搭载部141独立地接合。由此，多个第四引线14与多个第一开关元件31独立地导通。多个第一导线41的材料选自金(Au)、铜、银和铝(Al)中的任一者。
多个第二导线42如图3所示，多个第二开关元件32的第二主面电极321、与第二引线12的第二带状部121B和第三带状部121C独立地接合。由此，多个第二开关元件32与第二引线12导通。多个第二导线42的材料选自金、铜、银和铝中的任一者。
多个第一栅极导线431、多个第二栅极导线432、多个第一电位导线441、第二电位导线442、多个引导导线45、多个接地导线46、多个导线47和多个中继导线48，如图3所示与第一IC21的第一电极211和第二IC22的第二电极221的任一者接合。这些导线的材料选自金、铜、银和铝等的任一者。
关于多个第一导线41、多个第二导线42、多个第一栅极导线431、多个第二栅极导线432、多个第一电位导线441、第二电位导线442、多个引导导线45、多个接地导线46、多个导线47和多个中继导线48的材料全部采用铝的情况进行说明。在该情况下，多个第一导线41和多个第二导线42的各自的直径，比多个第一栅极导线431、多个第二栅极导线432、多个第一电位导线441、第二电位导线442、多个引导导线45、多个接地导线46、多个导线47和多个中继导线48的各自的直径大。这是因为，在半导体装置A10中，在多个第一导线41和多个第二导线42中流通的电流比在其它多个导线中流通的电流大。此外，即使在半导体装置A10中的多个导线的材料采用金、铜和银的任一者的情况下，也可以使多个第一导线41和多个第二导线42的各自的直径比其它的导线的直径大。
在半导体装置A10中，也可以使多个第一导线41、多个第二导线42、第二电位导线442、多个引导导线45、多个接地导线46、多个导线47和多个中继导线48的材料采用铜，并且多个第一栅极导线431、多个第二栅极导线432和多个第一电位导线441的材料采用金。像这样，在半导体装置A10中，也可以使多个导线的材料不仅为1种而是多种。
多个第一栅极导线431如图3所示，与第二IC22的多个第二电极221、和多个第一开关元件31的第一栅极电极313独立地接合。通过多个第一栅极导线431，多个第一栅极电极313与第二IC22的驱动电路236导通(参照图19)。从驱动电路236输出的栅极电压经由多个第一栅极导线431独立地施加于多个第一栅极电极313。
多个第二栅极导线432如图3所示，与第一第二IC22的多个第二电极221、和多个第二开关元件32的第二栅极电极323独立地接合。通过多个第二栅极导线432，多个第二栅极电极323与第二IC22的驱动电路236导通(参照图19)。从驱动电路236输出的栅极电压经由多个第二栅极导线432独立地施加于多个第二栅极电极323。
多个第一电位导线441如图3所示，与第二IC22的第二电极221、和多个第一开关元件31的第一主面电极311独立地接合。通过多个第一电位导线441，多个第一主面电极311与第二IC22的驱动电路236导通(参照图19)。由于多个第一主面电极311与多个第四引线14独立地导通，因此生成用于驱动多个第一开关元件31的栅极电压的栅极电源的负电位，相对于多个第一开关元件31的各个不同。另外，要求该栅极电压比用于驱动多个第二开关元件32的栅极电压高。根据这样的情况，生成该栅极电压的栅极电源，由与图19所示的半导体装置A10导通的多个电容器C构成。多个电容器C与多个第一开关元件31独立地对应。多个第一电位导线441使多个电容器C的各自的负电位传递到第二IC22的驱动电路236。
第二电位导线442如图3所示，与第二IC22的第二电极221和第二引线12接合。多个第二开关元件32的第二主面电极321经由多个第二导线42、第二引线12和第二电位导线442与第二IC22的过电流保护部233导通(参照图19)。该结构意味着，生成用于驱动多个第二开关元件32的栅极电压的栅极电源的负电位均为共同的。该栅极电源与用于驱动第二IC22的电源等效。
多个引导导线45如图3所示，与第二IC22的第二电极221、和多个第六引线16的覆盖部161独立地接合。多个第六引线16经由多个引导导线45与第二IC22的驱动电路236导通(参照图19)。
多个接地导线46如图3所示，与第一IC21的多个第一电极211、第二IC22的第二电极221和第一引线11的第一连结部113接合。由此，第一引线11经由多个接地导线46与第一IC21和第二IC22导通。在半导体装置A10中，多个接地导线46的任一者与第二电极221和第一连结部113的基部113A接合。由此，基部113A与第二IC22导通。其余的接地导线46与多个第一电极211和第一连结部113的舌部113B接合。由此，舌部113B与第一IC21导通。
多个导线47如图3所示，与第一IC21的多个第一电极211、第二IC22的多个第二电极221和多个第五引线15的覆盖部151独立地接合。由此，多个第五引线15经由多个导线47与第一IC21和第二IC22导通。
多个中继导线48如图16和图17所示，与第一IC21的多个第一电极211和第二IC22的多个第二电极221独立地接合。由此，第一IC21和第二IC22相互导通。
密封树脂50如图3所示，覆盖第一引线11、第二引线12、第三引线13、多个第四引线14、多个第六引线16和多个第五引线15的各自的各一部分。另外，密封树脂50如图3所示，覆盖第一IC21、第二IC22、多个第一开关元件31和多个第二开关元件32。密封树脂50的材料例如为黑色的环氧树脂。如图2和图5～图8所示，密封树脂50具有一对第一侧面51A、51B和一对第二侧面52A、52B。
如图2、图7和图8所示，一对第一侧面51A、51B相互朝向第一方向x。第一侧面51A朝向第一方向x的一方侧。第三端子部132、多个第四端子部142和多个第六端子部162在厚度方向z上看从第一侧面51A向第一方向x突出。第一侧面51B与第一侧面51A朝向相反侧。第一端子部112、第二端子部122和多个第五端子部152在厚度方向z上看从第一侧面51B向第一方向x突出。
如图2、图5和图6所示，一对第二侧面52A、52B相互朝向第二方向y。第二侧面52A朝向第二方向y之中相对于基岛部111第一挂接部114所位于的一侧。如图6所示，第一挂接部114的端面114A、第二挂接部124的端面124A和第三辅助挂接部135的端面135A从第二侧面52A露出。第二侧面52B与第二侧面52A朝向相反侧。如图5所示，第二辅助挂接部125的端面125A、第三挂接部134的端面134A和第二搭载部141(W相引线14C)的端面141D从第二侧面52B露出。
接着，基于图19关于半导体装置A10的电路结构进行说明。
在半导体装置A10的电路结构的说明中，将多个第四端子部142分别称为U相输出端子142A、V相输出端子142B和W相输出端子142C。U相输出端子142A是指U相引线14A的第四端子部142。V相输出端子142B是指V相引线14B的第四端子部142。W相输出端子142C是指W相引线14C的第四端子部142。并且将多个第五端子部152分别称为电源端子(VCC端子)152A、VSP端子152B、一对HU端子152C、一对HV端子152D、一对HW端子152E、FGS端子152F、FG端子152G和RT端子152H。
如图19所示，在半导体装置A10连接有成为其驱动控制对象的电动机80。电动机80为无刷DC电动机。电动机80与U相输出端子142A、V相输出端子142B、W相输出端子142C、一对HU端子152C、一对HV端子152D和一对HW端子152E导通。U相输出端子142A、V相输出端子142B和W相输出端子142C与电动机80的3个定子(省略图示)独立地导通。一对HU端子152C、一对HV端子152D和一对HW端子152E，与配置在电动机80的内部的3个霍尔元件(省略图示)独立地导通。
如图19所示，第一IC21包括第一控制器电路231、霍尔放大器232、电压低下保护部234、第二控制器电路235和过电流保护部233。并且，在第一IC21也可以搭载有微控制器控制芯片。
第一控制器电路231制作PWM(Pulse Width Modulation)信号。第一控制器电路231包含三角波发生器231A和PWM信号转换部231B。三角波发生器231A经由导线47与RT端子152H导通。三角波发生器231A基于输入到RT端子152H的信号产生三角波。三角波成为通过PWM控制来控制驱动电路236时的载体信号(载波)。载体信号被输入到PWM信号转换部231B。
PWM信号转换部231B经由导线47与VSP端子152B导通。从VSP端子152B输入成为用于驱动电动机80的基础的调制波信号。调制波信号为正弦波信号。在PWM信号转换部231B中，将从三角波发生器231A输入的载体信号、和从VSP端子152B输入的调制波信号基于双方的对比转换为作为脉冲波的PWM信号。PWM信号被输入第二控制器电路235。
霍尔放大器232经由多个导线47与一对HU端子152C、一对HV端子152D和一对HW端子152E导通。霍尔放大器232将从配置于电动机80的内部的霍尔元件输出的3种霍尔电压分别放大。这些霍尔电压是表示电动机80的转子(省略图示)的绕轴方向的位置的信号。通过霍尔放大器232被放大了的3种霍尔电压输入到第二控制器电路235。
电压低下保护部234经由导线47与电源端子152A导通。对电源端子152A输入用于驱动第一IC21的电力。在电源端子152A的电位成为用于驱动第一IC21的电源的正电位。电压低下保护部234防止从电源端子152A施加于第一IC21的电压低于阈值。
第二控制器电路235将从PWM信号转换部231B输入的PWM信号基于从霍尔放大器232输入的霍尔电压，分配成一对U相信号、一对V相信号和一对W相信号的三相。在半导体装置A10中，一对U相信号、一对V相信号和一对W相信号的各个为120度通电型的矩形波信号、或者120度通电型的正弦波信号。因此，相对U相信号的V相信号的相位差、和相对V相信号的W相信号的相位差分别为120度。这些U相信号、V相信号和W相信号中的一方的信号，经由多个中继导线48输入到第二IC22的驱动电路236的高侧区域236A(详细内容后述)。这些U相信号、V送信号和W相信号中的另一方的信号，经由多个中继导线48输入到驱动电路236的低侧区域236B(详细内容后述)。一对U相信号、一对V相信号和一对W相信号基于从过电流保护部233输入的信号被适当调整。
第二控制器电路235经由电压低下保护部234与电源端子152A导通。第二控制器电路235经由接地导线46与第一端子部112导通。第一端子部112是第一IC21的接地端子。因此，在第一端子部112中的电位成为用于驱动第一IC21的电源的负电位。并且第二控制器电路235经由一对导线47与FG端子152G和FGS端子152F导通。在第二控制器电路235中，基于从霍尔放大器232输入的霍尔电压，生成表示电动机80的旋转数的FG(Frequency Generator：频率发生器)信号。FG信号被输入FG端子152G。对FGS端子152F输入用于设定从FG端子152G输出的FG信号的脉冲数的指令信号。
过电流保护部233经由中继导线48、第二IC22的配线层、第二电位导线442、第二引线12和多个第二导线42与多个第二开关元件32导通。过电流保护部233检测在多个第二开关元件32的第二主面电极321中流通的电流。在过电流保护部233中生成基于该电流的检测结果的信号。所生成的信号输入到第二控制器电路235。
如图19所示，第二IC22包含驱动电路236。用于驱动第二IC22的电力，与第一IC21同样地从电源端子152A被供给。驱动电路236与电源端子152A导通。
驱动电路236基于从第二控制器电路235输入的一对U相信号、一对V相信号和一对W相信号独立地驱动多个第一开关元件31和多个第二开关元件32。驱动电路236包含高侧区域236A和低侧区域236B。
在高侧区域236A中构成有多个驱动电路。高侧区域236A中的多个驱动电路将从第二控制器电路235输入的U相信号、V相信号和W相信号中的一方的信号独立地转换为多个栅极电压。多个该栅极电压独立地与U相信号、V相信号和W相信号的正电位对应。多个该栅极电压经由多个第一栅极导线431施加于多个第一开关元件31。由此，独立地驱动多个第一开关元件31。
在低侧区域236B中构成有多个驱动电路。低侧区域236B中的多个驱动电路将从第二控制器电路235输入的U相信号、V相信号和W相信号中的另一方的信号独立地转换为多个栅极电压。多个该栅极电压与U相信号、V相信号和W相信号的负电位独立地对应。多个该栅极电压经由多个第二栅极导线432施加于多个第二开关元件32。由此，独立地驱动多个第二开关元件32。
驱动电路236经由接地导线46与第一端子部112导通。第一端子部112也是第二IC22的接地端子。因此，第一端子部112中的电位成为用于驱动第二IC22的电源的负电位。
在半导体装置A10中，对第三端子部132输入用于驱动电动机80的直流电力。输入到第三端子部132的直流电力的电流依次地流过多个第一开关元件31、多个第一导线41、多个第二开关元件32、多个第二导线42，从第二端子部122输出。
输入到半导体装置A10的直流电力，通过驱动多个第一开关元件31和多个第二开关元件32，被转换为U相、V相和W相的三相交流电力。U相交流电力从U相输出端子142A输出。V相交流电力从V相输出端子142B输出。W相交流电力从W相输出端子142C输出。利用从U相输出端子142A、V相输出端子142B和W相输出端子142C输出的三相交流电力驱动控制电动机80。
多个电容器C的各个与多个第四引线14的任一者的第四端子部142、和在第二方向y上位于与该第四端子部142相邻位置的第六引线16的第六端子部162的任一者导通。多个电容器C的各个，在与跟其对应的第一开关元件31导通的第二开关元件32导通时，利用输入到电源端子152A的电力被充电。从电源端子152A至电容器C的导电路径为导线47、电阻R、二极管D、引导导线45和第六端子部162。它们之中，电阻R和二极管D包含于第二IC22。充电到多个电容器C的电力经由多个第六端子部162、多个引导导线45和多个第二电压低下保护部222，被独立地输入在驱动电路236的高侧区域236A中构成的多个驱动电路。由此，对多个第六引线16的第六端子部162的各个施加的电压，比施加于电源端子152A的电压大。对多个第六引线16的第六端子部162的各个施加的电压例如为600V。相对于此，对电源端子152A施加的电压例如最大为40V。此外，上述的多个第一电位导线441，与在高侧区域236A中构成的多个驱动电路独立地导通。
接着，关于半导体装置A10的作用效果进行说明。
半导体装置A10具有：相对于第二引线12在与第二引线12之间夹着第一引线11地离开的多个第五引线15；和与IC20和多个第五引线15接合的多个导线47。在厚度方向z上看，位于与第二引线12的第二带状部121B最靠近位置的第五引线15的端缘151B，在第二方向y上位于第二带状部121B的一对第一边缘121D之间。由此，在厚度方向z上看，能够使多个第五引线15的端缘151B更接近第一引线11的基岛部111的周边缘。因此，能够更加缩短多个导线47的总长，因此，依据半导体装置A10，能够实现半导体装置A10的成本缩减。而且，能够减少多个第五引线15与IC20之间的导通涉及的寄生电阻。
半导体装置A10具有第一IC21、和与第一IC21离开且与第一IC21导通的第二IC22。第一IC21包括第一控制器电路231和第二控制器电路235。第二IC22包括基于来自第二控制器电路235的信号驱动多个第一开关元件31和多个第二开关元件32的驱动电路236。多个第五引线15包括与第二控制器电路235和驱动电路236导通的电源端子152A。半导体装置A10进一步包括与驱动电路236导通的第六引线16。施加于第六引线16的电压比施加于电源端子152A的电压大。因此，对驱动电路236施加比第二控制器电路235高的电压。在该情况下，由于第一控制器电路231和第二控制器电路235、与驱动电路236相互离开，因此能够降低第一控制器电路231和第二控制器电路235受到的来自驱动电路236的噪声。由此，在第一控制器电路231和第二控制器电路235中，能够作成从矩形波信号至正弦波信号的广泛的信号。因此，依据半导体装置A10，能够实现更有效率的电动机的驱动控制。
第一引线11具有：与基岛部111和第一端子部112相连的第一连结部113；和在第二方向y上相对于基岛部111位于与第一连结部113相反侧的第一挂接部114。第一挂接部114在第二方向y上延伸。由此，在半导体装置A10的制造中，基岛部111成为从第二方向y的两侧被第一连结部113和第一挂接部114支承的状态。因此，在使IC20接合于基岛部111时，能够抑制基岛部111倾斜。
第一引线11的第一连结部113具有基部113A和舌部113B。舌部113B从基部113A在第一方向x上向多个第五引线15所位于的一侧突出。由此，能够使与IC20和第一引线11接合的多个接地导线46的根数增加。并且，在基部113A设置有在厚度方向z上贯通第一连结部113的一对孔113C。一对孔113C位于在第二方向y上之间夹着舌部113B的位置。由此，在半导体装置A10的制造中形成密封树脂50时，在模具内熔融的密封树脂50通过一对孔113C，由此能够抑制舌部113B的倾斜。因此，伴随密封树脂50的形成，能够防止与舌部113B接合的接地导线46的剥离。
第二引线12具有：与第三带状部121C和第二端子部122相连的第二连结部123；和与第二带状部121B相连、且在第二方向y上延伸的第二挂接部124。由此，在半导体装置A10的制造中，第二带状部121B以及第三带状部121C、和在第二方向y上位于它们之间的第一带状部121A，成为从第二方向y的两侧被第二连结部123和第二挂接部124支承的状态。因此，在使多个第二导线42接合于第一带状部121A、第二带状部121B和第三带状部121C时，能够抑制第一带状部121A、第二带状部121B和第三带状部121C倾斜。
第一引线11的第一连结部113包括相对于第一方向x和第二方向y倾斜的区域。由此，能够抑制半导体装置A10的第一方向x的外形尺寸的扩大。
第二引线12的第二端子部122在第二方向y上位于与第一引线11的第一端子部112相邻的位置。由此，能够使第二引线12的第二连结部123与第一引线11的第一连结部113相邻地配置。并且第二连结部123包含相对于第一方向x和第二方向y倾斜的区域。由此，在密封树脂50的形成不产生障碍的范围内，能够极力地缩短第二连结部123与第一连结部113的间隔。该结构能够导致抑制半导体装置A10的外形尺寸的扩大。
基于图20和图21，关于本发明的第二实施方式的半导体装置A20进行说明。在这些图中，对于与上述的半导体装置A10相同或者类似的要素标注相同的附图标记，省略重复的说明。在此，图20为了便于理解，透视了密封树脂50。在图20中，用假想线表示了透过的密封树脂50。
半导体装置A20中，IC20的结构与半导体装置A10的该结构不同。如图20所示，IC20形成为单一的结构。因此，半导体装置A20不具有多个中继导线48。如图21所示，IC20包括上述的第一控制器电路231、霍尔放大器232、过电流保护部233、电压低下保护部234、第二控制器电路235和驱动电路236。
如图20所示，IC20具有多个电极201。在多个电极201的各个，接合有多个第一栅极导线431、多个第二栅极导线432、多个第一电位导线441、第二电位导线442、多个引导导线45、接地导线46和多个导线47的任一者。
接着，关于半导体装置A20的作用效果进行说明。
半导体装置A20具有：相对于第二引线12在与第二引线12之间夹着第一引线11而离开的多个第五引线15；和接合于IC20和多个第五引线15的多个导线47。在厚度方向z上看，位于与第二引线12的第二带状部121B最靠近的位置的第五引线15的端缘151B，在第二方向y上位于第二带状部121B的一对第一边缘121D之间。因此，依据半导体装置A20，也能够实现半导体装置A20的成本缩减。并且在半导体装置A20中，通过具有与半导体装置A10同样的结构，能够起到该结构产生的作用效果。
本发明不限定于上述的实施方式。本发明的各部的具体的结构能够自由进行各种设计变更。
本发明包括以下的附记中记载的实施方式。
附记1.
一种半导体装置，其包括：
至少1个IC；
第一引线，其具有接合有上述IC的基岛部；
第二引线，其具有第一带状部、第二带状部和第三带状部，上述第一带状部在相对于上述基岛部的厚度方向正交的第一方向与上述基岛部离开，并且在相对于上述厚度方向和上述第一方向正交的第二方向上延伸，上述第二带状部与上述第一带状部的上述第二方向的一方侧相连，并且在上述第一方向上延伸，上述第三带状部与上述第一带状部的上述第二方向的另一方侧相连，并且在上述第一方向上延伸；
第三引线，其相对于上述第一引线在与上述第一引线之间夹着上述第二引线而离开；
多个第一开关元件，其与上述第三引线接合且与上述IC导通；
多个第四引线，其相对于上述第二引线在与上述第二引线之间夹着上述第三引线地离开，并且与上述多个第一开关元件独立地导通；
多个第二开关元件，其与上述多个第四引线独立地接合，并且与上述IC和上述第二引线导通；
多个第五引线，其相对于上述第二引线在与上述第二引线之间夹着上述第一引线地离开；和
与上述IC和上述多个第五引线接合的多个导线，
上述基岛部的至少一部分被上述第二带状部和上述第三带状部夹着，
在上述厚度方向看，上述多个第五引线分别具有与上述基岛部相对的端缘，
在上述厚度方向上看，上述第二带状部具有在上述第二方向上相互离开且分别在上述第一方向上延伸的一对第一边缘，
在上述厚度方向上看，上述多个第五引线包括与上述第二带状部最靠近的最近接第五引线，上述最近接第五引线的上述端缘在上述第二方向上位于上述一对第一边缘之间。
附记2.
附记1记载的半导体装置中，
上述多个第五引线中的各第五引线，具有朝向上述厚度方向且包含该各第五引线的上述端缘的主面，并且具有插设于上述主面与上述多个导线之中的对应的一个导线之间的金属层，
在上述厚度方向上看，上述最近接第五引线的上述主面上的上述金属层的至少一部分在上述第二方向上位于上述一对第一边缘之间。
附记3.
附记1或2记载的半导体装置中，
上述至少1个IC包括：与上述多个第五引线导通的第一IC；和与上述第一IC、上述多个第一开关元件以及上述多个第二开关元件导通的第二IC，
上述第二IC位于上述第一IC与上述第一带状部之间。
附记4.
一种半导体装置，其包括：
第一IC；
与上述第一IC离开、且与上述第一IC导通的第二IC；
第一引线，其具有接合有上述第一IC和上述第二IC的基岛部；
第二引线，其具有第一带状部、第二带状部和第三带状部，上述第一带状部在相对于上述基岛部的厚度方向正交的第一方向与上述基岛部离开，并且在相对于上述厚度方向和上述第一方向正交的第二方向上延伸，上述第二带状部与上述第一带状部的上述第二方向的一方侧相连，并且在上述第一方向上延伸，上述第三带状部与上述第一带状部的上述第二方向的另一方侧相连，并且在上述第一方向上延伸；
第三引线，其相对于上述第一引线在与上述第一引线之间夹着上述第二引线而离开；
多个第一开关元件，其与上述第三引线接合且与上述第二IC导通；
多个第四引线，其相对于上述第二引线在与上述第二引线之间夹着上述第三引线地离开，并且与上述多个第一开关元件独立地导通；
多个第二开关元件，其与上述多个第四引线独立地接合，并且与上述第二IC和上述第二引线导通；
多个第五引线，其相对于上述第二引线在与上述第二引线之间夹着上述第一引线地离开，且与上述第一IC导通；和
第六引线，
上述基岛部的至少一部分被上述第二带状部和上述第三带状部夹着，
上述第一IC包括：作成PWM信号的第一控制器电路；和将上述PWM信号分配成三相的第二控制器电路，
上述第二IC包括基于来自上述第二控制器电路的信号驱动上述多个第一开关元件和上述多个第二开关元件的驱动电路，
上述多个第五引线包括与上述第二控制器电路和上述驱动电路导通的电源端子，
上述第六引线与上述驱动电路导通，
施加于上述第六引线的电压比施加于上述电源端子的电压大。
附记5.
附记4记载的半导体装置中，
上述第六引线相对于上述第二引线在与上述第二引线之间夹着上述第三引线而离开。
附记6.
附记5记载的半导体装置中，
上述第六引线在上述第二方向上位于与上述多个第四引线的任意一者相邻的位置。
附记7.
附记5或6记载的半导体装置中，
在上述第一方向上，上述第二IC位于上述第一IC与上述第一带状部之间。
附记8.
附记4至7中任一项记载的半导体装置中，
上述基岛部在上述第一方向上为长状。
附记9.
附记8记载的半导体装置中，
进一步具有密封树脂，其覆盖上述第一IC、上述第二IC、上述多个第一开关元件以及上述多个第二开关元件、上述第一引线、上述第二引线、上述第三引线、上述多个第四引线和上述多个第五引线的各自的一部分。
附记10.
附记9记载的半导体装置中，
上述第一引线具有第一端子部和第一连结部，
在上述厚度方向上看，上述第一端子部从上述密封树脂向上述第一方向突出，
上述第一连结部在上述第一方向上位于与上述第三带状部相邻的位置，并且与上述基岛部和上述第一端子部相连，
上述第一连结部与上述第一IC和上述第二IC导通。
附记11.
附记10记载的半导体装置中，
上述第一连结部包含相对于上述第一方向和上述第二方向倾斜的区域。
附记12.
附记10或11记载的半导体装置中，
上述第一连结部具有：与上述基岛部和上述第一端子部相连的基部；和从上述基部在上述第一方向上向上述多个第五引线位置的一侧突出的舌部，
上述基部与上述第二IC导通，
上述舌部与上述第一IC导通。
附记13.
附记10至12中任一项记载的半导体装置中，
上述第一引线具有在上述第一方向上位于与上述第二带状部相邻的位置、且与上述基岛部相连的第一挂接部，
上述第一挂接部在上述第二方向上延伸。
附记14.
附记13记载的半导体装置中，
上述第二引线具有第二端子部、第二连结部和第二挂接部，
在上述厚度方向上看，上述第二端子部从上述密封树脂向上述第一方向突出，
上述第二连结部与上述第三带状部和上述第二端子部相连，
上述第二挂接部与上述第二带状部相连、且在上述第二方向上延伸。
附记15.
附记14记载的半导体装置中，
上述第二端子部在上述第二方向上位于与上述第一端子部相邻的位置。
附记16.
附记15记载的半导体装置中，
上述第二连结部位于与上述第一连结部相邻的位置，
上述第二挂接部位于与上述第一挂接部相邻的位置。
附记17.
附记16记载的半导体装置中，
上述第二连结部包含相对于上述第一方向和上述第二方向倾斜的区域。
附图标记的说明
A10、A20：半导体装置 11：第一引线
111：搭载部 112：第一端子部
113：第一连结部 113A：基部
113B：舌部 113C：孔
114：第一挂接部(吊接部/悬挂部/悬接部) 114A：端面
12：第二引线 121A：第一带状部
121B：第二带状部 121C：第三带状部
121D：第一边缘 121E：第二边缘
122：第二端子部 123：第二连结部
124：第二挂接部 125A：端面
126：第二辅助挂接部 126A：端面
13：第三引线 130：第一搭载部
130A：主面 130B：孔
130C：槽部 131A：第一区域
131B：第二区域 131C：第三区域
132：第三端子部 133：第三连结部
133A：外侧连结部 133B：第一内侧连结部
133C：第二内侧连结部 133D：槽部
134：第三挂接部 134A：端面
134B：槽部 135：第三辅助挂接部
135A：端面 14：第四引线
14A：U相引线 14B：V相引线
14C：W相引线 141A：主面
141B：孔 141C：槽部
141D：端面 142：第四端子部
142A：U相输出端子 142B：V相输出端子
142C：W相输出端子 15：第五引线
151：覆盖部 151A：主面
151B：端缘 152：第五端子部
152A：VCC端子 152B：VSP端子
152C：HU端子 152D：HV端子
152E：HW端子 152F：FGS端子
152G：FG端子 152H：RT端子
16：第六引线 161：覆盖部
162：第六端子部 19：金属层
20：IC 201：电极
21：第一IC 211：第一电极
22：第二IC 221：第二电极
231：第一控制器电路 231A：三角波发生器
231B：PWM信号转换部 232：霍尔放大器
233：过电流保护部 234：电压低下保护部
235：第二控制器电路 236：驱动电路
236A：高侧区域 236B：低侧区域
29：接合层 31：第一开关元件
311：第一主面电极 312：第一背面电极
313：第一栅极电极 32：第二开关元件
321：第二主面电极 322：第二背面电极
323：第二栅极电极 39：导电接合层
41：第一导线 42：第二导线
431：第一栅极导线 432：第二栅极导线
441：第一电位导线 442：第二电位导线
45：引导导线 46：接地导线
47：导线 48：中继导线
50：密封树脂 51A、51B：第一侧面
52A、52B：第二侧面 80：电动机
C：电容器 C1：第一电容器
C2：第二电容器 R：电阻
D：二极管 z：厚度方向
x：第一方向 y：第二方向。

Claims (17)

1.一种半导体装置，其特征在于，包括：
至少1个IC；
第一引线，其具有接合有所述IC的基岛部；
第二引线，其具有第一带状部、第二带状部和第三带状部，所述第一带状部在相对于所述基岛部的厚度方向正交的第一方向与所述基岛部离开，并且在相对于所述厚度方向和所述第一方向正交的第二方向上延伸，所述第二带状部与所述第一带状部的所述第二方向的一方侧相连，并且在所述第一方向上延伸，所述第三带状部与所述第一带状部的所述第二方向的另一方侧相连，并且在所述第一方向上延伸；
第三引线，其相对于所述第一引线在与所述第一引线之间夹着所述第二引线而离开；
多个第一开关元件，其与所述第三引线接合且与所述IC导通；
多个第四引线，其相对于所述第二引线在与所述第二引线之间夹着所述第三引线而离开，并且与所述多个第一开关元件独立地导通；
多个第二开关元件，其与所述多个第四引线独立地接合，并且与所述IC和所述第二引线导通；
多个第五引线，其相对于所述第二引线在与所述第二引线之间夹着所述第一引线地离开；和
与所述IC和所述多个第五引线接合的多个导线，
所述基岛部的至少一部分被所述第二带状部和所述第三带状部夹着，
在所述厚度方向看，所述多个第五引线分别具有与所述基岛部相对的端缘，
在所述厚度方向上看，所述第二带状部具有在所述第二方向上相互离开且分别在所述第一方向上延伸的一对第一边缘，
在所述厚度方向上看，所述多个第五引线包括与所述第二带状部最靠近的最近接第五引线，所述最近接第五引线的所述端缘在所述第二方向上位于所述一对第一边缘之间。
2.如权利要求1所述的半导体装置，其特征在于：
所述多个第五引线中的各第五引线，具有朝向所述厚度方向且包含该各第五引线的所述端缘的主面，并且具有插设于所述主面与所述多个导线之中的对应的一个导线之间的金属层，
在所述厚度方向上看，所述最近接第五引线的所述主面上的所述金属层的至少一部分在所述第二方向上位于所述一对第一边缘之间。
3.如权利要求1或2所述的半导体装置，其特征在于：
所述至少1个IC包括：与所述多个第五引线导通的第一IC；和与所述第一IC、所述多个第一开关元件以及所述多个第二开关元件导通的第二IC，
所述第二IC位于所述第一IC与所述第一带状部之间。
4.一种半导体装置，其特征在于，包括：
第一IC；
与所述第一IC离开、且与所述第一IC导通的第二IC；
第一引线，其具有接合有所述第一IC和所述第二IC的基岛部；
第二引线，其具有第一带状部、第二带状部和第三带状部，所述第一带状部在相对于所述基岛部的厚度方向正交的第一方向与所述基岛部离开，并且在相对于所述厚度方向和所述第一方向正交的第二方向上延伸，所述第二带状部与所述第一带状部的所述第二方向的一方侧相连，并且在所述第一方向上延伸，所述第三带状部与所述第一带状部的所述第二方向的另一方侧相连，并且在所述第一方向上延伸；
第三引线，其相对于所述第一引线在与所述第一引线之间夹着所述第二引线而离开；
多个第一开关元件，其与所述第三引线接合且与所述第二IC导通；
多个第四引线，其相对于所述第二引线在与所述第二引线之间夹着所述第三引线而离开，并且与所述多个第一开关元件独立地导通；
多个第二开关元件，其与所述多个第四引线独立地接合，并且与所述第二IC和所述第二引线导通；
多个第五引线，其相对于所述第二引线在与所述第二引线之间夹着所述第一引线而离开，且与所述第一IC导通；和
第六引线，
所述基岛部的至少一部分被所述第二带状部和所述第三带状部夹着，
所述第一IC包括：作成PWM信号的第一控制器电路；和将所述PWM信号分配成三相的第二控制器电路，
所述第二IC包括基于来自所述第二控制器电路的信号驱动所述多个第一开关元件和所述多个第二开关元件的驱动电路，
所述多个第五引线包括与所述第二控制器电路和所述驱动电路导通的电源端子，
所述第六引线与所述驱动电路导通，
施加于所述第六引线的电压比施加于所述电源端子的电压大。
5.如权利要求4所述的半导体装置，其特征在于：
所述第六引线相对于所述第二引线在与所述第二引线之间夹着所述第三引线而离开。
6.如权利要求5所述的半导体装置，其特征在于：
所述第六引线在所述第二方向上位于与所述多个第四引线的任意一者相邻的位置。
7.如权利要求5或6所述的半导体装置，其特征在于：
在所述第一方向上，所述第二IC位于所述第一IC与所述第一带状部之间。
8.如权利要求4～7中任一项所述的半导体装置，其特征在于：
所述基岛部在所述第一方向上为长状。
9.如权利要求8所述的半导体装置，其特征在于：
进一步具有密封树脂，其覆盖所述第一IC、所述第二IC、所述多个第一开关元件以及所述多个第二开关元件、所述第一引线、所述第二引线、所述第三引线、所述多个第四引线和所述多个第五引线的各自的一部分。
10.如权利要求9所述的半导体装置，其特征在于：
所述第一引线具有第一端子部和第一连结部，
在所述厚度方向上看，所述第一端子部从所述密封树脂向所述第一方向突出，
所述第一连结部在所述第一方向上位于与所述第三带状部相邻的位置，并且与所述基岛部和所述第一端子部相连，
所述第一连结部与所述第一IC和所述第二IC导通。
11.如权利要求10所述的半导体装置，其特征在于：
所述第一连结部包含相对于所述第一方向和所述第二方向倾斜的区域。
12.如权利要求10或11所述的半导体装置，其特征在于：
所述第一连结部具有：与所述基岛部和所述第一端子部相连的基部；和从所述基部在所述第一方向上向所述多个第五引线位置的一侧突出的舌部，
所述基部与所述第二IC导通，
所述舌部与所述第一IC导通。
13.如权利要求10～12中任一项所述的半导体装置，其特征在于：
所述第一引线具有在所述第一方向上位于与所述第二带状部相邻的位置、且与所述基岛部相连的第一挂接部，
所述第一挂接部在所述第二方向上延伸。
14.如权利要求13所述的半导体装置，其特征在于：
所述第二引线具有第二端子部、第二连结部和第二挂接部，
在所述厚度方向上看，所述第二端子部从所述密封树脂向所述第一方向突出，
所述第二连结部与所述第三带状部和所述第二端子部相连，
所述第二挂接部与所述第二带状部相连、且在所述第二方向上延伸。
15.如权利要求14所述的半导体装置，其特征在于：
所述第二端子部在所述第二方向上位于与所述第一端子部相邻的位置。
16.如权利要求15所述的半导体装置，其特征在于：
所述第二连结部位于与所述第一连结部相邻的位置，
所述第二挂接部位于与所述第一挂接部相邻的位置。
17.如权利要求16所述的半导体装置，其特征在于：
所述第二连结部包含相对于所述第一方向和所述第二方向倾斜的区域。
CN202280016166.5A 2021-02-22 2022-02-09 半导体装置 Pending CN117063279A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-026059 2021-02-22
JP2021026059 2021-02-22
PCT/JP2022/005049 WO2022176729A1 (ja) 2021-02-22 2022-02-09 半導体装置

Publications (1)

Publication Number Publication Date
CN117063279A true CN117063279A (zh) 2023-11-14

Family

ID=82931623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280016166.5A Pending CN117063279A (zh) 2021-02-22 2022-02-09 半导体装置

Country Status (5)

Country Link
US (1) US20230395473A1 (zh)
JP (1) JPWO2022176729A1 (zh)
CN (1) CN117063279A (zh)
DE (1) DE112022000862T5 (zh)
WO (1) WO2022176729A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024122492A1 (ja) * 2022-12-05 2024-06-13 ローム株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3177455U (ja) * 2012-05-24 2012-08-02 サンケン電気株式会社 半導体装置
JP6633861B2 (ja) * 2015-07-31 2020-01-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2017174885A (ja) * 2016-03-22 2017-09-28 ルネサスエレクトロニクス株式会社 半導体装置
US11227822B2 (en) * 2018-04-19 2022-01-18 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20230395473A1 (en) 2023-12-07
WO2022176729A1 (ja) 2022-08-25
DE112022000862T5 (de) 2023-11-30
JPWO2022176729A1 (zh) 2022-08-25

Similar Documents

Publication Publication Date Title
US10607978B2 (en) Semiconductor device and electronic apparatus
US8638577B2 (en) Semiconductor device for DC-DC converter including high side and low side semiconductor switches
US7692285B2 (en) Semiconductor device
US6166464A (en) Power module
US6144093A (en) Commonly housed diverse semiconductor die with reduced inductance
US10438876B2 (en) Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US20170019093A1 (en) Semiconductor device and electric power control apparatus
KR100461131B1 (ko) 인버터 모듈
EP3528380B1 (en) Electronic circuit
US11996354B2 (en) Semiconductor device
EP3355350A1 (en) Semiconductor device
US20030107120A1 (en) Intelligent motor drive module with injection molded package
US11011612B2 (en) Semiconductor device
CN112005372B (zh) 半导体装置
CN115995952B (zh) 一种高压集成电路及智能功率模块
US20230395473A1 (en) Semiconductor device
JP2018063993A (ja) 半導体装置及び半導体モジュール
US9443795B2 (en) Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
WO2020262212A1 (ja) 半導体装置
JP2020107637A (ja) 半導体装置
CN115440694A (zh) 半导体器件
US11145629B2 (en) Semiconductor device and power conversion device
WO2024034359A1 (ja) 半導体装置
CN112805829B (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination