CN115995952B - 一种高压集成电路及智能功率模块 - Google Patents

Abstract

本发明提供了一种高压集成电路及智能功率模块，包括：多个施密特电路、多个滤波器、多个电平转换电路、欠压检测电路、互锁电路、故障逻辑控制电路、故障输出MOS管、高压区输出电路、比较电路以及光电隔离器；互锁电路的第一端分别连接多个电平转换电路，互锁电路的第二端连接高压区输出电路，互锁电路的第三端分别连接故障逻辑控制电路和比较电路，故障逻辑控制电路还连接故障输出MOS管的栅极，故障输出MOS管的源极接地，故障输出MOS管的漏极连接输出端；比较电路分别连接光电隔离器的1脚和光电隔离器的2脚，高压区输出电路分别连接光电隔离器的3脚和光电隔离器的4脚。本发明的集成方便，上下桥臂隔直效果好，可靠性高。

Description

一种高压集成电路及智能功率模块

技术领域

本发明涉及智能功率模块技术领域，尤其涉及一种高压集成电路及智能功率模块。

背景技术

高压集成电路，即HVIC，是一种把MCU信号转换成驱动IGBT信号的集成电路产品。HVIC把PMOS管、NMOS管、三极管、二极管、稳压管、电阻、电容集成在一起，形成斯密特、低压LEVELSHIFT、高压LEVELSHIFT、脉冲发生电路、延时电路、滤波电路、过电流保护电路和过热保护电路、欠压保护电路、自举电路等电路。HVIC一方面接收MCU的控制信号，驱动后续IGBT或MOS工作，另一方面将系统的状态检测信号送回MCU。是智能功率模块IPM内部的关键芯片。

现有智能功率模块的应用随着应用场景的升级和能效标准的提高，对智能功率模块的性能和运行频率需求越来越高，随着高集成带来的模块电路干扰越来越明显，尤其是多相桥臂，如果一种一路上下桥臂短路，必定导致模块严重烧毁失效。为避免逆变部分各路上下桥臂直通，传统的方案实在HVIC的输入端处设计上下桥臂输入信号的互锁电路，但HVIC后级的三极晶体管器件连接高压、大电流和感性负载，容易给模块带来干扰，在干扰较严重时，上下桥臂的三极晶体管难免会被干扰信号造成误触发或工作处于非正常状态，而传统的互锁电路，仅对输入信号的误触发有效，后继电路的干扰信号致使的误导通信号无法进行互锁。

因此，上述的高压集成电路集成麻烦，上下桥臂隔直效果差，可靠性低。

发明内容

针对以上相关技术的不足，本发明提出一种集成方便，光电隔离效果好，可靠性高的高压集成电路。

为了解决上述技术问题，第一方面，本发明实施例提供了一种高压集成电路，包括：多个施密特电路、多个滤波器、多个电平转换电路、欠压检测电路、互锁电路、故障逻辑控制电路、故障输出MOS管、高压区输出电路、比较电路以及光电隔离器；所述多个施密特电路依次连接所述多个滤波器、所述多个电平转换电路及所述故障逻辑控制电路；所述欠压检测电路连接在所述多个滤波器与所述故障逻辑控制电路之间；所述互锁电路的第一端分别连接所述多个电平转换电路，所述互锁电路的第二端连接所述高压区输出电路，所述互锁电路的第三端分别连接所述故障逻辑控制电路和所述比较电路，所述故障逻辑控制电路还连接所述故障输出MOS管的栅极，所述故障输出MOS管的源极接地，所述故障输出MOS管的漏极连接输出端；所述比较电路分别连接所述光电隔离器的1脚和所述光电隔离器的2脚，所述高压区输出电路分别连接所述光电隔离器的3脚和所述光电隔离器的4脚。

优选的，所述比较电路包括比较器、第一PMOS管、第二PMOS管、第三PMOS管、第一电阻、第二电阻、第三电阻、第四电阻及第五电阻；

所述第三电阻的第一端接地，所述第三电阻的第二端与所述第二电阻串联后连接所述第一PMOS管的源极，所述第一PMOS管的漏极连接第二PMOS管的漏极，所述第一PMOS管的栅极分别连接所述互锁电路和所述第二PMOS管的栅极，所述比较器的负输入端连接所述第二电阻和所述第三电阻之间，所述比较器的输出端连接所述故障逻辑控制电路；

所述第四电阻和所述第五电阻串联，所述比较器的正输入端连接所述第四电阻和所述第五电阻之间，所述第二PMOS管的源极连接所述第四电阻，所述第三PMOS管的漏极连接所述第五电阻，所述第三PMOS管的栅极连接所述第二PMOS管的栅极，所述第三PMOS管的源极分别连接所述光电隔离器的2脚和接地；所述第一电阻的第一端连接所述光电隔离器的1脚，所述第一电阻的第二端连接所述第四电阻和所述第五电阻之间。

优选的，所述多个施密特电路包括第一施密特电路、第二施密特电路、第三施密特电路、第四施密特电路及第五施密特电路；

所述多个滤波器包括第一滤波器、第二滤波器、第三滤波器、第四滤波器及第五滤波器；

所述多个电平转换电路包括第一电平转换电路、第二电平转换电路、第三电平转换电路及第四电平转换电路；

所述第一施密特电路依次与所述第一滤波器、所述第一电平转换电路及所述故障逻辑控制电路连接；所述第二施密特电路依次与所述第二滤波器、所述第二电平转换电路及所述故障逻辑控制电路连接；所述第三施密特电路依次与所述第三滤波器、所述欠压检测电路及所述故障逻辑控制电路连接；所述第四施密特电路依次与所述第四滤波器、所述第三电平转换电路及所述互锁电路连接；所述第五施密特电路依次与所述第五滤波器、所述第四电平转换电路及所述互锁电路连接。

优选的，所述互锁电路包括第一与非门、第二与非门及第三与非门，所述第一与非门的第一端连接所述第三电平转换电路，所述第一与非门的第二端连接所述第四电平转换电路，所述第一与非门的第三端分别连接所述第二与非门的第一端和所述第三与非门的第一端，所述第二与非门的第二端连接所述第一与非门的第一端，所述第三与非门的第二端连接所述第一与非门的第二端，所述第二与非门的第三端连接所述高压区输出电路，所述第三与非门的第三端连接所述比较电路。

优选的，所述高压集成电路还包括脉冲电路，所述脉冲电路的两端分别连接所述互锁电路和所述高压区输出电路。

优选的，所述高压集成电路还包括延迟电路，所述延迟电路的两端分别连接所述互锁电路和所述比较电路。

第二方面，本发明还提供了一种智能功率模块，包括：HVIC芯片、逆变部分三极晶体管、绑定金属线、电路基板、焊盘、电路布线、引脚、快恢复二极管、密封树脂以及如上述的高压集成电路；

所述焊盘设置于所述电路基板上，所述高压集成电路的所述光电隔离器焊接固定于所述焊盘；

所述逆变部分三极晶体管、所述快恢复二极管及所述电路布线分别设置于所述电路基板上，所述逆变部分三极晶体管分别与所述快恢复二极管和所述电路布线通过所述绑定金属线连接；所述引脚固定于所述电路基板。

优选的，所述密封树脂上预留有安装位置孔，所述光电隔离器通过所述安装位置孔与所述焊盘连接。

与相关技术相比，本发明通过将所述多个施密特电路依次连接所述多个滤波器、所述多个电平转换电路及所述故障逻辑控制电路；所述欠压检测电路连接在所述多个滤波器与所述故障逻辑控制电路之间；所述互锁电路的第一端分别连接所述多个电平转换电路，所述互锁电路的第二端连接所述高压区输出电路，所述互锁电路的第三端分别连接所述故障逻辑控制电路和所述比较电路，所述故障逻辑控制电路还连接所述故障输出MOS管的栅极，所述故障输出MOS管的源极接地，所述故障输出MOS管的漏极连接输出端；所述比较电路分别连接所述光电隔离器的1脚和所述光电隔离器的2脚，所述高压区输出电路分别连接所述光电隔离器的3脚和所述光电隔离器的4脚。这样使得在HVIC的输出信号端增加上下桥臂的防直通电路，电路直接与三极晶体管栅极连接，可避免电路受到干扰导致上下桥臂直通。光电隔离器安装位置孔的设计，根据应用的需要，可灵活选择是否安装光电隔离器来预防模块上下桥臂直通失效的问题；光电隔离器安装位置孔的预留，裸露出的光电隔离器连接焊盘，便于检测HVIC各路输出的信号稳定性。光电隔离器电气连接的效果，实现了低成本、高灵活、高可靠的实现了预防上下桥臂直通的问题。通过在下桥臂输出端口电压检测保护电路，用于检测L01输出电压，避免模块输出电压异常，另一方面保护光电隔离器发射极工作电压稳定，提高模块的工作可靠性。

附图说明

下面结合附图详细说明本发明。通过结合以下附图所作的详细描述，本发明的上述或其他方面的内容将变得更清楚和更容易理解。附图中：

图1为本发明高压集成电路的整体结构示意图；

图2为本发明高压集成电路的局部放大图；

图3为本发明高压集成电路的局部放大图；

图4为本发明智能功率模块的俯视图；

图5为本发明智能功率模块的分解图；

图6为本发明HVIC芯片的电路原理图。

图中，100、高压集成电路，1、多个施密特电路，2、多个滤波器，3、多个电平转换电路，4、欠压检测电路，5、互锁电路，6、故障逻辑控制电路，7、故障输出MOS管，8、高压区输出电路，9、比较电路，10、光电隔离器，11、比较器，12、第一PMOS管，13、第二PMOS管，14、第三PMOS管，15、脉冲电路，16、延迟电路，17、逆变部分三极晶体管，18、绑定金属线，19、电路基板，20、焊盘，21、电路布线，22、引脚，23、快恢复二极管，24、密封树脂，25、安装位置孔，26、HVIC芯片。

具体实施方式

下面结合附图详细说明本发明的具体实施方式。

在此记载的具体实施方式/实施例为本发明的特定的具体实施方式，用于说明本发明的构思，均是解释性和示例性的，不应解释为对本发明实施方式及本发明范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本发明的保护范围之内。

实施例一

如图1-5所示，本发明提供一种高压集成电路100，包括：多个施密特电路1、多个滤波器2、多个电平转换电路3、欠压检测电路4、互锁电路5、故障逻辑控制电路6、故障输出MOS管7、高压区输出电路8、比较电路9以及光电隔离器10；所述多个施密特电路1依次连接所述多个滤波器2、所述多个电平转换电路3及所述故障逻辑控制电路6；所述欠压检测电路4连接在所述多个滤波器2与所述故障逻辑控制电路6之间；所述互锁电路5的第一端分别连接所述多个电平转换电路3，所述互锁电路5的第二端连接所述高压区输出电路8，所述互锁电路5的第三端分别连接所述故障逻辑控制电路6和所述比较电路9，所述故障逻辑控制电路6还连接所述故障输出MOS管7的栅极，所述故障输出MOS管7的源极接地，所述故障输出MOS管7的漏极连接输出端；所述比较电路9分别连接所述光电隔离器10的1脚和所述光电隔离器10的2脚，所述高压区输出电路8分别连接所述光电隔离器10的3脚和所述光电隔离器10的4脚。这样使得在HVIC的输出信号端增加上下桥臂的防直通电路，电路直接与三极晶体管17栅极连接，可避免电路受到干扰导致上下桥臂直通。光电隔离器10安装位置孔25的设计，根据应用的需要，可灵活选择是否安装光电隔离器10来预防模块上下桥臂直通失效的问题；光电隔离器10安装位置孔25的预留，裸露出的光电隔离器10连接焊盘20，便于检测HVIC各路输出的信号稳定性。光电隔离器10电气连接的效果，实现了低成本、高灵活、高可靠的实现了预防上下桥臂直通的问题。通过在下桥臂输出端口电压检测保护电路，用于检测L01输出电压，避免模块输出电压异常，另一方面保护光电隔离器10发射极工作电压稳定，提高模块的工作可靠性。

其中，光电隔离器10的1脚表示发射极正极，2脚表示发射极的负极，3脚表示接收端的E极，4脚表示接收端的C极；光电隔离器10的1脚发射极正极连接下桥臂的信号输出端LO1, 光电隔离器10的2脚发射极的负极连接下桥臂的信号输出端地NU;光电隔离器10的3脚接收端的E极连接上桥臂的信号输出端地VS1, 光电隔离器10的4脚接收端的C极连接上桥臂的信号输出端HO1。

正常情况下，当HO1为高电平，LO1为低电平，当HO1为低电平时，LO1为高电平或低电平，当HVIC受干扰信号导致当HO1为高电平时，LO1误触发为高电平时，即光电隔离器10的1脚发射极正极，2脚发射极的负极通电发光，触发光电隔离器10的3脚接收端的E极，和4脚接收端的C极导通，即将HO1信号进行置为低电平，对后继电路进行保护，避免HO1、LO1同时出现有效的情况。

在本实施例中，所述比较电路9包括比较器11、第一PMOS管12、第二PMOS管13、第三PMOS管14、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4及第五电阻R5。

所述第三电阻R3的第一端接地，所述第三电阻R3的第二端与所述第二电阻R2串联后连接所述第一PMOS管12的源极，所述第一PMOS管12的漏极连接第二PMOS管13的漏极，所述第一PMOS管12的栅极分别连接所述互锁电路5和所述第二PMOS管13的栅极，所述比较器11的负输入端连接所述第二电阻R2和所述第三电阻R3之间，所述比较器11的输出端连接所述故障逻辑控制电路6。

所述第四电阻R4和所述第五电阻R5串联，所述比较器11的正输入端连接所述第四电阻R4和所述第五电阻R5之间，所述第二PMOS管13的源极连接所述第四电阻R4，所述第三PMOS管14的漏极连接所述第五电阻R5，所述第三PMOS管14的栅极连接所述第二PMOS管13的栅极，所述第三PMOS管14的源极分别连接所述光电隔离器10的2脚和接地；所述第一电阻R1的第一端连接所述光电隔离器10的1脚，所述第一电阻R1的第二端连接所述第四电阻R4和所述第五电阻R5之间。

具体的，为确保光电隔离器10发射极正常以及下桥臂输出电压在正常范围内，在下桥臂输出端口设计电压检测电路，当检测到下桥臂输出端口输出电压低于预设值，即启动模块保护，避免模块工作异常，造成模块失效。此电路由比较器11、第一PMOS管12、第二电阻R2、第三电阻R3构成，如图1所示的电气连接，当第一PMOS管12的栅极接收到低电平，第一PMOS管12导通，LO1输出高电平，即VR3电压与LO1电压比较，若，LO1电压低于VR3，则比较器11输出低电平，触发故障逻辑控制电路6启动模块故障保护；当第一PMOS管12的栅极接收到高电平，第一PMOS管12关闭，VR3和LO1电压都为0，不会触发模块保护。

在本实施例中，所述多个施密特电路1包括第一施密特电路、第二施密特电路、第三施密特电路、第四施密特电路及第五施密特电路。

所述多个滤波器2包括第一滤波器、第二滤波器、第三滤波器、第四滤波器及第五滤波器。

所述多个电平转换电路3包括第一电平转换电路、第二电平转换电路、第三电平转换电路及第四电平转换电路。

所述第一施密特电路依次与所述第一滤波器、所述第一电平转换电路及所述故障逻辑控制电路6连接；所述第二施密特电路依次与所述第二滤波器、所述第二电平转换电路及所述故障逻辑控制电路6连接；所述第三施密特电路依次与所述第三滤波器、所述欠压检测电路4及所述故障逻辑控制电路6连接；所述第四施密特电路依次与所述第四滤波器、所述第三电平转换电路及所述互锁电路5连接；所述第五施密特电路依次与所述第五滤波器、所述第四电平转换电路及所述互锁电路5连接。

具体的，滤波器为RC滤波电路，全称电阻-电容电路（英语：Resistor-Capacitancecircuit），RC电路由一个电阻器和一个电容器组成的无源抗干扰性强的滤波电路。用于去掉输入信号中不必要的高频成分，去除高频干扰。

施密特电路为施密特触发器（SCHMITT），通过将PWM IN、ITRIP、TVC、EN都需让输入信号首先经过施密特触发器，过滤输入电路的电平噪声，逻辑 0 最大值 0.8V，逻辑 1 最小值 2.9V。

VREG-VCC 电平转换电路（VREG 2 VCC LEVEL SHIFT），由于HVIC是 MOS 电路，电流很小，但 VREG 的电流能力有限，不能带动过多的电路，在进行了施密特触发和低通滤波后，一般先进行电压转换，驱动电压由 VREG 转成 VCC。

具体的，故障逻辑控制电路6用于与HVIC检测输入信号VCC、ITRIP、EN连接。故障逻辑控制收到EN低电平信号，输出Enable高电平信号和FAULT_G高电平信号,Enable高电平信号控制每个通道的开关，当Enable为高电平时，上下桥驱动信号无论处于高低电平，均被锁止，对应的信号输出端均输出为低电平信号。同时，FAULT_G高电平信号驱动第一PMOS管12的器件开通，经FAULT输出低电平信号，外部MCU检测到FAULT低电平信号，同时触发故障保护，每个通道的驱动信号均被置为低电平，进行故障保护。

在本实施例中，所述互锁电路5包括第一与非门、第二与非门及第三与非门，所述第一与非门的第一端连接所述第三电平转换电路，所述第一与非门的第二端连接所述第四电平转换电路，所述第一与非门的第三端分别连接所述第二与非门的第一端和所述第三与非门的第一端，所述第二与非门的第二端连接所述第一与非门的第一端，所述第三与非门的第二端连接所述第一与非门的第二端，所述第二与非门的第三端连接所述高压区输出电路8，所述第三与非门的第三端连接所述比较电路9。互锁电路5用于实现驱动电路的互锁功能。死区电路主要的用于产生死区时间，用于功率开关控制信号翻转时避免发生误触发。HVIC控制三相逆变功率元件，其反馈电流或电压信号，常常会被功率器件开关时产生的噪声所影响，导致输入芯片内部的信号叠加了一些由导线寄生电感和芯片寄生电容引起的spike，这些spike噪声会导致芯片内部产生误触发，输出错误的控制信号。为了避免spike噪声的影响，在控制信号翻转后到反馈信号稳定的一端时间内，对反馈信号的运算电路进行屏蔽，这段时间就是死区时间。简单点说就同一桥臂的上下开关器件（如IGBT、MOS管等）的导通和关断错开一定的时间，即死区时间，以保证同一桥臂的上下IGBT总是先关断后导通。

在本实施例中，所述高压集成电路100还包括脉冲电路15，所述脉冲电路15的两端分别连接所述互锁电路5和所述高压区输出电路8。脉冲发生电路用于在 HIN 信号的上升沿和下降沿分别产生脉冲，使高压 DMOS 瞬时导通，用 RS 触发器记录这个瞬时导通的信号，控制 HO 与 HIN 同步。之所以不能用 HIN 的持续高低信号来控制 DMOS 的导通，是因为在 VS 为 600V～650V 时，VB 的电平为 615V～675V，VB 是一个由电压泵形成的电压，具有的能量有限，一般不具备持续通过导通的 DMOS 向地流电流的能力；如果 VB 与地之间产生持续的电流回路，VB 将迅速降低，进入低压保护区，使 驱动IC 无法正常工作。因此，PLUSE GEN 电路的引入是非常必要的，驱动IC 中，用得较多的 PLUSE GEN 信号有ONESHOT 电路（产生一个脉冲）和 DOUBLE PLUSE 电路（产生两个脉冲）。一般使用的场合，用 ONESHOT 电路就足够了；对于 VS 会被拉得较低的（一般是后继电路中具有大电感）的电路，会使用 DOUBLE PLUSE 电路。

在本实施例中，所述高压集成电路100还包括延迟电路16，所述延迟电路16的两端分别连接所述互锁电路5和所述比较电路9。延迟电路16用于给LO信号输出做一个延时，使得HO输出信号与LO输出信号保持一致。

实施例二

如图1-6所示，本发明还提供了一种智能功率模块，包括：HVIC芯片26、逆变部分三极晶体管17、绑定金属线18、电路基板19、焊盘20、电路布线21、引脚22、快恢复二极管23、密封树脂24以及如上述的高压集成电路100；

所述焊盘20设置于所述电路基板19上，所述高压集成电路100的所述光电隔离器10焊接固定于所述焊盘20；

所述逆变部分三极晶体管17、所述快恢复二极管23及所述电路布线21分别设置于所述电路基板19上，所述逆变部分三极晶体管17分别与所述快恢复二极管23和所述电路布线21通过所述绑定金属线18连接；所述引脚22固定于所述电路基板19。

具体的，如图6所示，HVIC芯片26用于驱动上下桥臂三极晶体管开和关，内部集成自举电路、使能EN电路、过流检测ITRIP电路、故障输出FAULT电路。

Q1是U相上桥三极晶体管，Q2是V相上桥三极晶体管，Q3是W相上桥三极晶体管，Q4是U相下桥三极晶体管，Q5是V相下桥三极晶体管，Q6是W相下桥三极晶体管。D1是与-U相上桥三极晶体管Q1并联的快恢复二极管；D2是与-V相上桥三极晶体管Q2并联的快恢复二极管，D3是与-W相上桥三极晶体管Q3并联的快恢复二极管；D4是与-U相下桥三极晶体管Q4并联的快恢复二极管；D5是与-V相下桥三极晶体管Q5并联的快恢复二极管；D6是与-W相下桥三极晶体管Q6并联的快恢复二极管；R1是自举电路中的自举电阻；D7是VB1端自举二极管；D8是VB2端自举二极管；D9是VB3端自举二极管；R1、D7、D8、D9组成自举电路。

该智能功率模块包括HCIC芯片26，逆变器部分包括3组逆变电路，每组逆变模块包括两个三极晶体管，其中Q1与Q4为一组，Q2与Q5为一组，Q3与Q6为一组，每组两个三极晶体管分为上桥臂和下桥臂，其中三极晶体管Q1为上桥臂，三极晶体管Q4为下桥臂，三极晶体管Q2为上桥臂，三极晶体管Q5为下桥臂，三极晶体管Q3为上桥臂，三极晶体管Q6为下桥臂，上桥臂的三极晶体管Q1的漏极与模块的高压输入端P连接，上桥臂的三极晶体管Q1的源极与下桥臂的三极晶体管Q4的漏极连接，下桥臂的三极晶体管Q4的源极与模块外引脚U端连接，三极晶体管Q2的栅极与HCIC芯片26101相连，三极晶体管Q5的栅极与HCIC芯片26102相连；上桥臂的三极晶体管Q2的漏极与模块的高压输入端P连接，上桥臂的三极晶体管Q2的源极与下桥臂的三极晶体管Q5的漏极连接，下桥臂的三极晶体管Q5的源极与模块外引脚V端连接，三极晶体管Q2的栅极与HCIC芯片26101相连，三极晶体管Q5的栅极与HCIC芯片26102相连;上桥臂的三极晶体管Q3的漏极与模块的高压输入端P连接，上桥臂的三极晶体管Q3的源极与下桥臂的三极晶体管Q6的漏极连接，下桥臂的三极晶体管Q6的源极与模块外引脚W端连接，三极晶体管Q3的栅极与HCIC芯片26101相连，三极晶体管Q6的栅极与HCIC芯片26102相连。所述三极晶体管为IGBT晶体管、逆导型IGBT晶体管或MOSFET晶体管中的一种。

在本实施例中，所述密封树脂24上预留有安装位置孔25，所述光电隔离器10通过所述安装位置孔25与所述焊盘20连接。光电隔离器10安装位置孔25，对于电干扰较小的模块，在此位置可预留光电隔离器10安装位置孔25，根据应用需要，可灵活选择是否安装光电隔离器10来预防模块上下桥臂直通失效。

安装位置孔25为可预留开孔，裸露出的光电隔离器10连接焊盘20，便于检测HVIC各路输出的信号稳定性。安装位置孔25可在封装前，焊接好光电隔离器10，并在后续模块的塑封时，一起塑封，避免裸露的光电隔离器10焊盘20，在受到外界污染时，发热和接收端之间的电气间隙不足。安装位置孔25的设计，根据应用的需要，可灵活选择是否安装光电隔离器10来预防模块上下桥臂直通失效的问题；安装位置孔25的预留，裸露出的光电隔离器10连接焊盘20，便于检测HVIC各路输出的信号稳定性。

具体的，电路基板19是由1100、5052等材质的铝构成的矩形板材。所述HVIC芯片26、逆变部分三极晶体管17及快恢复二极管23被固定电路基板19的焊盘20上构成规定的电路。另外，也可以通过由铜等制成的散热器将功率元件等发热量大的元件固定在所述电路基板19上。在此，面朝上安装的有源元件等通过绑定金属线18连接。

所述绑定金属线18可以是铝线、金线或铜线，通过邦定使HVIC芯片26、逆变部分三极晶体管17及快恢复二极管23之间、各所述电路布线21之间、所述HVIC芯片26、逆变部分三极晶体管17及快恢复二极管23与所述电路布线21之间建立电连接关系，有时还用于使所述引脚22和所述电路布线21或所述HVIC芯片26、逆变部分三极晶体管17及快恢复二极管23等电路元件之间建立电连接关系。

所述电路基板19至少一个表面被环氧树脂覆盖，并在环氧树脂等树脂材料内高浓度填充氧化铝、碳化硅铝等填料提高热导率，为了提高热导率，填料可采用角形，为了规避填料损坏HVIC芯片26、逆变部分三极晶体管17及快恢复二极管23表面的风险，调料可采用球形或者角形与球形混合型。

引脚22被固定在设于所述电路基板19一个边缘的所述电路布线21尾端上，其具有与外部进行输入、输出的作用。在此，设计成一边上设有多条所述引脚22，引脚22和电路布线21尾端通过焊锡等导电电性粘结剂焊接。所述引脚22一般采用铜等金属制成，铜表面通过化学镀和电镀形成一层镍锡合金层，合金层的厚度一般为5μm，镀层可保护铜不被腐蚀氧化，并可提高可焊接性。

所述密封树脂24可通过传递模方式使用热硬性树脂模制也可使用注入模方式使用热塑性树脂模制。在此，所述密封树脂24完全密封所述电路基板19具有所述电路布线21的一面上除了所述引脚22以外的所有元素，对于散热性要求高的智能功率模块，利用所述密封树脂24只密封所述电路基板19具有元素的一面，另一面露出。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何纂改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (6)

1.一种高压集成电路，其特征在于，包括：多个施密特电路、多个滤波器、多个电平转换电路、欠压检测电路、互锁电路、故障逻辑控制电路、故障输出MOS管、高压区输出电路、比较电路以及光电隔离器；所述多个施密特电路依次连接所述多个滤波器、所述多个电平转换电路及所述故障逻辑控制电路；所述欠压检测电路连接在所述多个滤波器与所述故障逻辑控制电路之间；所述互锁电路的第一端分别连接所述多个电平转换电路，所述互锁电路的第二端连接所述高压区输出电路，所述互锁电路的第三端分别连接所述故障逻辑控制电路和所述比较电路，所述故障逻辑控制电路还连接所述故障输出MOS管的栅极，所述故障输出MOS管的源极接地，所述故障输出MOS管的漏极连接输出端；所述比较电路分别连接所述光电隔离器的1脚和所述光电隔离器的2脚，所述高压区输出电路分别连接所述光电隔离器的3脚和所述光电隔离器的4脚；

所述比较电路包括比较器、第一PMOS管、第二PMOS管、第三PMOS管、第一电阻、第二电阻、第三电阻、第四电阻及第五电阻；

所述第三电阻的第一端接地，所述第三电阻的第二端与所述第二电阻串联后连接所述第一PMOS管的源极，所述第一PMOS管的漏极连接第二PMOS管的漏极，所述第一PMOS管的栅极分别连接所述互锁电路和所述第二PMOS管的栅极，所述比较器的负输入端连接所述第二电阻和所述第三电阻之间，所述比较器的输出端连接所述故障逻辑控制电路；

所述第四电阻和所述第五电阻串联，所述比较器的正输入端连接所述第四电阻和所述第五电阻之间，所述第二PMOS管的源极连接所述第四电阻，所述第三PMOS管的漏极连接所述第五电阻，所述第三PMOS管的栅极连接所述第二PMOS管的栅极，所述第三PMOS管的源极分别连接所述光电隔离器的2脚和接地；所述第一电阻的第一端连接所述光电隔离器的1脚，所述第一电阻的第二端连接所述第四电阻和所述第五电阻之间；

其中，所述光电隔离器的1脚表示反射极的正极，所述光电隔离器的2脚表示反射极的负极，所述光电隔离器的3脚表示接收端的E极，所述光电隔离器的4脚表示接收端的C极，所述光电隔离器的1脚用于连接下桥臂的信号输出端LO1，所述光电隔离器的2脚用于连接所述下桥臂的信号输出端地NU；所述光电隔离器的3脚用于连接上桥臂的信号输出端地VS1，所述光电隔离器的4脚用于连接所述上桥臂的信号输出端HO1；

所述多个施密特电路包括第一施密特电路、第二施密特电路、第三施密特电路、第四施密特电路及第五施密特电路；

所述多个滤波器包括第一滤波器、第二滤波器、第三滤波器、第四滤波器及第五滤波器；

所述多个电平转换电路包括第一电平转换电路、第二电平转换电路、第三电平转换电路及第四电平转换电路；

所述第一施密特电路依次与所述第一滤波器、所述第一电平转换电路及所述故障逻辑控制电路连接；所述第二施密特电路依次与所述第二滤波器、所述第二电平转换电路及所述故障逻辑控制电路连接；所述第三施密特电路依次与所述第三滤波器、所述欠压检测电路及所述故障逻辑控制电路连接；所述第四施密特电路依次与所述第四滤波器、所述第三电平转换电路及所述互锁电路连接；所述第五施密特电路依次与所述第五滤波器、所述第四电平转换电路及所述互锁电路连接。

2.如权利要求1所述的高压集成电路，其特征在于，所述互锁电路包括第一与非门、第二与非门及第三与非门，所述第一与非门的第一端连接所述第三电平转换电路，所述第一与非门的第二端连接所述第四电平转换电路，所述第一与非门的第三端分别连接所述第二与非门的第一端和所述第三与非门的第一端，所述第二与非门的第二端连接所述第一与非门的第一端，所述第三与非门的第二端连接所述第一与非门的第二端，所述第二与非门的第三端连接所述高压区输出电路，所述第三与非门的第三端连接所述比较电路。

3.如权利要求1所述的高压集成电路，其特征在于，所述高压集成电路还包括脉冲电路，所述脉冲电路的两端分别连接所述互锁电路和所述高压区输出电路。

4.如权利要求1所述的高压集成电路，其特征在于，所述高压集成电路还包括延迟电路，所述延迟电路的两端分别连接所述互锁电路和所述比较电路。

5.一种智能功率模块，其特征在于，包括：HVIC芯片、逆变部分三极晶体管、绑定金属线、电路基板、焊盘、电路布线、引脚、快恢复二极管、密封树脂以及如权利要求1-4任一项所述的高压集成电路；

所述焊盘设置于所述电路基板上，所述高压集成电路的所述光电隔离器焊接固定于所述焊盘；

所述逆变部分三极晶体管、所述快恢复二极管及所述电路布线分别设置于所述电路基板上，所述逆变部分三极晶体管分别与所述快恢复二极管和所述电路布线通过所述绑定金属线连接；所述引脚固定于所述电路基板。

6.如权利要求5所述的智能功率模块，其特征在于，所述密封树脂上预留有安装位置孔，所述光电隔离器通过所述安装位置孔与所述焊盘连接。

Images