CN112005372B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112005372B
CN112005372B CN201980026629.4A CN201980026629A CN112005372B CN 112005372 B CN112005372 B CN 112005372B CN 201980026629 A CN201980026629 A CN 201980026629A CN 112005372 B CN112005372 B CN 112005372B
Authority
CN
China
Prior art keywords
semiconductor device
region
wire
connecting portion
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980026629.4A
Other languages
English (en)
Other versions
CN112005372A (zh
Inventor
平田茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN112005372A publication Critical patent/CN112005372A/zh
Application granted granted Critical
Publication of CN112005372B publication Critical patent/CN112005372B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体装置具备：具有在第一方向上延伸的搭载部的第一导线；搭载于上述搭载部的IC。此外，上述半导体装置具有第二导线、第三导线、以及多个第四导线。上述第二导线具有：相对于上述搭载部位于第一方向的一侧并且沿着第二方向延伸的第一带状部；以及从上述第一带状部的两端沿着上述第一方向延伸的一对第二带状部。上述第三导线位于上述第一方向的一侧。上述多个第四导线相对于上述第三导线位于上述第一方向的一侧。多个第一开关元件与上述第三导线接合。多个第二开关元件分别与上述多个第四导线接合。在上述第一方向视角下上述搭载部与上述第一带状部(121)重叠。上述搭载部的至少一部分位于上述一对第二带状部之间。

Description

半导体装置
技术领域
本公开例如涉及一种用于电动马达的驱动控制的半导体装置。
背景技术
用于马达的驱动控制的半导体装置例如具备：多个开关元件(例如MOSFET)、以及用于对这些开关元件进行驱动的IC。在专利文献1中公开了这种半导体装置的一例(参照图11)。该文献的半导体装置用于无刷DC马达的驱动控制。
专利文献1的半导体装置具有用于将直流电力变换为三相交流电力的6个开关元件。这些开关元件排列于一个方向(图11所示的x方向)，因此该半导体装置为在一个方向上较长地延伸的形状。这种情况对于装置的小型化而言尚有改良的余地。
现有技术文献
专利文献
专利文献1:日本特开2017－34079号公报
发明内容
发明所要解决的课题
针对上述情况，本公开的课题在于提供一种有助于小型化的半导体装置。
用于解决课题的方案
本公开提供的半导体装置具备：第一导线，其具有在第一方向上呈较长状的搭载部；IC，其搭载于上述搭载部；第二导线，其具有相对于上述搭载部在上述第一方向上远离的第一带状部和与该第一带状部连接的一对第二带状部，且上述第一带状部在与上述第一方向和上述搭载部的厚度方向双方正交的第二方向上呈较长状；第三导线，其隔着上述第二导线与上述第一导线远离；多个第一开关元件，其与上述第三导线电连接并且与上述IC导通；多个第四导线，其隔着上述第三导线与上述第二导线远离，且与上述多个第一开关元件分别导通；多个第二开关元件，其与上述多个第四导线分别电连接，且各自与上述IC和上述第二导线双方导通；以及封装树脂，其将上述多个第四导线、上述第一导线、上述第二导线以及上述第三导线各自的一部分和上述IC、上述多个第一开关元件以及上述多个第二开关元件覆盖，在上述第一方向视角下，上述搭载部与上述第一带状部重叠，上述搭载部的至少一部分位于上述一对第二带状部之间。
优选，上述第一导线包含第一端子部、第一连结部以及第一悬吊部，上述第一端子部在上述厚度方向视角下从上述封装树脂向上述第一方向突出，上述第一连结部将上述搭载部与上述第一端子部连接，上述第一悬吊部在上述第二方向上以上述搭载部为基准位于与上述第一连结部的相反侧，并且从上述搭载部沿着上述第二方向延伸。
优选，上述第一连结部和上述第一悬吊部相对于上述一对第二带状部配置于从上述第二导线的上述第一带状部远离的方向。
优选，上述第一连结部具有相对于上述第一方向和上述第二方向双方倾斜的区域。
优选，上述第二导线具有：第二端子部，其在上述厚度方向视角下从上述封装树脂向上述第一方向突出；第二连结部，其将上述一对第二带状部的一方与上述第二端子部连接；以及第二悬吊部，其从上述一对第二带状部的另一方沿着上述第二方向延伸。
优选，上述第二连结部在上述第二方向上位于上述第一连结部旁边，上述第二悬吊部在上述第一方向上位于上述第一悬吊部旁边。
优选，上述第二端子部在上述第二方向上位于上述第一端子部旁边。
优选，上述第二连结部具有相对于上述第一方向和上述第二方向双方倾斜的区域。
优选，上述第三导线具有：多个第一焊垫部，其与上述多个第一开关元件分别电连接；第三端子部，其在上述厚度方向视角下从上述封装树脂向上述第一方向突出；以及第三连结部，其将上述多个第一焊垫部和上述第三端子部连接。
优选，上述多个第一焊垫部包含：第一区域，其在上述第一方向上位于上述第二悬吊部旁边；第二区域，其在上述第一方向上位于上述第一带状部旁边；以及第三区域，其在上述第一方向上位于上述第二连结部旁边，上述第三连结部具有：外侧连结部，其将上述第一区域与上述第三端子部连接；第一内侧连结部，其将上述第一区域与上述第二区域连接；以及第二内侧连结部，其将上述第二区域与上述第三区域连接，在上述第一方向视角下上述第一带状部与上述第二区域、上述第一内侧连结部以及上述第二内侧连结部重叠，上述一对第二带状部各自的一部分位于上述第一内侧连结部和上述第二内侧连结部之间。
优选，上述第三导线具有从上述第三区域沿着上述第二方向延伸的第三悬吊部。
优选，上述第二区域的一部分从上述第一内侧连结部和上述第二内侧连结部双方朝上述第一方向突出。
优选，上述第一内侧连结部和上述第二内侧连结部各自具有从上述第二区域沿着上述第二方向延伸的带状区域，上述第一内侧连结部的上述带状区域的长度比上述第二内侧连结部的上述带状区域的长度短。
优选，上述多个第四导线各自具有：第二焊垫部，其与上述多个第二开关元件的一个电连接；以及第四端子部，其与上述第二焊垫部连接并且在上述厚度方向视角下从上述封装树脂向上述第一方向突出，多个上述第四端子部与上述第三端子部一起排列在上述第二方向上。
优选，多个上述第二焊垫部的任一个的一部分在上述第一方向视角下与上述第一区域重叠，并且位于上述外侧连结部和上述第一内侧连结部之间。
优选，上述封装树脂具有彼此在上述第二方向上远离的一对侧面，上述第一悬吊部和上述第二悬吊部各自的端面从上述一对侧面的一方露出，上述第三悬吊部的端面从上述一对侧面的另一方露出。
优选，在上述厚度方向视角下上述IC呈在上述第一方向上延伸的带状。
发明的效果
根据本公开的结构，能够实现半导体装置的小型化。
本公开的结构的其它特征和优点通过以下基于附图进行的详细说明而更加清楚。
附图说明
图1是基于第一实施方式的半导体装置的立体图。
图2是图1所示的半导体装置的俯视图。
图3是图1所示的半导体装置的俯视图(透过封装树脂)。
图4是表示图3所示结构的一部分的图。
图5是图1所示半导体装置的正视图。
图6是图1所示半导体装置的后视图。
图7是图1所示半导体装置的右侧视图。
图8是图1所示半导体装置的左侧视图。
图9是沿着图3的IX-IX线的剖视图。
图10是沿着图3的X-X线的剖视图。
图11是沿着图3的XI-XI线的剖视图。
图12是沿着图3的XII-XII线的剖视图。
图13是沿着图3的XIII-XIII线的剖视图。
图14是沿着图3的XIV-XIV线的局部剖视图。
图15是沿着图3的XV-XV线的局部剖视图。
图16是图1所示的半导体装置的功能框图。
图17是基于第二实施方式的半导体装置的俯视图(透过封装树脂)。
图18是图17所示的半导体装置的正视图。
图19是图17所示的半导体装置的后视图。
图20是沿着图17的XX-XX线的剖视图。
图21是沿着图17的XXI-XXI线的剖视图。
图22是沿着图17的XXII-XXII线的剖视图。
图23是对图17所示的半导体装置进行说明的电路图。
具体实施方式
以下参照附图对本公开的实施方式进行说明。
参照图1～图15来说明基于第一实施方式的半导体装置A10。半导体装置A10具备：第一导线11、第二导线12、第三导线13、多个第四导线14、多个引导导线15、多个控制导线16、IC20、多个第一开关元件31、多个第二开关元件32、以及封装树脂50。此外，半导体装置A10具备：多个第一引线41、多个第二引线42、多个第一栅极引线431、多个第二栅极引线432、多个第一电位引线441、第二电位引线442、多个引导引线45、接地引线46以及多个控制引线47。在图3中为了便于理解而透过封装树脂50进行表示(参照双点划线)。图9～图15是沿着图3所示的单点划线(IX-IX、X-X等)的剖视图。
在对半导体装置A10进行说明时，适宜地参照如图1～15所示那样彼此正交的三个方向x、y、z。在本公开中，方向z也称为“厚度方向”，例如是与第一导线11的搭载部(后述)正交的方向。方向x和方向y相对于方向z正交，且分别也称为“第一方向”和“第二方向”。此外，对于后述的半导体装置A20也参照同样的三个方向x、y、z进行说明。
半导体装置A10具有通过多个第一开关元件31和多个第二开关元件32将直流电力变换为三相交流电力的功能。半导体装置A10例如用于无刷DC马达的驱动控制。
第一导线11、第二导线12、第三导线13、多个第四导线14、多个引导导线15以及多个控制导线16是由相同的导线框构成的导电部件。这些导电部件构成了各功能元件(IC20、多个第一开关元件31和多个第二开关元件32)、与安装半导体装置A10的配线基板之间的导电路径的一部分。导线框的构成材料是铜(Cu)或者铜合金。
如图3所示，第一导线11具有搭载部111、第一端子部112、第一连结部113以及第一悬吊部114。
如图3所示，搭载部111在第一方向x上延伸。在厚度方向z视角下，搭载部111是具有沿着第一方向x的长边的矩形状。如图9和图10所示，搭载部111具有朝向厚度方向z的主面111A。在图示例中，主面111A相对于厚度方向z正交。主面111A可以被例如银(Ag)镀层覆盖。
如图2和图3所示，第一端子部112在厚度方向z视角下从封装树脂50沿着第一方向x(在图中为向左)突出。第一端子部112在第二方向y视角下在例如两处折弯(与图5所示的第二导线12的第二端子部123是同样的)。第一端子部112例如被锡(Sn)镀层或者锡－银合金镀层覆盖。
如图3所示，第一连结部113将搭载部111与第一端子部112连接。第一连结部113具有相对于第一方向x和第二方向y双方倾斜的区域113A。第一连结部113的表面(朝向与主面111A相同侧的面)可以被例如银镀层覆盖。
如图3所示，第一悬吊部114在第二方向y上相对于搭载部111位于与第一连结部113的相反侧。第一悬吊部114在第二方向y上延伸。搭载部111构成为在第二方向y上被第一连结部113和第一悬吊部114夹持。朝向第二方向y的第一悬吊部114的端面114A从封装树脂50露出(参照图6)。在图3中，第一悬吊部114和第一连结部113以相对于第二导线12的一对第二带状部122A、122B(后述)向左侧远离的方式(在从第二导线12的第一带状部121远离的方向上)配置。
如图3所示，第二导线12设置为从第一导线11远离且沿着该导线的外缘延伸。在图示例中，第二导线12大致在第一导线11的右侧配置。如图3和图4所示，第二导线12具有第一带状部121、一对第二带状部122A、122B、第二端子部123、第二连结部124、第二悬吊部125以及第二辅助悬吊部126。
如图4所示，第一带状部121位于搭载部111的右侧。第一带状部121在第二方向y上延伸。如图10所示，在第一方向x视角下搭载部111与第一带状部121重叠。即，例如以封装树脂50的底面为基准，搭载部111和第一带状部121位于相同高度的位置。
如图4所示，一对第二带状部122A、122B从第一带状部121的两端121A(在第二方向y上彼此远离)向左侧延伸。在厚度方向z视角下第一带状部121与各第二带状部122A、122B正交。搭载部111的至少一部分位于一对第二带状部122A、122B之间。第一带状部121和一对第二带状部122A、122B各自的表面(图4所示的面)可以被例如银镀层覆盖。
如图2和图3所示，在厚度方向z视角下第二端子部123从封装树脂50向左侧突出。如图5所示，在第二方向y视角下第二端子部123折弯。具体而言，第二端子部123在从封装树脂50的侧面离开预定距离的第一点折弯并向斜下方延伸，之后在第二点折弯并大致沿着水平方向(方向x)延伸。第二端子部123在第二方向y上位于第一端子部112旁边。第二端子部123被锡镀层或者锡－银合金镀层等覆盖。
如图3所示，第二连结部124将第二带状部122A与第二端子部123连接。在第一方向x上，第二连结部124位于一对第二带状部122A、122B的左侧。另外，在第二方向y上，第二连结部124位于第一连结部113旁边。第二连结部124具有相对于第一方向x和第二方向y双方倾斜的区域124A。第二连结部124的表面(图3所示的面)可以被例如银镀层覆盖。
如图3所示，第二悬吊部125从第二带状部122B沿着第二方向y延伸。在第一方向x上，第二悬吊部125的至少一部分位于一对第二带状部122A、122B的左侧。另外，在第一方向x上，第二悬吊部125位于第一悬吊部114旁边。朝向第二方向y的第二悬吊部125的端面125A从封装树脂50露出(参照图6)。
如图3所示，第二连结部124具有与第一方向x平行地延伸的部分，并且从该部分起第二辅助悬吊部126沿着第二方向y延伸。朝向第二方向y的第二辅助悬吊部126的端面126A从封装树脂50露出(参照图5)。
如图3所示，第三导线13配置于第二导线12的右侧。第三导线13具有多个第一焊垫部130、第三端子部132、第三连结部133、第三悬吊部134和第三辅助悬吊部135。在该图示例中设有三个第一焊垫部130。
如图3所示，在多个第一焊垫部130分别地电连接有多个第一开关元件31。如图9、图10和图14所示，多个第一焊垫部130各自具有朝向上侧(搭载部111的主面111A在厚度方向z上朝向的方向)的主面130A。主面130A可以被例如银镀层覆盖。多个第一焊垫部130包含多个区域。在图3所示例中，设有第一区域131A、第二区域131B以及第三区域131C。
如图3所示，第一区域131A配置于第二悬吊部125附近。在第一方向x上，第一区域131A的至少一部分位于第二悬吊部125旁边。另外，在第二方向y上，第一区域131A位于第二带状部122B旁边。如图3和图10所示，在第一区域131A设有贯通于厚度方向z的一对孔130B。一对孔130B在第二方向y上隔着第一开关元件31彼此远离配置。如图3和图14所示，在第一区域131A形成有从主面130A凹陷的多个槽部130C。该多个槽部130C在第一开关元件31的周围彼此远离配置。多个槽部130C例如可以通过V槽加工形成。另外，与其它槽部(后述)同样地，多个槽部130C具有如下功能，即：阻挡用于将第一开关元件31与第一区域131A接合的焊锡。
如图3和图4所示，第二区域131B在第一方向x上位于第二导线12的第一带状部121旁边。在第二区域131B形成有槽部130C。槽部130C位于第一开关元件31的右侧。
如图3所示，第三区域131C在第一方向x上位于第二导线12的第二连结部124旁边。另外，第三区域131C在第二方向y上位于第二导线12的第二带状部122A旁边。在第三区域131C形成有槽部130C。槽部130C位于第一开关元件31的左侧。
如图2和图3所示，第三端子部132在厚度方向z视角下从封装树脂50向右侧突出。如图6所示，第三端子部132在第二方向y视角下折弯。第三端子部132被锡镀层或者锡－银合金镀层等覆盖。
如图3所示，第三连结部133将多个第一焊垫部130和第三端子部132相互连接。第三连结部133包括：外侧连结部133A、第一内侧连结部133B以及第二内侧连结部133C。
如图3所示，外侧连结部133A将第一区域131A和第三端子部132连接。外侧连结部133A在第一方向x上延伸。
如图3所示，第一内侧连结部133B将第一区域131A和第二区域131B连接。如图4所示，第一内侧连结部133B具有：从第一区域131A沿着第一方向x延伸的第一带状区域136A、以及从第二区域131B沿着第二方向y延伸的第二带状区域137A。在与第二区域131B相连的第二带状区域137A的端部设有槽部133D。槽部133D从第三连结部133的表面凹陷。槽部133D可通过与上述的槽部130C相同的方法形成。
如图3所示，第二内侧连结部133C将第二区域131B和第三区域131C连接。如图4所示，第二内侧连结部133C具有：从第三区域131C沿着第一方向x延伸的第一带状区域136B、以及从第二区域131B沿着第二方向y延伸的第二带状区域137B。在与第三区域131C相连的第一带状区域136B的端部、和与第二区域131B相连的第二带状区域137B的端部分别形成有槽部133D。
如图3所示，第二区域131B的一部分从第一内侧连结部133B和第二内侧连结部133C双方向右侧突出。如图4所示，第一内侧连结部133B的第二带状区域137A的长度La比第二内侧连结部133C的第二带状区域137B的长度Lb小。
如图3所示，第三悬吊部134从第三区域131C起在第二方向y上延伸。朝向第二方向y的第三悬吊部134的端面134A从封装树脂50露出(参照图5)。端面134A具有在第一方向x上彼此远离的一对区域。在与第三区域131C相连的第三悬吊部134的端部形成有多个槽部134B。多个槽部134B从第三悬吊部134的表面凹陷。多个槽部134B可通过与多个槽部130C相同的方法形成。
如图3所示，第三辅助悬吊部135从外侧连结部133A起在第二方向y上延伸。朝向第二方向y的第三辅助悬吊部135的端面135A从封装树脂50露出(参照图6)。
如图11所示，在第一方向x视角下第一带状部121与第二区域131B、第一内侧连结部133B以及第二内侧连结部133C重叠。如图4所示，一对第二带状部122A、122B各自的一部分位于第一内侧连结部133B和第二内侧连结部133C之间。
如图3所示，多个第四导线14位于第三导线13的右侧。多个第四导线14各自具有第二焊垫部141和第四端子部142。
如图3所示，在各第二焊垫部141电连接有第二开关元件32。第二焊垫部141具有主面141A。主面130A可以被例如银镀层覆盖。
如图2和图3所示，各第四端子部142在厚度方向z视角下从封装树脂50向右侧突出。各第四端子部142与对应的第二焊垫部141相连。多个第四端子部142和第三端子部132都沿着第二方向y排列。各第四端子部142与第一～第三端子部同样地在第二方向y视角下折弯(参照图5、图6)。各第四端子部142被锡镀层或者锡－银合金镀层等覆盖。
如图3所示，多个第四导线14包括U相导线14A、V相导线14B以及W相导线14C。
如图12所示，U相导线14A的第二焊垫部141的一部分在第一方向x视角下与第一区域131A重叠。U相导线14A的第二焊垫部141的一部分位于外侧连结部133A和第一内侧连结部133B之间。如图3和图13所示，在U相导线14A的第二焊垫部141设有贯通于厚度方向z的孔141B。孔141B位于第二开关元件32的右侧。如图3和图15所示，在U相导线14A的第二焊垫部141形成有从主面141A凹陷的多个槽部141C。该多个槽部141C位于第二开关元件32的周围。此外，多个槽部141C可通过与多个槽部130C相同的方法形成。
如图3所示，V相导线14B的第二焊垫部141在第一方向x上位于第二内侧连结部133C旁边。在V相导线14B的第二焊垫部141形成有多个槽部141C。该多个槽部141C位于第二开关元件32的周围。
如图3所示，W相导线14C的第二焊垫部141在第一方向x上位于第三区域131C和第三悬吊部134双方旁边。另外，W相导线14C的第二焊垫部141在第二方向y上位于第二内侧连结部133C旁边。在W相导线14C的第二焊垫部141形成有多个槽部141C。该多个槽部141C位于第二开关元件32的周围。
如图3所示，多个引导导线15位于第三导线13的右侧。多个引导导线15各自在第二方向y上位于对应的第四导线14旁边。各引导导线15具有引导连接部151和引导端子部152。
如图3所示，各引导连接部151的至少一部分以在第二方向y上与各第二焊垫部141重叠的方式配置。各引导连接部151的表面可以被例如银镀层覆盖。
如图2和图3所示，各引导端子部152在厚度方向z视角下从封装树脂50向右侧突出。各引导端子部152与对应的引导连接部151相连。多个引导端子部152、第三端子部132、多个第四端子部142在第二方向y上排列。各引导端子部152与第一～第四端子部同样地在第二方向y视角下折弯。各引导端子部152被锡镀层或者锡－银合金镀层等覆盖。
如图3所示，多个控制导线16位于第一导线11的左侧。各控制导线16具有控制连接部161和控制端子部162。
如图3所示，搭载部111具有相对于第一连结部113的区域113A和第一悬吊部114向第一方向x的左侧突出的部分。多个控制连接部161沿着大致呈圆弧状的曲线(或者折线)彼此远离，并且各自以与搭载部111的前述突出部分对置的方式配置。各控制连接部161的表面被例如银镀层覆盖。
如图2和图3所示，各控制端子部162在厚度方向z视角下从封装树脂50向左侧突出。各控制端子部162与对应的控制连接部161相连。多个控制端子部162、第一端子部112、第二端子部123在第二方向y上排列。各控制端子部162与其它的端子部同样地如图6所示那样在第二方向y视角下折弯。控制端子部162被锡镀层或者锡－银合金镀层等覆盖。
如图3、图9和图10所示，IC20搭载于搭载部111。IC20例如具备控制电路21和驱动电路22(参照图16)。控制电路21对驱动电路22进行控制。驱动电路22输出用于对多个第一开关元件31和多个第二开关元件32进行驱动的栅极电压。在厚度方向z视角下IC20在第一方向x上延伸。在IC20的表面设有多个电极20A。各电极20A与控制电路21和驱动电路22的任一导通。如图3所示，多个电极20A中的几个与多个第一开关元件31和多个第二开关元件32各自分别地导通。其它的电极20A与第一导线11、第二导线12、多个引导导线15以及多个控制导线16各自分别地导通。各电极20A例如由铝(Al)构成。
如图9和图10所示，半导体装置A10具备接合层29。接合层29介于搭载部111的主面111A与IC20之间。接合层29例如由银膏构成。银膏是将银的微粒混合于例如环氧树脂而构成的。IC20通过接合层29与主面111A接合。
如图3、图9和图10所示，多个第一开关元件31与多个第一焊垫部130(第三导线13)的主面130A各自分别地电连接。由此，在半导体装置A10中构成为，在第一区域131A、第二区域131B以及第三区域131C分别电连接第一开关元件31。多个第一开关元件31与多个第二焊垫部141(第四导线14)各自分别地导通。多个第一开关元件31是以硅(Si)或碳化硅(SiC)为主成分的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor；金属-氧化物-半导体型场效应管)。此外，多个第一开关元件31也可以应用MOSFET以外的其它半导体元件。在半导体装置A10中针对第一开关元件31是n沟道型的MOSFET的情况进行说明。如图14所示，各第一开关元件31具有：第一元件主面31A、第一元件背面31B、第一主面电极311、第一背面电极312以及第一栅极电极313。第一元件主面31A和第一元件背面31B在厚度方向z上彼此朝向相反侧。
如图3和图14所示，第一主面电极311设置于第一元件主面31A。第一主面电极311是第一开关元件31的源极电极。
如图14所示，第一背面电极312设置为将第一元件背面31B整体覆盖。第一背面电极312是第一开关元件31的漏极电极。
如图3和图14所示，第一栅极电极313设置于第一元件主面31A。第一栅极电极313是第一开关元件31的栅极电极。在厚度方向z视角下第一栅极电极313的面积比第一主面电极311的面积小。
如图3、图11和图13所示，多个第二开关元件32与多个第二焊垫部141(第四导线14)的主面141A各自分别地电连接。由此，在半导体装置A10中构成为，在U相导线14A、V相导线14B和W相导线14C分别电连接第二开关元件32。多个第二开关元件32与第二导线12导通。多个第二开关元件32是与多个第一开关元件31相同的半导体元件。如图15所示，各第二开关元件32具有：第二元件主面32A、第二元件主面32B、第二主面电极321、第二背面电极322以及第二栅极电极323。第二元件主面32A和第二元件主面32B在厚度方向z上彼此朝向相反侧。
如图3和图15所示，第二主面电极321设置于第二元件主面32A。第二主面电极321是第二开关元件32的源极电极。
如图15所示，第二背面电极322设置为将第二元件主面32B整体覆盖。第二背面电极322是第二开关元件32的漏极电极。
如图3和图15所示，第二栅极电极323设置于第二元件主面32A。第二栅极电极323是第二开关元件32的栅极电极。在厚度方向z视角下第二栅极电极323的面积比第二主面电极321的面积小。
如图9～图15所示，半导体装置A10具备多个导电接合层39。多个导电接合层39中的几个各自分别地介于多个第一焊垫部130的主面130A、与多个第一开关元件31的第一背面电极312之间。其它的多个导电接合层39各自分别地介于多个第二焊垫部141的主面141A、与多个第二开关元件32的第二背面电极322之间。多个第一开关元件31通过多个导电接合层39与多个主面130A各自分别地电连接。由此，多个第一背面电极312与第三导线13导通。多个第二开关元件32通过多个导电接合层39与多个主面141A各自分别地电连接。由此，多个第二背面电极322与多个第四导线14导通。多个导电接合层39例如是以锡为主成分的无铅焊锡。
如图3所示，多个第一引线41与多个第一开关元件31的第一主面电极311、多个第二焊垫部141各自分别地连接。多个第四导线14通过多个第一引线41与多个第一开关元件31各自分别地导通。多个第一引线41的构成材料例如是金(Au)、铜、银以及铝。
如图3所示，多个第二引线42与多个第二开关元件32的第二主面电极321、第二导线12(一对第二带状部122A、122B)各自分别地连接。多个第二开关元件32通过多个第二引线42与第二导线12导通。多个第二引线42的构成材料例如是金、铜、银以及铝。
如图3所示，多个第一栅极引线431、多个第二栅极引线432、多个第一电位引线441、第二电位引线442、多个引导引线45、接地引线46以及多个控制引线47均与IC20的多个电极20A各自分别地连接。这些引线的构成材料例如是金、铜、银以及铝。
下面对多个第一引线41、多个第二引线42、多个第一栅极引线431、多个第二栅极引线432、多个第一电位引线441、第二电位引线442、多个引导引线45、接地引线46以及多个控制引线47的构成材料全部为铝的情况进行说明。在该情况下，多个第一引线41和多个第二引线42各自的直径比多个第一栅极引线431、多个第二栅极引线432、多个第一电位引线441、第二电位引线442、多个引导引线45、接地引线46以及多个控制引线47各自的直径大。这是因为在半导体装置A10中，在多个第一引线41和多个第二引线42中流通的电流比在其它的多个引线中流通的电流大。在半导体装置A10中的多个引线的构成材料为铝以外的其它材料(金、铜以及银等)的情况下，也可以使多个第一引线41和多个第二引线42各自的直径比其它的引线的直径大。
在半导体装置A10中，也可以使多个第一引线41、多个第二引线42、第二电位引线442、多个引导引线45、接地引线46以及多个控制引线47的构成材料为铜，并且使多个第一栅极引线431、多个第二栅极引线432以及多个第一电位引线441的构成材料为金。这样，在半导体装置A10中，引线的构成材料不限于一种而可以是多种。
如图3所示，多个第一栅极引线431与IC20的多个电极20A、多个第一开关元件31的第一栅极电极313各自分别地连接。多个第一栅极电极313通过多个第一栅极引线431与IC20的驱动电路22导通(参照图16)。从驱动电路22输出的栅极电压经由多个第一栅极引线431向多个第一栅极电极313各自分别地施加。
如图3所示，多个第二栅极引线432与IC20的多个电极20A、多个第二开关元件32的第二栅极电极323各自分别地连接。多个第二栅极电极323通过多个第二栅极引线432与IC20的驱动电路22导通(参照图16)。从驱动电路22输出的栅极电压经由多个第二栅极引线432向多个第二栅极电极323各自分别地施加。
如图3所示，多个第一电位引线441与IC20的多个电极20A、多个第一开关元件31的第一主面电极311各自分别地连接。多个第一主面电极311通过多个第一电位引线441与IC20的驱动电路22导通(参照图16)。多个第一主面电极311与多个第四导线14各自分别地导通。就产生用于对多个第一开关元件31进行驱动的栅极电压的栅极电源的负电位而言，相对于多个第一开关元件31各自不同。另外，要求该栅极电压比用于对多个第二开关元件32进行驱动的栅极电压高。根据这种情况，产生该栅极电压的栅极电源构成为包含如图16所示的与半导体装置A10导通的多个电容器C。多个电容器C与多个第一开关元件31各自分别地对应。多个第一电位引线441将多个电容器C各自的负电位向IC20的驱动电路22传递。
如图3所示，第二电位引线442与IC20的电极20A、及第二导线12连接。多个第二开关元件32的第二主面电极321经由多个第二引线42、第二导线12以及第二电位引线442与IC20的控制电路21导通(参照图16)。该情况意味着：产生用于对多个第二开关元件32进行驱动的栅极电压的栅极电源的负电位都相同。该栅极电源包含于用于对IC20进行驱动的电源。第二电位引线442将多个第二开关元件32的第二主面电极321的电位向IC20的控制电路21传递。另外，可经由第二电位引线442在控制电路21中检出从多个第二开关元件32流动的源极电流。
如图3所示，多个引导引线45与IC20的多个电极20A、及多个引导连接部151各自分别地连接。多个引导导线15经由多个引导引线45与IC20的驱动电路22导通(参照图16)。
如图3所示，接地引线46与IC20的电极20A、第一连结部113连接。第一导线11经由接地引线46与IC20的控制电路21导通(参照图16)。
如图3所示，多个控制引线47与IC20的多个电极20A、及多个控制连接部161各自分别地连接。多个控制导线16经由多个控制引线47与IC20的控制电路21导通(参照图16)。
如图3所示，封装树脂50将第一导线11、第二导线12、第三导线13、多个第四导线14、多个引导导线15以及多个控制导线16各自的一部分覆盖。如图3所示，封装树脂50将IC20、多个第一开关元件31以及多个第二开关元件32覆盖。封装树脂50的构成材料例如是黑色的环氧树脂。如图2和图5～图8所示，封装树脂50具有一对第一侧面51A、51B和一对第二侧面52A、52B。
如图2、图7和图8所示，一对第一侧面51A、51B彼此在第一方向x上远离。在图2中，第一侧面51A朝向右侧，第一侧面51B朝向左侧。第三端子部132、多个第四端子部142以及多个引导端子部152在厚度方向z视角下从第一侧面51A向右侧突出。另一方面，第一端子部112、第二端子部123以及多个控制端子部162在厚度方向z视角下从第一侧面51B向左侧突出。
如图2、图5和图6所示，一对第二侧面52A、52B彼此在第二方向y上远离。在图2中，第二侧面52A朝向上侧，第二侧面52B朝向下侧。如图6所示，第一悬吊部114的端面114A、第二悬吊部125的端面125A、以及第三辅助悬吊部135的端面135A从第二侧面52A露出。如图5所示，第二辅助悬吊部126的端面126A、第三悬吊部134的端面134A、以及第二焊垫部141(W相导线14C)的端面141D从第二侧面52B露出。
下面基于图16对半导体装置A10的电路结构进行说明。
多个第四端子部142包括：U相输出端子142A、V相输出端子142B以及W相输出端子142C。U相输出端子142A是指U相导线14A的第四端子部142。V相输出端子142B是指V相导线14B的第四端子部142。W相输出端子142C是指W相导线14C的第四端子部142。多个控制端子部162包括：VCC端子162A、VSP端子162B、一对HU端子162C、一对HV端子162D、一对HW端子162E、FGS端子162F、FG端子162G以及RT端子162H。
如图16所示，半导体装置A10与作为驱动控制对象的马达80连接。马达80是无刷DC马达。马达80与U相输出端子142A、V相输出端子142B、W相输出端子142C、一对HU端子162C、一对HV端子162D以及一对HW端子162E导通。U相输出端子142A、V相输出端子142B以及W相输出端子142C与马达80的三个定子(省略图示)各自分别地导通。一对HU端子162C、一对HV端子162D以及一对HW端子162E与在马达80内部配置的三个霍尔元件(省略图示)各自分别地导通。
IC20的控制电路21具有：霍尔放大器211、三角波发生器212、PWM信号变换部213、过电流保护部214、第一电压降低保护部215以及三相分配逻辑部216。
霍尔放大器211经由多个控制引线47与一对HU端子162C、一对HV端子162D以及一对HW端子162E导通。霍尔放大器211对从在马达80内部配置的霍尔元件输出的三种霍尔电压分别进行放大。这些霍尔电压是表示马达80的转子(省略图示)的绕轴向的位置的信号。通过霍尔放大器211放大的三种霍尔电压向三相分配逻辑部216输入。
三角波发生器212经由控制引线47与RT端子162H导通。三角波发生器212基于向RT端子162H输入的信号来产生三角波。三角波成为通过PWM(Pulse Width Modulation；脉宽调制)控制来控制驱动电路22时的载波信号。载波信号向PWM信号变换部213输入。
PWM信号变换部213经由控制引线47与VSP端子162B导通。从VSP端子162B输入作为用于对马达80进行驱动的基础的调制波信号。调制波信号是正弦波信号。在PWM信号变换部213中将从三角波发生器212输入的载波信号、和从VSP端子162B输入的调制波信号基于双方的对比而变换为脉冲波即PWM信号。PWM信号向三相分配逻辑部216输入。
过电流保护部214经由第二电位引线442、第二导线12以及多个第二引线42与多个第二开关元件32导通。过电流保护部214检测在多个第二开关元件32中流通的源极电流。在过电流保护部214中基于该源极电流的检测结果而生成信号。该信号向三相分配逻辑部216输入。
第一电压降低保护部215经由控制引线47与VCC端子162A导通。用于对IC20进行驱动的电力向VCC端子162A输入。因此，VCC端子162A的电位是用于对IC20进行驱动的电源的正电位。第一电压降低保护部215防止从VCC端子162A向IC20施加的电压低于阈值的情况。
三相分配逻辑部216将从PWM信号变换部213输入的PWM信号基于从霍尔放大器211输入的霍尔电压向一对U相信号、一对V相信号以及一对W相信号这三相进行分配。在半导体装置A10中，一对U相信号、一对V相信号以及一对W相信号分别为120度通电型的矩形波信号。V相信号相对于U相信号的相位差、和W相信号相对于V相信号的相位差均为120度。U相信号、V相信号以及W相信号的其中一方的信号向驱动电路22的栅极驱动器221的高侧区域221A(详情后述)输入。U相信号、V相信号以及W相信号这些中的其它信号向驱动电路22的栅极驱动器221的低侧区域221B(详情后述)输入。一对U相信号、一对V相信号以及一对W相信号可基于从过电流保护部214输入的信号来适当地进行调整。
三相分配逻辑部216经由接地引线46与第一端子部112导通。第一端子部112是IC20的接地端子。因此，第一端子部112的电位是用于对IC20进行驱动的电源的负电位。另外，三相分配逻辑部216经由一对控制引线47与FG端子162G及FGS端子162F导通。在三相分配逻辑部216中基于从霍尔放大器211输入的霍尔电压来生成表示马达80的转速的FG(Frequency Generator；频率发生器)信号。FG信号向FG端子162G输出。用于对从FG端子162G输出的FG信号的脉冲数进行设定的指令信号向FGS端子162F输入。
IC20的驱动电路22具有栅极驱动器221和多个第二电压降低保护部222。
栅极驱动器221基于从三相分配逻辑部216输入的一对U相信号、一对V相信号以及一对W相信号来对多个第一开关元件31和多个第二开关元件32各自进行驱动。栅极驱动器221具有高侧区域221A和低侧区域221B。
在高侧区域221A构成有多个驱动电路。高侧区域221A的多个驱动电路将从三相分配逻辑部216输入的U相信号、V相信号以及W相信号的其中一方的信号分别变换为多个栅极电压。多个该栅极电压与U相信号、V相信号以及W相信号的正电位各自分别地对应。多个该栅极电压经由多个第一栅极引线431施加于多个第一开关元件31。由此可对多个第一开关元件31进行驱动。
在低侧区域221B构成有多个驱动电路。低侧区域221B的多个驱动电路将从三相分配逻辑部216输入的U相信号、V相信号以及W相信号这些的其它信号各自分别地变换为多个栅极电压。多个该栅极电压与U相信号、V相信号以及W相信号的负电位各自分别地对应。多个该栅极电压经由多个第二栅极引线432施加于多个第二开关元件32。由此可驱动多个第二开关元件32。
多个第二电压降低保护部222与在栅极驱动器221的高侧区域221A构成的多个驱动电路各自分别地导通。多个第二电压降低保护部222防止从多个电容器C施加于多个该驱动电路的电压低于阈值的情况。
在半导体装置A10中向第三端子部132输入用于对马达80进行驱动的直流电力。向第三端子部132输入的直流电力的电流依次流过多个第一开关元件31、多个第一引线41、多个第二开关元件32、多个第二引线42并从第二端子部123输出。
就向半导体装置A10输入的直流电力而言，通过对多个第一开关元件31和多个第二开关元件32进行驱动，从而变换为U相、V相以及W相的三相交流电力。U相交流电力从U相输出端子142A输出。V相交流电力从V相输出端子142B输出。W相交流电力从W相输出端子142C输出。通过从U相输出端子142A、V相输出端子142B以及W相输出端子142C输出的三相交流电力来对马达80进行驱动控制。
多个电容器C各自与第四端子部142、在第二方向y上位于第四端子部142旁边的引导端子部152双方导通。多个电容器C各自当和与其对应的第一开关元件31导通的第二开关元件32接通时，可利用向VCC端子162A输入的电力进行充电。从VCC端子162A到电容器C的导电路径是控制引线47、电阻R、二极管D、引导引线45以及引导端子部152。向多个电容器C充电的电力经由多个引导端子部152、多个引导引线45以及多个第二电压降低保护部222向在栅极驱动器221的高侧区域221A构成的多个驱动电路各自分别地输入。此外，上述的多个第一电位引线441与多个驱动电路各自分别地导通。
接下来对半导体装置A10的作用效果进行说明。
半导体装置A10具备：具有在第一方向x上呈较长状的搭载部111的第一导线11；以及具有第一带状部121和一对第二带状部122(122A、122B)的第二导线12。第一带状部121位于从搭载部111沿着第一方向x偏移的位置并且在第二方向y上呈较长状。各第二带状部122从第一带状部121的对应的一端121A沿着第一方向x(在图3中为向左侧)延伸。在第一方向x视角下搭载部111与第一带状部121重叠。搭载部111的至少一部分位于一对第二带状部122之间。采用这种结构，能够使第一方向x上的半导体装置A10的外形尺寸成为预定的值，并且使第二方向y上的半导体装置A10的外形尺寸与现有技术相比减小。即能够实现半导体装置的小型化。
第一导线11具有：第一连结部113(将搭载部111与第一端子部112连接)、第一悬吊部114(在第二方向y上相对于搭载部111位于与第一连结部113的相反侧)。由此使得，在半导体装置A10的制造过程中，搭载部111成为在第二方向y的两侧被支撑的状态。因此，能够抑制在向搭载部111搭载IC20时搭载部111不当地倾斜的情况。
第二导线12具有：第二连结部124(将一个第二带状部122与第二端子部123连接)、第二悬吊部125(从另一个第二带状部122沿着第二方向y延伸)。由此使得，在半导体装置A10的制造过程中，第一带状部121和一对第二带状部122成为在第二方向y的两侧被支撑的状态。因此，能够抑制在向一对第二带状部122连接多个第二引线42时一对第二带状部122不当地倾斜的情况。
在图3中，第一连结部113相对于一对第二带状部122位于第一方向x的左侧。第一连结部113具有相对于第一方向x和第二方向y双方倾斜的区域113A。由此，能够抑制第一方向x上的半导体装置A10的外形尺寸过大的情况。
第二端子部123在第二方向y上位于第一端子部112旁边，第二连结部124位于第一连结部113旁边。第二连结部124具有相对于第一方向x和第二方向y双方倾斜的区域124A。由此，能够缩短第二连结部124与第一连结部113(区域113A)的间隔。
在图3中，第三导线13相对于第二导线12位于第一方向x的右侧。第三导线13的多个第一焊垫部130包含：第一区域131A、第二区域131B以及第三区域131C。第一区域131A在第一方向x上位于第二悬吊部125旁边。第二区域131B在第一方向x上位于第一带状部121旁边。第三区域131C在第一方向x上位于第二连结部124旁边。由此，能够使多个第一开关元件31沿着第一带状部121和一对第二带状部122的外周缘配置。这样配置有助于缩短第二方向y上的半导体装置A10的外形尺寸。
第三导线13的第三连结部133具有：第一内侧连结部133B(将第一区域131A与第二区域131B连接)、以及第二内侧连结部133C(将第二区域131B与第三区域131C连接)。在第一方向x视角下第一带状部121与第二区域131B、第一内侧连结部133B以及第二内侧连结部133C重叠。一对第二带状部122各自的一部分位于第一内侧连结部133B和第二内侧连结部133C之间。由此，能够缩短第三连结部133、与第一带状部121及一对第二带状部122的间隔。
在图3和图4中，第二区域131B相对于第一内侧连结部133B和第二内侧连结部133C在第一方向x上突出，突出方向是远离第一带状部121的方向。由此，能够缩短第二区域131B与第一带状部121的间隔。
第三连结部133具有将第一区域131A与第三端子部132连接的外侧连结部133A。第三导线13具有从第二内侧连结部133C沿着第二方向y延伸的第三悬吊部134。由此使得，在半导体装置A10的制造过程中，多个第一焊垫部130、第一内侧连结部133B以及第二内侧连结部133C成为被外侧连结部133A和第三悬吊部134双方支撑的状态。因此，能够抑制在向多个第一焊垫部130接合多个第一开关元件31时多个第一焊垫部130不当地倾斜的情况。
U相导线14A(第四导线14)的第二焊垫部141在第一方向x视角下与第一区域131A重叠。在图3中，第二焊垫部141的一部分位于外侧连结部133A和第一内侧连结部133B之间。由此，能够相对于与第一区域131A接合的第一开关元件31在第一方向x的右侧配置第二开关元件32。
第一内侧连结部133B具有从第二区域131B沿着第二方向y延伸的第二带状区域137A。第二内侧连结部133C具有从第二区域131B沿着第二方向y延伸的第二带状区域137B。如图4所示，第二带状区域137A的长度La比第二带状区域137B的长度Lb小。由此，能够确保在第二方向y上相对于第二区域131B而言的与U相导线14A的相反侧配置V相导线14B和W相导线14C的余地。
在厚度方向z视角下IC20与搭载部111同样地是在第一方向x上延伸的带状。由此，能够将搭载部111的主面111A有效地用于搭载IC20。另外，通过使IC20成为较长状，从而能够使控制电路21和驱动电路22在IC20内一体地构成。
参照图17～图22对基于第二实施方式的半导体装置A20进行说明。在这些图中对于和上述半导体装置A10相同或类似的要素标记相同的符号并适当地省略重复的说明。
半导体装置A20具备：第一导线11、第二导线12、多个臂导线17、多个引导导线15、多个控制导线16、IC20、控制IC28、多个第一开关元件31、多个第二开关元件32、以及封装树脂50。此外，半导体装置A20具备：多个第一引线41、多个第二引线42、多个第一栅极引线431、多个第二栅极引线432、多个第一电位引线441、第二电位引线442、多个引导引线45、多个接地引线46、以及多个控制引线47。在图17为了便于理解而透过了封装树脂50(参照双点划线)。图20～图22是沿着图17所示的单点划线(XX-XX、XXI-XXI、XXII-XXII)的剖视图。
半导体装置A20例如用于DC马达的驱动控制。从外部向半导体装置A20供给的直流电力通过多个第一开关元件31和多个第二开关元件32进行控制。
第一导线11、第二导线12、多个臂导线17、多个引导导线15以及多个控制导线16是由相同的导线框构成的导电部件。这些导电部件构成了IC20、控制IC28、多个第一开关元件31以及多个第二开关元件32与安装IC20的配线基板的导电路径的一部分。该导线框的构成材料是铜(Cu)或者铜合金。多个控制导线16的结构与上述半导体装置A10的多个控制导线16的结构相同。
如图17所示，第一导线11具有搭载部111、第一端子部112、第一连结部113以及一对第一悬吊部114。
如图17所示，搭载部111从厚度方向z来看的面积在第一导线11处最大。如图20和图21所示，搭载部111具有朝向厚度方向z的主面111A。主面111A可以被例如银镀层覆盖。
如图17所示，第一端子部112在厚度方向z视角下从封装树脂50向第一方向x的左侧突出。第一端子部112的结构与上述半导体装置A10的第一端子部112的结构相同。
如图17所示，第一连结部113将搭载部111与第一端子部112连接。第一连结部113的表面(图17所示的面)可以被例如银镀层覆盖。
如图17所示，一对第一悬吊部114位于在第二方向y上相对于搭载部111而言的与第一连结部113的相反侧。一对第一悬吊部114在第二方向y上延伸。因此，搭载部111构成为在第二方向y上被第一连结部113和一对第一悬吊部114夹持。一对第一悬吊部114各自具有朝向第二方向y的端面114A。一对端面114A从封装树脂50露出(参照图19)。
如图17所示，第二导线12相对于第一导线11位于第一方向x的右侧。第二导线12具有：第一带状部121、第二带状部122、第二端子部123、第二连结部124以及第二悬吊部125。
如图17所示，第一带状部121相对于搭载部111位于第一方向x的右侧。第一带状部121在第二方向y上延伸。如图21所示，在第一方向x视角下搭载部111与第一带状部121重叠。
如图17所示，第二带状部122从第二方向y上的第一带状部121的一端向第一方向x的左侧延伸。在厚度方向z视角下第一带状部121和第二带状部122大致正交。第二带状部122在第二方向y上位于搭载部111旁边。第一带状部121和第二带状部122各自的表面可以被例如银镀层覆盖。
如图17所示，第二端子部123在厚度方向z视角下从封装树脂50向第一方向x的左侧突出。第二端子部123的结构与上述半导体装置A10的第二端子部123的结构相同。
如图17所示，第二连结部124将第二带状部122与第二端子部123连接。第二连结部124在第二方向y上位于第一连结部113旁边。第二连结部124的表面可以被例如银镀层覆盖。
如图17所示，第二悬吊部125从第二连结部124中的在第一方向x上延伸的部分沿着第二方向y延伸。朝向第二方向y的第二辅助悬吊部126的端面125A从封装树脂50露出。
如图17所示，多个臂导线17相对于第二导线12位于第一方向x的右侧。多个臂导线17包括：第一臂导线171、第二臂导线172、第三臂导线173以及第四臂导线174。
如图17所示，第一臂导线171具有：焊垫部171A、第一电源端子部171B、第二电源端子部171C以及连结部171D。
焊垫部171A在第一方向x上位于第一带状部121旁边。焊垫部171A的表面可以被例如银镀层覆盖。
第一电源端子部171B在厚度方向z视角下从封装树脂50向第一方向x的右侧突出。第一电源端子部171B与焊垫部171A相连。如图19所示，第一电源端子部171B在第二方向y视角下折弯。第四端子部142被锡镀层或者锡－银合金镀层等覆盖。
在图17中，第二电源端子部171C在厚度方向z视角下从封装树脂50向第一方向x的右侧突出。第二电源端子部171C与图19所示的第一电源端子部171B同样地在第二方向y视角下折弯。第二电源端子部171C被锡镀层或者锡－银合金镀层等覆盖。
连结部171D将焊垫部171A与第二电源端子部171C连接。连结部171D具有：从焊垫部171A沿着第二方向y延伸的部分、以及从第二电源端子部171C沿着第一方向x延伸的部分。由此，连结部171D在厚度方向z视角下呈L字形。
如图17所示，第二臂导线172具有焊垫部172A和第三电源端子部172B。
焊垫部172A在第二方向y上位于第一臂导线171的连结部171D旁边。焊垫部172A的表面可以被例如银镀层覆盖。
第三电源端子部172B在厚度方向z视角下从封装树脂50向第一方向x的右侧突出。第三电源端子部172B与焊垫部172A相连。第三电源端子部172B与图19所示的第一电源端子部171B同样地在第二方向y视角下折弯。第三电源端子部172B在第二方向y上位于第二电源端子部171C旁边。第三电源端子部172B被锡镀层或者锡－银合金镀层等覆盖。
如图17所示，第三臂导线173具有焊垫部173A和第一输出端子部173B。
焊垫部173A在第二方向y上位于第一臂导线171的连结部171D旁边。另外，焊垫部173A在第二方向y上相对于连结部171D位于第二臂导线172的焊垫部172A的相反侧。焊垫部173A的表面可以被例如银镀层覆盖。
第一输出端子部173B在厚度方向z视角下从封装树脂50向第一方向x的右侧突出。第一输出端子部173B与焊垫部173A相连。第一输出端子部173B与图19所示的第一电源端子部171B同样地在第二方向y视角下折弯。第一输出端子部173B被锡镀层或者锡－银合金镀层等覆盖。
如图17所示，第四臂导线174具有焊垫部174A和第二输出端子部174B。
焊垫部174A在第一方向x上位于第二连结部124旁边并且在第二方向y上位于第二带状部122旁边。焊垫部173A的表面可以被例如银镀层覆盖。
第二输出端子部174B在厚度方向z视角下从封装树脂50向第一方向x的右侧突出。第二输出端子部174B与焊垫部174A相连。如图18所示，第二输出端子部174B在第二方向y视角下折弯。第二输出端子部174B被锡镀层或者锡－银合金镀层等覆盖。
如图17所示，多个引导导线15相对于第二导线12位于第一方向x的右侧。多个引导导线15包括：第一引导导线15A和第二引导导线15B。
如图17所示，第一引导导线15A包含：第一引导连接部151A和第一引导端子部152A。
第一引导连接部151A位于第一臂导线171的焊垫部171A和第三臂导线173的焊垫部173A之间。第一引导连接部151A在第一方向x上延伸。第一引导连接部151A的表面可以被例如银镀层覆盖。
第一引导端子部152A在厚度方向z视角下从封装树脂50向第一方向x的右侧突出。第一引导端子部152A与图19所示的第一电源端子部171B同样地在第二方向y视角下折弯。第一引导端子部152A在第二方向y上位于第一输出端子部173B旁边。第一引导端子部152A被锡镀层或者锡－银合金镀层等覆盖。
如图17所示，第二引导导线15B包含：第二引导连接部151B和第二引导端子部152B。
第二引导连接部151B位于第二臂导线172的焊垫部172A和第四臂导线174的焊垫部174A之间。第二引导连接部151B具有：在第一方向x上延伸的部分、以及从该部分沿着第二方向y延伸的部分。由此使得，第二引导连接部151B在厚度方向z视角下呈L字形。第二引导连接部151B的表面可以被例如银镀层覆盖。
第二引导端子部152B在厚度方向z视角下从封装树脂50向第一方向x的右侧突出。第二引导端子部152B与图18所示的第二输出端子部174B同样地在第二方向y视角下折弯。第二引导端子部152B在第二方向y上位于第二输出端子部174B旁边。第二引导端子部152B被锡镀层或者锡－银合金镀层等覆盖。
如图17所示，IC20搭载于搭载部111。如图20和图21所示，IC20通过接合层29与搭载部111的主面111A接合。在半导体装置A20中，IC20输出用于对多个第一开关元件31和多个第二开关元件32进行驱动的栅极电压。IC20的多个电极20A的其中几个与多个第一开关元件31和多个第二开关元件32各自分别地导通。其它的多个电极20A与第一导线11、多个引导导线15以及控制导线16各自分别地导通。
如图17所示，控制IC28搭载于搭载部111并且相对于IC20位于第一方向x的左侧。控制IC28对IC20进行控制。在控制IC28的表面设有多个电极28A。多个电极28A的其中几个与IC20的多个电极20A的其中几个各自分别地导通。其它的多个电极28A与第一导线11、第二导线12以及多个控制导线16导通。多个电极28A的构成材料例如是铝。
如图17所示，多个第一开关元件31包含：第一元件310A和第二元件310B。多个第一开关元件31的结构与上述半导体装置A10的多个第一开关元件31的结构相同。
如图17和图22所示，第一元件310A通过导电接合层39与第一臂导线171的焊垫部171A电连接。由此，第一元件310A的第一背面电极312与第一臂导线171导通。
如图17和图22所示，第二元件310B通过导电接合层39与第二臂导线172的焊垫部172A电连接。由此，第二元件310B的第一背面电极312与第二臂导线172导通。
如图17所示，多个第二开关元件32包含：第三元件320A和第四元件320B。多个第二开关元件32的结构与上述半导体装置A10的多个第二开关元件32的结构相同。
如图17、图20和图22所示，第三元件320A通过导电接合层39与第三臂导线173的焊垫部173A电连接。由此，第三元件320A的第一背面电极312与第三臂导线173导通。
如图17和图21所示，第四元件320B通过导电接合层39与第四臂导线174的焊垫部174A电连接。由此，第四元件320B的第一背面电极312与第四臂导线174导通。
在图17所示例中，多个第一引线41为两个。一个第一引线41与第一元件310A的第一主面电极311及第三臂导线173的焊垫部173A连接，并且第一元件310A和第三臂导线173彼此导通。另一个第一引线41与第二元件310B的第一主面电极311及第四臂导线174的焊垫部174A连接，并且第二元件310B和第四臂导线174彼此导通。
在图17所示例中，多个第二引线42为两个。一个第二引线42与第三元件320A的第二主面电极321及第一带状部121连接，并且第三元件320A和第二导线12彼此导通。另一个第二引线42与第四元件320B的第二主面电极321及第二带状部122连接，并且第四元件320B和第二导线12彼此导通。
如图17所示，多个第一电位引线441与IC20的多个电极20A、及多个第一开关元件31的第一主面电极311各自分别地连接。第一元件310A的第一主面电极311及第二元件310B的第一主面电极311通过多个第一电位引线441与IC20导通。在半导体装置A20中也与半导体装置A10同样地构成为，产生用于对第一元件310A和第二元件310B进行驱动的栅极电压的栅极电源包含与半导体装置A20导通的多个电容器C(参照图23)。多个电容器C分别与第一元件310A及第二元件310B对应。多个电容器C各自的负电位经由对应的第一电位引线441向IC20传递。
如图17所示，第二电位引线442与控制IC28的电极28A及第二导线12连接。第三元件320A的第二主面电极321及第四元件320B的第二主面电极321经由多个第二引线42、第二导线12以及第二电位引线442与控制IC28导通。第二电位引线442将第三元件320A的第二主面电极321和第四元件320B的第二主面电极321的电位向控制IC28传递。
如图17所示，多个引导引线45与IC20的多个电极20A、第一引导连接部151A以及第二引导连接部151B各自分别地连接。第一引导导线15A和第二引导导线15B经由多个引导引线45与IC20导通。
在图17所示例中，多个接地引线46为两个。一个接地引线46与IC20的电极20A及搭载部111连接。另一个接地引线46与控制IC28的电极28A及第一连结部113连接。由此，第一导线11与IC20及控制IC28双方导通。
如图17所示，多个控制引线47与连接对象对应地分类成三组。第一组的一个控制引线47将控制IC28的一个电极28A、和与其对应的一个控制连接部161连接。第二组的一个控制引线47将控制IC28的一个电极28A、和与其对应的IC20的一个电极20A连接。第三组的一个控制引线47将IC20的一个电极20A、和与其对应的一个控制连接部161连接。
由图17可知，封装树脂50将第一导线11、第二导线12、多个臂导线17、多个引导导线15以及多个控制导线16各自的一部分覆盖。此外，封装树脂50将IC20、控制IC28、多个第一开关元件31以及多个第二开关元件32覆盖(也参照图20～图22)。
如图19所示，一对第一悬吊部114各自的端面114A、第一带状部121的端面121B从第二侧面52A露出。如图18所示，第二悬吊部125的端面125A和朝向第二方向y的焊垫部174A(第四臂导线174)的多个端面174C从第二侧面52B露出。
接下来基于图23对使用半导体装置A20的马达80的驱动控制进行说明。
如图23所示，半导体装置A20的第一输出端子部173B和第二输出端子部174B与作为驱动控制对象的马达80连接。马达80是DC马达。
在半导体装置A20中，向第一电源端子部171B、第二电源端子部171C以及第三电源端子部172B输入用于对马达80进行驱动的直流电力。向第一电源端子部171B、第二电源端子部171C以及第三电源端子部172B输入的直流电力的电流依次流过多个第一开关元件31、多个第一引线41、多个第二开关元件32、多个第二引线42并从第二端子部123输出。
多个电容器C包括：第一电容器C1和第二电容器C2。第一电容器C1与第一引导端子部152A和第一输出端子部173B双方导通。第一电容器C1是产生用于对第一元件310A进行驱动的栅极电压的栅极电源。第二电容器C2与第二引导端子部152B和第二输出端子部174B双方导通。第二电容器C2是产生用于对第二元件310B进行驱动的栅极电压的栅极电源。
当根据从IC20输出的栅极电压而使第一元件310A和第四元件320B接通并且第二元件310B和第三元件320A关断时，则会从第一输出端子部173B朝向第二输出端子部174B流通电流。由此，马达80进行旋转(正转)。此时，用于对IC20进行驱动的电源的正电位经由引导引线45施加于第二引导端子部152B，从而对第二电容器C2进行充电。
当根据从IC20输出的栅极电压而使第二元件310B和第三元件320A接通并且第一元件310A和第四元件320B关断时，则会从第二输出端子部174B朝向第一输出端子部173B流通电流。由此，马达80向与上述的第一元件310A和第四元件320B接通时的旋转方向相反的方向旋转(反转)。此时，用于对IC20进行驱动的电源的正电位经由引导引线45施加于第一引导端子部152A，从而对第一电容器C1进行充电。
在马达80的旋转过程中，当根据从IC20输出的栅极电压而使第一元件310A和第二元件310B关断并且第三元件320A和第四元件320B接通时，则会在第一输出端子部173B与第二输出端子部174B之间产生反电动势。由此，能够对马达80的旋转施加制动，从而缩短马达80的停止时间。
当第一元件310A、第二元件310B、第三元件320A以及第四元件320B都关断时，马达80不旋转。
接下来对半导体装置A20的作用效果进行说明。
半导体装置A20具备：具有搭载部111的第一导线11、和具有第一带状部121及第二带状部122的第二导线12。在图17中，第一带状部121比搭载部111靠向第一方向x的右侧，并且在第一方向x上延伸。第二带状部122从第二方向y上的第一带状部121的一端向第一方向x的左侧延伸。在第一方向x视角下搭载部111与第一带状部121重叠。在第二方向y上，搭载部111的至少一部分位于第二带状部122旁边。由此，能够使多个臂导线17的任一个在第二方向y上配置于第二带状部122旁边。因此，能够在使第一方向x上的半导体装置A20的外形尺寸保持为预定值的状态下，使第二方向y上的半导体装置A20的外形尺寸缩短。
本公开不限于上述实施方式。上述装置中各部的具体结构可以自由地进行各种设计变更。
本公开包括以下附录中记载的结构。
附录1.
一种半导体装置，其具备：
第一导线，其具有搭载部；
IC，其搭载于上述搭载部；
第二导线，其具有相对于上述搭载部在第一方向上远离的第一带状部和与该第一带状部连接的第二带状部，且上述第一带状部在与上述第一方向和上述搭载部的厚度方向双方正交的第二方向上呈较长状，上述第二带状部从上述第一带状部的一端朝向上述第一导线的一部分沿着上述第一方向延伸；
多个臂导线,其以上述第二导线为基准在上述第一方向上位于与上述第一导线的相反侧；
多个开关元件，其与上述多个臂导线分别电连接且各自与上述IC导通；以及
封装树脂，其将上述多个臂导线、上述第一导线以及上述第二导线各自的一部分和上述IC及上述多个开关元件覆盖，
在上述第一方向视角下，上述搭载部与上述第一带状部重叠，在上述第二方向上，上述搭载部的至少一部分位于上述第二带状部旁边。

Claims (17)

1.一种半导体装置，其特征在于，具备：
第一导线，其具有矩形的搭载部，且上述搭载部具有沿着与该搭载部的厚度方向正交的第一方向的长边、以及沿着与上述第一方向和上述厚度方向正交的第二方向延伸并且比上述长边短的短边；
IC，其搭载于上述搭载部；
第二导线，其具有相对于上述搭载部在上述第一方向上远离的第一带状部和与该第一带状部连接的一对第二带状部，且上述第一带状部呈与上述第一方向相比沿上述第二方向相对较长；
第三导线，其隔着上述第二导线与上述第一导线远离；
多个第一开关元件，其与上述第三导线电连接并且与上述IC导通；
多个第四导线，其隔着上述第三导线与上述第二导线远离，且与上述多个第一开关元件分别导通；
多个第二开关元件，其与上述多个第四导线分别电连接，且各自与上述IC和上述第二导线双方导通；以及
封装树脂，其将上述多个第四导线、上述第一导线、上述第二导线以及上述第三导线各自的一部分和上述IC、上述多个第一开关元件以及上述多个第二开关元件覆盖，
在上述第一方向视角下，上述搭载部与上述第一带状部重叠，
上述搭载部的至少一部分位于上述一对第二带状部之间。
2.根据权利要求1所述的半导体装置，其特征在于，
上述第一导线包含第一端子部、第一连结部以及第一悬吊部，上述第一端子部在上述厚度方向视角下从上述封装树脂向上述第一方向突出，上述第一连结部将上述搭载部与上述第一端子部连接，上述第一悬吊部在上述第二方向上以上述搭载部为基准位于与上述第一连结部的相反侧，并且从上述搭载部沿着上述第二方向延伸。
3.根据权利要求2所述的半导体装置，其特征在于，
上述第一连结部和上述第一悬吊部相对于上述一对第二带状部配置于从上述第二导线的上述第一带状部远离的方向。
4.根据权利要求3所述的半导体装置，其特征在于，
上述第一连结部具有相对于上述第一方向和上述第二方向双方倾斜的区域。
5.根据权利要求3或4所述的半导体装置，其特征在于，
上述第二导线具有：第二端子部，其在上述厚度方向视角下从上述封装树脂向上述第一方向突出；第二连结部，其将上述一对第二带状部的一方与上述第二端子部连接；以及第二悬吊部，其从上述一对第二带状部的另一方沿着上述第二方向延伸。
6.根据权利要求5所述的半导体装置，其特征在于，
上述第二连结部在上述第二方向上位于上述第一连结部旁边，
上述第二悬吊部在上述第一方向上位于上述第一悬吊部旁边。
7.根据权利要求6所述的半导体装置，其特征在于，
上述第二端子部在上述第二方向上位于上述第一端子部旁边。
8.根据权利要求7所述的半导体装置，其特征在于，
上述第二连结部具有相对于上述第一方向和上述第二方向双方倾斜的区域。
9.根据权利要求7或8所述的半导体装置，其特征在于，
上述第三导线具有：多个第一焊垫部，其与上述多个第一开关元件分别电连接；第三端子部，其在上述厚度方向视角下从上述封装树脂向上述第一方向突出；以及第三连结部，其将上述多个第一焊垫部和上述第三端子部连接。
10.根据权利要求9所述的半导体装置，其特征在于，
上述多个第一焊垫部包含：第一区域，其在上述第一方向上位于上述第二悬吊部旁边；第二区域，其在上述第一方向上位于上述第一带状部旁边；以及第三区域，其在上述第一方向上位于上述第二连结部旁边，
上述第三连结部具有：外侧连结部，其将上述第一区域与上述第三端子部连接；第一内侧连结部，其将上述第一区域与上述第二区域连接；以及第二内侧连结部，其将上述第二区域与上述第三区域连接，
在上述第一方向视角下上述第一带状部与上述第二区域、上述第一内侧连结部以及上述第二内侧连结部重叠，上述一对第二带状部各自的一部分位于上述第一内侧连结部和上述第二内侧连结部之间。
11.根据权利要求10所述的半导体装置，其特征在于，
上述第三导线具有从上述第三区域沿着上述第二方向延伸的第三悬吊部。
12.根据权利要求11所述的半导体装置，其特征在于，
上述第二区域的一部分从上述第一内侧连结部和上述第二内侧连结部双方朝上述第一方向突出。
13.根据权利要求12所述的半导体装置，其特征在于，
上述第一内侧连结部和上述第二内侧连结部各自具有从上述第二区域沿着上述第二方向延伸的带状区域，
上述第一内侧连结部的上述带状区域的长度比上述第二内侧连结部的上述带状区域的长度短。
14.根据权利要求12或13所述的半导体装置，其特征在于，
上述多个第四导线各自具有：第二焊垫部，其与上述多个第二开关元件的一个电连接；以及第四端子部，其与上述第二焊垫部连接并且在上述厚度方向视角下从上述封装树脂向上述第一方向突出，
多个上述第四端子部与上述第三端子部一起排列在上述第二方向上。
15.根据权利要求14所述的半导体装置，其特征在于，
多个上述第二焊垫部的任一个的一部分在上述第一方向视角下与上述第一区域重叠，并且位于上述外侧连结部和上述第一内侧连结部之间。
16.根据权利要求15所述的半导体装置，其特征在于，
上述封装树脂具有彼此在上述第二方向上远离的一对侧面，
上述第一悬吊部和上述第二悬吊部各自的端面从上述一对侧面的一方露出，
上述第三悬吊部的端面从上述一对侧面的另一方露出。
17.根据权利要求1～4、6～8、10～13、15～16中任一项所述的半导体装置，其特征在于，
在上述厚度方向视角下上述IC呈在上述第一方向上延伸的带状。
CN201980026629.4A 2018-04-19 2019-04-12 半导体装置 Active CN112005372B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-080398 2018-04-19
JP2018080398 2018-04-19
PCT/JP2019/015903 WO2019203139A1 (ja) 2018-04-19 2019-04-12 半導体装置

Publications (2)

Publication Number Publication Date
CN112005372A CN112005372A (zh) 2020-11-27
CN112005372B true CN112005372B (zh) 2023-09-22

Family

ID=68240126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980026629.4A Active CN112005372B (zh) 2018-04-19 2019-04-12 半导体装置

Country Status (4)

Country Link
US (1) US11227822B2 (zh)
JP (1) JP6986625B2 (zh)
CN (1) CN112005372B (zh)
WO (1) WO2019203139A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021006152T5 (de) * 2020-12-24 2023-09-21 Rohm Co., Ltd. Halbleiterausrüstung
WO2022176729A1 (ja) * 2021-02-22 2022-08-25 ローム株式会社 半導体装置
CN117616566A (zh) 2021-06-22 2024-02-27 罗姆股份有限公司 半导体器件和半导体器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101165884A (zh) * 2006-10-20 2008-04-23 英飞凌科技股份公司 半导体装置和模块以及连接半导体芯片到陶瓷基板的方法
CN101834176A (zh) * 2010-04-26 2010-09-15 日银Imp微电子有限公司 一种半桥驱动电路芯片
CN106233461A (zh) * 2014-04-24 2016-12-14 瑞萨电子株式会社 半导体装置及其制造方法
CN107210284A (zh) * 2015-07-02 2017-09-26 瑞萨电子株式会社 半导体器件的制造方法和半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2519651Y2 (ja) 1990-05-07 1996-12-11 トヨタ自動車株式会社 樹脂封止型マルチチップパッケージのリードフレーム
JP2803642B2 (ja) 1996-06-27 1998-09-24 日本電気株式会社 半導体装置
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
JP2014207430A (ja) 2013-03-21 2014-10-30 ローム株式会社 半導体装置
JP6094420B2 (ja) 2013-08-09 2017-03-15 三菱電機株式会社 半導体装置
JP6633861B2 (ja) 2015-07-31 2020-01-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2018107364A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101165884A (zh) * 2006-10-20 2008-04-23 英飞凌科技股份公司 半导体装置和模块以及连接半导体芯片到陶瓷基板的方法
CN101834176A (zh) * 2010-04-26 2010-09-15 日银Imp微电子有限公司 一种半桥驱动电路芯片
CN106233461A (zh) * 2014-04-24 2016-12-14 瑞萨电子株式会社 半导体装置及其制造方法
CN107210284A (zh) * 2015-07-02 2017-09-26 瑞萨电子株式会社 半导体器件的制造方法和半导体器件

Also Published As

Publication number Publication date
JPWO2019203139A1 (ja) 2021-03-18
WO2019203139A1 (ja) 2019-10-24
US11227822B2 (en) 2022-01-18
US20210151366A1 (en) 2021-05-20
CN112005372A (zh) 2020-11-27
JP6986625B2 (ja) 2021-12-22

Similar Documents

Publication Publication Date Title
CN112005372B (zh) 半导体装置
US7692285B2 (en) Semiconductor device
KR102378192B1 (ko) 반도체 장치
US9099906B2 (en) Inverter
US20120001609A1 (en) Dc/dc converter
US20130258628A1 (en) Power converter
US11923833B2 (en) Switch driving device
US10720411B2 (en) Semiconductor device
US11011612B2 (en) Semiconductor device
KR20180018314A (ko) 전자 장치
JP2018063993A (ja) 半導体装置及び半導体モジュール
CN113192918A (zh) 半导体电路及用于其的装置
JP6510123B2 (ja) 半導体装置
WO2022176729A1 (ja) 半導体装置
JP2020107637A (ja) 半導体装置
CN115440694A (zh) 半导体器件
WO2021079735A1 (ja) 半導体装置及びそれを用いた整流素子、オルタネータ
CN111865128A (zh) 具有集成浪涌电压限制元件的功率模块和功率电路
US20230062318A1 (en) Semiconductor device
JP5887370B2 (ja) パワー・カッド・フラット・ノーリード（ｐｑｆｎ）リードフレーム上に置かれた制御及びドライバ回路
JP5953329B2 (ja) 制御及びドライバ回路を有するパワー・カッド・フラット・ノーリード（ｐｑｆｎ）パッケージ
WO2022220013A1 (ja) 半導体装置
JP7343533B2 (ja) スイッチ駆動装置
CN111106077A (zh) 集成电路（ic）芯片装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant