KR100454774B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100454774B1
KR100454774B1 KR1019970000372A KR19970000372A KR100454774B1 KR 100454774 B1 KR100454774 B1 KR 100454774B1 KR 1019970000372 A KR1019970000372 A KR 1019970000372A KR 19970000372 A KR19970000372 A KR 19970000372A KR 100454774 B1 KR100454774 B1 KR 100454774B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
inner leads
semiconductor device
wire
resin
Prior art date
Application number
KR1019970000372A
Other languages
English (en)
Other versions
KR19980032022A (ko
Inventor
하루후미 고바야시
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR19980032022A publication Critical patent/KR19980032022A/ko
Application granted granted Critical
Publication of KR100454774B1 publication Critical patent/KR100454774B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

거의 사각형으로 형성된 반도체 칩 둘레로 배치된 복수개의 인너리드의 단부중, 사각형의 반도체 칩의 모서리부에 대응하는 인너리드의 단부를, 반도체 칩 방향에 근접하도록 배치한다. 이러한 구성에 의해, 반도체 칩과 인너리드의 단부들 사이의 전기접속용 본딩와이어들이 모울드 공정중에 이동되는 것이 방지된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 및 반도체 장치의 제조방법에 관한 것이다.
반도체 장치를 먼지, 오염, 기계적인 파괴로 부터 보호하기 위한 시일로서는, 기밀 시일과, 수지 또는 플라스틱 시일이 공지되어 있으나, 근년에는, 반도체 칩의 패시베이션 (passivation) 기술의 향상과 시일용 수지의 특성 향상에 의해, 수지 시일 패키지가 널리 이용되고 있는 경향이며, 이러한 형식의 수지 시일 패키지는 가격이 저렴하고 양산에 적합하다.
그러나, 종래의 수지 또는 플라스틱 모울드 형식의 반도체 장치 (13) 에서는, 반도체 칩 (3) 의 전극 패드와 리드 프레임 (5) 과의 전기적 접속을 위한 각각의 본딩 와이어 (9) 의 전체 길이가 3 ㎜ 이상에 달하기 때문에, 와이어 유동 또는 이동이 발생되기 쉽다. 도 4 및 도 5 에서, 화살표는 모울드 공정에 있어, 모울드 수지 (11) 의 유동방향을 나타낸다. 뒤에서 상세히 설명하겠지만, 각각의 와이어는 모울드 수지 (11) 가 유동하는 방향으로 변형하며, 이러한 와이어 변형을 " 와이어 유동 또는 이동 " 이라 칭한다.
본 발명은 전술한 상황을 감안하여 된 것으로서, 와이어 유동 또는 이동을 최소화 할 수 있는 반도체 장치 및 그러한 반도체 장치의 제조방법을 제공하여, 반도체 장치의 수율 (yield) 과 신뢰성을 향상시키는 것을 목적으로 한다.
도 1a 는 본 발명에 따른 반도체 장치의 주요부를 도시한 평면도
도 1b 는 도 1a 에 도시된 반도체 장치의 반도체 칩과 인너리드의 단부들 사이의 위치관계를 설명하는 도
도 2 는 도 1a 에 도시된 X 부분의 확대도
도 3 은 본 발명에 따른 반도체 장치의 제조방법을 설명하는 도
도 4 는 모울드 공정중의 모울드 수지의 유동방향을 나타내는 단면도
도 5 는 모울드 공정중의 모울드 수지의 유동방향을 나타내는 평면도
* 도면의 주요부분에 대한 부호의 설명 *
3 : 반도체 칩 9 : 본딩 와이어
21 : 리드프레임 23 : 인너리드 (inner lead)
23a, 23b : 각 모서리부에 형성된 인너리드
23c, 23d : 각 모서리부에 인접하게 형성된 인너리드
27 : 반도체 장치
상기한 목적을 달성하기 위하여, 본 발명의 일 태양으로서,
거의 사각형으로 형성된 반도체 칩과,
사각형의 네 개의 변 (side) 의 각각으로 부터 소정의 거리를 두고 가지런히 배열된 단부를 갖는 복수개의 제 1 인너리드와,
사각형의 네 개의 모서리부에 대향하게 위치된 단부를 갖고, 이들 단부가 인접하는 복수개의 제 1 인너리드의 각각의 인너리드의 단부에 비해 반도체 칩에 근접하여 위치하도록 배치된 단부를 갖는 복수개의 제 2 인너리드와,
반도체 칩내의 네 개의 변에 나란히 배치된 복수개의 전극패드 및,
상기 복수개의 전극패드를 복수개의 제 1 인너리드와 제 2 인너리드에 각각 접속하는 본딩 와이어
로 이루어진 반도체 장치가 제공된다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 태양으로서,
(a) 거의 사각형의 반도체 칩과, 사각형의 네 개의 변의 각각으로 부터 소정의 거리를 두고 가지런히 배열된 단부를 갖는 복수개의 제 1 인너리드와, 사각형의 네 개의 모서리부에 대향하게 위치된 단부를 갖고, 이들 단부가 인접하는 복수개의 제 1 인너리드의 각각의 인너리드의 단부에 비해 반도체 칩에 근접하여 위치하도록 배치된 단부를 갖는 복수개의 제 2 인너리드를 갖는 리드프레임을 형성하는 단계,
(b) 반도체 칩내의 네 개의 변에 나란히 배치된 복수개의 전극패드와, 복수개의 제 1 인너리드와 제 2 인너리드를, 본딩 와이어에 의해 각각 접속하는 단계,
(c) 반도체 칩과 인너리드를 모울드 수지로 시일하는 단계
로 이루어진, 반도체 장치의 제조방법이 제공된다.
본 발명에 따른 주요구성이 특허청구의 범위에 명확히 기재되어 있으나, 첨부도면을 참고로 한 하기의 설명으로 부터 본 발명의 목적과, 특징 및, 이점이 좀 더 명료해 질 것이다.
도 1a 는 본 발명에 따른 반도체 장치의 일부분을 나타내는 평면도이고, 도 1b 는 반도체 칩 (3) 과 리드프레임 (21) 의 위치관계를 설명하는 도이다. 또한, 도 2 는 도 1a 에 도시된 X 부분의 확대도이다.
도 1a 에 도시된 바와 같이, 반도체 칩 (3) 주위로는, 인너리드의 단부가 간격을 두고 배치되어 있으며, 반도체 칩 (3) 의 각 변 (3a, 3b, 3c, 3d) 을 따라서는, 전극패드 (8) 가 나란히 배열되어 있다. 인너리드 (23) 의 대부분의 단부 (복수개의 제 1 인너리드의 단부에 대응하는) 는 선 (A-A', B-B', C-C', D-D') 을 따라 나란히 형성되어 있다. 이들 선 (A-A', B-B', C-C', D-D') 은 각각 반도체 칩 (3) 의 각 변 (3b, 3c, 3d 및 3a) 과 소정의 간격 (T) 을 두고 대면하고 있다 (도 1b 참조). 또한, 본딩 와이어 (9) 가 인너리드의 단부와 전극패드 (8) 의 전기적 접속을 위해 형성되어 있다.
도 2 에 도시된 바와 같이, 반도체 칩 (3) 의 모서리부 (A) 에 형성된 전극패드 (25a, 25b) 에 각각 대향하는 인너리드 (23a, 23b) 의 단부 (복수개의 제 2 인너리드의 단부에 대응하는) 는, 인너리드 (23a, 23b) 에 인접하는 인너리드 (23c, 23d) 에서 볼 때, 반도체 칩 (3) 의 방향으로 근접하도록 배열되어 있다. 반도체 칩 (3) 의 여타의 모서리부 (B,C,D) 에 각각 대향하는 각 인너리드의 단부들도 전술한 바와 마찬가지로 배열되어 있다.
다음, 도 3 을 참조로, 상기한 리드프레임 (21) 을 사용한 수지 또는 플라스틱 모울드형 반도체 장치 (27) 의 제조방법에 대하여 설명키로 한다.
먼저, 확산 완료 웨이퍼 (1; 도 3 의 (a) 참조) 를 스크라이브 (scribe) 공정에서 반도체 칩 (3) 으로 분할하고 (도 3 의 (b) 참조), 분할된 각각의 반도체 칩 (3) 을 다이본드 공정에서 은 페이스트 (7) 에 의해 리드프레임 (5) 상에 고정시킨다. (도 3 의 (c) 참조). 다음, 와이어 본드 공정에서 본딩와이어 (9; 금선) 를 이용하여 반도체 칩 (3) 의 전극패드 (8) 와 리드프레임 (5) 을 서로 전기 접속한다 (도 3 의 (d) 참조). 그후, 이렇게 완성된 물품을, 모울드 공정에서, 모울드 수지 (11) 를 이용하여, 시일시킨다 (도 3 의 (e) 참조). 이어서, 리드 처리 공정에서, 리드프레임 (5) 을 소정의 형상으로 처리하므로써 (도 3 의 (f) 참조), 수지 모울드형 반도체 장치를 얻을 수 있다.
또한, 리드프레임 (21) 으로서는, Fe-Ni 합금, Cu 등을 사용할 수 있고, 본딩와이어 (9) 로서는, Al, Au, Cu 등을 사용할 수 있고, 모울드 수지로서는, 에폭시, 실리콘, 페놀 등을 사용할 수 있다.
또, 수지 시일 방법으로서는, 예컨대 트랜스퍼 (transfer) 모울드법을 채용하는 경우, 에폭시 수지를 베이스로 하여, 알민 또는 페놀 경화제를 첨가한 수지를, 160℃ 내지 180℃ 범위의 온도와, 49㎫ 내지 98㎫ 범위의 압력하에서, 60 내지 120 초 동안 주형내로 주입한 후, 150℃ 내지 180℃ 범위의 온도에서, 수시간동안 후경화 (postcuring) 를 행하므로써, 수지를 경화 시킨다.
전술한 구성에 따른 인너리드 (23) 를 이용한 반도체 장치에서는, 복수개의인너리드 (23) 중 반도체 칩 (3) 의 모서리부 (즉, A) 의 전극패드 (25a, 25b) 에 전기적으로 접속된 인너리드 (23a, 23b) 를, 인접하는 인너리드 (23c, 23d) 보다 반도체 칩 (3) 에 접근시키도록 형성하므로써, 인너리드 (23a, 23b) 에 전기적으로 접속된 본딩 와이어 (9) 가 인접하는 인너리드 (23c, 23d) 에 전기적으로 접속된 본딩 와이어보다 짧아 지게 된다.
통상적으로, 반도체 칩 (3) 의 모서리부의 전극패드에 각각 전기적으로 접속된 인너리드의 단부가 도 5 에 도시된 바와 같이, 대응하는 선 (A-A', B-B', C-C', D-D') 상에 형성될 경우, 각각의 인너리드 (23) 의 단부와 각각의 전극패드와의 거리는 반도체 칩의 각 모서리부에서 최대가 된다.
따라서, 수지 주입시, 몰드 수지 유동 채널 또는 유동경로는 반도체 칩의 각 모서리부에서 최대의 단면적을 갖는다. 이것에 덧붙여, 종래의 반도체 장치에서는, 모서리부의 각 전극패드와 각 인너리드간의 간격이 최대로 되기 때문에, 전극패드와 인너리드 사이의 전기적 접속을 형성하는 본딩 와이어 (9) 도 모서리부에서 길이가 최대로 된다. 그 결과, 모서리부의 본딩 와이어 (9) 는, 주입된 모울드 수지로 부터 큰 저항을 받게 되기 때문에, 와이어 유동 또는 이동 (9b) 이 발생했다.
이에 반해, 본 발명에 있어서는, 도 2 로 부터 명확히 알 수 있듯이, 각 모서리부에서의 본딩 와이어 (9a, 9b) 가, 인접하는 본딩 와이어 (9) 보다 짧게 됨으로써, 주입된 모울드 수지로 부터의 본딩 와이어 (9a, 9b) 의 저항도 작게 되어, 각 본딩 와이어 그 자체의 강성도 향상되고, 와이어 이동도 발생되기 어렵게 된다.
따라서, 모서리부에서의 인너리드 (23a, 23b) 가, 인접하는 인너리드 (23c,23d) 에 비해 반도체 칩에 근접하도록 형성되므로써, 모서리부에서의 각 본딩 와이어 (9) 의 전체 길이를 짧게 한 리드프레임 (21) 을 이용할 수 있다.
지금까지, 예시된 실시예를 참조하여 본 발명을 설명하였지만, 이것은 본 발명을 이에 한정하기 위한 것은 아니다. 즉, 예시적인 실시예에 대한 여러 가지 변형과 여타의 실시예가, 전술한 발명의 상세한 설명에 기초하여, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 가능함은 말할 나위 없다. 따라서, 첨부의 특허청구의 범위는 본 발명의 진정한 범위내에서 여러 가지 변형예와 여타의 실시예를 모두 커버할 수 있을 것으로 본다.
이상의 설명으로부터 알 수 있는 바와 같이, 본 발명에 따른 전술한 리드프레임 (21) 을 이용한 반도체 장치 (27) 에 의해서, 반도체 칩 (3) 의 각 모서리부에서의 본딩 와이어 (9) 를 짧게 할 수 있다. 따라서, 모울드 수지 주입시, 주입된 수지로 부터의 각각의 본딩 와이어의 저항을 감소시킬 수 있으며, 각각의 본딩 와이어 (9) 의 변형을 최소로 할 수 있다. 또, 단선 또는 와이어 유동 또는 이동으로 인해 발생되는 슈트 (chute) 를 방지하는 것이 가능하다. 그 결과, 반도체 장치의 수율 및 신뢰성을 향상시킬 수 있다.

Claims (4)

  1. 4 개의 변과 4 개의 모서리부를 갖는 반도체 칩;
    상기 반도체 칩의 상기 변 중 한 개 이상의 변과 상기 모서리부중 한 개 이상의 모서리부에 형성된 복수의 전극 패드;
    복수의 인너리드; 및
    각 와이어가 상기 전극 패드 중 한 개를 상기 인너리드중 한 개에 접속하는 복수의 본딩 와이어를 포함하며,
    상기 반도체 칩의 상기 한 개 이상의 모서리부에 형성된 상기 전극 패드 중 한 개를 상기 인너리드 중 한 개에 접속하는 상기 본딩와이어 중 한 개의 길이는 인접하는 본딩와이어의 길이보다 짧은 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 본딩 와이어는 Al 로 구성되는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서, 상기 본딩 와이어는 Au 로 구성되는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서, 상기 본딩 와이어는 Cu 로 구성되는 것을 특징으로 하는 반도체 장치.
KR1019970000372A 1996-10-09 1997-01-09 반도체장치 KR100454774B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP08-268063 1996-10-09
JP8268063A JPH10116953A (ja) 1996-10-09 1996-10-09 リードフレーム及びこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
KR19980032022A KR19980032022A (ko) 1998-07-25
KR100454774B1 true KR100454774B1 (ko) 2004-12-17

Family

ID=17453380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000372A KR100454774B1 (ko) 1996-10-09 1997-01-09 반도체장치

Country Status (4)

Country Link
US (1) US5952710A (ko)
JP (1) JPH10116953A (ko)
KR (1) KR100454774B1 (ko)
CN (1) CN1137514C (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291894B1 (en) * 1998-08-31 2001-09-18 Micron Technology, Inc. Method and apparatus for a semiconductor package for vertical surface mounting
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
DE102005035083B4 (de) * 2004-07-24 2007-08-23 Samsung Electronics Co., Ltd., Suwon Bondverbindungssystem, Halbleiterbauelementpackung und Drahtbondverfahren
KR100642748B1 (ko) * 2004-07-24 2006-11-10 삼성전자주식회사 리드 프레임과 패키지 기판 및 이들을 이용한 패키지
JP2009099905A (ja) 2007-10-19 2009-05-07 Rohm Co Ltd 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199551A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置のリードフレーム
KR930005181A (ko) * 1991-08-24 1993-03-23 김광호 반도체 리드프레임

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494156A (ja) * 1990-08-09 1992-03-26 Hitachi Cable Ltd エッチングリードフレームとその製造方法
JPH079960B2 (ja) * 1991-08-09 1995-02-01 株式会社日立製作所 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199551A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置のリードフレーム
KR930005181A (ko) * 1991-08-24 1993-03-23 김광호 반도체 리드프레임

Also Published As

Publication number Publication date
JPH10116953A (ja) 1998-05-06
CN1179012A (zh) 1998-04-15
KR19980032022A (ko) 1998-07-25
CN1137514C (zh) 2004-02-04
US5952710A (en) 1999-09-14

Similar Documents

Publication Publication Date Title
US6194251B1 (en) Die positioning in integrated circuit packaging
EP1913633B1 (en) Packaged integrated circuit with enhanced thermal dissipation
JP5078930B2 (ja) 半導体装置
KR100242393B1 (ko) 반도체 패키지 및 제조방법
US5479050A (en) Leadframe with pedestal
KR100222349B1 (ko) 반도체 칩 패키징
US5214846A (en) Packaging of semiconductor chips
US5223738A (en) Leadframe
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
KR100454774B1 (ko) 반도체장치
US20050285240A1 (en) Semiconductor device and method of manufacturing the same
KR930005494B1 (ko) 수지밀봉형 반도체장치
JP3036339B2 (ja) 半導体装置
KR0172020B1 (ko) Tab 시스템의 플라스틱 봉지 반도체 장치
JPH0653266A (ja) 半導体装置
JPH06196609A (ja) リードフレームおよびそれを用いた半導体装置
WO2023115320A1 (en) Nonlinear structure for connecting multiple die attach pads
JP2006157061A (ja) 半導体装置の製造方法
JPS61240664A (ja) 半導体装置
KR20000006787U (ko) 멀티 칩 패키지
KR950000516B1 (ko) 반도체 조립장치
JPH05152495A (ja) 半導体装置
KR0120186B1 (ko) 버퍼칩을 이용한 반도체 장치 및 그 제조방법
JP2002368184A (ja) マルチチップ半導体装置
KR0125874Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021128

Effective date: 20040728

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee