JP2020202317A - 半導体パッケージおよびこれを用いた半導体装置 - Google Patents
半導体パッケージおよびこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2020202317A JP2020202317A JP2019108986A JP2019108986A JP2020202317A JP 2020202317 A JP2020202317 A JP 2020202317A JP 2019108986 A JP2019108986 A JP 2019108986A JP 2019108986 A JP2019108986 A JP 2019108986A JP 2020202317 A JP2020202317 A JP 2020202317A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- semiconductor package
- outer lead
- lead
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 157
- 229920005989 resin Polymers 0.000 claims abstract description 53
- 239000011347 resin Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims description 32
- 235000014676 Phragmites communis Nutrition 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 9
- 244000273256 Phragmites communis Species 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 241000272168 Laridae Species 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
第1実施形態の半導体パッケージP1およびこれを用いた半導体装置S1について、図1〜図5を参照して説明する。
この半導体パッケージP1は、例えば、次のような工程により製造され得る。
次に、半導体パッケージP1を用いた半導体装置S1について、図4を参照して説明する。なお、図4では、見易くするため、半導体パッケージP1を後述の基板6に搭載する際に用いられるはんだ等の接合材、基板6の電極およびこれに接続された配線等を省略している。
第2実施形態の半導体パッケージP2およびこれを用いた半導体装置S2について、図6を参照して説明する。
本発明は、実施例に準拠して記述されたが、本発明は当該実施例や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらの一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範疇や思想範囲に入るものである。
121・・・脚部、122・・・端子部、13・・・第2アウターリード、
14・・・ダイパッド、2・・・半導体チップ、4・・・モールド樹脂、4a・・・上面、
4b・・・下面、4c・・・側面、5・・・電子部品、6・・・基板、
P1、P2・・・半導体パッケージ
Claims (9)
- 複数のリード(11)と、表裏の関係にある一面(14a)および他面(14b)を備えるダイパッド(14)とを有してなるリードフレーム(1)と、
前記ダイパッドの前記一面上に搭載される半導体チップ(2)と、
前記リードフレームの一部および前記半導体チップを覆うモールド樹脂(4)と、を備え、
前記モールド樹脂の外表面のうち表裏の関係にある上面(4a)と下面(4b)とを繋ぐ方向であって、前記下面から前記上面に向かう方向を上方向とし、その逆の方向を下方向として、
複数の前記リードは、一部が前記モールド樹脂の前記上面と前記下面との間の面である側面(4c)から露出しており、
複数の前記リードは、前記モールド樹脂から露出した部分が前記上方向に向かって延設された第1アウターリード(12)と、前記モールド樹脂から露出した部分が前記下方向に向かって延設された第2アウターリード(13)とによりなる、半導体パッケージ。 - 複数の前記リードは、少なくとも1つの前記第1アウターリードを有し、
前記第1アウターリードは、前記側面のうち前記第2アウターリードと隣接する位置に配置されている、請求項1に記載の半導体パッケージ。 - 前記モールド樹脂は、4つの前記側面を有してなり、
前記第1アウターリードは、4つの前記側面のうち少なくとも隣接する2つの前記側面それぞれに少なくとも1つ配置されている、請求項1または2に記載の半導体パッケージ。 - 前記第1アウターリードは、脚部(121)と端子部(122)とを備え、前記上面に対する法線方向から見て、前記端子部が前記モールド樹脂と重ならない位置となる形状である、請求項1ないし3のいずれか1つに記載の半導体パッケージ。
- 前記第1アウターリードは、脚部(121)と端子部(122)とを備え、前記上面に対する法線方向から見て、前記端子部が前記モールド樹脂と重なる位置となる形状である、請求項1ないし3のいずれか1つに記載の半導体パッケージ。
- 請求項1ないし5のいずれか1つの半導体パッケージ(P1、P2)と、
受動部品である電子部品(5)と、
前記半導体パッケージが搭載される基板(6)と、を備える半導体装置であって、
前記電子部品は、前記基板を介さずに、前記第1アウターリードと他の前記第1アウターリードまたは前記第2アウターリードとによりなる一対のアウターリードに接続されている、半導体装置。 - 前記一対のアウターリードは、前記第1アウターリードと他の前記第1アウターリードとによりなり、
前記電子部品は、前記一対のアウターリードに接合材を介して接続されている、請求項6に記載の半導体装置。 - 前記一対のアウターリードは、前記第1アウターリードと当該第1アウターリードに隣接する前記第2アウターリードとによりなり、
前記電子部品は、前記一対のアウターリードに嵌め込まれて接続されている、請求項6に記載の半導体装置。 - 2つの請求項1に記載の半導体パッケージ(P2)と
受動部品である電子部品(5)と、
前記半導体パッケージが搭載される基板(6)と、を備える半導体装置であって、
2つの前記半導体パッケージは、前記第1アウターリードを1つだけ有すると共に、互いに距離を隔てて前記基板上に搭載されており、
前記電子部品は、前記基板を介さずに、一端が一方の前記半導体パッケージの前記第1アウターリードに接続され、他端が他方の前記半導体パッケージの前記第1アウターリードに接続されている、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019108986A JP7215344B2 (ja) | 2019-06-11 | 2019-06-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019108986A JP7215344B2 (ja) | 2019-06-11 | 2019-06-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020202317A true JP2020202317A (ja) | 2020-12-17 |
JP7215344B2 JP7215344B2 (ja) | 2023-01-31 |
Family
ID=73743602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019108986A Active JP7215344B2 (ja) | 2019-06-11 | 2019-06-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7215344B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60130852A (ja) * | 1983-12-20 | 1985-07-12 | Matsushita Electric Ind Co Ltd | 複合電子部品 |
JPH0271551A (ja) * | 1989-01-12 | 1990-03-12 | Rohm Co Ltd | 半導体装置 |
JPH08264705A (ja) * | 1995-03-28 | 1996-10-11 | Seiko Epson Corp | 半導体装置及びそれを用いた実装構造及び実装方法 |
US20070228545A1 (en) * | 2005-03-02 | 2007-10-04 | Kambhampati Ramakrishna | Stacked semiconductor packages and method therefor |
US20150348882A1 (en) * | 2014-06-02 | 2015-12-03 | Infineon Technologies Ag | Three-dimensional stack of leaded package and electronic member |
-
2019
- 2019-06-11 JP JP2019108986A patent/JP7215344B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60130852A (ja) * | 1983-12-20 | 1985-07-12 | Matsushita Electric Ind Co Ltd | 複合電子部品 |
JPH0271551A (ja) * | 1989-01-12 | 1990-03-12 | Rohm Co Ltd | 半導体装置 |
JPH08264705A (ja) * | 1995-03-28 | 1996-10-11 | Seiko Epson Corp | 半導体装置及びそれを用いた実装構造及び実装方法 |
US20070228545A1 (en) * | 2005-03-02 | 2007-10-04 | Kambhampati Ramakrishna | Stacked semiconductor packages and method therefor |
US20150348882A1 (en) * | 2014-06-02 | 2015-12-03 | Infineon Technologies Ag | Three-dimensional stack of leaded package and electronic member |
Also Published As
Publication number | Publication date |
---|---|
JP7215344B2 (ja) | 2023-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5554886A (en) | Lead frame and semiconductor package with such lead frame | |
US9130064B2 (en) | Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier | |
KR20110094126A (ko) | 클립 배선을 가지는 반도체 다이 패키지 | |
US9013030B2 (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
US6444905B1 (en) | Semiconductor device | |
JP6518547B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
US20060071307A1 (en) | Lead frame and semiconductor package therefor | |
KR20080073735A (ko) | 상단 및 하단 노출 패키지 반도체 조립 장치 및 방법 | |
KR20160006608A (ko) | 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법 | |
JP2002217514A (ja) | マルチチップ半導体装置 | |
US20230187336A1 (en) | Semiconductor device | |
JP7215344B2 (ja) | 半導体装置 | |
US10840171B2 (en) | Integrated circuit package including inward bent leads | |
JP7211267B2 (ja) | 半導体パッケージの製造方法 | |
JP6909629B2 (ja) | 半導体装置 | |
KR910000018B1 (ko) | 리이드프레임을 갖춘 반도체장치 및 그 제조방법 | |
JP2013048150A (ja) | 半導体モジュール及びその製造方法 | |
JP2016197636A (ja) | モールドパッケージ | |
KR100195511B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
JP2021061379A (ja) | 半導体装置 | |
KR0177006B1 (ko) | 복합 리드 구성을 가진 반도체 장치 | |
JP2011155293A (ja) | 半導体装置の製造方法 | |
JPH04255261A (ja) | 電子部品搭載用基板におけるアウターリードの接続構造 | |
JPH05283605A (ja) | 半導体パッケージ | |
JP2005057005A (ja) | 混成集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230102 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7215344 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |