JP2005057005A - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP2005057005A JP2005057005A JP2003285161A JP2003285161A JP2005057005A JP 2005057005 A JP2005057005 A JP 2005057005A JP 2003285161 A JP2003285161 A JP 2003285161A JP 2003285161 A JP2003285161 A JP 2003285161A JP 2005057005 A JP2005057005 A JP 2005057005A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- lead
- hybrid integrated
- integrated circuit
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】混成集積回路装置の製造方法は、回路基板16の表面に電気回路を構成する工程と、金属板を加工することにより、リード11と支持部20Bから成るユニット20Aを有するリードフレーム20を構成する工程と、電気回路とリード11とを電気的に接続し、回路基板16と支持部20とを機械的に接続する工程と、各回路基板を封止する工程とを有する。
【選択図】図5
Description
図1を参照して、本発明に斯かる混成集積回路装置10の構成を説明する。図1(A)は混成集積回路装置10の斜視図であり、図1(B)は図1(A)のX−X’断面での断面図である。
混成集積回路装置10の製造方法を説明する。本発明の混成集積回路装置10の製造方法は、回路基板16の表面に電気回路を構成する工程と、金属板を加工することにより、リード11と支持部20Bから成るユニット20Aを有するリードフレーム20を構成する工程と、電気回路とリード11とを電気的に接続し、回路基板16と支持部20とを機械的に接続する工程と、各回路基板を封止する工程とを有する。この製造方法を以下にて説明する。
11 リード
12 封止樹脂
13 溝
14 回路素子
15 金属細線
16 回路基板
17 絶縁層
18 導電パターン
20 リードフレーム
20A ユニット
20B 支持部
20C ガイド孔
20D 連結部
20E スリット
Claims (7)
- 回路基板の表面に電気回路を構成する工程と、
金属板を加工することにより、リードと支持部から成るユニットを有するリードフレームを構成する工程と、
前記電気回路と前記リードとを電気的に接続し、前記回路基板と前記支持部とを機械的に接続する工程と、
前記各回路基板を封止する工程とを有することを特徴とする混成集積回路装置の製造方法。 - 複数個の前記支持部により、前記回路基板を固定することを特徴とする請求項1記載の混成集積回路装置の製造方法。
- 複数個の前記ユニットが前記リードフレームに形成されることを特徴とする請求項1記載の混成集積回路装置の製造方法。
- 前記ユニット間には、スリットが設けられることを特徴とする請求項3記載の混成集積回路装置の製造方法。
- 前記回路基板の表面に設けた導電パターンに、ロウ材を介して前記リードを固着することで、前記電気回路と前記リードとの電気的接続を行うことを特徴とする請求項1記載の混成集積回路装置の製造方法。
- 金属細線を介して、前記回路基板の表面に設けた導電パターンと前記リードとを接続することで、前記電気回路と前記リードとの電気的接続を行うことを特徴とする請求項1記載の混成集積回路装置の製造方法。
- 前記支持部は、前記回路基板の表面に設けたダミーパッドに固着されることを特徴とする請求項1記載の混成集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003285161A JP2005057005A (ja) | 2003-08-01 | 2003-08-01 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003285161A JP2005057005A (ja) | 2003-08-01 | 2003-08-01 | 混成集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005057005A true JP2005057005A (ja) | 2005-03-03 |
Family
ID=34364886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003285161A Pending JP2005057005A (ja) | 2003-08-01 | 2003-08-01 | 混成集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005057005A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010530622A (ja) * | 2007-06-21 | 2010-09-09 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電気的構成部材 |
-
2003
- 2003-08-01 JP JP2003285161A patent/JP2005057005A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010530622A (ja) * | 2007-06-21 | 2010-09-09 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電気的構成部材 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1143514B1 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
US8008759B2 (en) | Pre-molded clip structure | |
US8203848B2 (en) | Circuit device and method of manufacturing the same | |
KR970006533B1 (ko) | 반도체장치 및 그 제조방법 | |
JP3877401B2 (ja) | 半導体装置の製造方法 | |
US6713849B2 (en) | Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin | |
US8659146B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
US6593169B2 (en) | Method of making hybrid integrated circuit device | |
JPH0815193B2 (ja) | 半導体装置及びこれに用いるリードフレーム | |
JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
KR100274854B1 (ko) | 반도체장치 및 반도체장치용 리이드프레임 | |
JP2005191147A (ja) | 混成集積回路装置の製造方法 | |
JPH08274228A (ja) | 半導体搭載基板、電力用半導体装置及び電子回路装置 | |
JP2005057005A (ja) | 混成集積回路装置の製造方法 | |
JP4331993B2 (ja) | 電力用半導体装置 | |
JP4849802B2 (ja) | 半導体装置 | |
KR102340866B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR100525091B1 (ko) | 반도체 패키지 | |
KR100325669B1 (ko) | 반도체 패키지 | |
JPH06163760A (ja) | 放熱スラグを有した電子部品搭載用基板 | |
KR200149912Y1 (ko) | 반도체 패키지 | |
JPH09283690A (ja) | 半導体集積回路用リードフレーム | |
JPH08213531A (ja) | 半導体装置 | |
JPH0851181A (ja) | 樹脂封止型半導体装置 | |
JPH11260986A (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090818 |