JP2005057005A - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法 Download PDF

Info

Publication number
JP2005057005A
JP2005057005A JP2003285161A JP2003285161A JP2005057005A JP 2005057005 A JP2005057005 A JP 2005057005A JP 2003285161 A JP2003285161 A JP 2003285161A JP 2003285161 A JP2003285161 A JP 2003285161A JP 2005057005 A JP2005057005 A JP 2005057005A
Authority
JP
Japan
Prior art keywords
circuit board
lead
hybrid integrated
integrated circuit
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003285161A
Other languages
English (en)
Inventor
Junichi Iimura
純一 飯村
Katsumi Okawa
克実 大川
Yasuhiro Koike
保広 小池
Soichi Izumitani
壮一 泉谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003285161A priority Critical patent/JP2005057005A/ja
Publication of JP2005057005A publication Critical patent/JP2005057005A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】内蔵される電気回路や出力端子数に変更が生じた場合でも、柔軟に対応可能な混成集積回路装置の製造方法を提供する。
【解決手段】混成集積回路装置の製造方法は、回路基板16の表面に電気回路を構成する工程と、金属板を加工することにより、リード11と支持部20Bから成るユニット20Aを有するリードフレーム20を構成する工程と、電気回路とリード11とを電気的に接続し、回路基板16と支持部20とを機械的に接続する工程と、各回路基板を封止する工程とを有する。
【選択図】図5

Description

本発明は、リードフレームを用いることにより生産性を向上させた混成集積回路装置の製造方法に関するものである。
図8を参照して、従来の混成集積回路装置の構成を説明する(例えば、特許文献1を参照)。図8(A)は混成集積回路装置100の平面図であり、図8(B)は拡大平面図である。
図8(A)を参照して、従来の混成集積回路装置100の構成を説明する。アルミニウム等の金属から成る回路基板101の表面には、絶縁層を介して導電パターン102が形成されており、導電パターン102の所定の箇所に回路素子105が実装されることにより所望の混成集積回路が実現されている。ここで、回路素子105としては、IC、チップ抵抗、チップコンデンサ、パワートランジスタ等が採用され、フェイスアップで実装されるトランジスタは金属細線103を介して導電パターン102と電気的に接続されている。導電パターン102から成るパッド102Aは、回路基板101の1側辺に複数個が形成され、この箇所には、半田等のロウ材を介してリード104が固着される。
図8(B)を参照して、導電パターン102とリード104との接続部に付いて説明する。この接合部では、固着強度を向上させるために、両者共に幅広に形成されている。具体的には、リード104が固着される箇所の導電パターンの幅a1×長さb1は、それぞれ2mm×2mmまたはそれ以上に形成されていた。更に導電パターン102に固着される箇所のリード104に付いても、固着強度を向上させるために、1.1mm〜1.5mm程度に形成されていた。このことから、リード104のピッチは2mm若しくは2.5mm程度に形成されていた。更にリード104が固着される箇所から回路基板101の端部までの距離A1は2mm以上に形成されていた。
図9を参照して、従来のトランスファーモールドにより樹脂封止を行う工程を説明する。図9は金型を用いて樹脂封止を行う状態を示す断面図である。
回路基板101の表面には、所望の電気回路が表面に形成されている。この回路基板101は上金型110Bおよび下金型110Aにより固定される。上金型110Bと下金型110Bとを噛み合わせることにより、樹脂が封入される空間であるキャビティ112が形成される。ゲートから封止樹脂を注入することにより、回路基板101は封止される。また、キャビティに封入される封止樹脂の圧力により、回路基板とリード104とが剥離してしまうのを防止するために、両者の接続構造は強固になっていた。更に、封止時に於いて、回路基板101の水平方向の位置を固定するために、リード104は当接部111に当接されて位置決めされていた。また、回路基板101の垂直方向の位置を固定するために、回路基板101の表面は、当接部113に当接されていた。
図10を参照して、他の形態の半導体装置120に関して説明を行う。ここでは、中央のリード112の先端に設けたアイランド123に半導体素子121が実装されている。そして、両端のリード122と半導体素子121とは、金属細線により電気的に接続されている。また、封止樹脂124により、全体が封止されている。
特開平6−177295号公報(第4頁、第1図)
しかしながら、上述したような混成集積回路装置および半導体装置は以下に示すような問題を有していた。
第1に、図8に示すように、リード104と導電パターン102との接続領域が大きく形成されていたので、一側辺に接続することが可能なリード104の数に制約があった。更に、回路基板101が大型化してしまう問題もあった。
第2に、図9に示すように、封止時に於ける回路基板101の固定の為に、金型モールドに当接部111、および、113を設けていた。従って、製造工程が複雑になる問題があった。
第3に、図10に示すような半導体装置120では、内蔵される半導体素子121の数等に応じて、リード122の形状や本数を変化する。この様な場合は、リード122の打ち抜きを行う金型等を新規に用意する必要があり、このことがコスト高を招いていた。
本発明は、上記した問題点を鑑みて成されたものである。本発明の主な目的は、内蔵される電気回路や出力端子数に変更が生じた場合でも、柔軟に対応可能な混成集積回路装置の製造方法を提供することにある。
本発明の混成集積回路装置は、回路基板の表面に電気回路を構成する工程と、金属板を加工することにより、リードと支持部から成るユニットを有するリードフレームを構成する工程と、前記電気回路と前記リードとを電気的に接続し、前記回路基板と前記支持部とを機械的に接続する工程と、前記各回路基板を封止する工程とを有することを特徴とする。
本発明では、支持部20Bおよびリード11から成るユニットをリードフレーム20に形成し、支持部20Bにより回路基板16を固定した後に、樹脂封止を行っている。従って、モールド金型に固定手段を設けること無く、封止時に於ける回路基板の固定を行うことができる。
更に、内蔵される電気回路に変更が生じた場合でも、回路基板16の導電パターン18および回路素子14の変更のみで対応することができる。従って、低コストで柔軟な設計変更を行うことができる。
更に、支持部20Bにより回路基板16を固定することができるので、リード11と導電パターン18との固着部分を小さくすることができる。従って、装置全体を小型化することができる。
(混成集積回路装置の構成を説明する第1の実施の形態)
図1を参照して、本発明に斯かる混成集積回路装置10の構成を説明する。図1(A)は混成集積回路装置10の斜視図であり、図1(B)は図1(A)のX−X’断面での断面図である。
本発明の混成集積回路装置10は、主に、導電パターン18と回路素子14とから成る電気回路が表面に形成された回路基板16と、前記電気回路を封止して、少なくとも回路基板16の表面を被覆する封止樹脂12と、前記電気回路と電気的に接続されて封止樹脂12から外部に導出するリード11とから構成されている。このような各構成要素を以下にて説明する。
回路基板16は、アルミや銅等の金属から成る基板である。1例として回路基板16としてアルミより成る基板を採用した場合、回路基板16とその表面に形成される導電パターン18とを絶縁させる方法は2つの方法がある。1つは、アルミ基板の表面を陽極酸化させてアルマイト処理する方法である。もう1つの方法は、アルミ基板の表面に絶縁層17を形成して、絶縁層17の表面に導電パターン18を形成する方法である。
回路素子14は導電パターン18上に固着され、回路素子14と導電パターン18とで所定の電気回路が構成されている。回路素子14としては、IC、トランジスタやダイオード等の能動素子や、コンデンサや抵抗等の受動素子が採用される。また、パワー系の半導体素子等の発熱量が大きいものは、金属より成るヒートシンクを介して回路基板16に固着されても良い。ここで、フェイスアップで実装される能動素子等は、金属細線15を介して、導電パターン18と電気的に接続される。
導電パターン18は銅等の金属から成り、回路基板16と絶縁して形成される。また、リード11が導出する辺に、導電パターン18からなるパッドが形成される。ここでは、回路基板16の一辺付近に、整列したパッドが複数個設けられる。
リード11は、回路基板16の周辺部に設けられたパッドに固着され、外部との入力・出力を行う働きを有する。ここでは、一辺に多数個のリード11が設けられている。リード11は回路基板16の4辺から導出させることも可能であり、対向する2辺から導出させることも可能である。
封止樹脂12は、熱硬化性樹脂を用いるトランスファーモールド、または、熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、回路基板16およびその表面に形成された電気回路を封止するように封止樹脂12が形成され、回路基板16の裏面も封止樹脂12により被覆されている。また、装置の放熱性を向上させるために、回路基板16の裏面を封止樹脂12から露出させても良い。
溝13は、封止樹脂12の上面に設けられる。具体的には、溝13は、封止樹脂12の周辺部付近に於いて、回路基板16の長手方向に沿って2つが設けられている。更に、封止樹脂12の一側辺から、対向する他の側辺まで連続して形成されている。また、溝13が形成される箇所の下方に対応する回路基板16の領域には、回路素子14が実装されていない。更に、リードパッドも含む回路素子未実装領域の上方に溝13を形成することにより、その部分を有効に用いることができる。このようにすることで、封止樹脂12の厚みを増すことなく、溝13を形成させることができる。
溝13をこのように形成することにより回路基板16の反り上がりを防止することが可能になる。具体的にいうと、第1に、回路基板16の反り上がりに対して回路基板16の上面部では薄く形成された部分が早く硬化し基板と一体になることで対抗することができる。第2に、溝13を設けることにより、回路基板16上の封止樹脂12の上面には、回路基板16の実装面に対して様々な角度を有する面を有している。そのため、それらの面の組み合わせることにより回路基板16の反り上がらせる応力に対して、その応力を低減させる辺が形成され、回路基板16の反り上がらせる応力に対抗することができる。従って、装置全体の長手方向の剛性が向上し、応力が作用しても変形しにくい構造となる。また、溝13は、端部から対向する端部まで延在しており、このように極力長く構成された溝13により、上記した効果を最大にすることができる。また、溝13は封止樹脂12の上面に於いて、周辺部以外の箇所に形成することも可能である。更に、封止樹脂12の上面に於いて、四方の周辺部に溝13を設けることも可能である。
図2を参照して、ここでは、金属細線15を介して、回路基板16の表面に設けた導電パターン18とリード11とを接続することで、両者の電気的接続が行われている。この構成により、リード11を固着する為の領域を小さくすることができるので、一側辺に形成されるリード11の本数を増やすことができる。
図3を参照して、回路基板16に形成されるパターン等の詳細を説明する。図3(A)および図3(B)を参照して、本発明では、金属から成る回路基板16の表面に、回路基板16と絶縁された導電パターン18が形成されている。そして、導電パターン18の所望の箇所に回路素子14が実装されることで、電気回路が構成されている。また、外部との入力端子および出力端子となるリード11は、回路基板16の周辺部に形成された導電パターン18に固着されている。
図3(C)は、導電パターン18とリード11との接続箇所の拡大図である。本発明では、製造工程で、リード11と導電パターン18との固着強度がそれほど要求されないことから、両者の接続箇所を小さくすることができる。
具体的には、リード11が接続される箇所の導電パターンの幅aを小さくできることから、リード11間のピッチPも小さくすることができる。従って、リード11を多ピン化することができる。また、リード11の端部から導電パターン18の端部までの距離bを小さくできることから、両者の接続領域の幅Aを小さくすることが可能となる。従って、リード11と導電パターン18との接続を行うための領域を小さくすることが可能となり、回路基板16の縮小化を行うことができる。
(混成集積回路装置の製造方法を説明する第2の実施の形態)
混成集積回路装置10の製造方法を説明する。本発明の混成集積回路装置10の製造方法は、回路基板16の表面に電気回路を構成する工程と、金属板を加工することにより、リード11と支持部20Bから成るユニット20Aを有するリードフレーム20を構成する工程と、電気回路とリード11とを電気的に接続し、回路基板16と支持部20とを機械的に接続する工程と、各回路基板を封止する工程とを有する。この製造方法を以下にて説明する。
先ず、図4(A)を参照して、回路基板16の表面に電気回路を構成する。表面に電気回路が構成された回路基板16の構成は上述した通りである。
次に、図4(B)を参照して、リード11と支持部20Bから成るユニット20Aを有するリードフレーム20を構成する。これは、プレス機を用いた打ち抜き、または、エッチングにより行うことができる。同図を参照してリードフレーム20の詳細を説明する。リードフレーム20には、等間隔にユニット20Aが形成され、各ユニット20Aは、内側に延在するリード11と支持部20Bとから構成されている。リード11は、上述したように、混成集積回路装置の入力端子・出力端子となる働きを有する。そして、支持部20Bは、回路基板16に機械的に接続し、リードフレーム20と回路基板16とを機械的に接続する働きを有する。リードフレーム20の材料としては、厚さ0.5mm程度の銅板等の金属材を使用することができる。
ここでは、所定の間隔を開けて、5個程度のユニット20Aがリードフレーム20に形成されている。そして、各ユニット20Aの間には、スリット20Eが設けられ、リードフレーム20に発生する熱応力を吸収する働きを有する。また、ユニット20A内のリード11は、連結部20Dにより連結されている。また、リードフレーム20の周辺部には、ガイド孔20Cが複数個形成され、各工程での位置決めに用いられる。
次に、図5を参照して、電気回路とリード11とを電気的に接続し、回路基板16と支持部20とを機械的に接続する。図5(A)は本工程を示す平面図であり、図5(B)は1つのユニット20Aでの拡大平面図であり、図5(C)は図5(B)のX’−X線での断面図である。
図5(A)を参照して、各ユニット20Aのリード11と回路基板16との固着を行う。各ユニット20Aには、1つの回路基板16が固着される。
図5(B)を参照して、回路基板16とリードフレーム20との接続構造を説明する。回路基板16の1辺には導電パターンから成るパッド部が形成されており、半田等のロウ材を介して、このパッド部とリード11とが固着されている。支持部20Bは、ユニット20A内に複数個が設けられ、回路基板16と機械的に接続される。従って、導電パターン18から成るダミーパッドと支持部20Bとが、半田等のロウ材を介して、接続されても良い。また、導電パターン18と支持部20Bとは、スポット溶接により接続されても良い。更に、支持部20Bを「かしめる」方法で両者が接続されても良い。ここでは、2つの支持部20Bが、回路基板16に機械的に接続している。支持部20Bの個数は、任意に変更可能である。
図5(C)を参照して、リード11は、下方に曲折された状態で、回路基板16に固着されている。このことにより、回路基板16の端部とリード11とがショートしてしまうのを防止することができる。
図6を参照して、ここでは、金属細線15により、回路基板16の表面の導電パターン18とリード11との電気的接続が行われている。図6(A)は本工程を示す平面図であり、図6(B)は1つのユニット20Aの拡大平面図であり、図6(C)は図6(B)のX’−X線での断面図である。
図6(B)を参照して、ここでは、4つの支持部20Bにより、回路基板16が機械的に支持されている。リード11と回路基板16とは、金属細線15を介して接続されていることから、ここでは、支持部20Bにより回路基板16が機械的に支持されている。従って、3つ以上の支持部20Bにより、回路基板16を固定することが好適である。
次に、図7を参照して、リードフレーム20に固定された各回路基板16を封止する。図7(A)(B)は本工程を示す断面図であり、図7(B)は本工程が終了した後の平面図である。
図7(A)を参照して、各ユニット20Aの回路基板16を、上金型25Aおよび下金型25Bから成るキャビティに収納する。そして、キャビティに封止樹脂を封入することにより、樹脂封止を行う。この工程でも、支持部20Bにより回路基板16の位置は固定されているので、封止の工程に於ける回路基板16の移動を防止できる。
また、図7(B)を参照して、回路基板16の裏面を、下金型25Bから離間させて封止を行うことにより、回路基板16の裏面も被覆して樹脂封止を行うことができる。
図7(C)に、樹脂封止が行われた後の、リードフレーム20の状態を示す。各回路基板16は封止樹脂12により封止され、封止樹脂12からはリード11が導出している。このように、リードフレーム20を用いて樹脂封止を行うことにより、一括した製造方法を実現することができる。更に、樹脂の残余部がリードフレーム20に付着するので、金型に付着した樹脂の残余部を製造する手間を省くことができる。
上記の工程を経た混成集積回路装置10は、熱硬化性樹脂である封止樹脂を硬化させるアフターキュアの工程や、リード11の不要部分を除去する工程や、内部に構成された電気回路の特性等をテストする工程等を経て、例えば図1に示すような完成品が提供される。
本発明の混成集積回路装置を説明するの斜視図(A)、断面図(B)である。 本発明の混成集積回路装置を説明するの断面図である。 本発明の混成集積回路装置の製造方法を説明する平面図(A)、断面図(B)、拡大平面図(C)である。 本発明の混成集積回路装置の製造方法を説明する平面図(A)、平面図(B)である。 本発明の混成集積回路装置の製造方法を説明する平面図(A)、拡大平面図(B)、断面図(C)である。 本発明の混成集積回路装置の製造方法を説明する平面図(A)、拡大平面図(B)、断面図(C)である。 本発明の混成集積回路装置の製造方法を説明する断面図(A)、断面図(B)、平面図(C)である。 従来の混成集積回路装置のを説明する平面図(A)、拡大辺面図(B)である。 従来の混成集積回路装置の製造方法を説明する断面図である。 従来の半導体装置を説明する斜視図である。
符号の説明
10 混成集積回路装置
11 リード
12 封止樹脂
13 溝
14 回路素子
15 金属細線
16 回路基板
17 絶縁層
18 導電パターン
20 リードフレーム
20A ユニット
20B 支持部
20C ガイド孔
20D 連結部
20E スリット

Claims (7)

  1. 回路基板の表面に電気回路を構成する工程と、
    金属板を加工することにより、リードと支持部から成るユニットを有するリードフレームを構成する工程と、
    前記電気回路と前記リードとを電気的に接続し、前記回路基板と前記支持部とを機械的に接続する工程と、
    前記各回路基板を封止する工程とを有することを特徴とする混成集積回路装置の製造方法。
  2. 複数個の前記支持部により、前記回路基板を固定することを特徴とする請求項1記載の混成集積回路装置の製造方法。
  3. 複数個の前記ユニットが前記リードフレームに形成されることを特徴とする請求項1記載の混成集積回路装置の製造方法。
  4. 前記ユニット間には、スリットが設けられることを特徴とする請求項3記載の混成集積回路装置の製造方法。
  5. 前記回路基板の表面に設けた導電パターンに、ロウ材を介して前記リードを固着することで、前記電気回路と前記リードとの電気的接続を行うことを特徴とする請求項1記載の混成集積回路装置の製造方法。
  6. 金属細線を介して、前記回路基板の表面に設けた導電パターンと前記リードとを接続することで、前記電気回路と前記リードとの電気的接続を行うことを特徴とする請求項1記載の混成集積回路装置の製造方法。
  7. 前記支持部は、前記回路基板の表面に設けたダミーパッドに固着されることを特徴とする請求項1記載の混成集積回路装置の製造方法。
JP2003285161A 2003-08-01 2003-08-01 混成集積回路装置の製造方法 Pending JP2005057005A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003285161A JP2005057005A (ja) 2003-08-01 2003-08-01 混成集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003285161A JP2005057005A (ja) 2003-08-01 2003-08-01 混成集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005057005A true JP2005057005A (ja) 2005-03-03

Family

ID=34364886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003285161A Pending JP2005057005A (ja) 2003-08-01 2003-08-01 混成集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005057005A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010530622A (ja) * 2007-06-21 2010-09-09 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気的構成部材

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010530622A (ja) * 2007-06-21 2010-09-09 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気的構成部材

Similar Documents

Publication Publication Date Title
EP1143514B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
US8008759B2 (en) Pre-molded clip structure
US8203848B2 (en) Circuit device and method of manufacturing the same
KR970006533B1 (ko) 반도체장치 및 그 제조방법
JP3877401B2 (ja) 半導体装置の製造方法
US6713849B2 (en) Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US6593169B2 (en) Method of making hybrid integrated circuit device
JPH0815193B2 (ja) 半導体装置及びこれに用いるリードフレーム
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
JP2005191147A (ja) 混成集積回路装置の製造方法
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
JP2005057005A (ja) 混成集積回路装置の製造方法
JP4331993B2 (ja) 電力用半導体装置
JP4849802B2 (ja) 半導体装置
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
KR100525091B1 (ko) 반도체 패키지
KR100325669B1 (ko) 반도체 패키지
JPH06163760A (ja) 放熱スラグを有した電子部品搭載用基板
KR200149912Y1 (ko) 반도체 패키지
JPH09283690A (ja) 半導体集積回路用リードフレーム
JPH08213531A (ja) 半導体装置
JPH0851181A (ja) 樹脂封止型半導体装置
JPH11260986A (ja) リードフレーム

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818