JP2011155293A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011155293A
JP2011155293A JP2011082422A JP2011082422A JP2011155293A JP 2011155293 A JP2011155293 A JP 2011155293A JP 2011082422 A JP2011082422 A JP 2011082422A JP 2011082422 A JP2011082422 A JP 2011082422A JP 2011155293 A JP2011155293 A JP 2011155293A
Authority
JP
Japan
Prior art keywords
lead frame
lead
mold
die pad
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011082422A
Other languages
English (en)
Inventor
Fujio Ito
富士夫 伊藤
Hiromichi Suzuki
博通 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011082422A priority Critical patent/JP2011155293A/ja
Publication of JP2011155293A publication Critical patent/JP2011155293A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】ＱＦＮ(Quad Flat Non-leaded package)の多ピン化を推進する。
【解決手段】半導体チップ２は、ダイパッド部４上に搭載された状態で封止体３の中央部に配置されている。ダイパッド部４の周囲には、ダイパッド部４および吊りリード５ｂと同一の金属からなる複数本のリード５がダイパッド部４を囲むように配置されている。これらのリード５の一端部側５ａは、Ａｕワイヤ６を介して半導体チップ２の主面のボンディングパッドと電気的に接続されており、他端部側５ｃは、封止体３の側面で終端している。リード５のそれぞれは、半導体チップ２との距離を短くするために、一端部側５ａがダイパッド部４の近傍まで引き回されており、隣接するリード５とのピッチは、一端部側５ａの方が他端部側５ｃよりも小さい。
【選択図】図４

Description

本発明は、半導体装置の製造技術に関し、特に、樹脂封止型半導体装置の多ピン化に適用して有効な技術に関する。
リードフレームに搭載された半導体チップをモールド樹脂からなる封止体によって封止した樹脂パッケージの一種にＱＦＮ(Quad Flat Non-leaded package)がある。
ＱＦＮは、ボンディングワイヤを介して半導体チップと電気的に接続される複数のリードのそれぞれの一端部を封止体の外周部の裏面（下面）から露出させて端子を構成し、前記端子の露出面とは反対側の面、すなわち封止体の内部の端子面にボンディングワイヤを接続して前記端子と半導体チップとを電気的に接続する構造となっている。そして、これらの端子を配線基板の電極（フットプリント）に半田付けすることによって実装される。この構造は、リードがパッケージ（封止体）の側面から横方向に延びて端子を構成するＱＦＰ(Quad Flat Package)に比べて、実装面積が小さくなるという利点を備えている。
上記ＱＦＮについては、例えば特開２００１−１８９４１０号公報（特許文献１）や特許第３０７２２９１号（特許文献２）などに記載がある。
特開２００１−１８９４１０号公報 特許第３０７２２９１号
しかしながら、このようなＱＦＮは、半導体チップに形成されるＬＳＩの高機能化、高性能化に伴って端子数を増加（多ピン化）しようとすると、次のような問題が生じる。
すなわち、前述したように、ＱＦＮは、封止体の裏面に露出する端子面とは反対側の面にボンディングワイヤを接続するため、端子ピッチとリードのボンディングワイヤ接続箇所のピッチとが同一となる。また、端子面積は、実装時の信頼性を確保するための所定の面積が必要であることから、あまり小さくすることができない。
従って、パッケージサイズを変えずに多ピン化を図ろうとした場合、端子数をそれほど増やすことができないので、大幅な多ピン化ができない。他方、パッケージサイズを大きくして多ピン化を図ろうとすると、半導体チップとボンディングワイヤ接続箇所との距離が長くなり、ボンディングワイヤ長が長くなってしまうため、ワイヤボンディング工程や樹脂モールド工程で隣り合ったワイヤ同士がショートするなどの問題が発生し、製造歩留まりが低下してしまう。
さらに、製造コストを下げる目的で半導体チップをシュリンクした場合も、半導体チップとボンディングワイヤ接続箇所との距離が長くなり、ボンディングワイヤの接続ができなくなる、という問題も発生する。
本発明の目的は、ＱＦＮの多ピン化を達成することのできる技術を提供することにある。
本発明の他の目的は、チップシュリンクに対応したＱＦＮを得ることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願の一発明である半導体装置の製造方法は、
（ａ）平面形状が四辺形からなり、第１ダイパッド部、および平面視において前記第１ダイパッド部の周囲に配置された複数の第１リードを有する第１パターンと、平面形状が四辺形からなり、第２ダイパッド部、および平面視において前記第２ダイパッド部の周囲に配置された複数の第２リードを有し、かつ前記第１パターンの隣に配置された第２パターンと、平面視において前記第１パターンと前記第２パターンとの間に配置され、かつ前記複数の第１リードおよび前記複数の第２リードと連結する連結部分と、平面視において前記第１パターンおよび前記第２パターンの外側に位置する外枠部分とを備えたリードフレームを準備する工程；
（ｂ）第１金型と、前記第１金型に形成された第１キャビティと、前記第１金型に形成された第２キャビティと、前記第１金型と対向する第２金型とを備えた金型を準備する工程；
（ｃ）前記リードフレームの前記第１および第２ダイパッド部のそれぞれの上面に半導体チップを搭載する工程；
（ｄ）前記（ｃ）工程の後、前記第１金型に形成された前記第１および第２キャビティが前記リードフレームの前記第１および第２パターンにそれぞれ対応し、かつ前記第１および第２ダイパッド部のそれぞれの前記上面に搭載された前記半導体チップが前記第１および前記第２キャビティでそれぞれ覆われるように、前記リードフレームの前記連結部分および前記外枠部分を前記第１金型と前記第２金型とで挟み込み、前記金型に形成されたゲートを介して前記第１キャビティ内に樹脂を注入し、さらに、前記第１キャビティを介して前記第２キャビティ内に前記樹脂を注入し、前記複数の第１および第２リードのそれぞれの端子部が露出するように、前記第１および第２パターンを一括して封止する樹脂封止体を成形する工程；
（ｅ）前記（ｄ）工程の後、前記樹脂封止体の一部および前記リードフレームをダイサーで切断することによって、前記樹脂封止体を個片化する工程；
を含み、
前記（ｄ）工程により形成される前記樹脂封止体は、前記第１および第２ダイパッド部のそれぞれの前記上面側に位置する表面と、前記表面とは反対側の裏面を有しており、
前記（ｄ）工程では、前記第１金型に形成され、かつ平面視において前記第１キャビティと前記第２キャビティとの間に設けられた連通部分を介して、前記第１キャビティから前記第２キャビティに前記樹脂を供給しており、
さらに、前記（ｄ）工程では、前記複数の第１および第２リードのそれぞれの前記端子部が前記樹脂封止体の前記裏面から露出するように、前記第１および第２パターンを一括して封止する前記樹脂封止体を成形し、
前記複数の第１および第２リードのそれぞれは、第１の厚さからなり、
前記複数の第１および第２リードのそれぞれの前記端子部と、前記連結部分は、前記第１の厚さよりも大きい第２の厚さからなり、
前記（ｅ）工程では、前記端子部と前記連結部分との間を前記ダイサーで切断するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
本願の一発明である半導体装置の製造方法によれば、半導体チップの周囲に配置された複数のリードのそれぞれの一端部側をダイパッド部の近傍まで引き回すことにより、リードとボンディングパッドを結線するワイヤの長さを短くすることができるので、多ピン化に伴ってリードのピッチ、すなわちワイヤの間隔が狭くなった場合でも、製造工程の途中でワイヤ同士が短絡する不良の発生を抑制することが可能となり、ＱＦＮの多ピン化を推進することができる。
本発明の一実施の形態である半導体装置の外観（表面側）を示す平面図である。 本発明の一実施の形態である半導体装置の外観（裏面側）を示す平面図である。 本発明の一実施の形態である半導体装置の内部構造（表面側）を示す平面図である。 本発明の一実施の形態である半導体装置の内部構造（裏面側）を示す平面図である。 本発明の一実施の形態である半導体装置の断面図である。 本発明の一実施の形態である半導体装置の製造に用いるリードフレームの全体平面図である。 図６に示すリードフレームの製造方法を示す要部断面図である。 本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの要部平面図である。 本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの要部断面図である。 本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの要部平面図である。 本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの要部断面図である。 本発明の一実施の形態である半導体装置の製造方法を示すリードフレームおよび金型の要部断面図である。 本発明の一実施の形態である半導体装置の製造方法を示すリードフレームおよび金型の要部断面図である。 本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの要部平面図である。 本発明の一実施の形態である半導体装置の製造方法を示すリードフレームおよび金型の要部断面図である。 本発明の一実施の形態である半導体装置の製造に用いる金型の上型がリードフレームと接触する部分を示した平面図である。 本発明の一実施の形態である半導体装置の製造に用いる金型のゲートの位置と、キャビティに注入された樹脂の流れる方向を模式的に示した平面図である。 本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの全体平面図（表面側）である。 本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの断面図である。 本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの全体平面図（裏面側）である。 本発明の他の実施の形態である半導体装置の製造に用いるリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の製造に用いるリードフレームの要部断面図である。 本発明の他の実施の形態である半導体装置の製造に用いるリードフレームの製造方法を示す要部断面図である。 図２１および図２２に示すリードフレームを使った半導体装置の製造方法を示す要部断面図である。 本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。 （ａ）〜（ｅ）は、本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。 （ａ）、（ｂ）は、本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。 （ａ）、（ｂ）は、本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。 本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。 本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。 本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。 本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。 本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。 本発明の他の実施の形態である半導体装置の製造方法を示すリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の製造方法を示すリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の製造方法に用いるリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の内部構造（表面側）を示す平面図である。 本発明の他の実施の形態である半導体装置の製造方法を示す説明図である。 本発明の他の実施の形態である半導体装置の製造方法を示すリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の製造方法に用いるリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の製造方法に用いるリードフレームの要部平面図である。 （ａ）〜（ｅ）は、本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。 本発明の他の実施の形態である半導体装置の製造方法を示す断面図である。 本発明の他の実施の形態である半導体装置を示す断面図である。 本発明の他の実施の形態である半導体装置を示す断面図である。 本発明の他の実施の形態である半導体装置を示す断面図である。 本発明の他の実施の形態である半導体装置を示す断面図である。 本発明の他の実施の形態である半導体装置を示す断面図である。 本発明の他の実施の形態である半導体装置を示す断面図である。 （ａ）、（ｂ）は、本発明の他の実施の形態である半導体装置を示す断面図である。 本発明の他の実施の形態である半導体装置の製造方法に用いるリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の外観（裏面側）を示す平面図である。 本発明の他の実施の形態である半導体装置の製造方法に用いるリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の製造方法に用いるリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の製造方法に用いるリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の製造に用いるリードフレームの要部平面図である。 本発明の他の実施の形態である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の内部構造（裏面側）を示す平面図である。 本発明の他の実施の形態である半導体装置の製造方法を示す金型の要部断面図である。 （ａ）、（ｂ）は、金型から取り出した封止体の部分拡大断面図である。 本発明の他の実施の形態である半導体装置の製造方法を示す断面図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
（実施の形態１）
図１は、本実施の形態のＱＦＮの外観（表面側）を示す平面図、図２は、ＱＦＮの外観（裏面側）を示す平面図、図３は、ＱＦＮの内部構造（表面側）を示す平面図、図４は、ＱＦＮの内部構造（裏面側）を示す平面図、図５は、ＱＦＮの断面図である。
本実施の形態のＱＦＮ１は、１個の半導体チップ２を封止体３によって封止した表面実装型のパッケージ構造を有しており、その外形寸法は、例えば縦×横＝１２ｍｍ×１２ｍｍ、厚さ＝１．０ｍｍである。
上記半導体チップ２は、金属製のダイパッド部４上に搭載された状態で封止体３の中央部に配置されている。この半導体チップ２の一辺のサイズは、例えば４ｍｍである。上記ダイパッド部４は、例えば一辺のサイズが４ｍｍ〜７ｍｍの範囲内にある複数種類の半導体チップ２を搭載可能とするために、その径を半導体チップ２の径よりも小さくした、いわゆる小タブ構造になっており、本実施形態では、３ｍｍの径を有している。ダイパッド部４は、これと一体に形成され、封止体３の四隅に延在する４本の吊りリード５ｂによって支持されている。
上記ダイパッド部４の周囲には、ダイパッド部４および吊りリード５ｂと同一の金属からなる複数本（例えば１１６本）のリード５がダイパッド部４を囲むように配置されている。これらのリード５の一端部側（半導体チップ２に近い側）５ａは、Ａｕワイヤ６を介して半導体チップ２の主面のボンディングパッド７と電気的に接続されており、それとは反対側の他端部側５ｃは、封止体３の側面で終端している。
上記リード５のそれぞれは、半導体チップ２との距離を短くするために、一端部側５ａがダイパッド部４の近傍まで引き回され、その先端のピッチ（Ｐ３）は狭ピッチ（０．１８ｍｍ〜０．２ｍｍ）となっている。このため、隣接するリード５とのピッチは、一端部側５ａの方が他端部側５ｃよりも小さくなっている。リード５の形状をこのようにすることにより、リード５の一端部側５ａとボンディングパッド７を結線するＡｕワイヤ６の長さを短く（本実施形態では３ｍｍ以下）することができるので、多ピン化した場合でも、また多ピン化に伴ってリード５のピッチ、すなわちＡｕワイヤ６の間隔が狭くなった場合でも、ＱＦＮ１の製造工程（例えば、ワイヤボンディング工程や樹脂モールド工程）でＡｕワイヤ６同士が短絡する不良の発生を抑制することができる。
図２に示すように、ＱＦＮ１の裏面（基板実装面）には、複数個（例えば１１６個）の外部接続用端子８が設けられている。これらの端子８は、封止体３の各辺に沿って千鳥状に２列ずつ配置され、それぞれの端子８の先端部分は、封止体３の裏面から露出し、かつ外側に突出している。端子８の径（ｄ）は、０．３ｍｍであり、隣接する端子８とのピッチは、同一列の端子８とのピッチ（Ｐ１）が０．６５ｍｍ、他の列の端子とのピッチ（Ｐ２）が０．３２５ｍｍである。
本実施形態の端子８は、リード５と一体に形成されており、端子８の厚さは、１２５μｍ〜１５０μｍ程度である。また、リード５の端子８以外の部分、すなわち一端部側５ａや他端部側５ｃなどの厚さは６５μｍ〜７５μｍ程度である。また、封止体３の外側に突出した端子８の先端部分には、メッキ法あるいは印刷法によって半田層９が被着されている。本実施形態のＱＦＮ１は、これらの端子８を配線基板の電極（フットプリント）に半田付けすることによって実装される。
次に、上記ＱＦＮ１の製造方法を説明する。最初に、図６に示すようなリードフレームＬＦ１を用意する。このリードフレームＬＦ１は、Ｃｕ、Ｃｕ合金またはＦｅ−Ｎｉ合金などの金属板からなり、前述したダイパッド部４、リード５、吊りリード５ｂなどのパターンが縦および横方向に繰り返し形成された構成になっている。すなわち、リードフレームＬＦ１は、複数個（例えば２４個）の半導体チップ２を搭載する多連構造になっている。
上記リードフレームＬＦ１を製造するには、図７に示すような板厚１２５μｍ〜１５０μｍ程度のＣｕ、Ｃｕ合金またはＦｅ−Ｎｉ合金などからなる金属板１０を用意し、ダイパッド部４、リード５および吊りリード５ｂを形成する箇所の片面をフォトレジスト膜１１で被覆する。また、外部接続用の端子８を形成する箇所は、両面をフォトレジスト膜１１で被覆する。そして、この状態で金属板１０を薬液によってエッチングし、片面がフォトレジスト膜１１で被覆された領域の金属板１０の板厚を半分程度（６５μｍ〜７５μｍ）まで薄くする（ハーフエッチング）。このような方法でエッチングを行うことにより、両面共にフォトレジスト膜１１で被覆されていない領域の金属板１０は完全に消失し、片面がフォトレジスト膜１１で被覆された領域に厚さ６５μｍ〜７５μｍ程度のダイパッド部４、リード５および吊りリード５ｂが形成される。また、両面がフォトレジスト膜１１で被覆された領域の金属板１０は薬液によってエッチングされないので、エッチング前と同じ厚さ（１２５μｍ〜１５０μｍ程度）を有する突起状の端子８が形成される。
次に、フォトレジスト膜１１を除去し、続いてリード５の一端部側５ａの表面にＡｇメッキを施すことによって、前記図６に示したリードフレームＬＦ１が完成する。なお、リード５の一端部側５ａにＡｇメッキを施す手段に代えて、リードフレームＬＦ１の全面にＰｄ（パラジウム）メッキを施してもよい。Ｐｄメッキは、Ａｇメッキに比べてメッキ層の膜厚が薄いので、リード５とＡｕワイヤ６の接合性を向上させることができる。また、リードフレームＬＦ１の全面にメッキを施すことにより、端子８の表面にも同時にメッキ層が形成されるので、メッキ工程を短縮することができる。
このように、リードフレームＬＦ１の母材となる金属板１０の一部の片面をフォトレジスト膜１１で被覆してハーフエッチングを施し、リード５の板厚を金属板１０の半分程度まで薄くすることにより、一端部側５ａのピッチが極めて狭い（本実施形態では０．１８ｍｍ〜０．２ｍｍピッチ）リード５を精度よく加工することができる。また、金属板１０の一部の両面をフォトレジスト膜１１で被覆することにより、ダイパッド部４、リード５および吊りリード５ｂの形成と同時に端子８を形成することができる。
次に、上記のようなリードフレームＬＦ１を使ってＱＦＮ１を製造するには、まず図８および図９に示すように、半導体チップ２の素子形成面を上に向けてダイパッド部４上に搭載し、Ａｕペーストやエポキシ樹脂系の接着剤を使って両者を接着する。
上記作業を行うときは、図９に示すように、リードフレームＬＦ１の裏面側に突起状の端子８が位置するので、リードフレームＬＦ１を支持する治具３０Ａの端子８と対向する箇所に溝３１を形成しておくとよい。このようにすると、リードフレームＬＦ１を安定して支持することができるので、ダイパッド部４上に半導体チップ２を搭載する際にリードフレームＬＦ１が変形したり、ダイパッド部４と半導体チップ２の位置がずれたりする不具合を防ぐことができる。
また、本実施形態のＱＦＮ１は、半導体チップ２を金型に装着して樹脂モールドを行う際、半導体チップ２の上面側と下面側の樹脂の流れを均一化するために、吊りリード５ｂの一部を折り曲げることによってダイパッド部４をリード５よりも高い位置に配置するタブ上げ構造としている。従って、図９に示すように、治具３０Ａのダイパッド部４と対向する箇所に突起３２を形成することにより、リードフレームＬＦ１を安定して支持することができるので、ダイパッド部４上に半導体チップ２を搭載する際にリードフレームＬＦ１が変形したり、ダイパッド部４と半導体チップ２の位置がずれたりする不具合を防ぐことができる。
次に、図１０および図１１に示すように、周知のボールボンディング装置を使って半導体チップ２のボンディングパッド７とリード５の一端部側５ａとの間をＡｕワイヤ６で結線する。この場合も図１１に示すように、リードフレームＬＦ１を支持する治具３０Ｂの端子８と対応する箇所に溝３１を形成したり、ダイパッド部４と対応する箇所に突起３２を形成したりしておくことにより、リードフレームＬＦ１を安定して支持することができるので、Ａｕワイヤ６とリード５の位置ずれや、Ａｕワイヤ６とボンディングパッド７の位置ずれを防ぐことができる。
次に、上記リードフレームＬＦ１を図１２に示す金型４０に装着して半導体チップ２を樹脂封止する。図１２は、金型４０の一部（ＱＦＮ約１個分の領域）を示す断面図である。
この金型４０を使って半導体チップ２を樹脂封止する際には、まず下型４０Ｂの表面に薄い樹脂シート４１を敷き、この樹脂シート４１の上にリードフレームＬＦ１を載置する。リードフレームＬＦ１は、突起状の端子８が形成された面を下に向けて載置し、端子８と樹脂シート４１とを接触させる。そしてこの状態で、樹脂シート４１とリードフレームＬＦ１を上型４０Ａと下型４０Ｂで挟み付ける。このようにすると、図に示すように、リード５の下面に位置する端子８が金型４０（上型４０Ａおよび下型４０Ｂ）の押圧力によって樹脂シート４１を押さえ付けるので、その先端部分が樹脂シート４１の中に食い込む。
この結果、図１３に示すように、上型４０Ａと下型４０Ｂの隙間（キャビティ）に溶融樹脂を注入してモールド樹脂を成型することによって封止体３を形成した後、上型４０Ａと下型４０Ｂを分離すると、樹脂シート４１の中に食い込んでいた端子８の先端部分が封止体３の裏面から外側に突出する。
なお、リードフレームＬＦ１の上面を上型４０Ａで押さえ付けると、リードフレームＬＦ１を構成する金属板のバネ力によって、リード５の先端側である一端部側５ａに上向きの力が作用する。そのため、本実施形態のリードフレームＬＦ１のように、端子８を２列に配置した場合は、リード５の一端部側５ａに近い方に端子８が形成されたリード５と、一端部側５ａから離れた方に端子８が形成されたリード５では、端子８が樹脂シート４１を押さえ付ける力に差が生じる。すなわち、一端部側５ａに近い方に形成された端子８は、一端部５ａから離れた方（＝上型４０Ａとリード５の接触部分に近い方）に形成された端子８に比べて樹脂シート４１を押さえる力が弱くなる。この結果、一端部側５ａに近い方に形成された端子８と、一端部側５ａから離れた方に形成された端子８は、封止体３の裏面から外側に突出する高さに差が生じ、これらの端子８を配線基板の電極（フットプリント）上に半田付けした際に、一部の端子８と電極との間が非接触になるオープン不良が発生する虞れがある。
このような虞れがある場合は、図１４に示すように、一端部側５ａに近い方に端子８が形成されたリード５の幅（Ｗ１）を、一端部側５ａから離れた方に端子８が形成されたリード５の幅（Ｗ２）よりも広くする（Ｗ２＜Ｗ１）とよい。このようにすると、端子８が樹脂シート４１を押さえ付ける力がすべてのリード５でほぼ同じになるので、樹脂シート４１の中に食い込む端子８の量、すなわち封止体３の裏面から外側に突出する端子８の先端部分の高さは、すべてのリード５でほぼ同じになる。
また、前述したように、本実施の形態で使用するリードフレームＬＦ１は、ハーフエッチングによってパターン（ダイパッド部４、リード５、吊りリード５ｂなど）を形成するので、リード５の板厚が通常のリードフレームの半分程度まで薄くなっている。そのため、金型４０（上型４０Ａおよび下型４０Ｂ）がリードフレームＬＦ１を押圧する力は、通常のリードフレームを使用した場合に比べて弱くなるので、端子８が樹脂シート４１を押さえ付ける力が弱くなる結果、封止体３の外側に突出する高さが低くなる。
そこで、封止体３の外側に突出する端子８の高さを大きくしたい場合は、図１５に示すように、上型４０Ａと接触する部分（図の○印で囲んだ部分）のリードフレームＬＦ１をハーフエッチングせず、端子８と同じ厚さにしておくとよい。
図１６は、上記金型４０の上型４０ＡがリードフレームＬＦ１と接触する部分を斜線で示した平面図である。また、図１７は、この金型４０のゲートの位置と、キャビティに注入された樹脂の流れる方向を模式的に示した平面図である。
図１６に示すように、上記金型４０は、リードフレームＬＦ１の外枠部分、およびリード５とリード５の連結部分のみが上型４０Ａと接触し、それ以外の全ての領域は、樹脂が注入されるキャビティとして有効に利用される構造になっている。
また、図１７に示すように、上記金型４０の一辺には複数のゲートＧ１〜Ｇ１６が設けられており、例えば図の左端の縦方向に並んだ３つのキャビティＣ１〜Ｃ３には、ゲートＧ１、Ｇ２を通じて樹脂が注入され、これらに隣接する３つのキャビティＣ４〜Ｃ６には、ゲートＧ３、Ｇ４を通じて樹脂が注入される構造になっている。一方、上記ゲートＧ１〜Ｇ１６と対向する他の一辺には、ダミーキャビティＤＣ１〜ＤＣ８およびエアベント４２が設けられており、例えばゲートＧ１、Ｇ２を通じてキャビティＣ１〜Ｃ３に樹脂が注入されると、キャビティＣ１〜Ｃ３内のエアーがダミーキャビティＤＣ１に流入し、キャビティＣ３内の樹脂にボイドが生じるのを防止する構造になっている。
図１８は、上記キャビティＣ１〜Ｃ１８に樹脂を注入してモールド樹脂を成型することにより封止体３を成形した後、金型４０から取り外したリードフレームＬＦ１の平面図、図１９は、図１８のＸ−Ｘ’線に沿った断面図、図２０は、リードフレームＬＦ１の裏面側の平面図である。
次に、リードフレームＬＦ１の裏面に露出した端子８の表面に半田層（９）を形成し、続いて封止体３の表面に製品名などのマークを印刷した後、図１８に示すダイシングラインＬに沿ってリードフレームＬＦ１およびモールド樹脂の一部を切断することにより、前記図１〜図５に示した本実施形態のＱＦＮ１が２４個完成する。なお、ＱＦＮ１を配線基板に実装する際、ＱＦＮ１と配線基板との隙間を大きくしたい場合、すなわちＱＦＮ１のスタンドオフ量を大きくしたい場合は、端子８の表面に形成する半田層９の膜厚を５０μｍ程度まで厚くする。このような厚い膜厚の半田層９を形成するには、例えばメタルマスクを用いて端子８の表面に半田ペーストを印刷する方法を用いる。
このように、本実施の形態のＱＦＮ１は、リード５の一端部側５ａをダイパッド部４の近傍まで引き回しているので、一端部側５ａと半導体チップ２との間の距離を短くすることができ、それら接続するＡｕワイヤ６の長さも短くすることができる。また、端子８を千鳥状に配置してもリード５の一端部側５ａの長さはほぼ等しいので、一端部側５ａの先端が半導体チップ２の各辺に対してほぼ一列に並ぶ。従って、リード５の一端部側５ａと半導体チップ２とを接続するＡｕワイヤ６の長さをほぼ均等にすることができると共に、Ａｕワイヤ６のループ形状もほぼ均等にすることができる。
これにより、隣接するＡｕワイヤ６同士が短絡したり、特に半導体チップ２の四隅近傍でＡｕワイヤ６同士が交差したりする不具合が生じないので、ワイヤボンディングの作業性が向上する。また、隣接するＡｕワイヤ６間のピッチを狭くすることができるので、ＱＦＮ１の多ピン化を実現することができる。
また、リード５の一端部側５ａをダイパッド部４の近傍まで引き回したことにより、端子８からリード５の一端部側５ａまでの距離が長くなる。これにより、封止体３の外部に露出した端子８を通じて封止体３の内部に浸入する水分が半導体チップ２に到達し難くなるので、水分によるボンディングパッド７の腐食を防止することができ、ＱＦＮ１の信頼性が向上する。
また、リード５の一端部側５ａをダイパッド部４の近傍まで引き回すことにより、半導体チップ２をシュリンクしてもＡｕワイヤ６の長さの増加は極めて僅か（例えば半導体チップ２を４ｍｍ角から３ｍｍ角にシュリンクしても、Ａｕワイヤ６の長さの増加は、平均０．７ｍｍ程度）であるため、半導体チップ２のシュリンクに伴うワイヤボンディングの作業性の低下を防止することができる。
（実施の形態２）
前記実施の形態１では、小タブ構造のリードフレームＬＦ１を使って製造したＱＦＮについて説明したが、例えば図２１および図２２に示すように、リード５の一端部側５ａにシート状のチップ支持体３３を貼り付けたリードフレームＬＦ２を使用して製造することも可能である。本実施形態では、上記チップ支持体３３は、絶縁フィルムからなる。
本実施形態で使用するリードフレームＬＦ２は、前記実施の形態１のリードフレームＬＦ１に準じた方法で製造することができる。すなわち、図２３に示すような板厚１２５μｍ〜１５０μｍ程度の金属板１０を用意し、リード５を形成する箇所の片面をフォトレジスト膜１１で被覆する。また、外部接続用の端子８を形成する箇所には、両面にフォトレジスト膜１１を形成する。そして、前記実施の形態１で説明した方法で金属板１０をハーフエッチングすることによって、厚さ６５μｍ〜７５μｍ程度のリード５と厚さ１２５μｍ〜１５０μｍ程度の端子８を同時に形成した後、リード５の一端部側５ａの表面にＡｇメッキを施し、最後に一端部側５ａの上面に絶縁フィルム３３を接着する。なお、絶縁フィルムに代えて、薄い金属板のような導電材料によってチップ支持体３３を構成してもよい。この場合は、リード５同士のショートを防ぐために、絶縁性の接着剤を使ってリード５と接着すればよい。また、金属箔の表面に絶縁性の樹脂を塗布したシートなどによってチップ支持体３３を構成することもできる。
上記のようなリードフレームＬＦ２を使用する場合も、金属板１０の一部の片面をフォトレジスト膜１１でマスクしてハーフエッチングを施すことにより、リード５の板厚を金属板１０の半分程度まで薄くすることができるので、リード５の一端部側５ａのピッチが極めて狭い（例えば０．１８ｍｍ〜０．２ｍｍピッチ）リード５を精度よく加工することができる。また、金属板１０の一部の両面をフォトレジスト膜１１でマスクすることにより、突起状の端子８をリード５と同時に形成することができる。
上記リードフレームＬＦ２は、実施の形態１で使用したリードフレームＬＦ１とは異なり、ダイパッド部４を支持する吊りリード５ｂが不要となるので、その分、リード５の一端部側５ａの先端ピッチに余裕を持たせることができる。
また、チップ支持体３３をリード５で支持することにより、リード５の一端部側５ａと半導体チップ２の距離が短くなるので、Ａｕワイヤ６の長さをさらに短くすることができる。さらに、ダイパッド部４を４本の吊りリード５Ｂで支持する場合に比べてチップ支持体３３を確実に支持できるので、モールド工程で金型内に溶融樹脂を注入した際、チップ支持体３３の変位が抑制され、Ａｕワイヤ６同士の短絡不良が防止できる。
このリードフレームＬＦ２を使ったＱＦＮ１の製造方法は、図２４に示すように、前記実施の形態１で説明した方法と概略同一である。
（実施の形態３）
前記実施の形態１、２では、外部接続用の端子８をリードフレーム材料で構成したが、次のような方法で端子を形成することもできる。
まず、図２５に示すような板厚７５μｍ程度の金属板１０を用意し、ダイパッド部４、リード５および吊りリード５ｂを形成する箇所の両面をフォトレジスト膜１１で被覆する。そして、この状態で金属板１０をエッチングすることによって、ダイパッド部４、リード５および吊りリード５ｂを形成する。次に、フォトレジスト膜１１を除去し、続いてリード５の一端部側５ａの表面にＡｇメッキを施すことによって、リードフレームＬＦ３を作製する。このリードフレームＬＦ３は、外部接続用の端子８がない点を除けば、前記実施の形態１のリードフレームＬＦ１と同一の構成になっている。なお、リードフレームＬＦ３は、前記実施の形態２のリードフレームＬＦ２と同様、ダイパッド部をチップ支持体３３で構成してもよい。また、リードフレームＬＦ３のダイパッド部４、リード５および吊りリード５ｂは、金属板１０をプレスすることによって形成してもよい。
次に、図２６に示すように、リードフレームＬＦ３の一部に実際の端子としては使用されないダミー端子１２を形成する。ダミー端子１２を形成するには、まず、リードフレームＬＦ３の裏面にスクリーン印刷用のマスク１５を重ね合わせ、後の工程で外部接続用の端子を形成する箇所にポリイミド樹脂１２ａを印刷した後、このポリイミド樹脂１２ａをベークする（図２６（ｂ）〜（ｄ））。ダミー端子１２の大きさは、後の工程で形成する実際の端子の大きさと同程度とする。なお、ここでは、ポリイミド樹脂１２ａをリード５の表面に印刷することによってダミー端子１２を形成する場合について説明したが、これに限定されるものではなく、後の工程でリード５の表面から剥離することができるものであれば、その材質や形成方法は問わない。
次に、前記実施の形態１で説明した方法に従ってダイパッド部４上に半導体チップ２を搭載し、続いてボンディングパッド７とリード５をＡｕワイヤ６で接続する（図２６（ｅ））。
次に、図２７（ａ）に示すように、前記実施の形態１で説明した方法に従い、半導体チップ２をモールド樹脂で成形することによって封止体３を形成する。このとき、リード５の一面に形成された前記ダミー端子１２の先端部分が封止体３の裏面から外側に突出する。
次に、図２７（ｂ）に示すように、上記ダミー端子１２をリード５の一面から剥離する。ダミー端子１２がポリイミド樹脂で構成されている場合は、ヒドラジンなどの有機溶剤でダミー端子１２を溶解することによって剥離することができる。ダミー端子１２を剥離すると、封止体３の裏面には窪み３５が形成され、リード５の一面が露出する。
次に、図２８（ａ）に示すように、封止体３の裏面にスクリーン印刷用のマスク１６を重ね合わせた後、図２８（ｂ）に示すように、窪み３５の内部に半田ペースト１３ａを供給する。
次に、マスク１６を取り除いた後、半田ペースト１３ａを加熱炉内で溶融させる。これにより、図２９に示すように、窪み３５の内部に露出したリード５に電気的に接続され、先端部分が封止体３の裏面から外側に突出する半田バンプ１３が形成される。
なお、ここでは、半田ペースト１３ａをリード５の表面に印刷することによって半田バンプ１３を形成する場合について説明したが、あらかじめ球状に成形した半田ボールを窪み３５の内部に供給した後、この半田ボールをリフローすることによって半田バンプ１３を形成してもよい。
なお、ダミー端子１２を除去して半田バンプ１３を形成する作業は、通常、モールド樹脂の成形が完了した直後に行い、その後、リードフレームＬＦ３を切断してＱＦＮ１を個片化するが、ＱＦＮ１を個片化した後にダミー端子１２を除去して半田バンプ１３を形成することも可能である。
上記した本実施形態の製造方法によれば、リードフレーム（ＬＦ１）をハーフエッチングして端子（８）を形成する方法とは異なり、ＱＦＮ１の用途や実装基板の種類などに適合した材料を使って端子を形成することができる。
（実施の形態４）
外部接続用の端子は、次のような方法で形成することもできる。すなわち、図３０に示すように、板厚が７５μｍ程度の薄い金属板２０を用意し、前記実施の形態３と同様の方法で金属板２０をエッチングすることによって、ダイパッド部４、リード５および同図には示さない吊りリード５ｂを有するリードフレームＬＦ４を作製した後、各リード５の中途部を、断面形状が鋸歯状となるようにプレス成形する。吊りリード５ｂの一部を上方に折り曲げるタブ上げ構造を採用する場合は、吊りリード５ｂの折り曲げとリード５の成形を同時に行えばよい。なお、ダイパッド部４、リード５および吊りリード５ｂは、前記実施の形態１で用いたような厚い金属板１０をハーフエッチングあるいはプレス成形して形成してもよい。
次に、図３１に示すように、上記リードフレームＬＦ４のダイパッド部４上に半導体チップ２を搭載し、続いてボンディングパッド７とリード５の一端部側５ａをＡｕワイヤ６で結線した後、半導体チップ２をモールド樹脂で成形することによって封止体３を形成する。このようにすると、封止体３の裏面には、鋸歯状に成形されたリード５の凸部が露出する。
次に、図３２に示すように、封止体３の裏面に露出したリード５の下端部をグラインダなどの工具で研磨して各リード５の中途部を切断することによって、１本のリード５を複数のリード５、５に分割する。
次に、図３３に示すように、１本のリード５から分割された複数のリード５、５のそれぞれに端子３６を形成する。この端子３６の形成には、導電性ペーストの印刷、半田ボール供給法あるいはメッキ法などを使用すればよい。また、端子３６を形成する作業は、通常、モールド樹脂を成形して封止体３を形成した直後に行い、その後、リードフレームＬＦ４を切断してＱＦＮ１を個片化するが、ＱＦＮ１を個片化した後に端子３６を形成することも可能である。
また、上記した本実施形態の端子形成方法を用いる場合は、例えば図３４に示すように、半導体チップ２から離れた位置と半導体チップ２の近傍とに交互に一端部側５ａを設けた幅の広いリード５を形成し、このリード５の各一端部側５ａにＡｕワイヤをボンディングした後、図３５に示すように、リード５の中途部を研磨、切断することによって、多数のリード５を分割形成することもできる。この方法によれば、隣接するリード５との間隔を実質的に無くすことができるので、ＱＦＮ１の端子数を大幅に増やすことができる。
（実施の形態５）
図３６は、ＱＦＮの製造に用いるリードフレームＬＦ５の一部を示す平面図、図３７は、このリードフレームＬＦ５を用いて製造したＱＦＮの内部構造（表面側）を示す平面図である。
本実施の形態のリードフレームＬＦ５は、ダイパッド部４の周囲を囲む複数本のリード５の先端（一端部側５ａ）の長さを交互に変えた構成になっている。また、このリードフレームＬＦ５を使用する場合は、ダイパッド部４に搭載する半導体チップ２として、その主面の各辺に沿ってボンディングパッド７を２列ずつ千鳥状に配置したものを使用する。
このように、リードフレームＬＦ５のリード５の先端の長さを交互に変え、かつ半導体チップ２のボンディングパッド７を千鳥状に配置した場合は、図３８に示すように、半導体チップ２の外側に近い列のボンディングパッド７と先端の長さが長いリード５とを、ループ高さが低くかつ長さが短いＡｕワイヤ６で接続し、内側の列のボンディングパッド７と先端の長さが短いリード５とを、ループ高さが高くかつ長さが長いＡｕワイヤ６で接続する。
これにより、半導体チップ２の多ピン化に伴ってリード５のピッチ、すなわちＡｕワイヤ６の間隔が狭くなった場合でも、互いに隣接するＡｕワイヤ６同士の干渉を防ぐことができるので、ＱＦＮの製造工程（例えば、ワイヤボンディング工程や樹脂モールド工程）でＡｕワイヤ６同士が短絡する不良の発生を有効に抑制することができる。
上記リードフレームＬＦ５は、図３９に示すように、ボンディングパッド７が一列に配置された半導体チップ２を搭載する場合にも使用することができる。また、半導体チップ２を搭載するダイパッド部４の形状は、円形に限定されるものではなく、例えば図４０に示すリードフレームＬＦ６や、図４１に示すリードフレームＬＦ７のように、ダイパッド部４の幅を吊りリード５ｂの幅よりも広くする、いわゆるクロスタブ構造などを採用することもできる。この場合は、図４０に示すように、ダイパッド部４上の複数箇所に接着剤１４を塗布して半導体チップ２を接着することにより、半導体チップ２の回転方向のずれが有効に防止されるので、ダイパッド部４と半導体チップ２の相対的な位置精度が向上する。また、実質的に吊りリード５ｂの一部としても機能するダイパッド部４の幅が広いことにより、吊りリード５ｂの剛性が向上するという効果も得られる。なお、上記のようなクロスタブ構造のダイパッド部４においても、サイズの異なる複数種類の半導体チップ２を搭載できることはいうまでもない。
（実施の形態６）
ＱＦＮの端子は、次のような方法で形成することもできる。まず、図４２（ａ）に示すように、例えば前記実施の形態３の図２５に示した方法で作製したリードフレームＬＦ３を用意する。次に、図４２（ｂ）〜（ｄ）に示すように、リードフレームＬＦ３の裏面にスクリーン印刷用のマスク１７を重ね合わせ、端子を形成する箇所にＣｕペースト１８ａを印刷した後、このＣｕペースト１８ａをベークすることによってＣｕ端子１８を形成する。
次に、図４２（ｅ）に示すように、前記実施の形態１で説明した方法に従ってダイパッド部４上に半導体チップ２を搭載し、続いてボンディングパッド７とリード５をＡｕワイヤ６で接続する。
次に、図４３に示すように、前記実施の形態１で説明した方法に従い、半導体チップ２をモールド樹脂で成形することによって封止体３を形成する。これにより、リード５の一面に形成された前記Ｃｕ端子１８の先端部分が封止体３の裏面から外側に突出する。
その後、必要に応じてＣｕ端子１８の表面に無電解メッキ法などを用いてＳｎやＡｕのメッキを施してもよい。
上記した本実施形態の製造方法によれば、リード５の一面にダミー端子１２を形成した後、ダミー端子１２を除去して半田バンプ１３を形成する前記実施の形態３の方法に比べて、端子形成工程を簡略化することができる。
（実施の形態７）
図４４に示すＱＦＮ１は、リード５の一端部側（半導体チップ２に近い側）５ａを上方に折り曲げた例である。このようにすると、リード５の一端部側５ａと半導体チップ２の主面との段差が小さくなり、リード５とボンディングパッド７を接続するＡｕワイヤ６のループ高さを低くできるので、その分、封止体３の厚さを薄くすることができる。
また、図４５に示すＱＦＮ１は、リード５の一端部側５ａを上方に折り曲げると共に、ダイパッド部４をリード５の一端部側５ａとほぼ同じ高さにし、このダイパッド部４の下面側に半導体チップ２をフェイスダウン方式で搭載した例である。このようにすると、リード５の一端部側５ａおよびダイパッド部４のそれぞれの上面と封止体３の上面との間の樹脂厚を極めて薄くできるので、封止体３の厚さが０．５ｍｍ程度の超薄型ＱＦＮを実現することができる。
リード５の一端部側５ａを上方に折り曲げる上記方式は、例えば図４６および図４７に示すように、リード５の一端部側５ａに絶縁フィルムからなるチップ支持体３３を貼り付けたリードフレームＬＦ２を使用する場合にも適用することができる。チップ支持体３３と半導体チップ２との接着は、例えばチップ支持体３３の片面に形成した接着剤１９を介して行う。この場合も、前述した理由から、封止体３の厚さを薄くすることができる。
図４８および図４９は、例えばＣｕやＡｌのような熱伝導性の高い材料からなるヒートスプレッダ２３を使ってチップ支持体を構成した例である。ヒートスプレッダ２３をとチップ支持体を兼用することにより、放熱性の良好なＱＦＮを実現することができる。また、ヒートスプレッダ２３を使ってチップ支持体を構成する場合は、図５０に示すように、ヒートスプレッダ２３の一面を封止体３の表面に露出させることも可能であり、これにより、放熱性をさらに向上させることができる。
なお、本実施の形態は、リードフレームをハーフエッチングして形成した端子８を有するＱＦＮに適用したが、これに限定されるものではなく、前述した各種の方法で形成した端子を有するＱＦＮに適用できることはもちろんである。
（実施の形態８）
図５１は、ＱＦＮの製造に用いるリードフレームＬＦ８の一部を示す平面図、図５２は、このリードフレームＬＦ８を用いて製造したＱＦＮの外観（裏面側）を示す平面図である。
ＱＦＮのパッケージサイズを一定にしたままで多ピン化を進めた場合、端子８のピッチが極めて狭くなるため、前記実施の形態１で使用したリードフレームＬＦ１のように、端子８の幅をリード５の幅よりも広くしようとするとリードフレームの加工が非常に困難になる。
その対策としては、本実施の形態のリードフレームＬＦ８のように、端子８の幅をリード５の幅と同じすることが望ましい。これにより、例えば端子８およびリード５の幅（ｄ）が０．１５〜０．１８ｍｍ、隣接する端子８とのピッチは、同一列の端子８とのピッチ（Ｐ１）が０．５ｍｍ、他の列の端子とのピッチ（Ｐ２）が０．２５ｍｍといった狭ピッチ超多ピンののＱＦＮを実現することができる。
この場合、端子８の幅が狭くなったことによって端子８と実装基板との接触面積が小さくなり、接続信頼性が低下するので、これを補償する手段として、端子８の長さを長くすることによって、面積の低下を防ぐことが望ましい。また、リード５の幅が狭くなったことによってリード５の強度も低下するため、リード５の先端にチップ支持体３３を貼り付け、このチップ支持体３３でリード５を支持することにより、リード５の変形を防ぐようにすることが望ましい。チップ支持体３３は、図５３に示すように、リード５の中途部に設けてもよい。端子８の幅をリード５の幅と同じする本実施の形態のリードフレームＬＦ８は、図５４および図５５に示すように、チップ支持体３３を有しないものに適用できることはもちろんである。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態１で説明した金型４０を使用して一枚のリードフレームＬＦ１に搭載された多数の半導体チップ２を同時に樹脂封止する場合は、リードフレームＬＦ１とモールド樹脂との熱膨張係数差に起因してダイシング前のリードフレームＬＦ１に反りや変形が生じる場合がある。
これを防止するには、例えば図５６に示すように、リードフレームＬＦ１の外枠部分にスリット２２を設けることが有効である。また、封止体３を構成するモールド樹脂に含まれるフィラーなどの量を変えることによって、封止体３の熱膨張係数をリードフレームＬＦ１の熱膨張係数に近づけることも有効である。
また、例えば図５７に示すように、封止体３の裏面にダイパッド部４を露出させることによって、放熱性の高いＱＦＮ１を実現することができる。封止体３の裏面にダイパッド部４を露出させるには、例えば厚い板厚の金属板１０をハーフエッチングして薄い板厚のリード５および吊りリード５ｂを形成する際、ダイパッド部４をフォトレジスト膜で覆っておくことにより、厚い板厚のダイパッド部４を形成すればよい。
また、前記実施の形態１では、厚い板厚の金属板１０をハーフエッチングして薄い板厚のダイパッド部４、リード５および吊りリード５ｂを形成したが、薄い板厚の吊りリード５ｂに比較的大きいサイズの半導体チップ２を搭載した場合は、吊りリード５ｂの剛性が不足することがある。その対策としては、例えば図５８に示すように、吊りリード５ｂの一部または全体をハーフエッチングせず、厚い板厚で形成することが有効である。また、この場合は、吊りリード５ｂの一部（または全体）が封止体３の裏面に露出するので、この露出部分を配線基板に半田付けすることによって、ＱＦＮ１と配線基板の接続信頼性やＱＦＮ１の放熱性を向上させることができる。
また、前記実施の形態では、封止体３を形成する際、金型４０（上型４０Ａおよび下型４０Ｂ）の間に樹脂シート４１を挟むモールド成形方法を用いたが、図５９に示すように、樹脂シート４１を使用しないモールド成形方法で封止体３を形成してもよい。この場合は、封止体３を金型４０から取り出した際、図６０（ａ）に示すように、端子８の一部が樹脂で覆われたり、図６０（ｂ）に示すように、端子８の全体が樹脂で覆われたりすることがあるので、図６１に示すように、グラインダなどのバリ取り手段３７を使って端子８の表面の樹脂バリを除去し、その後、端子８の表面に前述した印刷法やメッキ法で金属層を形成すればよい。
本発明は、ＱＦＮのような樹脂封止型半導体装置に適用することができる。
１ ＱＦＮ
２ 半導体チップ
３ 封止体
４ ダイパッド部
５ リード
５ａ リードの一端部側
５ｂ 吊りリード
５ｃ リードの他端部側
６ Ａｕワイヤ
７ ボンディングパッド
８ 端子
９ 半田層
１０ 金属板
１１ フォトレジスト膜
１２ ダミー端子
１２ａ ポリイミド樹脂
１３ 半田バンプ
１３ａ 半田ペースト
１４ 接着剤
１５、１６、１７ マスク
１８ａ Ｃｕペースト
１８ Ｃｕ端子
１９ 接着剤
２０ 金属板
２１ 端子
２２ スリット
２３ ヒートスプレッダ
３０Ａ、３０Ｂ 治具
３１ 溝
３２ 突起
３３ チップ支持体
３４ ダミー端子
３５ 窪み
３６ 端子
３７ バリ取り手段
４０ 金型
４０Ａ 上型
４０Ｂ 下型
４１ 樹脂シート
４２ エアベント
Ｃ１〜Ｃ２４ キャビティ
ｄ 端子の径
ＤＣ１〜ＤＣ８ ダミーキャビティ
Ｇ１〜Ｇ１６ ゲート
Ｌ ダイシングライン
ＬＦ１〜ＬＦ８ リードフレーム
Ｐ１ 端子間ピッチ（同一列）
Ｐ２ 端子間ピッチ（異なる列）
Ｐ３ リード一端部側先端ピッチ

Claims (3)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）平面形状が四辺形からなり、第１ダイパッド部、および平面視において前記第１ダイパッド部の周囲に配置された複数の第１リードを有する第１パターンと、平面形状が四辺形からなり、第２ダイパッド部、および平面視において前記第２ダイパッド部の周囲に配置された複数の第２リードを有し、かつ前記第１パターンの隣に配置された第２パターンと、平面視において前記第１パターンと前記第２パターンとの間に配置され、かつ前記複数の第１リードおよび前記複数の第２リードと連結する連結部分と、平面視において前記第１パターンおよび前記第２パターンの外側に位置する外枠部分とを備えたリードフレームを準備する工程；
    （ｂ）第１金型と、前記第１金型に形成された第１キャビティと、前記第１金型に形成された第２キャビティと、前記第１金型と対向する第２金型とを備えた金型を準備する工程；
    （ｃ）前記リードフレームの前記第１および第２ダイパッド部のそれぞれの上面に半導体チップを搭載する工程；
    （ｄ）前記（ｃ）工程の後、前記第１金型に形成された前記第１および第２キャビティが前記リードフレームの前記第１および第２パターンにそれぞれ対応し、かつ前記第１および第２ダイパッド部のそれぞれの前記上面に搭載された前記半導体チップが前記第１および前記第２キャビティでそれぞれ覆われるように、前記リードフレームの前記連結部分および前記外枠部分を前記第１金型と前記第２金型とで挟み込み、前記金型に形成されたゲートを介して前記第１キャビティ内に樹脂を注入し、さらに、前記第１キャビティを介して前記第２キャビティ内に前記樹脂を注入し、前記複数の第１および第２リードのそれぞれの端子部が露出するように、前記第１および第２パターンを一括して封止する樹脂封止体を成形する工程；
    （ｅ）前記（ｄ）工程の後、前記樹脂封止体の一部および前記リードフレームをダイサーで切断することによって、前記樹脂封止体を個片化する工程；
    ここで、
    前記（ｄ）工程により形成される前記樹脂封止体は、前記第１および第２ダイパッド部のそれぞれの前記上面側に位置する表面と、前記表面とは反対側の裏面を有しており、
    前記（ｄ）工程では、前記第１金型に形成され、かつ平面視において前記第１キャビティと前記第２キャビティとの間に設けられた連通部分を介して、前記第１キャビティから前記第２キャビティに前記樹脂を供給しており、
    さらに、前記（ｄ）工程では、前記複数の第１および第２リードのそれぞれの前記端子部が前記樹脂封止体の前記裏面から露出するように、前記第１および第２パターンを一括して封止する前記樹脂封止体を成形し、
    前記複数の第１および第２リードのそれぞれは、第１の厚さからなり、
    前記複数の第１および第２リードのそれぞれの前記端子部と、前記連結部分は、前記第１の厚さよりも大きい第２の厚さからなり、
    前記（ｅ）工程では、前記端子部と前記連結部分との間を前記ダイサーで切断する。
  2. 請求項１記載の半導体装置の製造方法において、
    前記リードフレームは、前記端子部および前記連結部分以外がハーフエッチングされていることを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記第１パターンのうち、前記連結部分と対向する辺側には、前記ゲート部が設けられており、
    前記第２パターンのうち、前記連結部分と対向する辺側には、エアベントが形成されていることを特徴とする半導体装置の製造方法。
JP2011082422A 2001-12-14 2011-04-04 半導体装置の製造方法 Pending JP2011155293A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011082422A JP2011155293A (ja) 2001-12-14 2011-04-04 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001381427 2001-12-14
JP2001381427 2001-12-14
JP2011082422A JP2011155293A (ja) 2001-12-14 2011-04-04 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008156464A Division JP4747188B2 (ja) 2001-12-14 2008-06-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011155293A true JP2011155293A (ja) 2011-08-11

Family

ID=38943358

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008156464A Expired - Fee Related JP4747188B2 (ja) 2001-12-14 2008-06-16 半導体装置の製造方法
JP2011082422A Pending JP2011155293A (ja) 2001-12-14 2011-04-04 半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008156464A Expired - Fee Related JP4747188B2 (ja) 2001-12-14 2008-06-16 半導体装置の製造方法

Country Status (2)

Country Link
JP (2) JP4747188B2 (ja)
CN (2) CN100536121C (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6121692B2 (ja) * 2012-11-05 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270627A (ja) * 1997-03-21 1998-10-09 Hitachi Ltd 半導体装置の製造方法およびリードフレーム
JP2000091488A (ja) * 1998-09-08 2000-03-31 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材
JP2001077136A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3227792B2 (ja) * 1992-05-18 2001-11-12 ソニー株式会社 半導体装置の樹脂封止方法
US5637914A (en) * 1994-05-16 1997-06-10 Hitachi, Ltd. Lead frame and semiconductor device encapsulated by resin
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
KR20030096435A (ko) * 1996-11-28 2003-12-31 가부시키가이샤 니콘 노광장치 및 노광방법
CN1143371C (zh) * 1996-12-26 2004-03-24 株式会社日立制作所 模制塑料型半导体器件及其制造工艺
JP3455116B2 (ja) * 1998-09-30 2003-10-14 株式会社三井ハイテック 半導体装置の製造方法
JP2001077287A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置用リードフレーム
JP3751496B2 (ja) * 2000-03-02 2006-03-01 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270627A (ja) * 1997-03-21 1998-10-09 Hitachi Ltd 半導体装置の製造方法およびリードフレーム
JP2000091488A (ja) * 1998-09-08 2000-03-31 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材
JP2001077136A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
CN101447438A (zh) 2009-06-03
JP2008258652A (ja) 2008-10-23
CN101090102A (zh) 2007-12-19
JP4747188B2 (ja) 2011-08-17
CN100536121C (zh) 2009-09-02
CN101447438B (zh) 2010-12-01

Similar Documents

Publication Publication Date Title
JP4173346B2 (ja) 半導体装置
US7019388B2 (en) Semiconductor device
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US7893547B2 (en) Semiconductor package with a support structure and fabrication method thereof
JP4095827B2 (ja) 半導体装置
KR20040030297A (ko) 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
KR20060042872A (ko) 반도체장치의 실장 방법
KR20000048011A (ko) 반도체 장치
JP3866127B2 (ja) 半導体装置
JP4243270B2 (ja) 半導体装置の製造方法
JP2004363365A (ja) 半導体装置及びその製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP2004247613A (ja) 半導体装置およびその製造方法
JP4747188B2 (ja) 半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2006216979A (ja) 半導体装置の製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077271A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2004200719A (ja) 半導体装置
JP2001077282A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077284A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077272A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH065770A (ja) 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130716