JP3227792B2 - 半導体装置の樹脂封止方法 - Google Patents
半導体装置の樹脂封止方法Info
- Publication number
- JP3227792B2 JP3227792B2 JP15153192A JP15153192A JP3227792B2 JP 3227792 B2 JP3227792 B2 JP 3227792B2 JP 15153192 A JP15153192 A JP 15153192A JP 15153192 A JP15153192 A JP 15153192A JP 3227792 B2 JP3227792 B2 JP 3227792B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- cavity
- semiconductor chip
- sealing
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の樹脂封止
方法、特に封止樹脂にボイド、未充填、断層が生じない
ようにできる半導体装置の樹脂封止方法に関する。
方法、特に封止樹脂にボイド、未充填、断層が生じない
ようにできる半導体装置の樹脂封止方法に関する。
【０００２】
【従来の技術】半導体装置の封止方法として樹脂による
封止とセラミックパッケージによる封止が多く用いられ
ているが固体撮像素子等の光学半導体装置の封止にはセ
ラミックパッケージによる封止が圧倒的に多く用いられ
ていた。というのは、セラミックパッケージタイプだと
パッケージの開口をガラス板で塞ぐことができ、光透過
が可能であるのに対して、封止用樹脂として充分に透明
度の高い樹脂の開発が進んでいなかったからである。
封止とセラミックパッケージによる封止が多く用いられ
ているが固体撮像素子等の光学半導体装置の封止にはセ
ラミックパッケージによる封止が圧倒的に多く用いられ
ていた。というのは、セラミックパッケージタイプだと
パッケージの開口をガラス板で塞ぐことができ、光透過
が可能であるのに対して、封止用樹脂として充分に透明
度の高い樹脂の開発が進んでいなかったからである。
【０００３】しかしながら、セラミック材料がきわめて
高価なので、可能な限り半導体装置の封止を樹脂で行う
ことが要求され、それに応じて固体撮像装置等の光学半
導体装置の封止に使用でき得る透明樹脂（例えばポリオ
レフィン）の開発が盛んに行われ、それに成功したよう
である。
高価なので、可能な限り半導体装置の封止を樹脂で行う
ことが要求され、それに応じて固体撮像装置等の光学半
導体装置の封止に使用でき得る透明樹脂（例えばポリオ
レフィン）の開発が盛んに行われ、それに成功したよう
である。
【０００４】ところで、一般に、樹脂封止は、図３
（Ａ）、（Ｂ）に示すように、プランジャヘッド１によ
り樹脂タブレット（予備加熱されている）が加圧される
とカル２、ランナ３及びゲート４を経てキャビティ５に
達してそのなかの半導体チップ６及びボンディングワイ
ヤ７、７、…を封止し、更にゲート４を経て外側のキャ
ビティ５に達し、その中の半導体チップ６及びボンディ
ングワイヤ７、７、…を封止する。そして、最も外側の
キャビティ６よりも外側に設けられたエアーベント８を
通してエアー抜きがされるようになっている。９はリー
ドフレームであり、１１は上型、１２は下型である。
（Ａ）、（Ｂ）に示すように、プランジャヘッド１によ
り樹脂タブレット（予備加熱されている）が加圧される
とカル２、ランナ３及びゲート４を経てキャビティ５に
達してそのなかの半導体チップ６及びボンディングワイ
ヤ７、７、…を封止し、更にゲート４を経て外側のキャ
ビティ５に達し、その中の半導体チップ６及びボンディ
ングワイヤ７、７、…を封止する。そして、最も外側の
キャビティ６よりも外側に設けられたエアーベント８を
通してエアー抜きがされるようになっている。９はリー
ドフレームであり、１１は上型、１２は下型である。
【０００５】尚、図３（Ａ）においては１つのランナ３
の一方の側のみにゲート４、キャビティ５があるかのよ
うに示したが、他方の側にもゲート４、キャビティ５が
あるのが普通であり、また、ランナ３からエアーベント
８に至る各樹脂注入経路に並ぶキャビティ６の数は図３
において２個であるが、実際はそれより多い（３以
上）。
の一方の側のみにゲート４、キャビティ５があるかのよ
うに示したが、他方の側にもゲート４、キャビティ５が
あるのが普通であり、また、ランナ３からエアーベント
８に至る各樹脂注入経路に並ぶキャビティ６の数は図３
において２個であるが、実際はそれより多い（３以
上）。
【０００６】
【発明が解決しようとする課題】ところで、半導体装置
の樹脂封止方法において問題となるのは、トンラスファ
成型金型の構造、樹脂材料、成形条件により、ボイド、
未充填、断層等の外観不良が発生するということであ
る。これは、適切な金型、樹脂を使用して量産している
場合でも生じてしまうものであり、管理をより厳しくす
ることにより不良率を低くすることはできても０にする
ことはできない。というのは、成形条件の予熱温度、成
形温度、成形圧力、圧入時間の最適値は、トンラスファ
成型金型のゲート面の摩耗、プランジャーヘッド、ポッ
ト部、エアーベント部の汚れや圧入バランスの変動によ
って変動するからである。
の樹脂封止方法において問題となるのは、トンラスファ
成型金型の構造、樹脂材料、成形条件により、ボイド、
未充填、断層等の外観不良が発生するということであ
る。これは、適切な金型、樹脂を使用して量産している
場合でも生じてしまうものであり、管理をより厳しくす
ることにより不良率を低くすることはできても０にする
ことはできない。というのは、成形条件の予熱温度、成
形温度、成形圧力、圧入時間の最適値は、トンラスファ
成型金型のゲート面の摩耗、プランジャーヘッド、ポッ
ト部、エアーベント部の汚れや圧入バランスの変動によ
って変動するからである。
【０００７】殊に、透明樹脂の場合、離型性が悪く、そ
のためトンラスファ成型金型に汚れが生じ易いためボイ
ド、未充填等の外観不良の不良率が高いのである。勿
論、離型性は離型材を用いれば良くすることができ、普
通の半導体装置の樹脂封止方法には離型剤が良く用いら
れているが、透明樹脂で封止する場合、離型剤によって
透明樹脂の透明度が低下する虞れがあるので離型剤の使
用が許されないのが普通である。しかも、透明樹脂は固
体撮像装置等の光学半導体装置に使用され、微小なボイ
ドの存在も許されない。そして、微小なボイドの発生は
通常の黒樹脂による半導体装置の樹脂封止方法における
成形条件では阻止することが不可能である。
のためトンラスファ成型金型に汚れが生じ易いためボイ
ド、未充填等の外観不良の不良率が高いのである。勿
論、離型性は離型材を用いれば良くすることができ、普
通の半導体装置の樹脂封止方法には離型剤が良く用いら
れているが、透明樹脂で封止する場合、離型剤によって
透明樹脂の透明度が低下する虞れがあるので離型剤の使
用が許されないのが普通である。しかも、透明樹脂は固
体撮像装置等の光学半導体装置に使用され、微小なボイ
ドの存在も許されない。そして、微小なボイドの発生は
通常の黒樹脂による半導体装置の樹脂封止方法における
成形条件では阻止することが不可能である。
【０００８】そこで、本願発明者はそのような微小なボ
イド等がどの部分に発生するかについて追究したとこ
ろ、ランナに近いキャビティには発生せず、エアーベン
トの一つ手前のキャビティのみに集中することを発見し
た。そこで、本願発明者はその発見を基に更に思索を重
ねた結果、本発明を為すに至った。即ち、本発明は封止
樹脂にボイド、未充填、断層が生じないようにすること
を目的とする。
イド等がどの部分に発生するかについて追究したとこ
ろ、ランナに近いキャビティには発生せず、エアーベン
トの一つ手前のキャビティのみに集中することを発見し
た。そこで、本願発明者はその発見を基に更に思索を重
ねた結果、本発明を為すに至った。即ち、本発明は封止
樹脂にボイド、未充填、断層が生じないようにすること
を目的とする。
【０００９】本発明は、トンラスファ成型金型として半
導体チップ封止用キャビティのうちの最も外側の半導体
チップ封止用キャビティの更に外側にゲートを介して該
半導体チップ封止用キャビティと略同じ形状及び略同じ
大きさのダミーキャビティと、エアーベントを設けたも
のを用いることとし、上記ダミーキャビティには、前記
半導体チップ封止用キャビティに配置されるリードフレ
ームと同様のリードフレームのみ配置して樹脂を注入す
ることを特徴とする。
導体チップ封止用キャビティのうちの最も外側の半導体
チップ封止用キャビティの更に外側にゲートを介して該
半導体チップ封止用キャビティと略同じ形状及び略同じ
大きさのダミーキャビティと、エアーベントを設けたも
のを用いることとし、上記ダミーキャビティには、前記
半導体チップ封止用キャビティに配置されるリードフレ
ームと同様のリードフレームのみ配置して樹脂を注入す
ることを特徴とする。
【００１０】
【作用】本発明によれば、最も外側（エアーベント側）
の半導体チップ封止用キャビティの更に外側にゲートを
介して該半導体チップ封止用キャビティと略同じ形状で
略同じ大きさのダミーキャビティと、エアーベントを設
けたので、樹脂封止した場合にはエアーベントに直接連
なるダミーキャビティ内に充填された樹脂には微小なボ
イド、未充填、断層が発生するも、それよりも内側（ゲ
ート側）の半導体チップ封止用キャビティを充填する封
止樹脂にはボイド、未充填、断層が発生しない。従っ
て、ボイド、樹脂未充填、断層等の外観不良の不良率を
低くすることができ、歩留り向上、信頼度向上を図るこ
とができる。そして、ダミーキャビティには、前記半導
体チップ封止用キャビティに配置されるリードフレーム
と同様のリードフレームのみ配置して樹脂を注入して樹
脂封止するので、ダミーキャビティ内にて高価な半導体
チップが微小ボイドのある樹脂で封止されて不良となる
無駄をなくすことができる。
の半導体チップ封止用キャビティの更に外側にゲートを
介して該半導体チップ封止用キャビティと略同じ形状で
略同じ大きさのダミーキャビティと、エアーベントを設
けたので、樹脂封止した場合にはエアーベントに直接連
なるダミーキャビティ内に充填された樹脂には微小なボ
イド、未充填、断層が発生するも、それよりも内側（ゲ
ート側）の半導体チップ封止用キャビティを充填する封
止樹脂にはボイド、未充填、断層が発生しない。従っ
て、ボイド、樹脂未充填、断層等の外観不良の不良率を
低くすることができ、歩留り向上、信頼度向上を図るこ
とができる。そして、ダミーキャビティには、前記半導
体チップ封止用キャビティに配置されるリードフレーム
と同様のリードフレームのみ配置して樹脂を注入して樹
脂封止するので、ダミーキャビティ内にて高価な半導体
チップが微小ボイドのある樹脂で封止されて不良となる
無駄をなくすことができる。
【００１１】
【実施例】以下、本発明半導体装置の樹脂封止方法及び
樹脂封止装置を図示実施例に従って詳細に説明する。図
１（Ａ）、（Ｂ）、図２は本発明の一つの実施例を示す
もので、図１（Ａ）は樹脂注入経路を注入された樹脂の
形で示す斜視図、図１（Ｂ）はトンラスファ成型金型の
断面図、図２は２つのトンラスファ成型金型の概略を示
す平面図である。本実施例は、図３に示した従来例と
は、トンラスファ成型金型としてダミーキャビティを有
しているものを用いる点で大きく異なっているが、それ
以外の点では共通しており、そして、共通している点に
ついては既に説明済みであるので説明を省略し、異なっ
ている点についてのみ説明する。また、各図を通して共
通する部分には共通の符号を付した。
樹脂封止装置を図示実施例に従って詳細に説明する。図
１（Ａ）、（Ｂ）、図２は本発明の一つの実施例を示す
もので、図１（Ａ）は樹脂注入経路を注入された樹脂の
形で示す斜視図、図１（Ｂ）はトンラスファ成型金型の
断面図、図２は２つのトンラスファ成型金型の概略を示
す平面図である。本実施例は、図３に示した従来例と
は、トンラスファ成型金型としてダミーキャビティを有
しているものを用いる点で大きく異なっているが、それ
以外の点では共通しており、そして、共通している点に
ついては既に説明済みであるので説明を省略し、異なっ
ている点についてのみ説明する。また、各図を通して共
通する部分には共通の符号を付した。
【００１２】図面において、１３は最も外側の半導体チ
ップ封止用キャビティのうちの最も外側の半導体チップ
封止用キャビティの更に外側にゲートを介して設けたダ
ミーキャビティで、普通の半導体チップ封止用キャイテ
ィ５と全く同じ形状、大きさを有しており、トンラスフ
ァ成型金型内に配置されたリードフレーム９の半導体チ
ップ６が存在していないという点で普通の半導体チップ
封止用キャイティ５と異なっている。そして、その外側
にエアーベント８が設けられている。
ップ封止用キャビティのうちの最も外側の半導体チップ
封止用キャビティの更に外側にゲートを介して設けたダ
ミーキャビティで、普通の半導体チップ封止用キャイテ
ィ５と全く同じ形状、大きさを有しており、トンラスフ
ァ成型金型内に配置されたリードフレーム９の半導体チ
ップ６が存在していないという点で普通の半導体チップ
封止用キャイティ５と異なっている。そして、その外側
にエアーベント８が設けられている。
【００１３】図２に従ってトンラスファ成型金型の全体
的構造の概略を説明すると、１つのポット（２に示す部
分）から４つのゲート３、３、３、３が延びており、各
ゲート３の両側にリードフレームが配置されるリードフ
レーム配置領域１４、１４が設けられている。
的構造の概略を説明すると、１つのポット（２に示す部
分）から４つのゲート３、３、３、３が延びており、各
ゲート３の両側にリードフレームが配置されるリードフ
レーム配置領域１４、１４が設けられている。
【００１４】各リードフレーム配置領域１４にはそれぞ
れゲート３の延びる方向に１０、ゲート３から外側（即
ちエアーベント側）に行く方向に４の、即ち１０×４個
のキャビティがマトリックス状に配置されており、その
うち最も外側のキャビティがダミーキャビティ１３とさ
れており、１５はダミーキャビティ１３が位置するダミ
ーキャビティ配置領域である。
れゲート３の延びる方向に１０、ゲート３から外側（即
ちエアーベント側）に行く方向に４の、即ち１０×４個
のキャビティがマトリックス状に配置されており、その
うち最も外側のキャビティがダミーキャビティ１３とさ
れており、１５はダミーキャビティ１３が位置するダミ
ーキャビティ配置領域である。
【００１５】このようなトンラスファ成型金型の樹脂封
止装置による樹脂封止をする場合は、先ず、普通の黒樹
脂による半導体装置の樹脂封止方法と同様に、金型内
に、即ち開いた状態の金型の下型１２上にリードフレー
ム９をセットする。但し、普通の場合とは、リードフレ
ーム９が各ダミーキャビティ１３に対応する部分には半
導体チップ６を配置されていないという点で異なる。な
ぜこのようになっているかというと、ダミーキャビティ
１３に半導体チップ６を配置すると封止樹脂に微小ボイ
ドが出来て外観不良が生じる可能性が高く、高価な半導
体チップに無駄ができるからである。
止装置による樹脂封止をする場合は、先ず、普通の黒樹
脂による半導体装置の樹脂封止方法と同様に、金型内
に、即ち開いた状態の金型の下型１２上にリードフレー
ム９をセットする。但し、普通の場合とは、リードフレ
ーム９が各ダミーキャビティ１３に対応する部分には半
導体チップ６を配置されていないという点で異なる。な
ぜこのようになっているかというと、ダミーキャビティ
１３に半導体チップ６を配置すると封止樹脂に微小ボイ
ドが出来て外観不良が生じる可能性が高く、高価な半導
体チップに無駄ができるからである。
【００１６】そして、リードフレーム５のセットが終る
と金型のポットへ予備加熱された樹脂タブレットを供給
し、プランジャ１を下降させて徐々に溶融する樹脂を各
ランナを通して各ゲートより各キャビティに供給する。
すると、各ランナと近いキャビティから順に樹脂が充填
されて行き、最後にエアーベント８に近いダミーキャビ
ティ１３が充填される。そしてエアーベント８に直接連
通するキャビティであるダミーキャビティ１３を充填す
る封止樹脂には、固体撮像装置や光ピックアップ用光学
半導体装置等の場合に看過されない微小ボイドが発生す
る。しかし、ダミーキャビティ１３よりも内側、即ちラ
ンナ側のキャビティ５を充填する封止樹脂には微小ボイ
ドがほとんど発生しない。
と金型のポットへ予備加熱された樹脂タブレットを供給
し、プランジャ１を下降させて徐々に溶融する樹脂を各
ランナを通して各ゲートより各キャビティに供給する。
すると、各ランナと近いキャビティから順に樹脂が充填
されて行き、最後にエアーベント８に近いダミーキャビ
ティ１３が充填される。そしてエアーベント８に直接連
通するキャビティであるダミーキャビティ１３を充填す
る封止樹脂には、固体撮像装置や光ピックアップ用光学
半導体装置等の場合に看過されない微小ボイドが発生す
る。しかし、ダミーキャビティ１３よりも内側、即ちラ
ンナ側のキャビティ５を充填する封止樹脂には微小ボイ
ドがほとんど発生しない。
【００１７】そこで、樹脂封止後において、リードフレ
ーム９のダミーキャビティ１３の部分を切断除去する。
すると、内部に封止された半導体チップが存在している
半導体装置にはボイド、未充填等の外観不良がほとんど
存在しない。従って、ボイド、未充填等の外観不良の不
良率の低減を図ることができる。
ーム９のダミーキャビティ１３の部分を切断除去する。
すると、内部に封止された半導体チップが存在している
半導体装置にはボイド、未充填等の外観不良がほとんど
存在しない。従って、ボイド、未充填等の外観不良の不
良率の低減を図ることができる。
【００１８】尚、本実施例によれば、リードフレーム９
のダミーキャビティ配置領域１５にあたる部分及び各ダ
ミーキャビティ１３を充填する樹脂が無駄になることに
なる。しかしながら、セラミックの材料がきわめて高い
ので、かかる樹脂の無駄が生じたとしても樹脂封止の方
がセラミックで封止した場合よりも相当に安くできる。
また、非常に付加価値の高い半導体チップの無駄をなく
すことができるので、リードフレーム材料、樹脂材料の
無駄を補って余りある大きな製造コスト低減効果を得る
ことができる。
のダミーキャビティ配置領域１５にあたる部分及び各ダ
ミーキャビティ１３を充填する樹脂が無駄になることに
なる。しかしながら、セラミックの材料がきわめて高い
ので、かかる樹脂の無駄が生じたとしても樹脂封止の方
がセラミックで封止した場合よりも相当に安くできる。
また、非常に付加価値の高い半導体チップの無駄をなく
すことができるので、リードフレーム材料、樹脂材料の
無駄を補って余りある大きな製造コスト低減効果を得る
ことができる。
【００１９】
【発明の効果】本発明は、トンラスファ成型金型として
半導体チップ封止用キャビティのうちの最も外側の半導
体チップ封止用キャビティの更に外側にゲートを介して
該半導体チップ封止用キャビティと略同じ形状及び略同
じ大きさのダミーキャビティと、エアーベントを設けた
ものを用いることとし、上記ダミーキャビティには、前
記半導体チップ封止用キャビティに配置されるリードフ
レームと同様のリードフレームのみ配置して樹脂を注入
することを特徴とする。従って、本発明によれば、最も
外側（エアーベント側）の半導体チップ封止用キャビテ
ィの更に外側にゲートを介して該半導体チップ封止用キ
ャビティと略同じ形状で略同じ大きさのダミーキャビテ
ィと、エアーベントを設けたので、樹脂封止した場合に
はエアーベントに直接連なるダミーキャビティ内に充填
された樹脂には微小なボイド、未充填、断層が発生する
も、それよりも内側（ゲート側）の半導体チップ封止用
キャビティを充填する封止樹脂にはボイド、未充填、断
層が発生しない。従って、ボイド、樹脂未充填、断層等
の外観不良の不良率を低くすることができ、歩留り向
上、信頼度向上を図ることができる。そして、ダミーキ
ャビティには、前記半導体チップ封止用キャビティに配
置されるリードフレームと同様のリードフレームのみ配
置して樹脂を注入して樹脂封止するので、ダミーキャビ
ティ内にて高価な半導体チップが微小ボイドのある樹脂
で封止されて不良となる無駄をなくすことができる。
半導体チップ封止用キャビティのうちの最も外側の半導
体チップ封止用キャビティの更に外側にゲートを介して
該半導体チップ封止用キャビティと略同じ形状及び略同
じ大きさのダミーキャビティと、エアーベントを設けた
ものを用いることとし、上記ダミーキャビティには、前
記半導体チップ封止用キャビティに配置されるリードフ
レームと同様のリードフレームのみ配置して樹脂を注入
することを特徴とする。従って、本発明によれば、最も
外側（エアーベント側）の半導体チップ封止用キャビテ
ィの更に外側にゲートを介して該半導体チップ封止用キ
ャビティと略同じ形状で略同じ大きさのダミーキャビテ
ィと、エアーベントを設けたので、樹脂封止した場合に
はエアーベントに直接連なるダミーキャビティ内に充填
された樹脂には微小なボイド、未充填、断層が発生する
も、それよりも内側（ゲート側）の半導体チップ封止用
キャビティを充填する封止樹脂にはボイド、未充填、断
層が発生しない。従って、ボイド、樹脂未充填、断層等
の外観不良の不良率を低くすることができ、歩留り向
上、信頼度向上を図ることができる。そして、ダミーキ
ャビティには、前記半導体チップ封止用キャビティに配
置されるリードフレームと同様のリードフレームのみ配
置して樹脂を注入して樹脂封止するので、ダミーキャビ
ティ内にて高価な半導体チップが微小ボイドのある樹脂
で封止されて不良となる無駄をなくすことができる。
【図１】（Ａ）、（Ｂ）は本発明の一つの実施例を示す
もので、（Ａ）は樹脂注入経路を注入された樹脂の形で
示す斜視図、（Ｂ）はトンラスファ成型金型の断面図で
ある。
もので、（Ａ）は樹脂注入経路を注入された樹脂の形で
示す斜視図、（Ｂ）はトンラスファ成型金型の断面図で
ある。
【図２】図１に示す実施例のトンラスファ成型金型の全
体的構造の概略を示す平面図である。
体的構造の概略を示す平面図である。
【図３】（Ａ）、（Ｂ）は従来例を示すもので、（Ａ）
は樹脂注入経路を注入された樹脂の形で示す斜視図、
（Ｂ）はトンラスファ成型金型の断面図である。
は樹脂注入経路を注入された樹脂の形で示す斜視図、
（Ｂ）はトンラスファ成型金型の断面図である。
３ ランナ ４ ゲート ５ 半導体チップ封止用キャビティ ６ 半導体チップ ８ エアーベント ９ リードフレーム １１ 金型（上型） １２ 金型（下型） １３ ダミーキャビティ
Claims (1)
- 【請求項１】 トンラスファ成型金型に、半導体チップ
が配置されたリードフレームを、各半導体チップが該金
型の各半導体チップ封止用キャビティ内に位置するよう
整列し、ランナ、ゲートを通して該各半導体チップ封止
用キャビティに樹脂を注入する半導体装置の樹脂封止方
法において、 トンラスファ成型金型として半導体チップ封止用キャビ
ティのうちの最も外側の半導体チップ封止用キャビティ
の更に外側にゲートを介して該半導体チップ封止用キャ
ビティと略同じ形状及び略同じ大きさのダミーキャビテ
ィと、エアーベントを設けたものを用いることとし、 上記ダミーキャビティには、前記半導体チップ封止用キ
ャビティに配置されるリードフレームと同様のリードフ
レームのみ配置して樹脂を注入する ことを特徴とする半
導体装置の樹脂封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15153192A JP3227792B2 (ja) | 1992-05-18 | 1992-05-18 | 半導体装置の樹脂封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15153192A JP3227792B2 (ja) | 1992-05-18 | 1992-05-18 | 半導体装置の樹脂封止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05326596A JPH05326596A (ja) | 1993-12-10 |
| JP3227792B2 true JP3227792B2 (ja) | 2001-11-12 |
Family
ID=15520554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15153192A Expired - Fee Related JP3227792B2 (ja) | 1992-05-18 | 1992-05-18 | 半導体装置の樹脂封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3227792B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101447438B (zh) * | 2001-12-14 | 2010-12-01 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
-
1992
- 1992-05-18 JP JP15153192A patent/JP3227792B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05326596A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11274196A (ja) | 半導体装置の製造方法およびモールドシステム並びに半導体装置 | |
| US20020017738A1 (en) | Resin sealing method and resin sealing apparatus | |
| JP3227792B2 (ja) | 半導体装置の樹脂封止方法 | |
| JPH1158449A (ja) | 半導体装置の樹脂封止成形金型 | |
| JPH05243301A (ja) | 半導体装置製造方法 | |
| US20030062605A1 (en) | Lead frame for resin sealed semiconductor device and method of forming the device using the lead frame | |
| JPH0342495B2 (ja) | ||
| JP2000311909A (ja) | 樹脂封止半導体装置のモールド装置 | |
| JP2598988B2 (ja) | 電子部品の樹脂封止成形方法 | |
| JPH0745765A (ja) | 樹脂封止型半導体装置の樹脂封止法 | |
| JP2609894B2 (ja) | 被封止部品のトランスファ樹脂封止成形方法とこれに用いられる樹脂封止成形用金型装置及びフィルムキャリア | |
| JP2778332B2 (ja) | 半導体装置の製造方法 | |
| JPS5827326A (ja) | Ｉｃチツプの樹脂封止方法 | |
| JPH1187433A (ja) | 半導体装置およびその製造方法 | |
| JP3477488B2 (ja) | 樹脂封止方法及び樹脂封止装置 | |
| JPH05304180A (ja) | 樹脂封止方法及び樹脂封止装置 | |
| JPH08156029A (ja) | 半導体パッケージの製造方法と、これに用いられるフィルムおよび金型 | |
| JP2560975B2 (ja) | 樹脂封止用金型 | |
| JP2631990B2 (ja) | 電子部品の樹脂封止成形用金型 | |
| JPH09153506A (ja) | 半導体樹脂封止用金型及びそれを用いた半導体装置の製造方法 | |
| JPH0590314A (ja) | 半導体の樹脂封止成形方法 | |
| JPH05166866A (ja) | 電子部品の樹脂封止成形方法と装置及びリードフレーム | |
| JPH09181105A (ja) | 半導体樹脂封止用金型 | |
| JP2000031177A (ja) | 樹脂封止用金型及び樹脂封止方法 | |
| JPH03232245A (ja) | 樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |