JPH11145356A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11145356A JPH11145356A JP9322026A JP32202697A JPH11145356A JP H11145356 A JPH11145356 A JP H11145356A JP 9322026 A JP9322026 A JP 9322026A JP 32202697 A JP32202697 A JP 32202697A JP H11145356 A JPH11145356 A JP H11145356A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- semiconductor device
- taken out
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
(57)【要約】
【課題】 半田接続の信頼性を向上させて実装密度を高
くでき、また、チップコンデンサやチップ抵抗と同様に
取り扱う事ができる半導体装置を提供する事にある。 【解決手段】 外部回路との接続を行なうためのリード
７１を、少なくともパッケージ９の底面５に有してなる
半導体装置において、リード７１をパッケージ９の底面
５又は底面５と対向する面（上面）６の少なくとも一方
から取り出し、パッケージ９の側面９１に添わせる構成
とした。
くでき、また、チップコンデンサやチップ抵抗と同様に
取り扱う事ができる半導体装置を提供する事にある。 【解決手段】 外部回路との接続を行なうためのリード
７１を、少なくともパッケージ９の底面５に有してなる
半導体装置において、リード７１をパッケージ９の底面
５又は底面５と対向する面（上面）６の少なくとも一方
から取り出し、パッケージ９の側面９１に添わせる構成
とした。
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装型の半導
体装置及びその製造方法に関し、特に高密度実装を目的
としたデイスクリート型半導体装置及びその製造方法の
技術に関する。
体装置及びその製造方法に関し、特に高密度実装を目的
としたデイスクリート型半導体装置及びその製造方法の
技術に関する。
【０００２】
【従来の技術】パッケージ底部で外部との電気的接続を
取る構造の半導体装置は、リードパッケージと呼ばれ、
図４に示すように、パッケージ側面１から取り出したリ
ード２をパッケージ底面３方向に折り曲げ、更にパッケ
ージ底面３に設けられた凸起４部分と同じ高さになる
様、再度パッケージ底面３に添わせてリードを曲げた構
造を有する。
取る構造の半導体装置は、リードパッケージと呼ばれ、
図４に示すように、パッケージ側面１から取り出したリ
ード２をパッケージ底面３方向に折り曲げ、更にパッケ
ージ底面３に設けられた凸起４部分と同じ高さになる
様、再度パッケージ底面３に添わせてリードを曲げた構
造を有する。
【０００３】
【発明が解決しようとする課題】第１の問題点は、半田
接続の信頼性が低下することである。特に、２ｐｉｎの
小型パッケージの場合、安定に半田付けを行なうリード
面積を確保出来ないという問題点がある。
接続の信頼性が低下することである。特に、２ｐｉｎの
小型パッケージの場合、安定に半田付けを行なうリード
面積を確保出来ないという問題点がある。
【０００４】その理由は、パッケージの薄型化に伴い側
面１に添うリード２部分の寸法が短くなり、パッケージ
底面３に添うリード２部分は、リード２、２間の絶縁の
為に一定の間隔が必要なため、短くする必要が有ること
による。
面１に添うリード２部分の寸法が短くなり、パッケージ
底面３に添うリード２部分は、リード２、２間の絶縁の
為に一定の間隔が必要なため、短くする必要が有ること
による。
【０００５】本発明の目的は、半田接続の信頼性を向上
させて実装密度を高くできる半導体装置を提供する事に
ある。本発明の他の目的は、チップコンデンサやチップ
抵抗と同様に取り扱う事ができる半導体装置を提供する
事にある。
させて実装密度を高くできる半導体装置を提供する事に
ある。本発明の他の目的は、チップコンデンサやチップ
抵抗と同様に取り扱う事ができる半導体装置を提供する
事にある。
【０００６】
【課題を解決するための手段】前記問題を解決するた
め、本発明では、外部回路との接続を行なうためのリー
ドを、少なくともパッケージの底面に有してなる半導体
装置において、リードをパッケージの底面又は底面と対
向する面の少なくとも一方から取り出し、パッケージの
側面に添わせる構成とした。ここで、底面と対向する面
についてはパッケージの上面であるのが大変好適であ
る。また、リードが複数ある場合、各リードをパッケー
ジの上面から取り出すこともできる。また、リードが複
数ある場合、それらのうちの一部のリードをパッケージ
の底面から取り出し、パッケージの側面および上面に添
わせた構成とすることもできる。一方、本発明の方法で
は、外部回路との接続を行なうためのリードを、少なく
ともパッケージの底面に有してなる半導体装置を製造す
るに際し、リードフレームを用い予めフォーミングする
工程と、フォーミングしたリードフレームにペレットを
取り付けると共に必要な電気的接続を行う工程と、リー
ドフレームからリードの形成に必要な部分を残して前記
ペレット部分と共に樹脂封止してパッケージ部分を形成
する工程とを含み、リードフレームのフォーミング時に
おいてパッケージの上面からリードが取り出されるよう
に曲げ加工しておく方法とした。その場合、リードフレ
ームのフォーミング時においてパッケージの底面からリ
ードが取り出されるように曲げ加工しておくこともでき
る。また、パッケージから取り出されたリードを、パッ
ケージの側面から上面又は底面に添わせて曲げ加工する
こともできる。
め、本発明では、外部回路との接続を行なうためのリー
ドを、少なくともパッケージの底面に有してなる半導体
装置において、リードをパッケージの底面又は底面と対
向する面の少なくとも一方から取り出し、パッケージの
側面に添わせる構成とした。ここで、底面と対向する面
についてはパッケージの上面であるのが大変好適であ
る。また、リードが複数ある場合、各リードをパッケー
ジの上面から取り出すこともできる。また、リードが複
数ある場合、それらのうちの一部のリードをパッケージ
の底面から取り出し、パッケージの側面および上面に添
わせた構成とすることもできる。一方、本発明の方法で
は、外部回路との接続を行なうためのリードを、少なく
ともパッケージの底面に有してなる半導体装置を製造す
るに際し、リードフレームを用い予めフォーミングする
工程と、フォーミングしたリードフレームにペレットを
取り付けると共に必要な電気的接続を行う工程と、リー
ドフレームからリードの形成に必要な部分を残して前記
ペレット部分と共に樹脂封止してパッケージ部分を形成
する工程とを含み、リードフレームのフォーミング時に
おいてパッケージの上面からリードが取り出されるよう
に曲げ加工しておく方法とした。その場合、リードフレ
ームのフォーミング時においてパッケージの底面からリ
ードが取り出されるように曲げ加工しておくこともでき
る。また、パッケージから取り出されたリードを、パッ
ケージの側面から上面又は底面に添わせて曲げ加工する
こともできる。
【０００７】従来に比べ本発明は、パッケージの側面全
長及びパッケージの底面に対向する面にまでリードを有
している。このため、半田付け時にパッケージの底面に
対向する面にまで半田付け出来るので、従来に比べ半田
付け面積が広くなる。
長及びパッケージの底面に対向する面にまでリードを有
している。このため、半田付け時にパッケージの底面に
対向する面にまで半田付け出来るので、従来に比べ半田
付け面積が広くなる。
【０００８】次に、本発明の実施の形態について図面を
参照して詳細に説明する。図１、３に示す様に、本発明
ではパッケージからリードを取り出す位置をパッケージ
の底面（以下、底面と呼ぶ）又は、パッケージの底面と
対向する面（以下、上面と呼ぶ）として定義する。
参照して詳細に説明する。図１、３に示す様に、本発明
ではパッケージからリードを取り出す位置をパッケージ
の底面（以下、底面と呼ぶ）又は、パッケージの底面と
対向する面（以下、上面と呼ぶ）として定義する。
【０００９】本発明の半導体装置は、パッケージの底面
５又は、底面５に対向する上面６からリード７１を取り
出す様に予めフォーミングしたリードフレーム７と、ペ
レットＰの電気的接続８を取った後、樹脂封止にてパッ
ケージ９を形成し、パッケージ９の側面９１に沿ってリ
ード７１を折り曲げ、リード７１を取り出した面と対向
する面にまでリードを有する構造を含む。
５又は、底面５に対向する上面６からリード７１を取り
出す様に予めフォーミングしたリードフレーム７と、ペ
レットＰの電気的接続８を取った後、樹脂封止にてパッ
ケージ９を形成し、パッケージ９の側面９１に沿ってリ
ード７１を折り曲げ、リード７１を取り出した面と対向
する面にまでリードを有する構造を含む。
【００１０】パッケージ９内部のペレットＰとリードフ
レーム７の電気的接続方法は、ワイヤボンデイング法で
も、リードフレーム７によるサンドイッチでも構わな
い。樹脂封止時に、リードフレーム７がパッケージ９の
底面５又は底面５と対向する上面６から取り出される
様、リードフレーム７がフォーミングされている事が重
要である。
レーム７の電気的接続方法は、ワイヤボンデイング法で
も、リードフレーム７によるサンドイッチでも構わな
い。樹脂封止時に、リードフレーム７がパッケージ９の
底面５又は底面５と対向する上面６から取り出される
様、リードフレーム７がフォーミングされている事が重
要である。
【００１１】樹脂封止後は、パッケージ９から取り出し
たリード７１を所定の長さに切断し、図１〜３に示す様
にパッケージ側面９１に沿ってフォーミングし、それぞ
れ上面６から取り出したリード７１は底面５まで、ある
いは底面５から取り出したリード７１は上面６まで至っ
ている。
たリード７１を所定の長さに切断し、図１〜３に示す様
にパッケージ側面９１に沿ってフォーミングし、それぞ
れ上面６から取り出したリード７１は底面５まで、ある
いは底面５から取り出したリード７１は上面６まで至っ
ている。
【００１２】
【実施例】次に、本発明の実施例について、その製造例
と共に図面を参照して詳細に説明する。図２に示す様
に、厚さ０．１１ｍｍ、幅０．３ｍのリード７１を有す
るリードフレーム７をプレスし、０．１５ｍｍの高さの
凸部７ａを形成する。そして、凸部７ａの裏面にヒータ
ーを接触させ、所定の温度で加熱しながらペレットＰを
搭載する。
と共に図面を参照して詳細に説明する。図２に示す様
に、厚さ０．１１ｍｍ、幅０．３ｍのリード７１を有す
るリードフレーム７をプレスし、０．１５ｍｍの高さの
凸部７ａを形成する。そして、凸部７ａの裏面にヒータ
ーを接触させ、所定の温度で加熱しながらペレットＰを
搭載する。
【００１３】続いて、同様に加熱しながら金線を用い
て、ワイヤボンデイング８にて接続する。次に、縦１．
２５ｍｍ、長さ１．７ｍｍ、厚さ０．９ｍｍのパッケー
ジ９の形状に樹脂封止する。
て、ワイヤボンデイング８にて接続する。次に、縦１．
２５ｍｍ、長さ１．７ｍｍ、厚さ０．９ｍｍのパッケー
ジ９の形状に樹脂封止する。
【００１４】最後に、リード７１をパッケージ側面９１
部分、底面５部分にリード７１が沿って形成される様に
２回に分けてフォーミングする。 製品はこの後、選別
・捺印・テーピングされ完成する。
部分、底面５部分にリード７１が沿って形成される様に
２回に分けてフォーミングする。 製品はこの後、選別
・捺印・テーピングされ完成する。
【００１５】この実施例では、半田付時に半田で接続さ
れるリードの面積が約０．１２ｍｍ（約４５％）広くな
り、小型パッケージの半導体装置でありながら高い接続
信頼性を有する効果が得られる。
れるリードの面積が約０．１２ｍｍ（約４５％）広くな
り、小型パッケージの半導体装置でありながら高い接続
信頼性を有する効果が得られる。
【００１６】なお、図１においては。複数のリード７１
をパッケージ９の上面６からのみ取り出した例を示して
いる。
をパッケージ９の上面６からのみ取り出した例を示して
いる。
【００１７】一方、図３においては、他の実施の形態と
して、底面５及び底面５と対向する面である上面６から
リード７１をそれぞれ取り出した例を示している。この
場合には、リードフレーム７をいずれも同一の形状に曲
げ加工している。勿論、この例でも、樹脂封止前にそれ
ぞれの面からリードを取り出すことができる形状にする
ことが重要である。
して、底面５及び底面５と対向する面である上面６から
リード７１をそれぞれ取り出した例を示している。この
場合には、リードフレーム７をいずれも同一の形状に曲
げ加工している。勿論、この例でも、樹脂封止前にそれ
ぞれの面からリードを取り出すことができる形状にする
ことが重要である。
【００１８】なお、図３の例では、ペレットＰをリード
フレーム７で挟み付ける形態として、電気的接続を図っ
ている。このような構成とした場合、ワイヤボンディン
グ工程を省くことができる利点がある。
フレーム７で挟み付ける形態として、電気的接続を図っ
ている。このような構成とした場合、ワイヤボンディン
グ工程を省くことができる利点がある。
【００１９】
【発明の効果】第１の効果は、半田付時に半田で接続さ
れるリードの面積が十分に広くなり、小型パッケージの
半導体装置でありながら高い接続信頼性を有する。
れるリードの面積が十分に広くなり、小型パッケージの
半導体装置でありながら高い接続信頼性を有する。
【００２０】その理由は、リードをパッケージの側面で
はなく底面又は底面に対向する面から取り出し、側面の
全長及びリード取り出し面と対向する面にまでリードを
形成したので、リード長をより長く取れる様になったか
らである。
はなく底面又は底面に対向する面から取り出し、側面の
全長及びリード取り出し面と対向する面にまでリードを
形成したので、リード長をより長く取れる様になったか
らである。
【００２１】第２の効果は、チップコンデンサやチップ
抵抗の様に取り出しリードを有さない部品と同様に小型
パッケージの半導体製品を扱える様になった。
抵抗の様に取り出しリードを有さない部品と同様に小型
パッケージの半導体製品を扱える様になった。
【図１】本発明の実施の形態を示す断面図である。
【図２】本発明の実施の形態に係る半導体装置の製造工
程を示す断面図である。
程を示す断面図である。
【図３】本発明の他の実施の形態を示す断面図である。
【図４】従来の技術例を示す断面図である。
１ パッケージ側面 ２ リード ３ パッケージ底面 ４ 突起 ５ パッケージ底面 ６ パッケージ底面と対向する面（上面） ７ リードフレーム ７１ リード ７ａ 凸部 ８ ボンディングワイヤー ９ パッケージ ９１ パッケージ側面
Claims (7)
- 【請求項１】 外部回路との接続を行なうためのリード
を、少なくともパッケージの底面に有してなる半導体装
置において、前記リードをパッケージの底面又は底面と
対向する面の少なくとも一方から取り出し、パッケージ
の側面に添わせていることを特徴とする、半導体装置。 - 【請求項２】 前記底面と対向する面がパッケージの上
面であることを特徴とする、請求項１記載の半導体装
置。 - 【請求項３】 前記リードが複数あり、各リードを前記
パッケージの上面から取り出していることを特徴とす
る、請求項１又は２記載の半導体装置。 - 【請求項４】 前記リードが複数あり、それらのうちの
一部のリードをパッケージの底面から取り出し、パッケ
ージの側面及び上面に添わせていることを特徴とする、
請求項１〜３の何れかに記載の半導体装置。 - 【請求項５】 外部回路との接続を行なうためのリード
を、少なくともパッケージの底面に有してなる半導体装
置を製造するに際し、リードフレームを用い予めフォー
ミングする工程と、フォーミングしたリードフレームに
ペレットを取り付けると共に必要な電気的接続を行う工
程と、リードフレームからリードの形成に必要な部分を
残して前記ペレット部分と共に樹脂封止してパッケージ
部分を形成する工程とを含み、前記リードフレームのフ
ォーミング時においてパッケージの上面からリードが取
り出されるように曲げ加工しておくことを特徴とする、
半導体装置の製造方法。 - 【請求項６】 前記リードフレームのフォーミング時に
おいてパッケージの底面からリードが取り出されるよう
に曲げ加工しておくことを特徴とする、請求項５記載の
半導体装置の製造方法。 - 【請求項７】 前記パッケージから取り出されたリード
を、パッケージの側面から上面又は底面に添わせて曲げ
加工することを特徴とする、請求項５又は６記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322026A JP2998726B2 (ja) | 1997-11-10 | 1997-11-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322026A JP2998726B2 (ja) | 1997-11-10 | 1997-11-10 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145356A true JPH11145356A (ja) | 1999-05-28 |
| JP2998726B2 JP2998726B2 (ja) | 2000-01-11 |
Family
ID=18139102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9322026A Expired - Lifetime JP2998726B2 (ja) | 1997-11-10 | 1997-11-10 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2998726B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10025774A1 (de) * | 2000-05-26 | 2001-12-06 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement mit Oberflächenmetallisierung |
| JP2019216214A (ja) * | 2018-06-14 | 2019-12-19 | 富士電機株式会社 | 半導体装置、リードフレーム及び半導体装置の製造方法 |
-
1997
- 1997-11-10 JP JP9322026A patent/JP2998726B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10025774A1 (de) * | 2000-05-26 | 2001-12-06 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement mit Oberflächenmetallisierung |
| US7109590B2 (en) | 2000-05-26 | 2006-09-19 | Osram Gmbh | Semiconductor component comprising a surface metallization |
| JP2019216214A (ja) * | 2018-06-14 | 2019-12-19 | 富士電機株式会社 | 半導体装置、リードフレーム及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2998726B2 (ja) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3680092B2 (ja) | スタックパッケージ | |
| US6703696B2 (en) | Semiconductor package | |
| US5864174A (en) | Semiconductor device having a die pad structure for preventing cracks in a molding resin | |
| US5834691A (en) | Lead frame, its use in the fabrication of resin-encapsulated semiconductor device | |
| US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
| JPH09260538A (ja) | 樹脂封止型半導体装置及び製造方法とその実装構造 | |
| JP2002222906A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2732767B2 (ja) | 樹脂封止型半導体装置 | |
| JP2981194B2 (ja) | 半導体チップパッケージ | |
| JPH11145356A (ja) | 半導体装置及びその製造方法 | |
| JPH08162329A (ja) | チップインダクタ及びその製造方法 | |
| US5783426A (en) | Semiconductor device having semiconductor chip mounted in package having cavity and method for fabricating the same | |
| JPH09129798A (ja) | 電子部品およびその製法 | |
| JPS6231497B2 (ja) | ||
| JP4266429B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH10303227A (ja) | 半導体パッケージ及びその製造方法 | |
| US7204017B2 (en) | Manufacturing method of a modularized leadframe | |
| JP3422276B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR100621990B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP3127104B2 (ja) | 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法 | |
| JPH1126643A (ja) | 半導体装置 | |
| JP2776697B2 (ja) | 半導体装置 | |
| JP2504901B2 (ja) | 複数の電子部品パッケ―ジの製造方法 |