JP2022178755A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2022178755A JP2022178755A JP2021085779A JP2021085779A JP2022178755A JP 2022178755 A JP2022178755 A JP 2022178755A JP 2021085779 A JP2021085779 A JP 2021085779A JP 2021085779 A JP2021085779 A JP 2021085779A JP 2022178755 A JP2022178755 A JP 2022178755A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- semiconductor
- semiconductor module
- solder layer
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 221
- 230000001681 protective effect Effects 0.000 claims abstract description 147
- 229910000679 solder Inorganic materials 0.000 claims abstract description 92
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 238000007747 plating Methods 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000000463 material Substances 0.000 claims description 46
- 229920005989 resin Polymers 0.000 claims description 43
- 239000011347 resin Substances 0.000 claims description 43
- 238000007789 sealing Methods 0.000 claims description 24
- 239000010410 layer Substances 0.000 description 141
- 238000010586 diagram Methods 0.000 description 31
- 239000011229 interlayer Substances 0.000 description 16
- 230000035882 stress Effects 0.000 description 14
- 230000002093 peripheral effect Effects 0.000 description 13
- 238000001514 detection method Methods 0.000 description 9
- 238000001816 cooling Methods 0.000 description 6
- 239000000945 filler Substances 0.000 description 5
- 230000036413 temperature sense Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000011256 inorganic filler Substances 0.000 description 4
- 229910003475 inorganic filler Inorganic materials 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QLTBJHSQPNVBLW-UHFFFAOYSA-N [Bi].[In].[Ag].[Sn] Chemical compound [Bi].[In].[Ag].[Sn] QLTBJHSQPNVBLW-UHFFFAOYSA-N 0.000 description 1
- JVCDUTIVKYCTFB-UHFFFAOYSA-N [Bi].[Zn].[Sn] Chemical compound [Bi].[Zn].[Sn] JVCDUTIVKYCTFB-UHFFFAOYSA-N 0.000 description 1
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 1
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 1
- 239000004676 acrylonitrile butadiene styrene Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- -1 polybutylene terephthalate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
- H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04034—Bonding areas specifically adapted for strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1357—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29113—Bismuth [Bi] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29118—Zinc [Zn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/37124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/3769—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/404—Connecting portions
- H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
- H01L2224/40499—Material of the auxiliary connecting means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73263—Layer and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/83424—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/84399—Material
- H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/84417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/84424—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/84399—Material
- H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/84447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
【課題】半導体モジュールにおいて、応力集中を防ぐことが好ましい。【解決手段】半導体基板と、半導体基板の上方に設けられた金属電極とを有する半導体チップと、金属電極の上方に設けられた保護膜と、金属電極の上方において、少なくとも一部が保護膜と同一の高さに設けられためっき層と、めっき層の上方に設けられたはんだ層と、はんだ層の上方に設けられたリードフレームとを備え、めっき層は、保護膜と接しない範囲に設けられている半導体モジュールを提供する。【選択図】図7
Description
本発明は、半導体モジュールに関する。
従来から、IGBT(Insulated Gate Bipolar Transistor)等の半導体チップを搭載した半導モジュールが知られている。このような半導体モジュールでは、リードフレーム等の配線部材と半導体チップが、接合材であるはんだを介して接合されている(例えば、特許文献1-3参照)。
特許文献1 特開2006-245182号公報
特許文献2 国際公開第2019-244492号
特許文献3 特開2019-186510号公報
特許文献1 特開2006-245182号公報
特許文献2 国際公開第2019-244492号
特許文献3 特開2019-186510号公報
半導体モジュールにおいて、応力集中を防ぐことが好ましい。
上記課題を解決するために、本発明の一つの態様においては、半導体モジュールを提供する。半導体モジュールは、半導体チップを備えてよい。半導体チップは、半導体基板と、半導体基板の上方に設けられた金属電極とを有してよい。半導体モジュールは、保護膜を備えてよい。保護膜は、金属電極の上方に設けられてよい。半導体モジュールは、めっき層を備えてよい。めっき層は、金属電極の上方において、少なくとも一部が保護膜と同一の高さに設けられてよい。半導体モジュールは、はんだ層を備えてよい。はんだ層は、めっき層の上方に設けられてよい。半導体モジュールは、リードフレームを備えてよい。リードフレームは、はんだ層の上方に設けられてよい。めっき層は、保護膜と接しない範囲に設けられていてよい。
はんだ層は、保護膜と接しない範囲に設けられていてよい。はんだ層は、少なくとも一部が保護膜と同一の高さに設けられていてよい。保護膜は、高さ方向においてリードフレームより低い位置に設けられてよい。
半導体チップは、温度センスダイオードを備えてよい。温度センスダイオードは、半導体基板の上方に設けられていてよい。半導体チップは、センス配線を備えてよい。センス配線は、温度センスダイオードと接続してよい。保護膜は、温度センスダイオードおよびセンス配線を覆っていてよい。温度センスダイオードまたはセンス配線を覆う保護膜は、はんだ層およびめっき層と離れていてよい。
リードフレームは、半導体チップと接続するチップ接続部を含んでよい。チップ接続部は、上面視において温度センスダイオードおよびセンス配線と重ならなくてよい。
チップ接続部は、保護膜の上方において、保護膜を覆っていてよい。半導体モジュールは、チップ接続部と保護膜の間に空間を有してよい。半導体モジュールは、保護膜の上方において、はんだ層と保護膜の間に空間を有してよい。チップ接続部は、はんだ層側に突起する複数の突起部を有してよい。
半導体チップは、メタルゲートランナーを有してよい。メタルゲートランナーは、半導体基板の上方に設けられていてよい。メタルゲートランナーを覆う保護膜は、はんだ層およびめっき層と離れていてよい。
半導体モジュールは、めっき層と保護膜の間に、保護膜より弾性率が小さい充填材料が充填されていてよい。半導体モジュールは、めっき層と保護膜の間に、保護膜と比べて、めっき層またははんだ層との線膨張係数の差異が小さい充填材料が充填されていてよい。めっき層と保護膜の間に、保護膜より金属電極との密着性が高い充填材料が充填されていてよい。
半導体モジュールは、封止樹脂を備えてよい。封止樹脂は、半導体チップおよびリードフレームを封止してよい。充填材料は、封止樹脂と異なる材料であってよい。
めっき層と保護膜の間に、はんだ層が設けられていてよい。はんだ層は、はんだ層と接するめっき層の角部を覆っていてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、本明細書及び図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、又、本発明に直接関係のない要素は図示を省略する。また、1つの図面において、同一の機能、構成を有する要素については、代表して符合を付し、その他については符合を省略する場合がある。
本明細書においては半導体チップの深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体モジュールの実装時における方向に限定されない。
本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Z軸は地面に対する高さ方向を限定して示すものではない。なお、+Z軸方向と-Z軸方向とは互いに逆向きの方向である。正負を記載せず、Z軸方向と記載した場合、+Z軸および-Z軸に平行な方向を意味する。本明細書では、半導体基板の上面および下面に平行な直交軸をX軸およびY軸とする。また、半導体基板の上面および下面と垂直な軸をZ軸とする。本明細書では、Z軸の方向を深さ方向と称する場合がある。また、本明細書では、X軸およびY軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば10%以内である。
図1は、本発明の一つの実施形態に係る半導体モジュール100の一例を示す図である。半導体モジュール100は、インバータ等の電力変換装置として機能してよい。半導体モジュール100は、1つ以上の絶縁基板21を備える。絶縁基板21のいずれか一方の面には、所定の回路パターン26が設けられ、絶縁基板21の他方の面には、冷却部20が設けられている。回路パターン26は、銅板またはアルミニウム板、あるいはこれらの材料にめっきを施した板を、窒化ケイ素セラミックスや窒化アルミニウムセラミックス等の絶縁基板21に直接接合あるいはろう材層を介して接合することで、構成されてよい。
回路パターン26には、1つ以上の半導体チップ40が載置される。図1の例では、1つの半導体チップ40が載置される。はんだ層30は、半導体チップ40を回路パターン26に接合する。はんだ層30は、後述するはんだ層32と同一の材料であってよい。半導体チップ40は、絶縁基板21を囲む樹脂ケース10や樹脂ケース10に充填される封止樹脂12といった樹脂パッケージにより保護される。なお、樹脂ケース10を設けず、封止樹脂12によるトランスファーモールド等で半導体チップ40等を保護してもよい。
半導体チップ40は、IGBT、FWD(Free Wheel Diode)等のダイオードおよびこれらを組み合わせたRC(Reverse Conducting)-IGBT、並びにMOSトランジスタ等を含んでよい。
本例の半導体チップ40は、上面および下面に金属電極(例えば、エミッタ電極とコレクタ電極)が形成された縦型のチップである。半導体チップ40は、下面に形成された金属電極により回路パターン26と接続され、上面に形成された金属電極により配線部材(本例ではリードフレーム60)と接続される。なお、半導体チップ40は縦型のチップに限定されない。半導体チップ40は、ワイヤ等により回路パターン26と接続される金属電極を上面に有していてもよい。
本例において半導体チップ40の金属電極の上方にはめっき層36が設けられる。金属電極は、めっき層36を介して配線部材と接続する。めっき層36は、一例としてNiめっきである。めっき層36を設けることにより、半導体チップ40の金属電極と接合部材であるはんだ層のぬれ性を改善し、配線部材の接合性を高めることができる。めっき層36は、金属電極上面全体に設けられてもよく、めっき層36は、金属電極上面の大部分に設けられてもよい。
樹脂ケース10は、半導体チップ40を収容する空間94を囲むように設けられる。絶縁基板21は、樹脂ケース10の下方に設けられる。なお、空間94は、絶縁基板21の上方の領域でかつ樹脂ケース10に囲まれる領域であってよい。
本例において、樹脂ケース10は、射出成形により形成可能な熱硬化型樹脂、または、UV成形により形成可能な紫外線硬化型樹脂、等の樹脂により成形される。当該樹脂は、例えばポリフェニレンサルファイド(PPS)樹脂、ポリブチレンテレフタレート(PBT)樹脂、ポリアミド(PA)樹脂、アクリロニトリルブタジエンスチレン(ABS)樹脂およびアクリル樹脂等から選択される1又は複数の高分子材料を含んでよい。
冷却部20は、内部に水等の冷媒を含む。冷却部20は、絶縁基板21等を介して、半導体チップ40を冷却する。また、冷却部20と絶縁基板21の間には、放熱板が設けられていてもよい。冷却部20は、当該放熱板を介して、半導体チップ40を冷却してもよい。
半導体チップ40の上面は、めっき層36と、接合部材であるはんだ層32とを介して配線部材に接続される。本例の配線部材は、リードフレーム60である。リードフレーム60は、銅またはアルミニウム等の金属材料で形成された部材である。リードフレーム60は、ニッケル等により表面の少なくとも一部がメッキされていてもよい。また、リードフレーム60は、樹脂等により表面の少なくとも一部がコーティングされていてもよい。リードフレーム60は、板状の部分を有してよい。板状とは、対向して設けられた2つの主面の面積が、他の面の面積よりも大きい形状を指す。リードフレーム60は、少なくとも、半導体チップ40と接続する部分が板状であってよい。リードフレーム60は、1枚の金属板を折り曲げることで、形成されてよい。
リードフレーム60は、半導体チップ40と、回路パターン26とを電気的に接続する。リードフレーム60には、主電流が流れてよい。ここで、主電流とは、半導体チップ40に流れる電流のうち、最大の電流である。本例のリードフレーム60は、チップ接続部62、架橋部64、回路パターン接続部66および足部68を含む。チップ接続部62は、半導体チップ40の上面と接続する部分である。回路パターン接続部66は、回路パターン26の上面に接続される部分である。チップ接続部62および回路パターン接続部66は、XY面とほぼ平行な板状の部分であってよい。従って、チップ接続部62および回路パターン接続部66は、半導体チップ40の上面とほぼ平行な板状の部分であってよい。なお、ほぼ平行とは、例えば角度が10度以下の状態を指す。
足部68は、Z軸方向に延伸する部分である。架橋部64は、足部68を介して、チップ接続部62および回路パターン接続部66を接続する。架橋部64は、回路パターン26等の導電部材から離れて設けられている。本例の架橋部64は、回路パターン26等の上方に設けられており、チップ接続部62から回路パターン接続部66まで、回路パターン26等を跨ぐように設けられている。
本例において、封止樹脂12は、樹脂ケース10の内部に設けられる。封止樹脂12は、半導体チップ40、並びに、配線部材としてのリードフレーム60を封止する。つまり封止樹脂12は、半導体チップ40およびリードフレーム60が露出しないように、半導体チップ40およびリードフレーム60の全体を覆っている。封止樹脂12により、半導体チップ40およびリードフレーム60を保護できる。
はんだ層32は、半導体チップ40の上面とリードフレーム60のチップ接続部62の下面との間に形成され、半導体チップ40とチップ接続部62とを機械的および電気的に接続する。本例において、はんだ層32は、鉛フリーはんだが用いられる。鉛フリーはんだは、例えば、錫-銀-銅からなる合金、錫-亜鉛-ビスマスからなる合金、錫-銅からなる合金、錫-銀-インジウム-ビスマスからなる合金のうち少なくともいずれかの合金を主成分とする。また、はんだ層32は、側面にフィレットを有していてもよい。はんだ層32は、半導体チップ40の上面とリードフレーム60のチップ接続部62の下面との間にのみ設けられてもよい。
図2は、上面視における半導体チップ40のゲートランナー48、ウェル領域およびパッド領域の配置の一例を示す図である。半導体チップ40は、半導体基板110を有している。半導体基板110は、シリコンまたは化合物半導体等の半導体材料で形成された基板である。半導体基板110は、上面視において端辺102を有する。本例の半導体基板110は、上面視において互いに向かい合う2組の端辺102を有する。図1においては、互いに向かい合う1組の端辺102-1および端辺102-2を示している。図1においては、端辺102-1および端辺102-2と平行な方向をX軸方向、端辺102-1および端辺102-2と垂直な方向をY軸方向とする。
半導体基板110には活性部120が設けられている。本例では、半導体基板110には活性部120-1および活性部120-2が設けられている。活性部120は、半導体チップ40をオン状態に制御した場合に半導体基板110の上面と下面との間で、深さ方向に主電流が流れる領域である。したがって、図1中のウェル領域の内側の領域を活性部120としてよい。活性部120には、IGBT等のトランジスタ素子を含むトランジスタ部が設けられていてよい。活性部120は、FWD等のダイオード素子を含むダイオード部が設けられていてもよい。活性部120は、トランジスタ部およびダイオード部の少なくとも一方が設けられた領域であってよい。活性部120は、上面視において上面主電極と重なる領域であってもよい。上面主電極は、半導体基板110の上面の上方に設けられた電極のうち、上面視における面積が最大の電極であってよい。上面主電極は、例えばトランジスタ部のエミッタ領域またはソース領域と電気的に接続されてよく、ダイオード部のアノード領域と電気的に接続されてよい。図2の例では、金属電極52が上面主電極である。
半導体基板110には、P型のウェル領域が設けられている。ウェル領域は、トランジスタ部のベース領域、または、ダイオード部のアノード領域よりも高濃度のP型領域である。ベース領域は、ゲート電極と対向して設けられ、ゲート電極に所定のゲート電圧が印加された場合に、ゲート電極と対向する部分にチャネルが形成されるP型領域である。半導体チップ40は、第1ウェル領域111および第2ウェル領域112を有する。第1ウェル領域111および第2ウェル領域112は、上面視において活性部120を挟んで設けられている。第1ウェル領域111および第2ウェル領域112は、予め定められた方向(図2ではY軸方向)において、活性部120を挟んで設けられている。2つのウェル領域が活性部120を挟むとは、上面視において2つのウェル領域を結ぶいずれかの直線が、活性部120を通過することを指す。
第1ウェル領域111は、端辺102-1の近傍に設けられてよい。つまり、第1ウェル領域111と端辺102-1との距離は、第1ウェル領域111と端辺102-2との距離よりも小さい。第2ウェル領域112は、端辺102-2の近傍に設けられてよい。つまり、第2ウェル領域112と端辺102-2との距離は、第2ウェル領域112と端辺102-1との距離よりも小さい。
本例の第1ウェル領域111は、Y軸方向において、活性部120と、端辺102-1との間に設けられている。第1ウェル領域111と端辺102-1との間には、活性部120が設けられていない。つまり第1ウェル領域111は、活性部120のY軸方向における端部と、端辺102-1との間に設けられている。
本例の第2ウェル領域112は、Y軸方向において、活性部120と、端辺102-2との間に設けられている。第2ウェル領域112と端辺102-2との間には、活性部120が設けられていない。つまり第2ウェル領域112は、活性部120のY軸方向における端部と、端辺102-2との間に設けられている。
第1ウェル領域111および第2ウェル領域112は、X軸方向において、端辺102-1および端辺102-2の中央位置Xcを含む範囲に設けられてよい。第1ウェル領域111は、X軸方向において活性部120に挟まれていてよい。第2ウェル領域112は、X軸方向において活性部120に挟まれていてよい。第2ウェル領域112は、第1ウェル領域111よりも、X軸方向において広い範囲に設けられてよい。
半導体チップ40は、上面視において活性部120を囲んで設けられた周辺ウェル領域113を有してよい。周辺ウェル領域113は、半導体基板110の各端辺と平行に設けられてよい。本例の周辺ウェル領域113は、上面視において、活性部120を囲む環状の領域である。周辺ウェル領域113は、各端辺と垂直な方向における幅が一定であってよい。
本例の第1ウェル領域111および第2ウェル領域112は、周辺ウェル領域113よりも、活性部120の中央側に突出している。他の例では、第1ウェル領域111および第2ウェル領域112の少なくとも一方は、周辺ウェル領域113と、半導体基板110の端辺102との間に設けられていてもよい。この場合、第1ウェル領域111および第2ウェル領域112は、周辺ウェル領域113から、端辺102側に突出する。
半導体チップ40は、上面視において活性部120を分割する分割ウェル領域114を有してよい。分割ウェル領域114を含むウェル領域により、活性部120は、活性部120-1および活性部120-2に分割されてよい。分割ウェル領域114は、予め定められたウェル長手方向に長手を有している。分割ウェル領域114は、ウェル長手方向に延伸して活性部120を横断する。分割ウェル領域114のウェル長手方向はY軸方向である。
分割ウェル領域114は、第1ウェル領域111と、第2ウェル領域112との間に設けられてよい。分割ウェル領域114の長手方向の一端は第1ウェル領域111に接続され、他の一端は第2ウェル領域112に接続されてよい。分割ウェル領域114は、活性部120の中央と重なる領域に設けられてよい。
分割ウェル領域114は、上面視においてウェル長手方向と垂直な方向(本例ではX軸方向)の幅が、他の部分よりも広い幅広部115を有してよい。幅広部115も、第1ウェル領域111と、第2ウェル領域112との間に設けられている。幅広部115は、活性部120の中央と重なる領域に設けられてよい。幅広部115は、分割ウェル領域114のウェル長手方向における中央を含む領域に設けられてよい。
分割ウェル領域114において、幅広部115より上面視においてウェル長手方向と垂直な方向(本例ではX軸方向)の幅が狭い部分を幅狭部116とする。分割ウェル領域114は、第1ウェル領域111側に設けられた幅狭部116-1および第2ウェル領域112側に設けられた幅狭部116-2を有する。幅広部115のウェル長手方向の端部は、それぞれ幅狭部116-1および幅狭部116-2と接続している。
本例の半導体チップ40は、ゲートパッド50、電流検出パッド172、アノードパッド174およびカソードパッド176等の制御電極を有する。ゲートパッド50は、第1ウェル領域111の上方に設けられる。電流検出パッド172、アノードパッド174およびカソードパッド176は、第2ウェル領域112の上方に設けられる。
温度センスダイオード178は、ポリシリコン等の半導体材料で形成されたPN接合ダイオードである。温度センスダイオード178は、幅広部115の上方に設けられている。つまり、温度センスダイオード178の少なくとも一部と、幅広部115の少なくとも一部とが重なっている。本例の温度センスダイオード178は、上面視における半分以上の領域が、幅広部115と重なっている。温度センスダイオード178は、全体が幅広部115と重なっていてもよい。
金属電極52および各制御電極は、アルミニウム等の金属を含む電極である。金属電極52および各制御電極と、半導体基板110との間には層間絶縁膜が設けられている。金属電極52および各制御電極と、半導体基板110とは、当該層間絶縁膜に設けられたコンタクトホールを介して接続する。図2においては、層間絶縁膜およびコンタクトホールを省略している。
金属電極52は、活性部120の上方に設けられている。金属電極52は、上述したコンタクトホールを介して活性部120と接続されている。金属電極52の上面には、配線部材が接続され、所定のエミッタ電圧が印加される。金属電極52および各制御電極は、上面視において互いに分離して設けられている。各制御電極の上面には、ワイヤ等が接続される。金属電極52は、活性部120-1および活性部120-2のそれぞれに対して設けられてよい。また、金属電極52は、ウェル領域とも接続する(図5参照)。
ゲートパッド50には、所定のゲート電圧が印加される。ゲートパッド50に印加されたゲート電圧は、後述するゲートランナー48等によって、活性部120のトランジスタ部に供給される。ゲートパッド50は、第1ウェル領域111の上方に設けられている。つまり、ゲートパッド50の少なくとも一部と、第1ウェル領域111の少なくとも一部とが重なっている。本例のゲートパッド50は、上面視における半分以上の領域が、第1ウェル領域111と重なっている。ゲートパッド50は、全体が第1ウェル領域111と重なっていてもよい。本例のゲートパッド50は、半導体チップ40の端辺102-1の近傍に設けられてよい。つまり、ゲートパッド50は、金属電極52と半導体チップ40の端辺102-1との間に設けられ、ゲートパッド50と端辺102-1との間には金属電極52が設けられていない。さらに、ゲートパッド50は、半導体チップ40の端辺102-1のX軸方向における中央位置Xcを含む領域に設けられてよい。
電流検出パッド172は、電流検出部(不図示)と接続されており、電流検出部に流れる電流を検出する。アノードパッド174は、センス配線(図5参照)を介して温度センスダイオード178のアノード領域に接続されている。カソードパッド176は、センス配線(図5参照)を介して温度センスダイオード178のカソード領域に接続されている。なお、センス配線は、幅広部115および幅狭部116-1の上方に設けられてよい。
電流検出パッド172、アノードパッド174およびカソードパッド176は、第2ウェル領域112の上方に設けられている。電流検出パッド172、アノードパッド174およびカソードパッド176の各制御電極について、制御電極の少なくとも一部と、第2ウェル領域112の少なくとも一部とが重なっている。本例の電流検出パッド172、アノードパッド174およびカソードパッド176は、上面視における半分以上の領域が、第2ウェル領域112と重なっている。電流検出パッド172、アノードパッド174およびカソードパッド176は、全体が第2ウェル領域112と重なっていてもよい。本例の電流検出パッド172、アノードパッド174およびカソードパッド176の各制御電極は、半導体チップ40の端辺102-2の近傍に設けられてよい。つまり、電流検出パッド172、アノードパッド174およびカソードパッド176の各制御電極は、金属電極52と半導体チップ40の端辺102-2との間に設けられ、各制御電極と端辺102-2との間には金属電極52が設けられていない。さらに、各制御電極は、半導体チップ40の端辺102-2のX軸方向における中央位置Xcを含む領域に設けられてよい。本例のゲートパッド50と、電流検出パッド172、アノードパッド174およびカソードパッド176の各制御電極とは、半導体チップ40の向い合う端辺102-1、102-2にそれぞれ設けられていてよい。さらに、分割ウェル領域114を介して対向して設けられていてよい。
図2においては、ゲートランナー48を破線で示している。本例において、ゲートランナー48は、不純物が添加されたポリシリコンで形成された配線である。ゲートランナー48は、金属等の導電材料で形成されてよい。ゲートランナー48は、ゲートパッド50に印加されたゲート電圧を、活性部120に設けられるトランジスタ部に供給する。ゲートランナー48は、ウェル領域の上方に設けられてよい。
半導体チップ40は、上面視において活性部120を囲んで設けられたゲートランナー48-3を有してよい。ゲートランナー48-3は、周辺ウェル領域113の上方に設けられてよい。ゲートランナー48-3は、後述するメタルゲートランナーと接続してよい。
半導体チップ40は、上面視において第1ウェル領域111の少なくとも一部の領域を囲むゲートランナー48-1を有してよい。ゲートランナー48-1は、上面視において第1ウェル領域111の端辺に沿って設けられてよい。ゲートランナー48-1は、第1ウェル領域111の各端辺と平行な部分を有してよい。
半導体チップ40は、上面視において第2ウェル領域112の少なくとも一部の領域を囲むゲートランナー48-2を有してよい。ゲートランナー48-2は、上面視において第2ウェル領域112の端辺に沿って設けられてよい。ゲートランナー48-2は、第2ウェル領域112の各端辺と平行な部分を有してよい。
半導体チップ40は、上面視において幅狭部116の上方に設けられたゲートランナー48-4を有してよい。半導体チップ40は、上面視において幅広部115の少なくとも一部の領域を囲むゲートランナー48-5を有してよい。ゲートランナー48-5は、上面視において幅広部115の端辺に沿って設けられてよい。ゲートランナー48-5は、幅広部115の各端辺と平行な部分を有してよい。ゲートランナー48-4およびゲートランナー48-5は、上面視において活性部120を分割してよい。
半導体チップ40は、周辺ウェル領域113と、半導体基板110の端辺との間に、エッジ終端構造部を備えてもよい。エッジ終端構造部は、半導体基板110の上面側の電界集中を緩和する。エッジ終端構造部は、例えば、活性部120を囲んで環状に設けられたガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。本明細書では、エッジ終端構造部を省略している。
図3は、上面視における半導体チップ40の保護膜150の配置の一例を示す図である。図3においては、保護膜150が配置される領域を、斜線のハッチングで示している。保護膜150は、金属電極52の上方、および、半導体基板110の上方に設けられてよい。保護膜150は、金属電極52の上面に接していてよい。保護膜150を設けることにより、半導体チップ40の上面を保護することができる。保護膜150は、一例として、ポリイミド膜である。
半導体チップ40は、第1ウェル領域111を覆う保護膜150-1を有してよい。保護膜150-1は、ゲートパッド50の上面の一部を露出させてよい。これにより、ゲートパッド50の上面にワイヤ等を接続できる。
半導体チップ40は、第2ウェル領域112を覆う保護膜150-2を有してよい。保護膜150-2は、電流検出パッド172、アノードパッド174およびカソードパッド176の上面の一部を露出させてよい。これにより、電流検出パッド172、アノードパッド174およびカソードパッド176の上面にワイヤ等を接続できる。
半導体チップ40は、周辺ウェル領域113を覆う保護膜150-3を有してよい。保護膜150-3は、周辺ウェル領域113の全体を覆っていてよい。半導体チップ40は、分割ウェル領域114を覆う保護膜150-4および保護膜150-7を有してよい。保護膜150-4および保護膜150-7により、分割ウェル領域114の全体が覆われていてよい。本例では、保護膜150-4が、幅広部115の全体を覆っており、保護膜150-7が、幅狭部116の全体を覆っている。
保護膜150は、金属電極52の上面の一部を露出させている。これにより、金属電極52の上面に、ワイヤ等を容易に接続できる。
半導体チップ40は、半導体基板110の上面を分割する保護膜150-5および保護膜150-6を有してよい。保護膜150-5および保護膜150-6は、半導体基板110の上面を、X軸方向に横切って設けられてよい。
図4は、比較例に係る半導体モジュール100の上面視における半導体チップ40、チップ接続部62の配置の一例を示す図である。図4においては、半導体チップ40におけるリードフレーム60のチップ接続部62の配置の一例を示している。図4において、チップ接続部62と重なる保護膜150を点線で示している。また、図4において、チップ接続部62と重なる温度センスダイオード178を一点鎖線で示している。
本例において、チップ接続部62は、上面視において保護膜150-4および保護膜150-7と重なるように設けられている。したがって、チップ接続部62は、上面視において温度センスダイオード178およびセンス配線(図4では不図示)と重なっている。
図5は、図4のa-a断面における半導体モジュール100の一例を示す図である。a-a断面は、XZ面における断面である。当該断面において、半導体モジュール100は、はんだ層32、めっき層36、層間絶縁膜38、接続部44、ゲートランナー48-4、金属電極52、リードフレーム60のチップ接続部62、半導体基板110、保護膜150-7を備える。当該断面において、半導体基板110の下面を省略している。
半導体基板110の上面11には、トレンチ部42が設けられている。トレンチ部42は、ゲートトレンチ部であってよい。つまり、トレンチ部42内の導電部がゲートパッド50の制御電極と電気的に接続してよい。トレンチ部42は、絶縁膜を有していてよい。
当該断面において金属電極52と半導体基板110との間には層間絶縁膜38が設けられている。また、層間絶縁膜38は、コンタクトホール45を有する。金属電極52は、コンタクトホール45を介して、接続部44と接続する。
接続部44は、ゲートランナー48と同じ材料で形成されてよい。つまり、接続部44は、不純物が添加されたポリシリコンで形成された配線であってよい。接続部44が設けられることにより、ウェル領域(本例では、分割ウェル領域114の幅狭部116-2)と金属電極52を電気的に接続することができる。
金属電極52は、半導体基板110の上方に設けられている。本例において、金属電極52は、層間絶縁膜38の上面に設けられている。
当該断面において、半導体モジュール100は、センス配線180を備える。センス配線180-1は、温度センスダイオード178のアノード領域とアノードパッド174とを接続する。センス配線180-2は、温度センスダイオード178のカソード領域とカソードパッド176とを接続する。
センス配線180は、半導体基板110の上方に設けられている。本例において、センス配線180は、層間絶縁膜38の上面に設けられている。センス配線180は、少なくとも一部が金属電極52と同一の高さに設けられてよい。
また、当該断面ではセンス配線180を図示しているが、温度センスダイオード178もセンス配線180と同じ高さに設けられてよい。つまり、温度センスダイオード178は、半導体基板110の上方に設けられていてよい。温度センスダイオード178は、層間絶縁膜38の上面に設けられていてよい。温度センスダイオード178は、少なくとも一部が金属電極52と同一の高さに設けられてよい。
当該断面において、保護膜150-7は、金属電極52の上方に設けられている。保護膜150-7は、センス配線180の上方に設けられている。本例において、保護膜150-7は、センス配線180を覆っている。また、他の断面において、保護膜150-4は、温度センスダイオード178の上方に設けられてよい。保護膜150-4は、温度センスダイオード178を覆っていてよい。まとめると、保護膜150は、温度センスダイオード178およびセンス配線180を覆っていてよい。保護膜150の厚さT1は、1μm以上、20μm以下であってよい。
めっき層36は、金属電極52の上方に設けられる。本例において、めっき層36は、金属電極52の上面に設けられる。めっき層36は、少なくとも一部が保護膜150と同一の高さに設けられてよい。
はんだ層32は、めっき層36の上方に設けられる。本例において、はんだ層32は、リードフレーム60のチップ接続部62とめっき層36の間に設けられる。また、図5において、はんだ層32は、保護膜150-7の上方に設けられる。本例において、はんだ層32は、リードフレーム60のチップ接続部62と保護膜150-7の間に設けられる。リードフレーム60のチップ接続部62は、はんだ層32の上方に設けられる。はんだ層32は、少なくとも一部が保護膜150と同一の高さに設けられていてよい。また、保護膜150は、高さ方向(Z軸方向)においてリードフレーム60より低い位置に設けられる。本例において、保護膜150は、リードフレーム60のチップ接続部62の下方に設けられる。
本例において、はんだ層32、めっき層36および保護膜150-7が接する点が存在する。当該点を、3重点G1とする。3重点G1が存在すると、熱により繰り返し応力がかかることによって、3重点G1に応力集中が発生する。したがって、半導体モジュール100において3重点G1を設けず、応力集中を防ぐことが好ましい。
図6は、実施例に係る半導体モジュール100の上面視における半導体チップ40、チップ接続部62の配置の一例を示す図である。図6においては、半導体チップ40におけるリードフレーム60のチップ接続部62の配置の一例を示している。図6において、活性部120-1に設けられるチップ接続部62をチップ接続部62-1、活性部120-2に設けられるチップ接続部62をチップ接続部62-2とする。
図7は、図6のb-b断面における半導体モジュール100の一例を示す図である。b-b断面は、XZ面における断面である。当該断面において、半導体モジュール100は、はんだ層32、めっき層36、層間絶縁膜38、接続部44、ゲートランナー48-4、金属電極52、リードフレーム60のチップ接続部62、半導体基板110、保護膜150-7を備える。当該断面において、半導体基板110の下面を省略している。当該断面において、はんだ層32、めっき層36およびリードフレーム60のチップ接続部62の構成が図5の断面と異なる。図7のそれ以外の構成は、図5と同一であってよい。
本例において、めっき層36は、保護膜150と接しない範囲に設けられている。当該断面において、めっき層36は、保護膜150-7と接していない。めっき層36と保護膜150-7は離れている。つまり、半導体モジュール100は、めっき層36と保護膜150-7の間に、空間96を有する。めっき層36が保護膜150と離れていることにより、3重点が存在しなくなる。したがって、3重点に起因した応力集中を防ぐことができる。めっき層36と保護膜150の最短距離D1は、10μm以上、300μm以下であってよい。なお空間96内には、前述した封止樹脂12が充填されてよい。本例では、封止樹脂12を省略している。
また、本例において、はんだ層32は、保護膜150と接しない範囲に設けられている。当該断面において、はんだ層32は、保護膜150-7と接していない。はんだ層32と保護膜150-7は離れている。つまり、半導体モジュール100は、はんだ層32と保護膜の間に、空間96を有する。はんだ層32が保護膜150と離れていることにより、3重点が存在しなくなる。したがって、3重点に起因した応力集中を防ぐことができる。
本例において、温度センスダイオード178またはセンス配線180を覆う保護膜150は、はんだ層32およびめっき層36と離れている。当該断面において、センス配線180を覆う保護膜150-7は、はんだ層32およびめっき層36と離れている。また、別の断面(不図示)において、温度センスダイオード178を覆う保護膜150-4は、はんだ層32およびめっき層36と離れていてよい。このように、温度センスダイオード178またはセンス配線180を覆う保護膜150は、はんだ層32およびめっき層36と離れているため、温度センスダイオード178、センス配線180近傍において3重点が存在しなくなる。したがって、温度センスダイオード178、センス配線180近傍の応力集中を防ぐことができる。
また、図6において、チップ接続部62は、上面視において保護膜150-4および保護膜150-7と重ならないように設けられている。つまり、チップ接続部62は、上面視において温度センスダイオード178およびセンス配線180と重ならないように設けることができる。チップ接続部62を上面視において温度センスダイオード178およびセンス配線180と重ならないように設けることにより、保護膜150とチップ接続部62の間にはんだ層32を設けなくてよく、はんだ層32を保護膜150と接しない範囲に設けることができる。なお、リードフレーム60の架橋部64、足部68等は、上面視において温度センスダイオード178およびセンス配線180と重なっていてもよい。
また、図6では、チップ接続部62は、チップ接続部62-1およびチップ接続部62-2に分割されている。チップ接続部62を分割することにより、ゲートランナー48-4近傍に封止樹脂12を充填しやすくなり、ゲートランナー48-4とセンス配線180の絶縁性を確保しやすくなる。
図8は、図6のc-c断面における半導体モジュール100の一例を示す図である。c-c断面は、XZ面における断面である。当該断面において、半導体モジュール100は、めっき層36、層間絶縁膜38、接続部44、メタルゲートランナー47、ゲートランナー48-4、金属電極52、リードフレーム60のチップ接続部62、半導体基板110および保護膜150-3を備える。当該断面において、半導体基板110の下面を省略している。本例において、図7と共通の符号は、説明を省略する。
メタルゲートランナー47は、半導体基板110の上方に設けられる。本例において、メタルゲートランナー47は、層間絶縁膜38の上面に設けられる。メタルゲートランナー47は、層間絶縁膜38に設けられたコンタクトホール45を介して、ゲートランナー48-3と電気的に接続する。メタルゲートランナー47には、ゲートパッド50と電気的に接続し、ゲート電圧が印加されてよい。メタルゲートランナー47は、周辺ウェル領域113の上方に設けられてよい。
メタルゲートランナー47を覆う保護膜150-3は、めっき層36と離れている。また、メタルゲートランナー47を覆う保護膜150-3は、はんだ層32(図8では不図示)と離れている。メタルゲートランナー47を覆う保護膜150-3をめっき層36およびはんだ層32と離すことにより、メタルゲートランナー47近傍において3重点が存在しなくなる。したがって、メタルゲートランナー47近傍の応力集中を防ぐことができる。
図9は、図6のb-b断面における半導体モジュール100の別の例を示す図である。図9のb-b断面は、めっき層36と保護膜150の間に、充填材料160が設けられている点で、図7のb-b断面と異なる。図9のそれ以外の構成は、図7と同一であってよい。
本例において、めっき層36と保護膜150の間に、充填材料160が設けられている。めっき層36と保護膜150の間に、充填材料160が充填されている。また、充填材料160は、はんだ層32と保護膜150の間に設けられてよい。充填材料160は、リードフレーム60のチップ接続部62より下側に設けられてよい。このような構成でも、3重点の発生を防ぐことができる。
充填材料160は、保護膜150よりもめっき層36およびはんだ層32に近い材質が好ましい。例えば、充填材料160は保護膜150より弾性率が小さくてよい。充填材料160の弾性率を保護膜150の弾性率より小さくすることにより、応力集中が発生しにくくなる。この場合、充填材料160は、一例としてシリコーン樹脂である。より好ましくは、シリコーンゲルである。
また、充填材料160の線膨張係数は、保護膜150の線膨張係数と比べて、めっき層36との線膨張係数の差異が小さくてよい。充填材料160の線膨張係数は、保護膜150の線膨張係数と比べて、はんだ層32の線膨張係数との線膨張係数の差異が小さくてよい。線膨張係数とは、温度上昇によって物体の長さが膨張する割合を示す係数である。充填材料160の線膨張係数を保護膜150の線膨張係数と比べてめっき層36またははんだ層32の線膨張係数との線膨張係数の差異を小さくすることにより、応力集中が発生しにくくなる。この場合、充填材料160は、一例として無機フィラーの添加量を調整したシリコーン樹脂やエポキシ樹脂である。
充填材料160は、保護膜150より金属電極52との密着性が高くてよい。充填材料160と金属電極52との密着性を高めることで、保護膜150が金属電極52から剥離することを防ぐことができる。この場合、充填材料160は、一例として組成を調整したシリコーン樹脂やエポキシ樹脂である。
充填材料160は、封止樹脂12と異なる材料であってよい。例えば、封止樹脂12は、半導体チップ40との線膨張係数の差異が小さい材料が好ましい。一方で、充填材料160は、めっき層36またははんだ層32との線膨張係数の差異が小さい材料が好ましい。したがって、充填材料160は、封止樹脂12より線膨張係数が大きい材料であってよい。
封止樹脂12は、熱膨張係数を小さくするために無機フィラーの添加量を多くしているしたがって、封止樹脂12の弾性率は大きくなる傾向になる。そのため、充填材料160は、封止樹脂12より弾性率が小さいことが好ましい。
また、封止樹脂12は、無機フィラーの添加量を多くしているため、金属電極52との密着性が低くなる傾向になる。そのため、充填材料160は、封止樹脂12より金属電極52との密着性が高いことが好ましい。
封止樹脂12は、一例として、無機フィラーを50体積%以上、95体積%以下添加したエポキシ樹脂である。なお、充填材料160は、封止樹脂12と異なる材料であってもよい。
図10は、図6のb-b断面における半導体モジュール100の別の例を示す図である。図10のb-b断面は、めっき層36と保護膜150の間に、はんだ層32が設けられる点で、図7のb-b断面と異なる。図10のそれ以外の構成は、図7と同一であってよい。
本例において、はんだ層32は、めっき層36と保護膜150-7の間に設けられる。また、めっき層36の側面は、はんだ層32で覆われている。本例では、はんだ層32は、はんだ層32と接するめっき層36の角部37を覆っている。めっき層36の角部37は、めっき層36の上面と側面が交差する部分である。このような構成でも、3重点の発生を防ぎ、応力集中を防ぐことができる。なお、本例において、はんだ層32は、保護膜150と離れているが、はんだ層32は、保護膜150と接していてもよい。はんだ層32と保護膜150が接している場合でも3重点の発生を防ぐことができる。
図11は、図6のb-b断面における半導体モジュール100の別の例を示す図である。図11のb-b断面は、はんだ層32の構成が図10のb-b断面と異なる。図11のそれ以外の構成は、図10と同一であってよい。
本例においても、図10と同様にはんだ層32は、めっき層36と保護膜150-7の間に設けられる。本例では、図10と異なりめっき層36の側面の一部が露出している。つまり、めっき層36の全体がはんだ層32で覆われていない。本例でも、はんだ層32は、はんだ層32と接するめっき層36の角部37を覆っている。このような構成でも、3重点の発生を防ぎ、応力集中を防ぐことができる。
図12は、実施例に係る半導体モジュール100の上面視における半導体チップ40、チップ接続部62の配置の他の例を示す図である。図12は、チップ接続部62の構成が、図6と異なる。図12のそれ以外の構成は、図6と同一であってよい。
本例において、チップ接続部62は、それぞれ凹部184を有する。凹部184は、保護膜150の形状に沿って設けられてよい。チップ接続部62が凹部184を有することにより、保護膜150とはんだ層32を離すことができ、3重点の発生を防止することができる。
図13は、実施例に係る半導体モジュール100の上面視における半導体チップ40、チップ接続部62の配置の別の例を示す図である。図13においては、半導体チップ40におけるリードフレーム60のチップ接続部62の配置の別の例を示している。図13の上面視における半導体チップ40、チップ接続部62の配置は、図4の上面視における半導体チップ40、チップ接続部62の配置と同一であってよい。
図14は、図13のd-d断面における半導体モジュール100の一例を示す図である。d-d断面は、XZ面における断面である。当該断面において、半導体モジュール100は、はんだ層32、めっき層36、層間絶縁膜38、接続部44、ゲートランナー48-4、金属電極52、リードフレーム60のチップ接続部62、半導体基板110、保護膜150-7を備える。当該断面において、半導体基板110の下面を省略している。当該断面において、リードフレーム60のチップ接続部62の構成が図7の断面と異なる。図14のそれ以外の構成は、図7と同一であってよい。
当該断面においても、めっき層36は、保護膜150-7と接していない。めっき層36と保護膜150-7は離れている。つまり、半導体モジュール100は、めっき層36と保護膜150-7の間に、空間96を有する。めっき層36が保護膜150と離れていることにより、3重点が存在しなくなる。したがって、3重点に起因した応力集中を防ぐことができる。めっき層36と保護膜150の最短距離D1は、10μm以上、300μm以下であってよい。
また本例において、リードフレーム60のチップ接続部62は、保護膜150-7の上方に設けられる。チップ接続部62は、保護膜150-7の上方において、保護膜150-7を覆っている。また、半導体モジュール100は、チップ接続部62と保護膜150-7の間に、空間96を有する。本例では、チップ接続部62と保護膜150-7の間にはんだ層32が設けられていない。このような構成でも、めっき層36と保護膜150を離すことができ、3重点に起因した応力集中を防ぐことができる。
また図13において、図6と異なりチップ接続部62は、分割されていない。チップ接続部62を分割しないことにより、活性部120-1および活性部120-2の電流アンバランスが起こりにくくなる。また、チップ接続部62の面積を大きくすることができ、リードフレーム60に流れる電流による発熱を抑えることができる。
図15は、実施例に係る半導体モジュール100の上面視における半導体チップ40、チップ接続部62の配置の別の例を示す図である。図15においては、半導体チップ40におけるリードフレーム60のチップ接続部62の配置の別の例を示している。図15はチップ接続部62が突起部63を有する点で、図13とは異なる。図15のそれ以外の構成は、図13と同一であってよい。図15において、突起部63の配置を点線で示している。
チップ接続部62は、複数の突起部63を有していてよい。本例において、チップ接続部62は、4つの突起部63を有している。突起部63は、はんだ層32側に突起していてよい。本例において、突起部63は、-Z軸方向に突起している。突起部63の全体は、エミッタ電極52の上方に設けられることが好ましい。
図16は、図15のe-e断面における半導体モジュール100の一例を示す図である。e-e断面は、XZ面における断面である。当該断面において、半導体モジュール100は、はんだ層32、めっき層36、層間絶縁膜38、接続部44、ゲートランナー48-4、金属電極52、リードフレーム60のチップ接続部62、半導体基板110、保護膜150-7を備える。当該断面において、半導体基板110の下面を省略している。当該断面において、はんだ層32およびリードフレーム60のチップ接続部62の構成が図14の断面と異なる。図16のそれ以外の構成は、図14と同一であってよい。
本例においても、図14と同様にリードフレーム60のチップ接続部62は、保護膜150-7の上方に設けられる。チップ接続部62は、保護膜150-7の上方において、保護膜150-7を覆っている。また、半導体モジュール100は、チップ接続部62と保護膜150-7の間に、空間96を有する。
また本例では、チップ接続部62は、はんだ層32側に突起する複数の突起部63を有する。したがって、保護膜150-7と保護膜150-7の上方のチップ接続部62の部分の距離を大きくすることができる。したがって、容易に空間96を確保できる。
図16では、チップ接続部62と保護膜150-7の間にはんだ層32が設けられている。半導体モジュール100は、保護膜150-7の上方において、はんだ層32と保護膜150-7の間に空間96を有する。突起部63によって、はんだ層32は保護膜150-7の上方に流動するが、本例では空間96を広く確保しているため、3重点の発生を防ぎ3重点に起因した応力集中を防ぐことができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
10・・樹脂ケース、11・・上面、12・・封止樹脂、20・・冷却部、21・・絶縁基板、26・・回路パターン、30・・はんだ層、32・・はんだ層、36・・めっき層、37・・角部、38・・層間絶縁膜、40・・半導体チップ、42・・トレンチ部、44・・接続部、45・・コンタクトホール、47・・メタルゲートランナー、48・・ゲートランナー、50・・ゲートパッド、52・・金属電極、60・・リードフレーム、62・・チップ接続部、63・・突起部、64・・架橋部、66・・回路パターン接続部、68・・足部、94・・空間、96・・空間、100・・半導体モジュール、102・・端辺、110・・半導体基板、111・・第1ウェル領域、112・・第2ウェル領域、113・・周辺ウェル領域、114・・分割ウェル領域、115・・幅広部、116・・幅狭部、120・・活性部、150・・保護膜、160・・充填材料、172・・電流検出パッド、174・・アノードパッド、176・・カソードパッド、178・・温度センスダイオード、180・・センス配線、184・・凹部
Claims (16)
- 半導体基板と、前記半導体基板の上方に設けられた金属電極とを有する半導体チップと、
前記金属電極の上方に設けられた保護膜と、
前記金属電極の上方において、少なくとも一部が前記保護膜と同一の高さに設けられためっき層と、
前記めっき層の上方に設けられたはんだ層と、
前記はんだ層の上方に設けられたリードフレームと
を備え、
前記めっき層は、前記保護膜と接しない範囲に設けられている
半導体モジュール。 - 前記はんだ層は、前記保護膜と接しない範囲に設けられている
請求項1に記載の半導体モジュール。 - 前記はんだ層は、少なくとも一部が前記保護膜と同一の高さに設けられている
請求項1または2に記載の半導体モジュール。 - 前記保護膜は、高さ方向において前記リードフレームより低い位置に設けられる
請求項1から3のいずれか一項に記載の半導体モジュール。 - 前記半導体チップは、
前記半導体基板の上方に設けられた温度センスダイオードと、
前記温度センスダイオードと接続するセンス配線と
を更に有し、
前記保護膜は、前記温度センスダイオードおよび前記センス配線を覆っていて、
前記温度センスダイオードまたは前記センス配線を覆う前記保護膜は、前記はんだ層および前記めっき層と離れている
請求項1から4のいずれか一項に記載の半導体モジュール。 - 前記リードフレームは、前記半導体チップと接続するチップ接続部を含み、
前記チップ接続部は、上面視において前記温度センスダイオードおよび前記センス配線と重ならない
請求項5に記載の半導体モジュール。 - 前記リードフレームは、前記半導体チップと接続するチップ接続部を含み、
前記チップ接続部は、前記保護膜の上方において、前記保護膜を覆っていて、
前記チップ接続部と前記保護膜の間に空間を有する
請求項1から5のいずれか一項に記載の半導体モジュール。 - 前記保護膜の上方において、前記はんだ層と前記保護膜の間に空間を有する
請求項7に記載の半導体モジュール。 - 前記チップ接続部は、前記はんだ層側に突起する複数の突起部を有する
請求項8に記載の半導体モジュール。 - 前記半導体チップは、前記半導体基板の上方に設けられたメタルゲートランナーを更に有し、
前記メタルゲートランナーを覆う前記保護膜は、前記はんだ層および前記めっき層と離れている
請求項1から9のいずれか一項に記載の半導体モジュール。 - 前記めっき層と前記保護膜の間に、前記保護膜より弾性率が小さい充填材料が充填されている
請求項1から10のいずれか一項に記載の半導体モジュール。 - 前記めっき層と前記保護膜の間に、前記保護膜と比べて、前記めっき層または前記はんだ層との線膨張係数の差異が小さい充填材料が充填されている
請求項1から10のいずれか一項に記載の半導体モジュール。 - 前記めっき層と前記保護膜の間に、前記保護膜より前記金属電極との密着性が高い充填材料が充填されている
請求項1から10のいずれか一項に記載の半導体モジュール。 - 前記半導体チップおよび前記リードフレームを封止する封止樹脂を更に備え、
前記充填材料は、前記封止樹脂と異なる材料である
請求項11から13のいずれか一項に記載の半導体モジュール。 - 前記めっき層と前記保護膜の間に、前記はんだ層が設けられる
請求項1から14のいずれか一項に記載の半導体モジュール。 - 前記はんだ層は、前記はんだ層と接する前記めっき層の角部を覆っている
請求項15に記載の半導体モジュール。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021085779A JP2022178755A (ja) | 2021-05-21 | 2021-05-21 | 半導体モジュール |
US17/700,532 US20220375810A1 (en) | 2021-05-21 | 2022-03-22 | Semiconductor module |
DE102022106911.7A DE102022106911A1 (de) | 2021-05-21 | 2022-03-23 | Halbleitermodul |
CN202210305873.8A CN115377040A (zh) | 2021-05-21 | 2022-03-25 | 半导体模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021085779A JP2022178755A (ja) | 2021-05-21 | 2021-05-21 | 半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022178755A true JP2022178755A (ja) | 2022-12-02 |
Family
ID=83899220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021085779A Pending JP2022178755A (ja) | 2021-05-21 | 2021-05-21 | 半導体モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220375810A1 (ja) |
JP (1) | JP2022178755A (ja) |
CN (1) | CN115377040A (ja) |
DE (1) | DE102022106911A1 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016174899A1 (ja) * | 2015-04-27 | 2016-11-03 | 富士電機株式会社 | 半導体装置 |
WO2019244492A1 (ja) | 2018-06-18 | 2019-12-26 | 富士電機株式会社 | 半導体装置 |
JP7396118B2 (ja) * | 2020-02-28 | 2023-12-12 | 富士電機株式会社 | 半導体モジュール |
JP2021158232A (ja) * | 2020-03-27 | 2021-10-07 | 富士電機株式会社 | 半導体モジュール |
-
2021
- 2021-05-21 JP JP2021085779A patent/JP2022178755A/ja active Pending
-
2022
- 2022-03-22 US US17/700,532 patent/US20220375810A1/en active Pending
- 2022-03-23 DE DE102022106911.7A patent/DE102022106911A1/de active Pending
- 2022-03-25 CN CN202210305873.8A patent/CN115377040A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220375810A1 (en) | 2022-11-24 |
CN115377040A (zh) | 2022-11-22 |
DE102022106911A1 (de) | 2022-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7671462B2 (en) | Power semiconductor device | |
US9762140B2 (en) | Semiconductor device | |
US9059334B2 (en) | Power semiconductor module and method of manufacturing the same | |
US7271477B2 (en) | Power semiconductor device package | |
JP3910383B2 (ja) | パワーモジュールおよびインバータ | |
JP5029078B2 (ja) | 電力用半導体装置 | |
JP5930070B2 (ja) | 半導体装置 | |
JP7201066B2 (ja) | 半導体装置 | |
JP7476989B2 (ja) | 半導体モジュール | |
JP2019207990A (ja) | 半導体装置、冷却モジュール、電力変換装置及び電動車両 | |
JP2009278134A (ja) | パワーモジュールおよびインバータ | |
JP4403166B2 (ja) | パワーモジュールおよび電力変換装置 | |
JP6354674B2 (ja) | 半導体装置 | |
JP5172290B2 (ja) | 半導体装置 | |
JP2017054842A (ja) | 配線基板、半導体装置、及び半導体パッケージ | |
JP2022178755A (ja) | 半導体モジュール | |
EP3327768B1 (en) | Heat dissipation structure of semiconductor device | |
US11894280B2 (en) | Semiconductor module | |
JP2017054855A (ja) | 半導体装置、及び半導体パッケージ | |
US20230044711A1 (en) | Semiconductor module | |
US11270970B2 (en) | Semiconductor device | |
US20230230940A1 (en) | Semiconductor device | |
JP2022015932A (ja) | 半導体モジュール | |
US20220375818A1 (en) | Semiconductor device | |
WO2023112662A1 (ja) | 半導体モジュールおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240415 |