JP7108739B2 - 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法 - Google Patents
電子部品の実装装置と実装方法、およびパッケージ部品の製造方法 Download PDFInfo
- Publication number
- JP7108739B2 JP7108739B2 JP2021075389A JP2021075389A JP7108739B2 JP 7108739 B2 JP7108739 B2 JP 7108739B2 JP 2021075389 A JP2021075389 A JP 2021075389A JP 2021075389 A JP2021075389 A JP 2021075389A JP 7108739 B2 JP7108739 B2 JP 7108739B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- stage
- support substrate
- semiconductor chip
- movement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims description 259
- 230000033001 locomotion Effects 0.000 claims description 125
- 238000012546 transfer Methods 0.000 claims description 92
- 238000012937 correction Methods 0.000 claims description 65
- 230000008569 process Effects 0.000 claims description 44
- 230000007246 mechanism Effects 0.000 claims description 40
- 238000003860 storage Methods 0.000 claims description 22
- 238000007789 sealing Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 description 361
- 235000012431 wafers Nutrition 0.000 description 64
- 238000001514 detection method Methods 0.000 description 20
- 238000003384 imaging method Methods 0.000 description 14
- 238000005259 measurement Methods 0.000 description 11
- 238000011068 loading method Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000006073 displacement reaction Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000026058 directional locomotion Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
- H05K13/0413—Pick-and-place heads or apparatus, e.g. with jaws with orientation of the component while holding it; Drive mechanisms for gripping tools, e.g. lifting, lowering or turning of gripping tools
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Description
電子部品が実装される複数の実装領域を有する支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正する補正データを記憶部に記憶させる工程と、
前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、
前記支持基板の位置認識工程により得た前記支持基板の位置データと前記補正データとに基づいて前記ステージの移動を補正しつつ、一定の実装位置に前記複数の実装領域が順に位置付けられるように、前記ステージを移動させる工程と、
前記電子部品を供給する部品供給部から第1および第2の移載ノズルを備える移載部によってそれぞれ受け取られた前記電子部品を、それぞれ一定の受け渡し位置で第1または第2の実装ヘッドにそれぞれ受け渡す工程と、
前記第1または第2の実装ヘッドに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データに基づいて前記第1および第2の実装ヘッドの移動を補正しつつ、前記第1および第2の実装ヘッドを、前記それぞれの一定の受け渡し位置から前記第1の実装ヘッドと第2の実装ヘッドとで同一の位置となる前記一定の実装位置にそれぞれ一定の経路で交互に移動させ、前記第1および第2の実装ヘッドにより前記電子部品を、前記一定の実装位置に順に位置づけられた前記実装領域に交互に実装する工程と
を具備する。
複数の実装領域を有する支持基板における前記複数の実装領域のそれぞれに電子部品を実装する工程と、前記複数の実装領域に実装された前記電子部品を一括して封止することにより疑似ウエーハを形成する工程と、前記疑似ウエーハの前記電子部品上に再配線層を形成することによりパッケージ部品を製造する工程とを具備するパッケージ部品の製造方法であって、
前記電子部品の実装工程は、
前記支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正する補正データを記憶部に記憶させる工程と、
前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、
前記支持基板の位置認識工程により得た前記支持基板の位置データと前記補正データとに基づいて前記ステージの移動を補正しつつ、一定の実装位置に前記複数の実装領域が順に位置付けられるように、前記ステージを移動させる工程と、
前記電子部品を供給する部品供給部から第1および第2の移載ノズルを備える移載部によってそれぞれ受け取られた前記電子部品を、それぞれ一定の受け渡し位置で第1または第2の実装ヘッドにそれぞれ受け渡す工程と、
前記第1または第2の実装ヘッドに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データに基づいて前記第1および第2の実装ヘッドの移動を補正しつつ、前記第1および第2の実装ヘッドを、前記それぞれの一定の受け渡し位置から前記第1の実装ヘッドと第2の実装ヘッドとで同一の位置となる前記一定の実装位置にそれぞれ一定の経路で交互に移動させ、前記第1および第2の実装ヘッドにより前記電子部品を、前記一定の実装位置に順に位置づけられた前記実装領域に交互に実装する工程と
を具備する。
図1は実施形態による電子部品の実装装置の構成を示す平面図、図2は図1に示す実装装置の正面図、図3は図1に示す実装装置の右側面図である。図1および図2において、実装装置1の左右に配置された移載部40A、40Bと、同じく左右に配置された実装部50A、50Bのうち、左側の移載部40Aと実装部50Aを二点鎖線で示し、右側の移載部40Bと実装部50Bを実線で示している。図4は図1と同様な平面図において、左右の実装部50A、50Bを二点鎖線で示し、支持基板Wの搬入・搬出状態を説明するための図である。図5は図2と同様な正面図において、左側の移載部40Aと実装部50Aの図示を省略し、認識カメラの状態を説明するための図である。図6は実施形態による実装装置の構成を示すブロック図である。図7Aおよび図7Bは電子部品としての半導体チップを供給するウエーハリングを示す図である。これらの図において、実装装置1に対して左右方向をX方向、前後方向をY方向、上下方向をZ方向とする。
次に、実装装置1を用いた半導体チップt等の電子部品の実装工程について説明する。支持基板Wの各実装領域に半導体チップt等の電子部品を実装するにあたって、グローバル認識方式のみを適用する場合、実装領域の位置認識は行われないため、各実装領域に対する半導体チップtの位置決め精度は、支持基板Wのグローバルマーク等の認識精度とステージ21のXY移動機構の機械加工精度等に頼ることになる。しかしながら、ステージ21の移動をガイドするガイドレール等を、所望の長さにわたって±5μm以下の精度で仕上げることは、金属加工上実質的に不可能である。ましてや、所望の長さを有するガイドレールを金属フレーム等に±5μm以下の直線性とうねりで組み付けることは尚更不可能である。そこで、ステージ21の移動位置誤差を測定し、ステージ21の移動を補正するデータを取得(キャリブレーション)する。
ステージ21の移動位置誤差を補正するデータは、図8に示すような校正基板71を使用して取得する。校正基板71は、例えばガラス製の基板に位置認識用のドットマーク72が予め設定された間隔で行列状に設けられたものである。校正基板71のドットマーク72は、例えば縦300mm×横300mmの範囲内に3mm間隔で設けられている。ドットマーク72は、金属薄膜等で形成されており、エッチングやスパッタリング等の成膜技術を用いて形成することができる。ドットマークの直径は、例えば0.2mmである。このような校正基板71をステージ21上に正確にセットする。校正基板71のセット方法は特に限定されないが、例えば以下に示すような方法により実施される。ここで、校正基板71は支持基板Wと同じ大きさを有し、ドットマークが設けられた範囲は支持基板W上の全ての実装領域を含む範囲と同じ大きさとされている。
上述したような校正基板71を作業者の手作業によってステージ21上にセットする。校正基板71のセットは、校正基板71をステージ21上に載置した後、校正基板71の平行調整(ドットマーク72の並び方向をXY方向に合わせる調整)を行うことでなされる。平行調整は、支持基板Wのグローバルマークの撮像に用いる第2のカメラ22を利用して行う。まず、ステージ21上に載置された校正基板71上において、例えば図8に示すように、校正基板71の左手前の角部に位置するドットマーク72が第2のカメラ22の撮像視野22aの中心となるようにステージ21の位置を調整する。
次に、上記したような方法でステージ21上にセットされた校正基板71のドットマーク72の位置を順次検出することによって、移動位置誤差およびそれに基づく補正データを取得する。校正基板71上のドットマーク72の撮像は、例えば図9に示すように、校正基板71の中央に位置するドットマーク72を最初に撮像するドットマーク(1番目のドットマーク)72aとし、そのドットマーク72aから渦巻き状の軌跡で外側に向かって順に移動させながら、最後のドットマーク72nまで行う。
半導体チップtの接合に用いられるダイアタッチフィルムの接合性を向上させるために、ステージ21上にヒータを設けて支持基板を加熱することがある。このような場合、ステージ21に載せる前と後とで支持基板Wの温度が変わる(上がる)ため、支持基板Wがその分だけ熱膨張する。支持基板Wが熱膨張すると、ステージ21と実装ヘッド55を精度よく移動させたとしても、支持基板Wが延びた分だけ実装位置がずれてしまう。
ステージ21を移動させるときには、ステージ21の移動位置誤差の取得工程で求めた補正データを参照して、ステージ21の移動位置を補正する。まず、支持基板W上において最初に半導体チップtが実装される実装領域を実装ポジションに位置付けるためにステージ21を移動させる。このとき、制御部60は記憶部61に記憶された最初の実装領域の位置情報(XY座標)と上述した補正データを参照し、最初の実装領域を実装ポジションに位置付けるときに必要な補正値を選定する。最初の実装領域を実装ポジションに位置付けるときのステージ21の移動量を、選定した補正値分だけ補正する。ステージ21がヒータを有する場合には、上記した支持基板Wの熱膨張量に基づく係数を、ステージ21の補正データに乗ずるようにすることが好ましい。
上記したステージ21の移動位置誤差(補正データ)を取得し、補正データを記憶部61に記憶させた後、半導体チップt等の電子部品の支持基板Wへの実装工程を実施する。
まず、不図示の収納部からウエーハリングホルダ12に未使用のウエーハリング11を搬入し、ウエーハリング11をウエーハリングホルダ12上に固定する。
(2-1:支持基板Wの供給)
搬入コンベア31上に搬入された支持基板Wを第1の受け渡し部33で吸着保持し、搬入/搬出ポジションに位置付けられたステージ21上に載置する。支持基板Wをステージ21に受け渡した第1の受け渡し部33は、搬入コンベア31の位置へ移動して待機する。この動作中において、第2の受け渡し部34は搬出コンベア32の位置で待機している。工程(2)は、工程(1)と並行して行ってもよいし、個別に行ってもよい。
ステージ21上に載置された支持基板Wのグローバルマークを検出し、支持基板Wの位置を認識する。例えば図11に示すように、支持基板Wの4隅のうち、3つの角部に設けられたグローバルマークA、B、Cを、順次第2のカメラ22の下に移動させて撮像する。支持基板Wの移動は、ステージ21で行う。第2のカメラ22で撮像された各撮像画像に基づいて3つのグローバルマークA、B、Cの位置を検出し、検出した3つのグローバルマークA、B、Cの位置に基づいて支持基板WのXY方向の位置ずれとθ方向の位置ずれを求める。支持基板Wの位置ずれは、各種公知の方法により求めることができ、その方法は特に限定されない。以下に位置ずれの検出方法の一例を記す。
(3-1:半導体チップtの位置検出)
ウエーハリングホルダ12にウエーハリング11が固定されると、ウエーハリング11上で最初に取り出される半導体チップtが取り出しポジションに位置付けられる。ウエーハリング11上の半導体チップtを取り出す順序は、記憶部61に予め記憶されているので、この順序にしたがって制御部60がウエーハリングホルダ12の移動を制御する。従って、最初の半導体チップtが取り出された後は、記憶部61に記憶されている順序に基づいてウエーハリングホルダ12のピッチ移動が行われる。一般的には、図7Aに矢印で示すように、1行毎に移動方向を切り替える軌跡で移動される。
一方(例えば左側)の移載部40Aの反転機構43を駆動させて、待機状態の吸着ノズル44を取り出しポジションに反転移動させる。次いで、昇降装置41を駆動させてアーム体42と共に吸着ノズル44を下降させ、吸着ノズル44の吸着面を半導体チップtの上面(電極形成面)に当接させる。吸着ノズル44が半導体チップtに当接したら、吸着ノズル44に半導体チップtを吸着保持させる。吸着ノズル44に吸着力を作用させるタイミングは、吸着ノズル44が半導体チップtに当接する前でも、当接と同時でも、当接した後でも、適宜のタイミングに設定すればよい。
半導体チップtを保持して待機状態にある吸着ノズル44の直上の位置、つまり受け取りポジションに一方(左側)の実装ツール56を移動させる。実装ツール56が受け取りポジションに位置付けられたならば、昇降装置41を駆動させてアーム体42を上昇させ、吸着ノズル44に保持された半導体チップtを実装ツール56の保持面に受け渡す。吸着ノズル44は、半導体チップtを実装ツール56に受け渡した後、元の高さまで下降されて待機状態となる。この受け渡しの際に、実装ツール56に吸引吸着力を作用させるタイミングは、半導体チップtが実装ツール56に当接する前でも、当接と同時でも、当接した後(ただし、吸着ノズル44が下降を開始する前)でも、適宜のタイミングに設定すればよい。吸着ノズル44の吸引吸着力は、半導体チップtを実装ツールに受け渡した後で吸着ノズル44が下降を開始するまでの間に解除される。
(4-1:半導体チップtの移動および位置検出)
半導体チップtを受け取った実装ツール56は、実装ポジションに向けて記憶部61に予め設定された移動軌跡で移動する。半導体チップtは、電極形成面(チップ上面)が下を向いた状態で実装ツール56に保持されている。半導体チップtを保持した実装ツール56を実装ポジションへ移動させる途中で、第3のカメラ57上を通過させる。このとき、第3のカメラ57上で実装ツール56の移動を一旦停止させ、半導体チップtの2つのアライメントマークを第3のカメラ57で撮像する。この撮像画像から各アライメントマークの位置を検出し、検出した位置に基づいて実装ツール57に対する半導体チップtの位置ずれを求める。撮像が完了したら、実装ツール56の移動を再開する。
実装ツール56に保持された半導体チップtが撮像された後、実装ツール56を実装ポジションに移動させ、実装ポジションに位置付けられた支持基板W上の実装領域に対して半導体チップtを実装する。このとき、第3のカメラ57による半導体チップtの位置検出の結果、実装ツール56に対して半導体チップtが位置ずれを生じていた場合には、検出した位置ずれを補正するように実装ツール56の移動を補正して、実装ツール56を実装ポジションに位置付ける。また、工程(2-2)において支持基板Wの傾きθが検出された場合には、この傾きθも実装ツール56で補正する。この後、実装ツール56を下降させて半導体チップtを支持基板Wの所定の実装領域に加圧して実装する。
2つの実装部50A、50Bを用いる場合、それら実装部50A、50Bの実装ツール56間に相対的な位置ずれが生じるおそれがある。このような点に対しては、実装ポジションの下方にカメラを配置し、実装ポジションに位置付けられた実装ツール56の位置をそれぞれ検出し、それら実装ツール56の相対位置のずれを検出して補正することが有効である。2つの実装ツール56間の相対的な位置ずれの検出には、図4に示す第4のカメラ23が用いられる。第4のカメラ23は、ステージ21の手前側端部に上向きに取り付けられている。第4のカメラ23は、実装ポジションに位置付けられた実装ツール56を下から撮像する。第4のカメラ23による撮像時には、ステージ21の移動により第4のカメラ23を実装ポジションの直下に移動させる。第4のカメラ23は、第3の認識部として機能するものである。
上述した実施形態の実装装置1を用いて、以下の条件で支持基板上に半導体チップの実装を実際に行なった。図13に支持基板W上に半導体チップtを実装した状態を示す。なお、目標実装精度は±5μm以内、目標タクトタイムは0.6秒以内とした。
<実装条件>
・半導体チップtのサイズ:4mm×4mm
・実装ピッチ(縦×横):36mm×36mm
・実装数(縦×横):5個×5個(計25個)
支持基板Wを載置するステージの移動補正データを用いないこと以外は、実施例1と同一条件で半導体チップtを支持基板W上に実装した。支持基板Wに実装した25個の半導体チップtの実装位置ずれを、検査装置を用いて測定した。その結果を表2に示す。
上述した実施形態の実装装置1を用いて、以下の条件で支持基板上に半導体チップの実装を実際に行なった。なお、目標実装精度は±5μm以内とした。
<実装条件>
・半導体チップtのサイズ:4mm×4mm
・実装数(縦×横):20個×20個(計400個)
・実装ピッチ(縦、横):6mm
上述した実施形態の実装装置1を用いて、以下の条件で支持基板上に半導体チップの実装を実際に行なった。なお、目標実装精度は±5μm以内とした。
<実装条件>
・半導体チップtのサイズ:1mm×1mm
・実装数(縦×横):40個×51個(計2040個)
・実装ピッチ(縦、横):3mm
上述した実施形態の実装装置1を用いて、以下の条件で支持基板の各実装領域上に第1の半導体チップと第2の半導体チップの実装を実際に行なった。なお、目標実装精度は±5μm以内とした。
<実装条件>
・第1の半導体チップtのサイズ:4mm×4mm
・第2の半導体チップtのサイズ:1mm×1mm
・第1の半導体チップtの実装数(縦×横):5個×5個(計25個)
・第2の半導体チップtの実装数(縦×横):5個×5個(計25個)
・第1の半導体チップの実装ピッチ(縦、横):36mm
・第1の半導体チップと第2の半導体チップとの間隔:0.5mm
Claims (10)
- 電子部品が実装される複数の実装領域を有する支持基板が載置されるステージと、一定の実装位置に前記複数の実装領域が順に位置付けられるように、前記ステージを移動させるステージ移動機構とを備えるステージ部と、
前記電子部品を供給する部品供給部と、
それぞれ前記電子部品を保持して前記支持基板の前記一定の実装位置に位置付けられた前記実装領域に実装する第1および第2の実装ヘッドと、前記電子部品を保持した前記第1および第2の実装ヘッドを、前記第1の実装ヘッドと第2の実装ヘッドとで同一の位置となる前記一定の実装位置に交互に移動させる実装ヘッド移動機構とを備える実装部と、
それぞれ前記部品供給部から前記電子部品を受け取り、前記第1または第2の実装ヘッドに前記電子部品をそれぞれ一定の受け渡し位置で受け渡す第1および第2の移載ノズルを備える移載部と、
前記ステージ上に載置された前記支持基板の全体位置を認識する第1の認識部と、
前記第1または第2の実装ヘッドに保持された前記電子部品の位置を認識する第2の認識部と、
前記ステージ移動機構による前記ステージの移動位置誤差を補正する補正データを記憶する記憶部と、
前記第1の認識部により認識した前記支持基板の位置データと前記第2の認識部により認識した前記電子部品の位置データと前記補正データとに基づいて、前記ステージを前記一定の実装位置に移動させ、前記第1および第2の実装ヘッドを前記それぞれの一定の受け渡し位置から前記一定の実装位置まで一定の経路で移動させる制御をする制御部と
を具備する電子部品の実装装置。 - 前記実装部は、前記支持基板の1つの前記実装領域に複数の前記電子部品を実装する、請求項1に記載の実装装置。
- さらに、前記実装位置に位置付けられた前記第1および第2の実装ヘッドの位置を個別に認識する第3の認識部を具備し、
前記制御部は、前記第3の認識部により認識した前記第1および第2の実装ヘッドの位置データに基づいて、前記第1の実装ヘッドと前記第2の実装ヘッドとの位置ずれを補正する、請求項1または請求項2に記載の実装装置。 - 前記制御部は、予め設定されたタイミングに基づいて、前記第3の認識部による前記第1および第2の実装ヘッドの位置データの認識を実行する、請求項3に記載の実装装置。
- 前記第2の認識部は、前記第1および第2の実装ヘッドの移動経路に配置された一対のカメラを備える、請求項1に記載の実装装置。
- 電子部品が実装される複数の実装領域を有する支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正する補正データを記憶部に記憶させる工程と、
前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、
前記支持基板の位置認識工程により得た前記支持基板の位置データと前記補正データとに基づいて前記ステージの移動を補正しつつ、一定の実装位置に前記複数の実装領域が順に位置付けられるように、前記ステージを移動させる工程と、
前記電子部品を供給する部品供給部から第1および第2の移載ノズルを備える移載部によってそれぞれ受け取られた前記電子部品を、それぞれ一定の受け渡し位置で第1または第2の実装ヘッドにそれぞれ受け渡す工程と、
前記第1または第2の実装ヘッドに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データに基づいて前記第1および第2の実装ヘッドの移動を補正しつつ、前記第1および第2の実装ヘッドを、前記それぞれの一定の受け渡し位置から前記第1の実装ヘッドと第2の実装ヘッドとで同一の位置となる前記一定の実装位置にそれぞれ一定の経路で交互に移動させ、前記第1および第2の実装ヘッドにより前記電子部品を、前記一定の実装位置に順に位置づけられた前記実装領域に交互に実装する工程と
を具備する電子部品の実装方法。 - 前記実装工程は、前記支持基板の1つの前記実装領域に複数の前記電子部品を実装する工程を備える、請求項6に記載の実装方法。
- さらに、前記一定の実装位置に位置付けられた前記第1および第2の実装ヘッドの位置を個別に認識し、認識した前記第1および第2の実装ヘッドの位置データに基づいて、前記第1の実装ヘッドと前記第2の実装ヘッドとの位置ずれを補正する工程を具備する、請求項6または請求項7に記載の実装方法。
- 複数の実装領域を有する支持基板における前記複数の実装領域のそれぞれに電子部品を実装する工程と、前記複数の実装領域に実装された前記電子部品を一括して封止することにより疑似ウエーハを形成する工程と、前記疑似ウエーハの前記電子部品上に再配線層を形成することによりパッケージ部品を製造する工程とを具備するパッケージ部品の製造方法であって、
前記電子部品の実装工程は、
前記支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正する補正データを記憶部に記憶させる工程と、
前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、
前記支持基板の位置認識工程により得た前記支持基板の位置データと前記補正データとに基づいて前記ステージの移動を補正しつつ、一定の実装位置に前記複数の実装領域が順に位置付けられるように、前記ステージを移動させる工程と、
前記電子部品を供給する部品供給部から第1および第2の移載ノズルを備える移載部によってそれぞれ受け取られた前記電子部品を、それぞれ一定の受け渡し位置で第1または第2の実装ヘッドにそれぞれ受け渡す工程と、
前記第1または第2の実装ヘッドに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データに基づいて前記第1および第2の実装ヘッドの移動を補正しつつ、前記第1および第2の実装ヘッドを、前記それぞれの一定の受け渡し位置から前記第1の実装ヘッドと第2の実装ヘッドとで同一の位置となる前記一定の実装位置にそれぞれ一定の経路で交互に移動させ、前記第1および第2の実装ヘッドにより前記電子部品を、前記一定の実装位置に順に位置づけられた前記実装領域に交互に実装する工程と
を具備する、パッケージ部品の製造方法。 - 前記電子部品の実装工程は、前記支持基板の1つの前記実装領域に複数の前記電子部品を実装する工程を備える、請求項9に記載のパッケージ部品の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016017025 | 2016-02-01 | ||
JP2016017025 | 2016-02-01 | ||
JP2020027546A JP6928134B2 (ja) | 2016-02-01 | 2020-02-20 | 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020027546A Division JP6928134B2 (ja) | 2016-02-01 | 2020-02-20 | 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021114630A JP2021114630A (ja) | 2021-08-05 |
JP7108739B2 true JP7108739B2 (ja) | 2022-07-28 |
Family
ID=59500212
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017565564A Active JP6692376B2 (ja) | 2016-02-01 | 2017-01-31 | 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法 |
JP2020027546A Active JP6928134B2 (ja) | 2016-02-01 | 2020-02-20 | 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法 |
JP2021075389A Active JP7108739B2 (ja) | 2016-02-01 | 2021-04-27 | 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017565564A Active JP6692376B2 (ja) | 2016-02-01 | 2017-01-31 | 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法 |
JP2020027546A Active JP6928134B2 (ja) | 2016-02-01 | 2020-02-20 | 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (3) | JP6692376B2 (ja) |
KR (2) | KR102196105B1 (ja) |
TW (2) | TWI708295B (ja) |
WO (1) | WO2017135257A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7178782B2 (ja) * | 2018-01-10 | 2022-11-28 | 芝浦メカトロニクス株式会社 | 電子部品の実装装置および実装方法 |
JP7112274B2 (ja) * | 2018-07-25 | 2022-08-03 | 芝浦メカトロニクス株式会社 | 実装装置、及び実装装置に用いられる校正基板 |
JP7202176B2 (ja) * | 2018-12-21 | 2023-01-11 | キヤノン株式会社 | 搬送装置、基板処理装置、および物品製造方法 |
JP7350696B2 (ja) * | 2019-08-29 | 2023-09-26 | 芝浦メカトロニクス株式会社 | 電子部品の実装装置 |
CN112447555B (zh) * | 2019-08-29 | 2024-05-14 | 芝浦机械电子装置株式会社 | 电子零件的安装装置 |
US11723154B1 (en) * | 2020-02-17 | 2023-08-08 | Nicholas J. Chiolino | Multiwire plate-enclosed ball-isolated single-substrate silicon-carbide-die package |
JP7436251B2 (ja) * | 2020-03-16 | 2024-02-21 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
DE112021006062T5 (de) * | 2021-02-10 | 2023-08-31 | Yamaha Hatsudoki Kabushiki Kaisha | Bearbeitungsvorrichtung |
KR102292225B1 (ko) * | 2021-03-31 | 2021-08-23 | 주식회사 톱텍 | 다이 본딩헤드 구조 |
CN114039569B (zh) * | 2021-11-09 | 2022-09-30 | 安徽聚强晶体有限公司 | 一种用于谐振器的封装结构及封装方法 |
US20240258141A1 (en) * | 2023-01-26 | 2024-08-01 | Applied Materials, Inc. | Methods and apparatus for calibration of substrate processing chamber placement via imaging |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217381A (ja) | 2000-01-28 | 2001-08-10 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2002009494A (ja) | 2000-06-19 | 2002-01-11 | Yamaha Motor Co Ltd | 部品実装システムにおける基板認識方法及び同装置 |
WO2007072714A1 (ja) | 2005-12-22 | 2007-06-28 | Shibaura Mechatronics Corporation | 電子部品の実装装置及び実装方法 |
JP2008166410A (ja) | 2006-12-27 | 2008-07-17 | Toray Eng Co Ltd | 位置決め較正方法及びそれを適用した実装装置 |
JP2013058520A (ja) | 2011-09-07 | 2013-03-28 | Dainippon Screen Mfg Co Ltd | 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法 |
JP2013214573A (ja) | 2012-03-30 | 2013-10-17 | Hitachi High-Tech Instruments Co Ltd | 電子部品装着ラインの管理装置及び電子部品装着装置 |
JP2013222740A (ja) | 2012-04-13 | 2013-10-28 | Panasonic Corp | 外観検査装置および外観検査方法 |
JP2015130408A (ja) | 2014-01-08 | 2015-07-16 | パナソニックIpマネジメント株式会社 | 部品実装装置 |
JP2015185546A (ja) | 2014-03-20 | 2015-10-22 | パナソニックIpマネジメント株式会社 | 電子部品実装システムおよび電子部品実装方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2917117B2 (ja) * | 1995-12-29 | 1999-07-12 | 名古屋電機工業株式会社 | プリント基板における作業位置座標算出方法およびその装置 |
JP4665863B2 (ja) | 2006-08-08 | 2011-04-06 | パナソニック株式会社 | 電子部品実装方法 |
CH698334B1 (de) * | 2007-10-09 | 2011-07-29 | Esec Ag | Verfahren für die Entnahme und Montage von auf einem Wafertisch bereitgestellten Halbleiterchips auf einem Substrat. |
JP5030843B2 (ja) | 2008-04-14 | 2012-09-19 | 芝浦メカトロニクス株式会社 | 電子部品の実装装置及び実装方法 |
TWI574994B (zh) * | 2010-10-14 | 2017-03-21 | Merck Patent Gmbh | Liquid crystal display device |
-
2017
- 2017-01-31 KR KR1020197024243A patent/KR102196105B1/ko active IP Right Grant
- 2017-01-31 WO PCT/JP2017/003439 patent/WO2017135257A1/ja active Application Filing
- 2017-01-31 JP JP2017565564A patent/JP6692376B2/ja active Active
- 2017-01-31 KR KR1020187016144A patent/KR102080214B1/ko active IP Right Grant
- 2017-02-02 TW TW107144369A patent/TWI708295B/zh active
- 2017-02-02 TW TW106103500A patent/TWI673803B/zh active
-
2020
- 2020-02-20 JP JP2020027546A patent/JP6928134B2/ja active Active
-
2021
- 2021-04-27 JP JP2021075389A patent/JP7108739B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217381A (ja) | 2000-01-28 | 2001-08-10 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2002009494A (ja) | 2000-06-19 | 2002-01-11 | Yamaha Motor Co Ltd | 部品実装システムにおける基板認識方法及び同装置 |
WO2007072714A1 (ja) | 2005-12-22 | 2007-06-28 | Shibaura Mechatronics Corporation | 電子部品の実装装置及び実装方法 |
JP2008166410A (ja) | 2006-12-27 | 2008-07-17 | Toray Eng Co Ltd | 位置決め較正方法及びそれを適用した実装装置 |
JP2013058520A (ja) | 2011-09-07 | 2013-03-28 | Dainippon Screen Mfg Co Ltd | 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法 |
JP2013214573A (ja) | 2012-03-30 | 2013-10-17 | Hitachi High-Tech Instruments Co Ltd | 電子部品装着ラインの管理装置及び電子部品装着装置 |
JP2013222740A (ja) | 2012-04-13 | 2013-10-28 | Panasonic Corp | 外観検査装置および外観検査方法 |
JP2015130408A (ja) | 2014-01-08 | 2015-07-16 | パナソニックIpマネジメント株式会社 | 部品実装装置 |
JP2015185546A (ja) | 2014-03-20 | 2015-10-22 | パナソニックIpマネジメント株式会社 | 電子部品実装システムおよび電子部品実装方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2017135257A1 (ja) | 2017-08-10 |
TWI673803B (zh) | 2019-10-01 |
KR20180081772A (ko) | 2018-07-17 |
TW201740476A (zh) | 2017-11-16 |
JP6692376B2 (ja) | 2020-05-13 |
JP2020102637A (ja) | 2020-07-02 |
KR102080214B1 (ko) | 2020-02-24 |
KR20190099355A (ko) | 2019-08-26 |
TW201921536A (zh) | 2019-06-01 |
TWI708295B (zh) | 2020-10-21 |
KR102196105B1 (ko) | 2020-12-30 |
JPWO2017135257A1 (ja) | 2018-11-29 |
JP6928134B2 (ja) | 2021-09-01 |
JP2021114630A (ja) | 2021-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7108739B2 (ja) | 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法 | |
JP6781677B2 (ja) | 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法 | |
JP6717630B2 (ja) | 電子部品の実装装置 | |
EP2059112B1 (en) | Electronic component taking out apparatus, surface mounting apparatus and method for taking out electronic component | |
KR102186384B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
JP4855347B2 (ja) | 部品移載装置 | |
JP7178782B2 (ja) | 電子部品の実装装置および実装方法 | |
CN112331582B (zh) | 芯片贴装装置以及半导体器件的制造方法 | |
TWI752603B (zh) | 電子零件的安裝裝置 | |
JP6942829B2 (ja) | 電子部品の実装装置 | |
JP2022145332A (ja) | ダイボンディング装置および半導体装置の製造方法 | |
JP7350696B2 (ja) | 電子部品の実装装置 | |
JP7451342B2 (ja) | 基板作業装置 | |
JP7112274B2 (ja) | 実装装置、及び実装装置に用いられる校正基板 | |
JP2023143741A (ja) | 電子部品の実装装置及び実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210524 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220715 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7108739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |