JP6781677B2 - 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法 - Google Patents

Description

本発明の実施形態は、電子部品の実装装置と実装方法、およびパッケージ部品の製造方法に関する。

従来から、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等のように、インターポーザ基板（中継用基板）を用いて行われる半導体パッケージの製造プロセスが知られている。これとは別に、インターポーザ基板を用いずに、半導体チップ毎に分割することなくウエーハ状態のままでパッケージ化を行うウエーハレベルパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ：ＷＬＰ）と呼ばれる製造プロセスが知られている。ＷＬＰは、インターポーザ基板を使用しない分、半導体パッケージの薄型化や製造コストが低減できるというような利点を有する。

ＷＬＰでは、半導体チップの電極パッドが形成されている面上の領域をはみ出さないように、半導体チップ上に半導体パッケージのＩ／Ｏ端子を含む再配線層を形成する、ファンイン・ウエーハレベルパッケージ（ｆａｎ ｉｎ−ＷＬＰ：ＦＩ−ＷＬＰ）が知られている。また近年においては、半導体チップの領域をはみ出して半導体パッケージのＩ／Ｏ端子を含む再配線層を形成するファンアウト・ウエーハレベルパッケージ（ｆａｎ ｏｕｔ−ＷＬＰ：ＦＯ−ＷＬＰ））も提案されている。ＦＯ−ＷＬＰは、１つのパッケージ内にＲＡＭ、フラッシュメモリ、ＣＰＵ等の半導体チップやダイオード、コンデンサ等の複数種類の電子部品を搭載したマルチチップパッケージ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ：ＭＣＰ）にも適用可能であるために注目されている。

ここで、ＭＣＰとは上述したように、１つのパッケージ内に複数種類の電子部品を搭載したものである。このようなＭＣＰにおいては、同一パッケージに搭載する電子部品個々の実装位置のずれが、そのパッケージの電気的特性に相互に影響を及ぼすため、それぞれの電子部品の実装に高い位置精度が要求されている。前述したインターポーザ基板を用いて行なわれる半導体パッケージの製造プロセスでは、インターポーザ基板上の各実装領域に位置認識用のアライメントマークが設けられているので、実装領域毎にアライメントマークを認識して電子部品を実装領域に位置決めし、実装する方式（以下、ローカル認識方式と呼ぶ）を適用することで、高い位置精度での実装を実現している。

ＦＯ−ＷＬＰの製造プロセスでは、まず支持基板上に複数の半導体チップを間隔をあけた状態で行列状に実装し、その後半導体チップ間の隙間を樹脂で封止して複数の半導体チップを一体化することで、あたかも半導体製造プロセスで形成されるウエーハのように成形された擬似ウエーハを形成する。この擬似ウエーハ上に、Ｉ／Ｏ端子を設けるための再配線層を形成する。複数の半導体チップを樹脂封止して一体化した後は、支持基板は剥がされて除去される。しかしながら、ＦＯ−ＷＬＰでＭＣＰを製造しようとした場合、支持基板上には半導体チップを実装する実装領域毎に位置認識に用いることができるような画像認識可能なパターンが存在しないため、インターポーザ基板に対して行っていたようなローカル認識方式を適用することは実用的ではない。

ローカル認識が行えない場合、支持基板の外形位置や基板全体の位置を示すアライメントマークを認識することで支持基板の全体位置を認識し、この支持基板の全体位置を頼りに支持基板上の各実装領域に半導体チップを実装する方式（以下、グローバル認識方式と呼ぶ）を適用することになる。また、ＭＣＰでの半導体チップの実装位置のずれは、例えば標準的な電極パッドの径（２０μｍ）と形成ピッチ（３５μｍ）を有する半導体チップを考えた場合、半導体チップの端子と再配線層により形成される端子との接触面積の確保や隣接する端子との接触を回避する上で、±７μｍ以下に抑えることが望まれる。

しかしながら、インターポーザ基板等の実装領域毎にアライメントマークを有する基板に半導体チップを実装するための実装装置を、グローバル認識方式の設定を施し、ＦＯ−ＷＬＰの製造プロセスにそのまま用いてみたところ、実装精度に±７μｍを超える実装誤差が生じてしまい、実装領域毎にアライメントマークが設けられていない支持基板に精度よく半導体チップを実装することはできなかった。このため、グローバル認識方式を適用したＦＯ−ＷＬＰの製造プロセスにおいて、±７μｍ以下の位置精度で半導体チップを実装できる実装装置は存在していない。

実装精度を向上させるだけであれは、ＦＯ−ＷＬＰの製造プロセスに用いる支持基板に、各実装領域に対応させてアライメントマークを予め設けておき、ローカル認識方式を適用することが考えられる。しかしながら、ＦＯ−ＷＬＰの支持基板は、擬似ウエーハを形成した後、擬似ウエーハから剥がされて除去されるものであり、製品としては用いられない。このような支持基板のために、マークを形成する設備および工程を設けることは、設備費用、設備の設置スペース、工程数等の増加を招くだけでなく、実装工程においても半導体チップを実装する毎にローカルマークを認識する動作が必要となり、１つの半導体チップの実装工程時間も増加する。このような点から、ローカル認識方式の適用は半導体パッケージの製造コストを増加させ、ＷＬＰの利点を損なうことになる。

また、半導体チップの実装誤差に対応するため、半導体チップの実装誤差を考慮して再配線層の形成を行う技術が提案されている。この技術は、擬似ウエーハに再配線層の回路パターンを露光する際、露光に先立って擬似ウエーハ上の各半導体チップの実装誤差（理想位置からの位置ずれ）を予め個別に測定しておき、露光用のレーザ光を半導体チップ毎に走査するときに、描画データに含まれる各回路パターンの位置情報を露光対象の半導体チップの実装誤差に基づいて補正するものである。この技術は１つの半導体パッケージに１つの半導体チップを組み込むシングルチップパッケージには適用可能である。しかしながら、ＭＣＰの場合、回路パターンの描画データはパッケージ単位で作成されるため、同一パッケージ内での半導体チップ間の相対的な位置ずれが生じた場合には、描画する回路パターンの位置情報を補正するだけでは対応できない。

さらに、ＦＯ−ＷＬＰの製造プロセスに用いられる実装装置には、半導体チップの実装時間を短縮することが求められる。すなわち、疑似ウエーハ上の再配線層の形成工程は、通常１枚の疑似ウエーハに対して一括して行われるのに対し、支持基板に対する半導体チップの実装工程は、半導体チップ１個ずつ実施される。これらの処理時間を考慮すると、再配線層の形成工程に比べて半導体チップの実装工程の方が時間を要することになるため、半導体チップの実装時間を短縮することが求められる。実装時間を短縮するだけであれば、複数の実装ヘッドを有する実装装置を適用することが考えられる。しかしながら、単に複数の実装ヘッドを適用しただけでは、実装ヘッド毎に生じる移動誤差の影響によって、半導体チップの実装精度がさらに低下してしまう。このように、ＦＯ−ＷＬＰの製造プロセスに用いられる実装装置には、半導体チップ等の電子部品の実装精度の向上と実装時間の短縮とを両立させることが求められている。

ところで、ＦＯ−ＷＬＰの製造プロセスは、「ウエーハレベル」と称されるウエーハベース、つまり支持基板にウエーハを用いるプロセスである。これに対し、近ごろ、プリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）の製造プロセスに用いるガラス・エポキシ（ＦＲ−４）基板等の有機基板や液晶表示パネルの製造に用いるガラス基板を支持基板として用いる、ファンアウト・パネルレベルパッケージ（ＦＯ−ＰＬＰ）と称される、基板ベースの製造プロセスが提案されている。

ＦＯ−ＷＬＰの製造プロセスでは、ウエーハレベルと称されているように、支持基板にシリコンウエーハが用いられている。これは、再配線層の形成プロセスに、シリコンウエーハの配線層の形成プロセスに用いる設備を流用することができるからである。同様に、プリント基板の製造プロセスや液晶表示パネルの製造プロセスでも、配線層の形成プロセスが用いられている。従って、プリント基板の製造プロセスや液晶表示パネルの製造プロセスに用いる設備を、ＦＯ−ＰＬＰの製造プロセスに流用することができる。

支持基板に有機基板やガラス基板を用いる場合、シリコンウエーハを用いる場合に比べてコストを削減できる利点がある。また、支持基板の大きさを、シリコンウエーハに比べて大きくできるという利点がある。支持基板が大きくなるほど、一度に生産できるＭＣＰ等の半導体パッケージの数を増大させることができるため、生産性を向上させることが可能になる。このため、そのようなＦＯ−ＰＬＰの製造プロセスに用いて好適な電子部品の実装装置の要求が生じると予測される。

ここで、プリント基板の製造プロセスにおいて、現状、基材となる銅張積層板の寸法は１０２０×１０２０ｍｍまたは１０２０×１２２０ｍｍとなっている。一辺が１０００ｍｍを超える基板を支持基板とした場合、取り扱いの利便性を損なうことが考えられるので、ＦＯ−ＰＬＰの製造プロセスでは、銅張積層板を４分割程度にして支持基板として用いると予測される。一方、液晶表示パネルの製造プロセスにおいては、第５世代以上（概ね１０００×１２００ｍｍ以上）、特に現状で主として生産に用いられている、第７世代以上（概ね１９００×２２００ｍｍ以上）のガラス基板（いわゆる、マザーガラス）を用いる製造設備を流用することは考え難く、液晶表示パネルの大型化によって使用されなくなった第３世代から第４世代（概ね５５０×６５０ｍｍ〜６８０×８８０ｍｍ）の製造設備を流用することが推測される。これらのことから、ＦＯ−ＰＬＰの製造プロセスにおいて、電子部品の実装装置に対応が求められる支持基板の大きさは、従来のＦＯ−ＷＬＰの製造プロセスにおける支持基板の大きさである３００×３００ｍｍに比べて、面積にして約４倍程度の６００×６００ｍｍ程度の大きさになると予測される。

上述した６００×６００ｍｍの大きさを有する支持基板に半導体チップを実装する場合、支持基板を載置するステージが大きくなり、その分だけ実装ヘッドの移動距離が増大する。このため、半導体チップの搬送に要する時間が長くなり、半導体チップの実装効率が低下することが予想される。また、ＭＣＰの場合、すなわち品種の異なる複数の半導体チップ等を実装する場合、半導体チップの大きさや半導体チップの実装に用いる接着剤の種類等によって、実装に要する時間（加圧時間または加圧・加熱時間）が異なることから、実装時間の長い半導体チップに実装効率が支配されることになる。このため、実装に要する時間が長い半導体チップによりパッケージ全体としての実装効率が低下する。このようなことから、ＦＯ−ＰＬＰの製造プロセスに用いられる実装装置には、半導体チップ等の電子部品の実装精度の向上を図ると共に、支持基板の大型化に対応してより一層の実装時間の短縮を図ることが求められると推測される。

特開２００８−０４１９７６号公報 特開２００９−２５９９１７号公報 国際公開第２００７／０７２７１４号 特開２０１３−０５８５２０号公報

本発明が解決しようとする課題は、実装領域毎に位置検出用のマーク等のパターンが形成されていない支持基板、特に大型化が予想される支持基板に対しても、各実装領域に半導体チップ等の電子部品を精度よく、かつ効率よく実装することを可能にした電子部品の実装装置と実装方法、およびそのような実装方法を適用したパッケージ部品の製造方法を提供することにある。

実施形態の電子部品の実装装置は、支持基板に電子部品を実装する電子部品の実装装置であって、前記電子部品が実装される複数の実装領域を有する前記支持基板が載置されるステージと、水平方向に沿う一方向であるＸ方向とは直交するＹ方向に前記ステージを移動させるステージ移動機構とを備えるステージ部と、前記Ｘ方向に沿って配置され、前記電子部品を保持する複数の実装ツールをそれぞれ有する第１および第２の実装ヘッドと、前記複数の実装ツールにより前記電子部品を保持した前記第１および第２の実装ヘッドを前記Ｘ方向に沿って設定された実装ライン上に移動させる実装ヘッド移動機構とを備える実装部と、前記ステージ上に載置された前記支持基板の全体位置を認識する第１の認識部と、前記第１および第２の実装ヘッドの前記複数の実装ツールに保持された前記電子部品の位置を認識する第２の認識部と、前記ステージ移動機構による前記ステージの移動位置誤差を補正するステージ補正データと、前記実装ヘッド移動機構による前記実装ライン上における前記第１および第２の実装ヘッドの前記複数の実装ツール毎の移動位置誤差を補正するツール補正データとを記憶する記憶部と、前記第１の認識部により認識した前記支持基板の位置データ、前記記憶部に記憶された前記ステージ補正データ、前記第２の認識部により認識した前記複数の実装ツールに保持された前記電子部品の位置データ、および前記記憶部に記憶された前記ツール補正データに基づいて、前記支持基板における前記Ｘ方向に沿う前記実装領域の列を前記実装ライン上に順次配置すると共に、前記実装ラインに配置された複数の前記実装領域に前記電子部品を前記第１および第２の実装ヘッドで分担して実装するように、前記ステージ移動機構と前記実装ヘッド移動機構の動作を制御する制御部とを具備している。

実施形態の電子部品の実装方法は、支持基板に電子部品を実装する電子部品の実装方法であって、前記電子部品が実装される複数の実装領域を有する支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正するステージ補正データを記憶部に記憶させる工程と、水平方向に沿う一方向であるＸ方向に沿って配置された第１および第２の実装ヘッドにそれぞれ設けられ、前記電子部品を保持する複数の実装ツールの移動位置誤差を、前記Ｘ方向に沿って設定された実装ライン上において取得し、前記移動位置誤差を補正するツール補正データを前記記憶部に記憶させる工程と、前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、前記支持基板の位置認識工程により得た前記支持基板の位置データと前記ステージ補正データとに基づいて前記ステージの移動を補正しつつ、前記複数の実装領域における前記Ｘ方向に沿う前記実装領域の列を前記実装ラインに順に位置付けるように、前記ステージを移動させる工程と、前記第１および第２の実装ヘッドの前記複数の実装ツールで前記電子部品を交互に受け取り、前記複数の実装ツールに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データおよび前記ツール補正データに基づいて前記第１および第２の実装ヘッドの前記複数の実装ツールの移動を補正しつつ、前記第１および第２の実装ヘッドを前記実装ライン上に移動させ、前記第１および第２の実装ヘッドの前記複数の実装ツールにより前記電子部品を、前記実装ラインに位置づけられた前記実装領域に前記第１および第２の実装ヘッドで分担して実装する工程とを具備する。

実施形態のパッケージ部品の製造方法は、支持基板の複数の実装領域のそれぞれに電子部品を実装する工程と、前記複数の実装領域に実装された前記電子部品を一括して封止することにより疑似ウエーハまたは擬似パネルを形成する工程と、前記疑似ウエーハまたは擬似パネルの前記電子部品上に再配線層を形成することによりパッケージ部品を製造する工程とを具備する。実施形態のパッケージ部品の製造方法において、前記電子部品の実装工程は、前記支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正するステージ補正データを記憶部に記憶させる工程と、水平方向に沿う一方向であるＸ方向に沿って配置された第１および第２の実装ヘッドにそれぞれ設けられ、前記電子部品を保持する複数の実装ツールの移動位置誤差を、前記Ｘ方向に沿って設定された実装ライン上において取得し、前記移動位置誤差を補正するツール補正データを前記記憶部に記憶させる工程と、前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、前記支持基板の位置認識工程により得た前記支持基板の位置データと前記ステージ補正データとに基づいて前記ステージの移動を補正しつつ、前記複数の実装領域における前記Ｘ方向に沿う前記実装領域の列を前記実装ラインに順に位置付けるように、前記ステージを移動させる工程と、前記第１および第２の実装ヘッドの前記複数の実装ツールで前記電子部品を交互に受け取り、前記複数の実装ツールに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データおよび前記ツール補正データに基づいて前記第１および第２の実装ヘッドの前記複数の実装ツールの移動を補正しつつ、前記第１および第２の実装ヘッドを前記実装ライン上に移動させ、前記第１および第２の実装ヘッドの前記複数の実装ツールにより前記電子部品を、前記実装ラインに位置づけられた前記実装領域に前記第１および第２の実装ヘッドで分担して実装する工程とを具備する。

実施形態の実装装置を示す平面図である。 実施形態の実装装置を示す正面図である。 実施形態の実装装置を示す右側面図である。 実施形態の実装装置の構成を示すブロック図である。 実施形態の実装装置の実装ツールによる実装動作の組合せを示す図である。 実施形態の実装装置における基板ステージおよび実装ツールのキャリブレーション工程の準備工程を示す図である。 実施形態の実装装置における基板ステージおよび実装ツールのキャリブレーション工程を示す図である。 実施形態の実装装置の動作状態の一例を示す平面図であって、ウエーハリングを交換する動作状態を示す図である。 実施形態の実装装置における基板ステージの移動位置誤差の補正方法を説明するための図である。 実施形態の実装装置の動作状態の一例を示す平面図であって、左右の移載ヘッドおよび左右の実装ヘッドがそれぞれ異なる位置にある状態を示す図である。 実施形態の実装装置を示す正面図であって、部品供給部と左右の移載部を省略して示す図である。 実施形態の実装装置を示す正面図であって、部品供給部と移載部全体を省略して示す図である。 実施形態の実装装置を用いて１つの実装領域に実装される電子部品の一例を示す平面図である。 実施形態のパッケージ部品の製造工程を示すフロー図である。 実施例１および比較例１の実装装置を用いて半導体チップを実装する支持基板を示す平面図である。

以下、実施形態の電子部品の実装装置と実装方法について、図面を参照して説明する。図面は模式的なものであり、厚さと平面寸法との関係、各部の厚さの比率等は現実のものとは異なる場合がある。説明中における上下の方向を示す用語は、特に明記が無い場合には後述する支持基板の電子部品の実装面を上とした場合の相対的な方向を示し、左右の方向を示す用語は、特に明記が無い場合には図２の正面図を基準とした方向を示す。

［実装装置の構成］
図１は実施形態による電子部品の実装装置の構成を示す平面図、図２は図１に示す実装装置の正面図、図３は図１に示す実装装置の右側面図、図４は図１に示す実装装置の構成を示すブロック図である。図１ないし図３において、図１を基準として、実装装置１における左右方向をＸ方向、前後方向をＹ方向、上下方向をＺ方向とする。これらの図に示す実装装置１は、半導体チップｔ等の電子部品を供給する部品供給部１０と、支持基板Ｗが載置されるステージ２１を備えるステージ部２０と、部品供給部１０から半導体チップｔを取り出す移載部３０と、移載部３０が取り出した半導体チップｔを受取ってステージ２１に載置された支持基板Ｗに実装する実装部４０と、各部１０、２０、３０、４０の動作を制御する制御部５０とを具備している。

（部品供給部１０）
部品供給部１０は、実装装置１のベース部１ａ上の手前側中央に配置されている。部品供給部１０は、支持基板Ｗに実装する電子部品としての半導体チップｔを供給する。部品供給部１０は、半導体チップｔ毎に個片化された半導体ウエーハＴが貼着された樹脂シートＳを保持するウエーハリング１１と、ウエーハリング１１を着脱自在に保持し、不図示のＸＹ移動機構によりＸＹ方向に移動可能なウエーハリングホルダ１２と、移載部３０によって半導体チップｔを取り出すときに、取り出される半導体チップｔをウエーハリング１１の下側から突き上げる不図示の突き上げ機構とを備えている。突き上げ機構は、移載部３０による半導体チップｔの取り出しポジションに固定的に設けられている。突き上げ機構としては、公知の構成を有する機構、例えば特開２０１０−０５６４６６号公報に記載の機構を有するものを用いることができる。

部品供給部１０は、さらに不図示のウエーハリング１１の交換装置を備えている。交換装置は、ベース部１ａの前面に設けられる収納部（ウエーハリング１１を収容する溝部を上下方向に複数備えたもの、マガジンとも言う。）と、ウエーハリングホルダ１２と収納部との間で搬送されるウエーハリング１１を案内するガイド部とを備えている。交換装置は、ウエーハリングホルダ１２上に未使用のウエーハリング１１を供給し、半導体チップｔの取り出しが完了したウエーハリング１１を収納部に収納し、新たなウエーハリング１１をウエーハリングホルダ１２に供給する。なお、このウエーハリング１１の供給と収納には、後述する移載部３０が備えるウエーハリング保持装置３２が用いられる。

支持基板Ｗに実装される電子部品は、１種類の半導体チップｔに限られるものではなく、複数種類の半導体チップ、さらには半導体チップとダイオードやコンデンサ等であってもよい。実施形態の実装装置１は、半導体チップ、ダイオード、コンデンサ等を含む複数種類の電子部品を支持基板Ｗ上に実装してＭＣＰを製造する際に好適に用いられる。ＭＣＰの構成例としては、複数種類の半導体チップを備えるもの、１種類の半導体チップとダイオードやコンデンサ等を備えるもの、さらに複数種類の半導体チップとダイオードやコンデンサ等とを備えるものが挙げられる。

（ステージ部２０）
ステージ部２０は、ベース部１ａ上の後方中央に配置されている。ステージ部２０は、複数の実装領域を有する支持基板Ｗが載置されるステージ２１と、ステージ２１をＸＹ方向に移動させるステージ移動装置としてのＸＹ移動機構２２とを備える。ＸＹ移動機構２２は、ステージ２１上に載置された支持基板ＷのＸ方向に沿う実装領域の各行が後に詳述するＸ方向に沿う一直線上に設定された一定の実装ラインに順に位置付けられるように、ステージ２１を移動させる。ＸＹ移動機構２２は、ステージ２１に載置される最も大きな支持基板Ｗを、Ｘ方向においては支持基板ＷのＸ方向の寸法の２分の１より若干大きい（１／２Ｘ＋α）範囲で移動させることができる移動ストロークを有し、Ｙ方向においては支持基板ＷのＹ方向の寸法より若干大きい（Ｙ＋α）範囲で移動させることができる移動ストロークを有する。ステージ２１は、不図示の吸引吸着機構によって、載置された支持基板Ｗを吸着保持することが可能なように構成されている。

ステージ２１上に載置される支持基板Ｗは、例えばＦＯ−ＰＬＰの製造時に適用される、擬似ウエーハに準じる擬似パネルの形成に用いられる基板であって、ガラス基板、有機基板（ガラス・エポキシ（ＦＲ−４）基板等）、シリコン基板、ステンレス等の金属基板等であるが、これらに限定されるものではない。ＦＯ−ＷＬＰの製造時に適用される擬似ウエーハの形成に用いられる基板であってもよい。擬似パネルとは、ＦＯ−ＷＬＰの製造時に適用される擬似ウエーハと同様に、個片化された複数の半導体チップ等の電子部品を平面的に配置し、配置された電子部品間を樹脂封止して１枚の板状に成形した状態のものである。従って、擬似パネルの形成に用いられる支持基板Ｗの形状は、円形に限られるものではなく、四角形やそれ以外の多角形、楕円形等であってもよく、その形状は特に限定されるものではない。支持基板Ｗとしては、上述したＦＯ−ＰＬＰプロセスでＭＣＰを製造する際に用いられる基板、すなわち各実装領域に複数の半導体チップやコンデンサ等の電子部品が実装される基板が好適に用いられる。

支持基板Ｗは、半導体チップｔ等の電子部品が実装される複数の実装領域を有している。ただし、複数の実装領域は支持基板Ｗ上に仮想的に設定されているものであり、各実装領域を示すマークやパターン等は形成されていない。支持基板Ｗは、基板全体の位置を示すグローバル認識用のアライメントマークを備えていてもよいが、個々の実装領域の位置を示すローカル認識用のアライメントマークは備えていない。グローバル認識方式とは、支持基板Ｗの複数の実装領域に電子部品をそれぞれ実装するときに、１回の基板の位置検出でその基板上の複数の実装領域に対して電子部品の実装を行なう方式のことを言う。ローカル認識方式とは、支持基板Ｗ上の複数の実装領域に電子部品をそれぞれ実装するときに、電子部品を実装する毎に電子部品の実装領域の位置検出を行う方式のことを言う。また、支持基板Ｗは、その大きさが３００×３００ｍｍ以上であることが好ましい。本実施形態においては、６００×６００ｍｍの支持基板Ｗが一例として用いられる。つまり、本実施形態の実装装置１において、ステージ２１は６００×６００ｍｍの支持基板Ｗを載置可能な大きさを有している。

（移載部３０）
移載部３０は、左右一対の移載部３０Ａ、３０Ｂと、中間ステージ３１と、ウエーハリング保持装置３２とを備えており、２つの移載部３０Ａ、３０Ｂを左右反転した状態で配置したものである。２つの移載部３０Ａ、３０Ｂは、部品供給部１０を挟むようにベース部１ａ上の前方両側に分けて配置されており、左右が反転していることを除いて、同一構成を有している。以下においては、左側の移載部３０Ａの構成を説明し、右側の移載部３０Ｂの構成の説明は省略する。

移載部３０Ａは、ベース部１ａの前方左側にＹ方向に沿ってベース部１ａの前端部から中央付近にかけて延設されたＹ方向移動装置３３を備えている。このＹ方向移動装置３３には、Ｙ方向移動ブロック３４がＹ方向に移動自在に支持されている。Ｙ方向移動ブロック３４の上端側の背面には、Ｙ方向移動ブロック３４からＸ方向に沿う水平方向である図示右方向に延設された矩形板状の支持体３５が設けられている。この支持体３５の背面側には、不図示のＸ方向移動装置によってＸ方向に沿って移動可能に支持された、平面視で概略クランク形状のＸ方向移動体３６が設けられている。Ｘ方向移動体３６の図示右方向の端部には、移載ヘッド３７が支持されている。また、Ｘ方向移動体３６の図示右方向の端部において、移載ヘッド３７が支持された面とは反対側の面には、ウエーハ認識カメラ３８が設けられている。

移載ヘッド３７には、Ｘ方向に左右２つの吸着ノズル（移載ノズル）３７ａ、３７ｂがそれぞれＺ（上下）方向移動装置３７ｃ、３７ｄを介して上下方向に移動自在に設けてられている。移載ヘッド３７は、反転機構３７ｅ、３７ｆにより各吸着ノズル３７ａ、３７ｂを個別に上下反転可能に支持している。これにより吸着ノズル３７ａ、３７ｂは、半導体チップｔを吸着保持する吸着面が下を向いた状態と吸着面が上を向いた状態とに選択的に姿勢を切換えることができるようになっている。ウエーハ認識カメラ３８は、部品供給部１０のウエーハリング１１に保持された半導体チップｔの位置認識に用いられる。

なお、左側の移載部３０Ａにおいては、外側（図示左側）に位置する吸着ノズルの部品番号を３７ａとし、また外側に位置するＺ方向移動装置の部品番号を３７ｃとし、外側に位置する反転機構の部品番号を３７ｅとしている。ただし、左右の移載部３０Ａ、３０Ｂは、左右反転した状態で配置されている。そこで、右側の移載部３０Ｂにおいては、図示右側が外側となるので、右側に位置する吸着ノズルの部品番号が３７ａとなり、また右側に位置するＺ方向移動装置の部品番号が３７ｃとなり、右側に位置する反転機構の部品番号が３７ｅとなる。ここで、左側の移載ヘッド３７が第１の移載ヘッドであり、右側の移載ヘッド３７が第２の移載ヘッドである。

中間ステージ３１は、左右の移載ヘッド３７の吸着ノズル３７ａ、３７ｂによって取り出された半導体チップｔを一時的に載置するためのものであり、部品供給部１０とステージ部２０との間のベース部１ａの略中央位置に設けられている。中間ステージ３１は、左右の移載部３０Ａ、３０Ｂの移載ヘッド３７のそれぞれ２つの吸着ノズル３７ａ、３７ｂの配置に合わせて、４つの載置部３１ａ〜３１ｄを備えている。

ウエーハリング保持装置３２は、部品供給部１０のウエーハリングホルダ１２にウエーハリング１１を供給および収納する際に用いられる。ウエーハリング保持装置３２は、左側の移載部３０Ａの支持体３５における右方向の端部の、Ｘ方向移動体３６が設けられた面とは反対側の面、つまり前面に設けられている。ウエーハリング保持装置３２は、エアーシリンダ等の不図示のＸ方向移動装置によってＸ方向に進退自在に設けられた棒状の支持アーム３２ａと、この支持アーム３２ａにおける図示右方向の先端に設けられ、ウエーハリング１１を把持するチャック部３２ｂとを備えて構成されている。

このような移載部３０は、部品供給部１０から半導体チップｔを順次取り出し、実装部４０に向けて移載する。移載部３０は、半導体チップｔをフェイスアップ実装（半導体チップｔの電極面を上にして基板に実装）するときには、部品供給部１０から取り出した半導体チップｔを中間ステージ３１を介して実装部４０に受渡し、半導体チップｔをフェイスダウン実装（半導体チップｔの電極面を下にして基板に実装）するときには、部品供給部１０から取り出した半導体チップｔを吸着ノズル３７ａ、３７ｂを上下反転させて半導体チップｔを表裏反転させた状態で実装部４０に受け渡す。

（実装部４０）
実装部４０は、左右一対の移載部３０Ａ、３０Ｂと同様に、同一構成を有する２つの実装部４０Ａ、４０Ｂを備えている。２つの実装部４０Ａ、４０Ｂは、ステージ部２０を挟むようにベース部１ａ上の後方両側に左右反転した状態で分けて配置されている。以下においては、左右一対の実装部４０についても、左側の実装部４０Ａの構成のみを説明し、右側の実装部４０Ｂの構成の説明は省略する。

実装部４０Ａは、ベース部１ａの後方左側にＹ方向に沿ってベース部１ａの後端部から中央部にかけて延設された、側面視で門型をなす支持フレーム４１を備えている。この支持フレーム４１の右側の側面に、Ｙ方向移動装置４１ａを介してＹ方向に移動自在にヘッド支持体４２が支持されている。ヘッド支持体４２は、Ｘ方向に沿う水平方向である図示右方向に向けてベース部１ａの中央付近まで延びている。ヘッド支持体４２の前面には、Ｘ方向に移動可能なＸ方向移動装置４２ａを介して実装ヘッド４３が設けられている。

実装ヘッド４３は、Ｘ方向（図示左右）に並べて設けられ、半導体チップｔを吸着保持して支持基板Ｗに実装する２つの実装ツール４３ａ、４３ｂと、２つの実装ツール４３ａ、４３ｂを個別にＺ方向に移動させるＺ方向移動装置４３ｃ、４３ｄとを備えている。ここで、Ｙ方向移動装置４１ａとＸ方向移動装置４２ａとＺ方向移動装置４３ｃ、４３ｄとで、実装ヘッド移送機構が構成されている。さらに、実装部４０は実装ツール４３ａ、４３ｂに保持された半導体チップｔを撮像するための撮像ユニット４４を備えている。

実装ツール４３ａ、４３ｂは、移載ヘッド３７の吸着ノズル３７ａ、３７ｂと同じ配置間隔で設けられている。また、実装ツール４３ａ、４３ｂは、半導体チップｔを吸着保持する部分が、上下方向に透視可能な部材によって構成されている。これによって、実装ツール４３ａ、４３ｂに吸着保持された半導体チップｔを、実装ツール４３ａ、４３ｂの上側から観察することができるようになっている。実装ツール４３ａ、４３ｂは、不図示の水平回動装置を備えており、吸着保持した半導体チップｔを水平面内で回動させることがでるようになっている。さらに、実装ツール４３ａ、４３ｂのうち、内側（ベース部１ａの中央側）に位置する実装ツール４３ｂには、第１の認識部としての基板認識カメラ４３ｆが取り付けられている。基板認識カメラ４３ｆは、ステージ２１に載置された支持基板Ｗのアライメントマーク（グローバルマーク）を撮像するためのものである。

なお、移載部３０と同様に、実装部４０においても左右の実装部４０Ａ、４０Ｂが左右反転した状態で配置されている。よって、左右の実装部４０Ａ、４０Ｂにおいて、それぞれ外側（左側の実装部４０Ａにおいては左側、右側の実装部４０Ｂにおいては右側）に位置する実装ツールの部品番号を４３ａとし、外側に位置するＺ方向移動装置の部品番号を４３ｃとている。ここで、左側の実装ヘッド４３が第１の実装ヘッドであり、右側の実装ヘッド４３が第２の実装ヘッドである。

撮像ユニット４４は、中間ステージ３１の４つの載置部３１ａ〜３１ｄの上方の位置に、４つの載置部３１ａ〜３１ｄに対応して第２の認識部としての４つのチップ認識カメラ４４ａ〜４４ｄを備えている。チップ認識カメラ４４ａ〜４４ｄは、載置部３１ａ〜３１ｄに載置された半導体チップｔを撮像できると共に、チップ認識カメラ４４ａ〜４４ｄの下方に移動した実装ツール４３ａ、４３ｂに保持された半導体チップｔを、実装ツール４３ａ、４３ｂを透過して撮像できるようになっている。これらチップ認識カメラ４４ａ〜４４ｄは、一対のＸＹ移動装置４４ｅ、４４ｆによって、２つ一組でＸＹ方向に移動可能に支持されている。組となる二つのチップ認識カメラ（４４ａと４４ｂおよび４４ｃと４４ｄ）は、実装ツール４３ａ、４３ｂおよび吸着ノズル３７ａ、３７ｂと同じ配置間隔で設けられている。一対のＸＹ移動装置４４ｅ、４４ｆは、Ｘ方向に延設された図示正面視で門型をなすカメラ支持フレーム４４ｇの梁の部分の下側に支持されている。カメラ支持フレーム４４ｇは、実装部４０における左右の支持フレーム４１の上面の前側端部に、左右の支持フレーム４１に架け渡して設けられている。

このような実装部４０は、移載部３０によって部品供給部１０から取り出された半導体チップｔを受け取り、受け取った半導体チップｔをステージ２１に載置された支持基板Ｗ上に実装する。その際、左右の実装ヘッド４３の実装ツール４３ａ、４３ｂは、一定の実装ライン上で半導体チップｔを実装する。この実装ラインは、ステージ２１のＹ方向における移動範囲内において、Ｘ方向に沿って仮想的に設定された直線であって、ステージ２１および実装ツール４３ａ、４３ｂの移動に用いる座標によって管理される。つまり、実装ラインは、一定のＹ軸上に位置するＸ軸上の座標点の集合となる。支持基板Ｗには、通常、ＸＹ方向に沿って行列状に実装領域が設定される。従って、支持基板Ｗ上に半導体チップｔを実装するときには、ステージ２１は半導体チップｔを実装しようとするＸ方向に沿う実装領域の行が実装ライン上に位置するように移動制御される。実装ツール４３ａ、４３ｂは、実装ライン上に位置付けられた実装領域のうち、所定の実装領域上に半導体チップｔを実装するように移動制御される。

左右の実装部４０Ａ、４０Ｂの実装ヘッド４３、４３は、それぞれ実装ライン上において、支持基板Ｗ上の実装領域をＸ方向に２等分、つまり左右に２等分し、左側の領域を左側の実装ヘッド４３で、右側の領域を右の実装ヘッド４３で分担して同時並行的に半導体チップｔの実装を行なう。この際、実装ヘッド４３同士の物理的な干渉を防止するために、２つの実装ヘッド４３、４３が接近できる最小距離を、ソフト的あるいはメカ的に制限している。この接近できる最小距離を「最接近距離」と呼ぶ。また、左右の実装ヘッド４３、４３が最接近距離にある状態で、外側に位置する実装ツール同士、すなわち左側の実装ヘッド４３の左の実装ツール４３ａと右側の実装ヘッド４３の右の実装ツール４３ａの離間距離を「近接間隔」と呼ぶ。仮に、支持基板ＷのＸ方向の寸法が、近接間隔の２倍の長さに満たない場合、左右の実装ヘッド４３による半導体チップｔの実装を、支持基板ＷのＸ方向全域において同時並行して行なうことは困難となる。

左右の実装ヘッド４３、４３において、実装を同時に行う実装ツール４３ａ、４３ｂの組合せは図５に示す４通りがある。第１の例は、図５（Ａ）に示すように、左側の実装ヘッド４３の右の実装ツール４３ｂと右側の実装ヘッド４３の左の実装ツール４３ｂとで半導体チップｔを同時に実装する組合せである。第２の例は、図５（Ｂ）に示すように、左側の実装ヘッド４３の右の実装ツール４３ｂと右側の実装ヘッド４３の右の実装ツール４３ａとで半導体チップｔを同時に実装する組合せである。第３の例は、図５（Ｃ）に示すように、左側の実装ヘッド４３の左の実装ツール４３ａと右側の実装ヘッド４３の左の実装ツール４３ｂとで半導体チップｔを同時に実装する組合せである。第４の例は、図５（Ｄ）に示すように、左側の実装ヘッド４３の左の実装ツール４３ａと右側の実装ヘッド４３の右の実装ツール４３ａとで半導体チップｔを同時に実装する組合せである。

このうち、同時に実装を行う実装ツール４３ａ、４３ｂ同士の離間距離Ｌが最も長い組合せは、図５（Ｄ）に示す左右の実装ヘッド４３における外側に位置する実装ツール４３ａ同士で実装する組合せである。そして、この組合せにおいて、左右の実装ヘッド４３が最接近距離にある状態での実装ツール４３ａ同士の離間距離Ｌが、上述した「近接間隔」である。従って、支持基板ＷのＸ方向の長さが、近接間隔の２倍に満たない場合、図５（Ｄ）の組合せでは支持基板ＷのＸ方向の全域において、半導体チップｔを同時に実装することができないことになる。なお、本実施形態においては、近接間隔は１５０ｍｍとなっている。つまり、図５（Ｄ）に示す実装ツール４３ａ、４３ｂ同士の離間距離Ｌが１５０ｍｍということである。

なお、実装ヘッド４３の動作プログラムとして、同時に実装を行う実装ツール４３ａ、４３ｂの組合せが、図５（Ａ）〜（Ｃ）の組合せに制限されており、図５（Ｄ）の組合せが存在しない場合、「近接間隔」は図５（Ｂ）に示すような、左右の実装ヘッド４３が最接近距離にある状態での左側の実装ヘッド４３の右の実装ツール４３ｂと右側の実装ヘッド４３の右の実装ツール４３ａとの離間距離、または図５（Ｃ）に示すような、左右の実装ヘッド４３が最接近距離にある状態での左側の実装ヘッド４３の左の実装ツール４３ａと右側の実装ヘッド４３の左の実装ツール４３ｂとの離間距離となる。

（制御部５０）
制御部５０は、記憶部５１に記憶された制御情報に基づいて、部品供給部１０、ステージ部２０、移載部３０、実装部４０の動作を制御し、半導体チップｔを含む電子部品を支持基板Ｗの各実装領域に順次実装する。記憶部５１には、後述するステージ２１の移動位置誤差の取得工程により得られたステージ２１の移動位置誤差を補正するステージ補正データや、実装ツール４３ａ、４３ｂの移動位置誤差の取得工程により得られた実装ツール４３ａ、４３ｂの移動位置誤差を補正するツール補正データが記憶されており、これらの補正データに基づいてステージ２１および実装部４０の移動が制御される。また、記憶部５１には、支持基板Ｗに対して半導体チップｔを実装するための、移載部３０や実装部４０等に対する動作プログラム等も記憶されている。

［実装装置の動作（電子部品の実装）］
次に、実装装置１を用いた半導体チップｔ等の電子部品の実装工程について説明する。支持基板Ｗの各実装領域に半導体チップｔ等の電子部品を実装するにあたって、グローバル認識方式のみを適用する場合、実装領域の位置認識は行われないため、各実装領域に対する半導体チップｔの位置決め精度は、支持基板Ｗのグローバルマーク等の認識精度とステージ２１のＸＹ移動機構２２の機械加工精度等、並びに実装ツール４３ａ、４３ｂのＸ方向移動装置４２ａ、Ｙ方向移動装置４１ａ、Ｚ方向移動装置４３ｃ、４３ｄの機械加工精度等に頼ることになる。しかしながら、ステージ２１や実装ツール４３ａ、４３ｂの移動をガイドするガイドレール等を、所望の範囲にわたって±７μｍ以下の精度で仕上げることは、金属加工上実質的に不可能である。ましてや、所望の長さを有するガイドレールを金属フレーム等に±７μｍ以下の直進性とうねりで組み付けることは、尚更不可能である。そこで、ステージ２１の移動位置誤差を測定し、ステージ２１の移動を補正するデータを取得（キャリブレーション）する。また、実装ツール４３ａ、４３ｂの移動位置誤差を実装ライン上において測定し、実装ツール４３ａ、４３ｂの移動を補正するデータを取得（キャリブレーション）する。

［ステージ２１の移動位置誤差（ステージ補正データ）の取得工程（キャリブレーション工程（１））］
ステージ２１の移動位置誤差を補正するデータは、図６および図７に示すような校正基板７１を使用して取得する。校正基板７１は、例えばガラス製の基板に位置認識用のドットマーク７２が予め設定された間隔で行列状に設けられたものである。校正基板７１のドットマーク７２は、例えば縦６００ｍｍ×横６００ｍｍの範囲内に３ｍｍ間隔で設けられている。ドットマーク７２は、金属薄膜等で形成されており、エッチングやスパッタリング等の成膜技術を用いて形成することができる。ドットマークの直径は、例えば０．２ｍｍである。このような校正基板７１をステージ２１上に正確にセットする。校正基板７１のセット方法は特に限定されないが、例えば以下に示すような方法により実施される。ここで、校正基板７１は支持基板Ｗと同じ大きさを有し、ドットマークが設けられた範囲は支持基板Ｗ上の全ての実装領域を含む範囲と同じ大きさとされている。

（校正基板７１のセット）
上述したような校正基板７１を作業者の手作業によってステージ２１上にセットする。校正基板７１のセットは、校正基板７１をステージ２１上に載置した後、校正基板７１の平行調整（ドットマーク７２の並び方向をＸＹ方向に合わせる調整）を行うことにより実施される。平行調整は、支持基板Ｗのグローバルマークの撮像に用いる基板認識カメラ４３ｆのうち、例えば左の実装ヘッド４３の基板認識カメラ４３ｆを利用して行う。まず、ステージ２１上に載置された校正基板７１上において、図６に示すように、校正基板７１の左手前の角部に位置するドットマーク７２が基板認識カメラ４３ｆの撮像視野Ｖの中心となるようにステージ２１の位置を調整する。

この状態からステージ２１を低速（カメラ２２の視野Ｖ内をドットマーク７２がゆっくりと流れていくくらいの速度）でＸ方向左側に向けて移動させる。このとき、作業者は基板認識カメラ４３ｆの撮像画像をモニタで監視し、基板認識カメラ４３ｆで撮像されるドットマーク７２の位置が撮像視野Ｖに対して上側または下側にずれてきたらステージ２１の移動を停止させ、ずれをなくす方向に校正基板７１の傾きを手動で調整する。図６の撮像視野Ｖは、ステージ２１の移動に伴って撮像視野Ｖ内に現れるドットマーク７２の位置が徐々に下側にずれる状態の例を示している。

校正基板７１の傾きを調整したら、また左手前の角部に位置するドットマーク７２が基板認識カメラ４３ｆの撮像視野Ｖの中心となるようにステージ２１の位置を調整し、ステージ２１を低速でＸ方向左側に向けて移動させる。作業者は、同様にモニタでドットマーク７２の位置がずれていくか否かを監視する。そして、位置がずれてきたらステージ２１の移動を停止させ、校正基板７１の傾きを調整する。このような動作を、ステージ２１のＸ方向における移動可能な範囲の全域において、ドットマーク７２が撮像視野Ｖから外れることなくモニタ画面に映し出されるまで、繰り返し行う。このような作業者によるステージ２１の移動は、タッチパネルとジョイスティックの操作等により行う。

（ステージ２１の移動位置誤差（補正データ）の取得）
次に、上記した方法でステージ２１上にセットされた校正基板７１のドットマーク７２の位置を、左右の実装ヘッド４３が備える基板認識カメラ４３ｆを用いて認識し、ステージ２１の移動位置誤差およびそれに基づく補正データを取得する。ドットマーク７２の認識は、左右の基板認識カメラ４３ｆをそれぞれ所定の位置で停止させた状態で校正基板７１を移動させることによって行う。校正基板７１上のドットマーク７２の撮像は、例えば図７に示すように、校正基板７１の後方（ベース部１ａの後方側に位置する側）左端に位置するドットマーク７２からＸ方向右側に向けてドットマーク７２の配置間隔である３ｍｍピッチでピッチ移動を開始し、前方（ベース部１ａの前方側に位置する側）に向けて順次折返しながら行う。この際、校正基板７１上のドットマーク７２のうち、左半分の領域に設けられたドットマーク７２を左側の基板認識カメラ４３ｆを用いて撮像し、右半分の領域に設けられたドットマーク７２を右側の基板認識カメラ４３ｆを用いて撮像する。

具体的には、ステージ２１をＸＹ移動機構２２のＸＹ方向の移動ストロークの中央に位置（この位置を原点位置と称する。）させた状態で、左側の基板認識カメラ４３ｆを校正基板７１上の左半分のドットマーク群の中央（図７に符号７１Ａで示す位置）に位置付け、右側の基板認識カメラ４３ｆを校正基板７１上の右半分のドットマーク群の中央（図７に符号７１Ｂで示す位置）に位置付ける。この状態から、左右の基板認識カメラ４３ｆを停止させたままで、作業者がモニタを見ながらＸＹ移動機構２２を操作して、左半分のドットマーク群の左上のドットマーク７２が左側の基板認識カメラ４３ｆの撮像視野Ｖの中心に位置するように、校正基板７１を移動させる。これによって、右半分のドットマーク群の左上のドットマーク７２が右側の基板認識カメラ４３ｆの撮像視野Ｖ内に位置することとなる。左右それぞれのドットマーク群において、左上のドットマーク７２が１番目のドットマーク７２となる。

１番目のドットマーク７２を基板認識カメラ４３ｆの撮像視野Ｖの中心となるように位置付けたら、左右の基板認識カメラ４３ｆによるドットマーク７２の検出動作が開始される。ここから先は、制御部５０による自動制御で行なわれる。検出動作は、作業者がタッチパネルに表示される検出動作の開始ボタンを押す（タッチする）ことで開始される。ドットマーク７２の検出動作が開始されると、まず１番目のドットマーク７２が撮像される。撮像された１番目のドットマーク７２の画像は、公知の画像認識技術を用いて処理され、基板認識カメラ４３ｆの撮像視野Ｖの中心に対するドットマーク７２の位置ずれが検出される。検出された位置ずれは、ステージ２１の移動位置（ＸＹ座標）と対になる情報として記憶部５１に記憶される。ドットマーク７２の位置認識が完了したら、前述した移動順序にしたがって、次（２番目）のドットマーク７２をカメラの視野内に位置付けるべくステージ２１が移動する。図７の例では、２番目のドットマーク７２は１番目のドットマーク７２の右隣に位置しているので、ステージ２１をＸ方向左側へ３ｍｍ移動させる。

ステージ２１の移動は、ステージ２１のＸＹ移動機構に設けられたリニアエンコーダの読み取り値に基づいて行われる。リニアエンコーダのスケールには、熱対策として熱膨張係数が小さいガラス製スケールを用いることが好ましい。ステージ２１の移動が完了したら、１番目のドットマーク７２ａと同様にして、２番目のドットマーク７２の位置ずれが検出され、このときのステージ２１のＸＹ座標と対となる情報として記憶部５１に記憶される。ドットマーク７２の撮像は、ステージ２１を停止させた後、ステージ２１の停止時に発生する振動が収まるだけの時間を待った後に行われる。このような動作を校正基板７１上の全てのドットマーク７２に対して行い、それぞれの位置に対応するドットマーク７２の移動位置ずれデータを取得し、ステージ補正データとして記憶部５１に記憶する。

（支持基板Ｗの熱膨張に伴う補正データの取得）
半導体チップｔの接合に用いられるダイアタッチフィルムの接合性を向上させるため、ステージ２１にヒータを設けて支持基板Ｗを加熱することがある。このような場合、ステージ２１に載せる前と後とで支持基板Ｗの温度が変わる（上がる）ため、支持基板Ｗがその分だけ熱膨張する。支持基板Ｗが熱膨張すると、ステージ２１と実装ヘッド５５を精度良く移動させたとしても、支持基板Ｗが延びた分だけ実装位置がずれてしまう。

そこで、ヒータの加熱によって生じる支持基板Ｗの熱膨張量を予め測定する等して把握しておき、支持基板Ｗに半導体チップｔを実装するときには、予め把握した熱膨張量に応じた係数（パーセンテージ）を補正データに乗じてステージ２１の移動を制御することが好ましい。このとき、ヒータの形状や配置、ステージ２１の構造等の要因で、支持基板Ｗ全体が均一に熱膨張するとは限らないので、熱膨張の分布も合わせて把握するようにしてもよい。例えば、支持基板Ｗ上の領域を１０行×１０列等の格子状の複数の領域に分割し、分割した領域毎に熱膨張量（各測定点の熱膨張による変位）を測定する。そして、領域毎にステージ２１の補正データに乗ずる係数を切換えるようにしてもよい。

また、支持基板Ｗをステージ２１に載置してから支持基板Ｗの熱膨張がステージ２１の温度に対して飽和するまでの間の所定の経過時間毎に支持基板Ｗの熱膨張量を測定し、所定の経過時間毎の熱膨張量に応じた係数を求めておくようにしてもよい。このとき、支持基板Ｗ上を複数の領域に分割した領域毎に、熱膨張量に応じた係数を求めるようにしてもよい。そして、半導体チップｔの実装を行うときには、支持基板Ｗがステージ２１上に載置されてからの経過時間毎に、その経過時間に応じた係数に切換え、その係数を補正データに乗じてステージ２１を移動させるようにする。このようにすることによって、ステージ２１の温度に対して支持基板Ｗの熱膨張が飽和状態になることを待たずして、当該支持基板Ｗに対して半導体チップｔの実装を開始することができ、半導体チップｔの実装を効率良く、しかも精度良く実施することができる。

（ステージ２１の移動位置の補正）
ステージ２１を移動させるときには、ステージ２１の移動位置誤差の取得工程で求めたステージ補正データのうち、左側の実装ヘッド４３が備える基板認識カメラ４３ｆを用いて取得したステージ補正データを参照し、ステージ２１の移動位置を補正する。制御部５０は、ステージ２１に載置された支持基板Ｗ上のＸ方向に沿う実装領域の各行が順次実装ライン上に位置するようにＸＹ移動機構２２を制御する。このとき、制御部５０は記憶部５１に記憶された実装領域の位置情報（ＸＹ座標）と上述したステージ補正データを参照し、実装領域の行を実装ライン上に位置付けるときに必要な補正値を算出する。そして、実装領域の行を実装ライン上に位置付けるときのステージ２１の移動位置を、算出した補正値分だけ補正する。ステージ２１がヒータを有する場合には、上記した支持基板Ｗの熱膨張量に基づく係数を、ステージ２１の補正データに乗ずるようにすることが好ましい。

なお、右側の実装ヘッド４３が備える基板認識カメラ４３ｆを用いて取得したステージ補正データは、右側の実装ヘッド４３の移動位置の補正に用いる。すなわち、左右の実装ヘッド４３の基板認識カメラ４３ｆは、同一の校正基板７１に一定の配置間隔で設けられたドットマーク７２を撮像しているので、ステージ２１（校正基板７１）が平行移動する限りにおいては、左右の基板認識カメラ４３ｆの撮像画像から認識されるドットマーク７２の位置ずれは一致するはずである。ところが、ステージ２１は移動時に、水平面内で微小な回動、いわゆるヨーイングを生じることがある。このような場合には、左側の基板認識カメラ４３ｆを用いて取得したステージ補正データを用いてステージ２１の移動誤差を補正して移動させたとしても、右側の実装ヘッド４３の実装ツール４３ａ、４３ｂによる実装精度が十分なものとならないことが考えられる。そこで、右側の実装ヘッド４３の移動位置を、左側の基板認識カメラ４３ｆで取得したステージ補正データと右側の基板認識カメラ４３ｆで取得したステージ補正データとの差に基づいて補正する。このようにすることによって、ステージ２１にヨーイングが生じる場合であっても、左右の実装ヘッド４３による実装精度を確保することができる。

［実装ツール４３ａ、４３ｂの移動位置誤差（第１のツール補正データ）の取得工程（キャリブレーション工程（２））］
実装ツール４３ａ、４３ｂのＸＹ方向の移動位置誤差を補正するデータ（第１のツール補正データ）は、ステージ２１のキャリブレーションと同様に、校正基板７１を使用して取得する。従って、上述したキャリブレーション工程（１）と連続して行うとよい。この補正データの取得は、ステージ２１を例えば原点位置に停止させた状態で、実装ラインを中央とするＹ方向に所定の幅を有する領域（図７に破線の斜線で示す領域であって、以下「補正データ取得領域Ｄｔ」という。）内に位置するドットマーク７２の位置を、左右の実装ヘッド４３が備える基板認識カメラ４３ｆを個別に移動させながら認識することで行う。それぞれの実装ヘッド４３の基板認識カメラ４３ｆは、Ｘ方向に関しては実装ヘッド４３のＸ方向における移動可能な範囲の全域で、Ｙ方向に関しては設定された所定の幅の範囲内において補正データ取得領域Ｄｔ内のドットマーク７２の撮像を行う。

具体的には、まず左側の実装ヘッド４３の基板認識カメラ４３ｆを、左側の実装ヘッド４３のＸ方向の移動可能範囲の左端であって、補正データ取得領域Ｄｔの後方側に移動させ、その位置にあるドットマーク７２を基板認識カメラ４３ｆの撮像視野Ｖの中心に位置付ける。この状態で、作業者がタッチパネルに表示される検出動作の開始ボタンを押す（タッチする）ことで、検出動作が開始される。

検出動作が開始されると、基板認識カメラ４３ｆは、Ｘ方向の右側に向けてドットマーク７２の配置間隔でピッチ移動を開始し、Ｘ方向に移動可能な範囲内において前方に向けて折返しながら補正データ取得領域Ｄｔ内のドットマーク７２を順次撮像する。そして、基板認識カメラ４３ｆは、上述したステージ補正データの取得と同様にしてドットマーク７２の位置を認識し、実装ツール４３ａ、４３ｂの移動位置を補正する補正データとしての第１のツール補正データを取得して記憶部５１に記憶する。同様の動作を右側の実装ヘッド４３の基板認識カメラ４３ｆでも行い、右側の実装ヘッド４３の実装ツール４３ａ、４３ｂの第１のツール補正データを取得して記憶部５１に記憶する。なお、補正データ取得領域Ｄｔの所定の幅は、支持基板Ｗに実装する電子部品の大きさに応じて適宜設定すればよいが、概ね３０ｍｍ〜１００ｍｍの範囲内で設定するとよい。またさらに、電子部品１つ分の幅であってもよい。

上述したステージ補正データとツール補正データの取得工程は、基本的には実装装置１を稼働させるときに実施し、その測定結果に基づいてステージ２１や実装ヘッド４３の移動を制御すればよい。ただし、ステージ２１や実装ヘッド４３には、半導体チップｔの実装を補助するヒータ等が組み込まれる場合がある。このような場合、装置各部の温度が上昇して熱膨張により機械精度が低下するおそれがある。また、実装装置１による半導体チップｔの実装工程の進行に伴って、実装ヘッド４３を移動させる移動装置のモータ等の発熱によっても、装置各部の機械精度が低下することもある。このような温度上昇による移動誤差を考慮する場合、装置稼働時の１回のみに限らず、定期的に実施してもよい。

（実装ツール４３ａ、４３ｂの移動位置の補正）
左右の実装ヘッド４３を移動させる際の移動位置の補正について説明する。まず、左側の実装ヘッド４３を実装ライン上の実装位置に移動させるときには、実装ツール４３ａ、４３ｂの移動位置誤差の取得工程で求めた第１のツール補正データのうち、左側の実装ヘッド４３が備える基板認識カメラ４３ｆを用いて取得したツール補正データを参照して、実装ツール４３ａ、４３ｂの移動位置を補正する。制御部５０は、実装ツール４３ａ、４３ｂに保持された半導体チップｔを実装ライン上に位置付けられた実装領域の行のうち、所定の実装領域に実装すべく実装ヘッド４３のＸ方向移動装置４２ａおよびＹ方向移動装置４１ａを制御する。このとき、制御部５０は、記憶部５１に記憶された当該実装領域の位置情報（ＸＹ座標）と上述した第１のツール補正データを参照し、当該実装領域の中心に半導体チップｔの中心が一致するように位置付けるのに必要な補正値を算出する。そして、半導体チップｔを実装領域に実装するときの実装ツール４３ａ、４３ｂの移動位置を、算出した補正値分だけ補正する。

また、右側の実装ヘッド４３の場合にも、左側の実装ヘッド４３と同様に、右側の実装ヘッド４３が備える基板認識カメラ４３ｆを用いて取得した第１のツール補正データを参照して、実装ツール４３ａ、４３ｂの移動位置を補正する。なお、本実施形態においては、各実装ヘッド４３において、２つの実装ツール４３ａ、４３ｂと基板認識カメラ４３ｆの相対的な位置関係は、冶具等によって一定の精度内で組み付けられているようにすることが好ましい。このようにすることによって、半導体チップｔ等の位置決め精度をさらに向上させることができる。

［実装ツール４３ａ、４３ｂの移動位置誤差（第２のツール補正データ）の取得工程（キャリブレーション工程（３））］
実装ツール４３ａ、４３ｂのＺ方向の移動位置誤差を補正するデータ（第２のツール補正データ）は、キャリブレーション工程（１）、（２）の後、ステージ補正データおよび第１のツール補正データを適用した状態で、支持基板Ｗまたは試験用の支持基板Ｗｓに対し実装ライン上において所定のピッチで半導体チップｔまたは試験用のチップｔｓを実装し、実装したチップの目標位置に対する位置ずれを測定することで取得する。

具体的には、ステージ２１上に試験用の支持基板Ｗｓを載置する。試験用の支持基板Ｗｓは、製造に用いる支持基板Ｗでも良いが、少なくとも実装ライン上において実装領域が確保できればよいので、図７に示す補正データ取得領域Ｄｔと同程度の大きさの基板であっても良い。ステージ２１に支持基板Ｗｓを載置したならば、後述する半導体チップｔの移載工程および半導体チップｔの実装工程と同様な動作にて、補正データ取得用として実装ラインに沿って予め設定された実装間隔、例えば１ｍｍ間隔で、試験用のチップｔｓを粘着テープを介して実装する。粘着テープは予め支持基板Ｗｓに貼付しておけば良い。この実装は、グローバル認識方式で行う。

試験用のチップｔｓの実装が完了したならば、支持基板Ｗｓをステージ２１から取外し、不図示の検査装置にて各チップｔｓの目標位置に対する実装位置ずれを測定する。このようにして取得した、実装ライン上の目標位置と当該目標位置に対する実装位置ずれとの関係を表す相関データを、第２のツール補正データとして記憶部５１に記憶する。この動作を左右の実装ヘッド４３の各実装ツール４３ａ、４３ｂにおいて個別に行い、実装ツール４３ａ、４３ｂ毎に第２のツール補正データを取得する。

なお、設定した実装間隔がチップｔのＸ方向の寸法よりも小さい場合、例えば実装間隔が１ｍｍでチップｔｓの寸法が４×４ｍｍの場合、実装ライン上にチップｔｓを連続して配置することができない。このような場合には、支持基板Ｗｓの位置をＹ方向にずらしながら複数回に分けてチップｔｓを実装ラインに沿って実装すればよい。すなわち、まず４ｍｍよりも大きな間隔でチップｔｓを実装ラインに沿って実装する。この後、支持基板Ｗｓの位置をＹ方向に４ｍｍよりも大きな距離で移動させ。この位置で、前回に対してＸ方向に１ｍｍずつ位置をずらしてチップｔｓを実装ラインに沿って実装する。この動作を実装間隔が埋まるまで繰り返すという具合である。

また、ローカルマークが付された試験用の支持基板Ｗｓに対してグローバル認識方式で試験用のチップｔｓを実装し、基板認識カメラ４３ｆを用いて、実装されたチップｔｓの実装位置に対する位置ずれを認識するようにしても良い。

（実装ツール４３ａ、４３ｂの移動位置の補正）
各実装ツール４３ａ、４３ｂの移動位置の補正について説明する。各実装ツール４３ａ、４３ｂを実装ライン上の実装領域に移動させるときには、記憶部５１に記憶された第２のツール補正データである実装ライン上の目標位置と当該目標位置に対する実装位置ずれとの関係を表す相関データを参照し、当該実装領域に対応する実装位置ずれの値から補正値を算出する。そして、実装ツール４３ａ、４３ｂを実装領域に移動させるときの実装ヘッド４３の移動位置を算出した補正値分だけ補正する。なお、第２のツール補正データの中に、実装領域の位置に一致する目標位置が存在しない場合には、例えば実装領域の位置に隣接する２つの目標位置における実装位置ずれを、一次式または多項式によって補間して、実装領域の位置に対応する実装位置ずれの補正値を算出するようにしても良い。

［電子部品の実装工程］
上記したキャリブレーション工程（１）〜（３）の後に、半導体チップｔ等の電子部品の支持基板Ｗへの実装工程を実施する。

（１）ウエーハリング１１の搬入工程
まず、不図示の収納部からウエーハリングホルダ１２に未使用のウエーハリング１１を搬入し、ウエーハリング１１をウエーハリングホルダ１２上に固定する。この際、図８に示すように、左側の移載部３０Ａに設けられたウエーハリング保持装置３２の支持アーム３２ａを図示右方向に移動させ、チャック部３２ｂをウエーハリング１１の保持位置へ移動させる。この状態で、２点鎖線で示す位置に移動して、収納部内のウエーハリング１１の後端部を把持し、実線で示す位置まで移動させることで、収納部からウエーハリング１１を引き出し、ウエーハリングホルダ１２上にウエーハリング１１を移動させる。ウエーハリングホルダ１２上にウエーハリング１１を位置付けたら、チャック部３２ｂによるウエーハリング１１の把持を解除し、支持アーム３２ａを図示左方向に移動させてチャック部３２ｂを待機位置へ移動させる。ウエーハリングホルダ１２上に位置付けられたウエーハリング１１は、部品供給部１０が備える不図示のエキスパンド機構によって樹脂シートＳが引き伸ばされた状態で保持される。

（２）支持基板Ｗのセット工程
（２−１：支持基板Ｗの供給）
不図示の搬送ロボットによって保持された支持基板Ｗがステージ２１に供給される。不図示の搬送ロボットは、支持基板Ｗを載置して保持する搬送アームを備えており、支持基板Ｗを実装装置１の左側から左側の実装部４０Ａの支持フレーム４１の門の下の空間を通してステージ２１上に搬入する。支持基板Ｗをステージ２１上に供給した後、搬送アームは実装装置１上から退避する。支持基板Ｗの供給工程は、ウエーハリング１１の搬入工程（１）と並行して行なってもよいし、個別に行なってもよい。

（２−２：グローバルマークの検出）
ステージ２１上に載置された支持基板Ｗのグローバルマークを検出し、支持基板Ｗの位置を認識する。例えば図９に示すように、支持基板Ｗの４隅のうち、３つの角部に設けられたグローバルマークＡ、Ｂ、Ｃを、順次左右の実装ヘッド４３が備える基板認識カメラ４３ｆを用いて撮像する。具体的には、支持基板Ｗの左後方（図９では左上）に位置するグローバルマークＡが左側の実装ヘッド４３の基板認識カメラ４３ｆの真下に位置するように、左側の実装ヘッド４３とステージ２１とを相対的に移動させ、グローバルマークＡを撮像する。次いで、支持基板Ｗの右後方（図９では右上）に位置するグローバルマークＢが右側の実装ヘッド４３の基板認識カメラ４３ｆの真下に位置するように、右側の実装ヘッド４３とステージ２１とを相対的に移動させ、グローバルマークＢを撮像する。最後に、支持基板Ｗの右前方（図９では右下）に位置するグローバルマークＣが右側の実装ヘッド４３の基板認識カメラ４３ｆの真下に位置するように、右側の実装ヘッド４３とステージ２１とを相対的に移動させ、グローバルマークＣを撮像する。このようにして撮像した撮像画像に基づいて３つのグローバルマークＡ、Ｂ、Ｃの位置を検出し、検出した３つのグローバルマークＡ、Ｂ、Ｃの位置に基づいて支持基板ＷのＸＹ方向の位置ずれとθ方向（水平回転方向）の位置ずれを求める。支持基板Ｗの位置ずれは、各種公知の方法により求めることができ、その方法は特に限定されない。

以下に位置ずれの検出方法の一例を記す。図９において、実線はステージ２１上に実際に置かれた支持基板Ｗを示す。二点鎖線はステージ２１上に位置ずれなく置かれた状態の支持基板Ｗを示す。二点鎖線で記載された支持基板Ｗが理想の状態であり、このときの支持基板Ｗの中心はステージ２１の中心位置Ｏ（ｘ０，ｙ０）と一致する。

まず、支持基板Ｗに設けられた３つのグローバルマークＡ、Ｂ、Ｃの位置を公知の画像認識技術を用いて検出し、グローバルマークＡ、Ｂを結ぶ線分ＡＢのＸ方向に対する傾きθ１とグローバルマークＢ、Ｃを結ぶ線分ＢＣのＹ方向に対する傾きθ２との平均値から支持基板Ｗの傾きθ（＝（θ１＋θ２）／２）を求める。次いで、ステージ２１の中心位置Ｏを回転中心として傾きθを無くすように支持基板Ｗを仮想的に回転させる。この状態を図９に点線で示す。このときの対角に位置するグローバルマークＡ、Ｃの中点Ｍ１（ｘ１，ｙ１）の移動量（Δｘ１，Δｙ１）を求める。求めた移動量（Δｘ１，Δｙ１）と移動後の中点Ｍ２（ｘ２，ｙ２）と座標Ｏとの差（Δｘ２，Δｙ２）とを合わせた値（Δｘ１＋Δｘ２，Δｙ１＋Δｙ２）を支持基板ＷのＸＹ方向の位置ずれとして求める。

ステージ２１上における支持基板Ｗの位置ずれが算出されたなら、この位置ずれを補正しつつ、支持基板Ｗ上に最初に半導体チップｔが実装される実装領域の行を実装ライン上に位置付けるようにステージ２１を移動させる。具体的には、図９に実線で示す位置にステージ２１を移動させ、支持基板Ｗの最も後方に位置する実装領域の行を実装ライン上に位置付ける。なお、図９には、便宜上、実装ラインを一点鎖線で示している。この際、各実装領域の行を実装ライン上に位置付けるためのステージ２１の移動は、グローバルマークＡ、Ｂ、Ｃの認識によって取得した支持基板Ｗの位置ずれを補正するデータと、記憶部５１に記憶されたステージ補正データとに基づいて補正される。本実施形態のように、ステージ２１のＸＹ移動機構２２がθテーブル（θ移動機構）を持たない場合には、支持基板Ｗの傾きは実装ヘッド４３が備えるθ調整機構によって、実装する半導体チップｔの傾きを調整することで補正される。

（３）半導体チップｔの移載工程
（３−１：半導体チップｔの位置検出）
ウエーハリングホルダ１２にウエーハリング１１が保持されると、ウエーハリング１１上で最初に取り出される半導体チップｔが取り出しポジションに位置付けられる。取り出しポジションは、図１０に示す状態のウエーハリングホルダ１２の中央に設定されている。ウエーハリング１１上の半導体チップｔを取り出す順序は、記憶部５１に予め記憶されており、この順序にしたがって制御部５０がウエーハリングホルダ１２の移動を制御する。従って、最初の半導体チップｔが取り出された後は、記憶部５１に記憶されている順序にしたがってウエーハリングホルダ１２がウエーハリング１１をピッチ移動させる。

最初の半導体チップｔが取り出しポジションに位置付けられると、この半導体チップｔと、この半導体チップｔにＸ方向で隣接する次に取り出される半導体チップｔとを、左側の移載部３０Ａのウエーハ認識カメラ３８の撮像視野に取り込むべく、Ｙ方向移動ブロック３４とＸ方向移動体３６を移動させる。すなわち、ウエーハ認識カメラ３８は、ウエーハリング１１上に保持された隣接する２つの半導体チップｔを同時に取り込める大きさの撮像視野を備える。これら半導体チップｔの一対のコーナー部に設けられた２つのアライメントマークがウエーハ認識カメラ３８によって撮像される。撮像された半導体チップｔ毎の２つのアライメントマークの位置に基づいて、それぞれの半導体チップｔの位置を検出する。最初に取り出す半導体チップｔの位置が取り出しポジションに対してずれている場合、その位置を補正するようにウエーハリングホルダ１２を移動させる。

なお、取出しポジションに位置付けられた半導体チップｔの位置ずれの検出は、特に限定されるものではなく、各種公知の方法にしたがって実施される。例えば、半導体チップｔ上の対角位置に設けられた２つのアライメントマークの撮像画像から、公知の画像認識技術を用いて各アライメントマークの位置を検出する。求めたマークの位置から２つのマークを結ぶ線分の傾きを求め、その傾きと予め記憶部５１に記憶しておいた位置ずれの無い半導体チップｔにおけるマーク間を結ぶ線分の傾きとを比較し、その差を半導体チップｔの傾きずれとして検出する。また、実際のアライメントマーク間の中点の位置と記憶部５１に記憶されている位置ずれの無い半導体チップｔのアライメントマーク間の中点の位置との差を半導体チップｔのＸＹ方向の位置ずれとして求める。

（３−２：半導体チップｔの取り出し）
２つの半導体チップｔの位置ずれが認識されると、取り出しポジションに位置付けられた半導体チップｔの直上に、左側の移載ヘッド３７の左の吸着ノズル３７ａが移動される。次いで、Ｚ方向移動装置３７ｃを駆動させて吸着ノズル３７ａを下降させ、吸着ノズル３７ａの吸着面を半導体チップｔの上面（電極形成面）に当接させる。吸着ノズル３７ａが半導体チップｔに当接したら、吸着ノズル３７ａに半導体チップｔを吸着保持させる。吸着ノズル３７ａに吸着力を作用させるタイミングは、吸着ノズル３７ａが半導体チップｔに当接する前でも、当接と同時でも、または当接した後でも、適宜のタイミングに設定すればよい。

左の吸着ノズル３７ａが半導体チップｔを吸着保持したら、吸着ノズル３７ａを元の高さまで上昇させる。このとき、吸着ノズル３７ａの上昇に合わせて不図示の突き上げ機構を作動させ、樹脂シートＳからの半導体チップｔの剥離を補助する。半導体チップｔを吸着保持した左の吸着ノズル３７ａが元の高さまで上昇したら、またはこの上昇と並行して、次の半導体チップｔが取り出しポジションに位置付けられると共に、右の吸着ノズル３７ｂが取り出しポジションの直上に位置付けられる。右の吸着ノズル３７ｂにおいても左の吸着ノズル３７ａと同様にして半導体チップｔの取り出しを行う。

左側の移載ヘッド３７の左右の吸着ノズル３７ａ、３７ｂがそれぞれ半導体チップｔを吸着保持したら、Ｙ方向移動ブロック３４とＸ方向移動体３６の移動により、左側の移載ヘッド３７の左右の吸着ノズル３７ａ、３７ｂが、図１０に示すように、中間ステージ３１の載置部３１ａ、３１ｂ上に位置付けられる。この状態で、左右の吸着ノズル３７ａ、３７ｂが下降され、載置部３１ａ、３１ｂ上に、左右の吸着ノズル３７ａ、３７ｂに保持されていた半導体チップｔが載置される。

なお、上述の取り出し工程において、取り出しポジションに位置付けられた半導体チップｔの隣に取り出すべき半導体チップｔが存在しない場合、つまり取り出しポジションに位置付けられた半導体チップｔが当該半導体チップｔの属する行の終端の半導体チップｔである場合がある。このような場合、次の行の先頭に位置する半導体チップｔが次に取り出すべき半導体チップｔとなる。この半導体チップｔがウエーハ認識カメラ３８の撮像視野に取り込むことができる範囲に位置している場合は、２つの半導体チップｔを同時に撮像する。一方、撮像視野に取り込むことができる範囲に位置していない場合は、２つの半導体チップｔを個別に撮像する。個別に撮像する場合、次の（２つ目）の半導体チップｔの撮像は、取り出しポジションに位置付けられた１つ目の半導体チップｔの取り出しを行う前に行なってもよいし、１つ目の半導体チップｔを取り出した後に行なってもよい。

（３−３：半導体チップｔの受け渡し）
中間ステージ３１の載置部３１ａ、３１ｂ上に半導体チップｔが載置されると、左側の実装部４０Ａの実装ヘッド４３が中間ステージ３１に向けて移動され、図１１に示すように、左右の実装ツール４３ａ、４３ｂを載置部３１ａ、３１ｂの上方位置に位置付ける。左右の実装ツール４３ａ、４３ｂが載置部３１ａ、３１ｂ上に位置付けられると、Ｚ方向移動装置４３ｃ、４３ｄを駆動して実装ツール４３ａ、４３ｂを下降させ、実装ツール４３ａ、４３ｂを半導体チップｔにそれぞれ当接させる。実装ツール４３ａ、４３ｂが半導体チップｔに当接したら、実装ツール４３ａ、４３ｂに半導体チップｔを吸着保持させる。この吸着保持のタイミングは、実装ツール４３ａ、４３ｂが半導体チップｔに当接する前でも、当接と同時でも、または当接した後でも、適宜のタイミングに設定すればよい。実装ツール４３ａ、４３ｂが半導体チップｔを吸着保持したら、Ｚ方向移動装置４３ｃ、４３ｄによって実装ツール４３ａ、４３ｂを元の高さまで上昇させる。これによって、２つの半導体チップｔを同時に実装ツール４３ａ、４３ｂで受け取る。

ここで、上記した半導体チップｔの受け渡しと並行して、右側の移載部３０Ｂによる、工程（３）の（３−１）および（３−２）が行われる。このとき、右側の移載ヘッド３７についても、外側の吸着ノズル３７ａ（左側の移載ヘッド３７とは左右が反転しているので、右側の吸着ノズル３７ａ）から内側の吸着ノズル３７ｂの順で半導体チップｔの取り出しを行う。なお、移載部３０が部品供給部１０から半導体チップｔを取り出す取り出しポジションは、単一のポジションである。そのため、左側の移載部３０Ａによる半導体チップｔの取り出しと、右側の移載部３０Ｂによる半導体チップｔの取り出しとは、交互に実行されることとなる。

（４）半導体チップｔの実装工程
（４−１：半導体チップｔの位置検出および移動）
実装ツール４３ａ、４３ｂが半導体チップｔを受け取ると、載置部３１ａ、３１ｂの上方に配置された撮像ユニット４４のチップ認識カメラ４４ａ、４４ｂによって、実装ツール４３ａ、４３ｂに吸着保持された半導体チップｔが撮像される。この撮像は、実装ツール４３ａ、４３ｂの透視可能な部材を透過して行われる。チップ認識カメラ４４ａ、４４ｂの撮像画像に基づいて、実装ツール４３ａ、４３ｂに吸着保持された半導体チップｔの位置を検出する。この位置検出は、上述した工程（３）の（３−１）と同様に公知の画像認識技術を用いて実施することができる。検出した半導体チップｔの位置に基づいて、半導体チップｔの位置ずれを求める。

なお、半導体チップｔの位置検出は、載置部３１ａ、３１ｂ上で行うようにしてもよい。この場合には、認識カメラ４４ａ、４４ｂによって半導体チップｔの撮像を行なった後、実装ツール４３ａ、４３ｂが半導体チップｔを吸着保持することとなる。認識カメラ４４ａ、４４ｂによる半導体チップｔの撮像が完了すると、図１２に示すように、実装ツール４３ａ、４３ｂはＸ方向に沿った実装ライン上に位置付けられた支持基板Ｗの実装領域の行の上に向けて移動する。

（４−２：半導体チップｔの実装）
実装ヘッド４３は、左右の実装ツール４３ａ、４３ｂのうち、まず左の実装ツール４３ａに保持された半導体チップｔを実装する実装領域上に、左の実装ツール４３ａに保持された半導体チップｔを位置付けるべく移動する。この場合、左の実装ツール４３ａに保持されている半導体チップｔは、支持基板Ｗに最初に実装される半導体チップｔであるから、実装ライン上に位置付けられた実装領域の行のうち、最も左側に位置する実装領域上に左の実装ツール４３ａが移動される。

この際の移動位置は、記憶部５１に記憶された第１および第２のツール補正データと、（４−１：半導体チップｔの位置検出および移動）の工程で算出された半導体チップｔの位置ずれに基づいて補正される。また、（２−２：グローバルマークの検出）の工程において、支持基板Ｗの傾きθが検出されている場合には、この傾きθについても実装ツール４３ａによって補正される。この後、実装ツール４３ａを下降させて半導体チップｔを支持基板Ｗの所望の実装領域に実装する。

支持基板Ｗに対する半導体チップｔの接合は、支持基板Ｗの表面、または半導体チップｔの下面に予め貼付されている粘着シートやダイアタッチフィルム（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ：ＤＡＦ）等の粘着力を利用して行う。半導体チップｔの接合は、ステージ２１にヒータを設けておき、加熱された支持基板Ｗに対して半導体チップｔを加圧して実施してもよい。ヒータは、実装ツール４３ａに内蔵させてもよい。半導体チップｔを予め設定された時間だけ加圧した後、半導体チップｔの吸着を解除して、実装ツール４３ａを元の高さまで上昇させる。

実装ツール４３ａによる実装が完了したら、次に右の実装ツール４３ｂに保持された半導体チップｔを実装する実装領域上に、右の実装ツール４３ｂに保持された半導体チップｔを位置付けるべく、実装ヘッド４３が移動される。右の実装ツール４３ｂに保持された半導体チップｔが実装領域上に位置付けられると、上述した左の実装ツール４３ａと同様の動作によって、実装領域に対して半導体チップｔが実装される。左右の実装ツール４３ａ、４３ｂによる半導体チップｔの実装が完了した左側の実装ヘッド４３は、中間ステージ３１に向けて移動する。

ここで、上記した半導体チップｔの実装工程と並行して、左側の移載部３０Ａによる、工程（３）の（３−１）および（３−２）が行われている。そのため、左側の実装ヘッド４３が中間ステージ３１の載置部３１ａ、３１ｂ上に移動したときには、次に実装される半導体チップｔが載置部３１ａ、３１ｂに載置された状態となっている。従って、中間ステージ３１上に移動した左側の実装ヘッド４３は、直ちに載置部３１ａ、３１ｂ上から半導体チップｔを受け取り、再び工程（４）の（４−１）および（４−２）を実行する。以後、この動作を、支持基板Ｗ上の全ての実装領域に対して半導体チップｔの実装が完了するまで繰り返し行う。

左側の実装ヘッド４３の実装ツール４３ａ、４３ｂによる半導体チップｔの実装が行われている最中であっても、右側の移載部３０Ｂによって中間ステージ３１の載置部３１ｃ、３１ｄに対する半導体チップｔの移載が完了した段階で、右側の実装部４０Ｂの実装ヘッド４３による半導体チップｔの実装が開始される。この動作は、左側の実装部４０Ａの例で説明した上述の工程（４）の（４−２）と同様である。なお、右側の実装ヘッド４３についても、外側（左側の実装ヘッド４３と左右が反転しているので、右側）の実装ツール４３ａから内側の実装ツール４３ｂの順で半導体チップｔの実装を行う。右側の実装部４０Ｂによる半導体チップｔの実装についても、左側の実装部４０Ａと同様に、支持基板Ｗ上の全ての実装領域に対する半導体チップｔの実装が完了するまで繰り返し行う。

この際、左側の実装部４０Ａと右側の実装部４０Ｂとは、支持基板Ｗ上の領域を左右（Ｘ方向）に２等分して、それぞれの領域を分担して半導体チップｔの実装を行う。そのため、左側の実装部４０Ａの実装ヘッド４３と右側の実装部４０Ｂの実装ヘッド４３とは、上述した工程（４）の（４−１）および（４−２）を交互に行うのみならず、同時並行的に行うこともできる。なお、上述した半導体チップｔの実装においては、ステージ２１の移動も行われる。すなわち、左右の実装ヘッド４３が支持基板Ｗの実装領域に半導体チップｔを実装するときには、それぞれの実装ヘッド４３の外側の実装ツール４３ａが個々に実装ライン上の予め設定された定位置（以下、「実装ポジション」という。）で実装を行うように移動位置が制御される。

この実装ポジションは、例えば原点位置に位置付けられたステージ２１上に正規の位置関係で載置された支持基板Ｗに対して、図７の符号７１Ａ、７１Ｂに示す位置の如くに設定する。本実施形態では、この２つの実装ポジション間の距離は、「実装領域の配置間隔（センター間の距離）Ｐの２倍の距離（２Ｐ）の整数倍（ｎ倍）の距離」に設定している。この実装ポジション間の距離（２Ｐ×ｎ）が近接間隔以上になり、かつそのうちで支持基板Ｗの実装領域の配置状態に応じて距離（２Ｐ×ｎ）が狭くなるように設定する。要するに、近接間隔以上でかつ近接間隔に最も近い（２Ｐ×ｎ）の値を実装ポジション間の距離として設定することが好ましい。このように、各実装ヘッド４３の外側の実装ツール４３ａによる実装位置が実装ライン上の定位置に設定されているから、ステージ２１は支持基板Ｗにおける実装ライン上に位置付けられた実装領域の行のうち、外側の実装ツール４３ａによって半導体チップｔが実装される実装領域を順次実装ポジションに位置付けるように移動制御される。もちろん、この移動制御は記憶部５１に記憶されたステージ補正データを加味して行われる。

より具体的には、まずステージ２１は実装ライン上に位置付けられた支持基板Ｗ上の実装領域の行のうち、左側の実装ヘッド４３の外側の実装ツール４３ａによって半導体チップｔが最初に実装される実装領域を左側の実装ポジションに位置付けるように移動される。左側の実装ポジションに位置付けられた実装領域に半導体チップｔが実装された後、当該実装領域の隣の実装領域に左側の実装ヘッド４３の内側（右）の実装ツール４３ｂによって半導体チップｔが実装される。内側の実装ツールで隣の実装領域に半導体チップｔを実装するときの移動は、上述したように実装ヘッド４３の移動によって行われる。このとき、右側の実装ヘッド４３の外側（右）の実装ツール４３ａによって半導体チップｔが最初に実装される実装領域は、右側の実装ポジションに位置付けられているため、外側（右）の実装ツール４３ａにより半導体チップｔが実装され、続いて内側（右）の実装ツール４３ｂによって半導体チップｔが実装される。

右側の実装ヘッド４３の内側（左）の実装ツール４３ｂによって半導体チップｔが実装されたならば、ステージ２１は実装ライン上に位置付けられた支持基板Ｗ上の実装領域の行のうち、左の実装ツール４３ａによって半導体チップｔが２番目に実装される実装領域を左側の実装ポジションに位置付けるように移動される。このようにして、ステージ２１は左右の実装ツール４３ａによって半導体チップｔが実装される実装領域を順次実装ポジションに位置付ける。左右の実装ヘッド４３の実装ツール４３ａ、４３ｂによる一連の半導体チップｔの実装（４個の半導体チップｔの実装）が行われている間は、支持基板Ｗは一定の位置に停止しており、次の半導体チップｔの実装（次の４個の半導体チップｔの実装）が行われる前に、支持基板Ｗの次の実装領域が実装ポジションに位置付けられるように支持基板Ｗがステージ２１により移動される。なお、上述したキャリブレーション工程（１）において、左右の実装ヘッド４３の基板認識カメラ４３ｆによるドットマークの位置認識結果にずれがある場合、そのずれ分は補正するように移動させる。

（５）支持基板Ｗの搬出および搬入工程
支持基板Ｗ上の全ての実装領域に対して半導体チップｔの実装が完了したら、移載部３０および実装部４０が一旦停止され、半導体チップｔの実装が完了した支持基板Ｗのステージ２１からの搬出と、新たな支持基板Ｗのステージ２１上への搬入が行われる。ステージ２１からの支持基板Ｗの搬出は、上述の工程（２）で説明した搬送ロボットとは異なる搬送ロボットによって行われる。この搬送ロボットは、実装装置１の右側から右側の実装部４０Ｂの支持フレーム４１の門の下の空間を通して搬送アームを侵入させ、ステージ２１上の支持基板Ｗを受け取った後、支持フレーム４１の門の下の空間を通して支持基板Ｗを搬出する。搬出した支持基板Ｗは、後述する封止工程Ｓ２へと搬送される。新たな支持基板Ｗは、上述した工程（２）と同様にしてステージ２１上にセットされる。

（６）ウエーハリング１１の交換工程
上述したように支持基板Ｗに対する半導体チップｔの実装を繰り返し行うことで、ウエーハリング１１上の半導体チップｔが無くなった場合、ウエーハリング１１が新たなウエーハリング１１と交換される。この交換は、上述の工程（１）と同様に、左側の移載部３０Ａに設けられたウエーハリング保持装置３２を用いて行われる。すなわち、ウエーハリング１１上の半導体チップｔが無くなると、部品供給部１０が備えるエキスパンド機構（不図示）によるウエーハリング１１の保持が解除される。この後、ウエーハリング保持装置３２が工程（１）とは逆の動作でウエーハリング１１をウエーハリングホルダ１２上から収納部（不図示）内へと収納し、次いで工程（１）の動作で新たなウエーハリング１１を収納部からウエーハリングホルダ１２上に供給する。

図１３に示すように、１つの実装領域ＭＡに複数の半導体チップｔ１〜ｔ３を実装する場合がある。このような場合には、上述したように１つ目の半導体チップｔ１の実装が完了した後、部品供給部１０に２つ目の半導体チップｔ２が搭載されたウエーハリング１１をセットし、ステージ２１上には１つ目の半導体チップｔ１を実装済みの支持基板Ｗをセットする。そして、上述した動作と同様の動作を実行することによって、１つ目の半導体チップｔ１が実装された各実装領域ＭＡに対して２つ目の半導体チップｔ２の実装を順次行なう。このようにして、２つ目の半導体チップｔ２が、半導体チップｔ１の実装された全ての実装領域ＭＡに実装されたならば、部品供給部１０に３つ目の半導体チップｔ３が搭載されたウエーハリング１１をセットし、またステージ２１には半導体チップｔ１、ｔ２を実装済みの支持基板Ｗをセットし、同様の動作によって３つ目の半導体チップｔ３の実装を行なう。このようにして、支持基板Ｗの各実装領域ＭＡに複数の半導体チップｔ１〜ｔ３を実装する。

１つの実装領域ＭＡに複数の半導体チップｔ１〜ｔ３を実装する場合、上記したように１つ目の半導体チップｔ１を全ての支持基板Ｗに実装し終えた後に、２つ目の半導体チップｔ２に切換える実装方法に限られるものではない。例えば、１枚の支持基板Ｗに対して１つ目の半導体チップｔ１を実装し終えたら、部品供給部１０から供給する半導体チップｔを２つ目の半導体チップｔ２に切換えるようにしてもよい。３つ目の半導体チップｔ３も同様であり、１枚の支持基板Ｗに対して２つ目の半導体チップｔ２を実装し終えたら、３つ目の半導体チップｔ３に切換えるようにする。すなわち、支持基板Ｗ単位で複数品種の半導体チップｔの実装を行うようにしてもよい。この場合、１つの支持基板Ｗに対して全ての品種の半導体チップｔを実装し終えるまで支持基板Ｗをステージ２１上から取り外さないため、複数品種の半導体チップｔの実装精度をさらに向上させることができる。

上記した各品種の半導体チップｔを全ての支持基板Ｗに実装する方法において、１品種目の半導体チップｔ１を実装し終えた支持基板Ｗはステージ２１上から一旦搬出され、２品種目の半導体チップｔ２を実装するときにステージ２１上に再び載置される。このため、１品種目の半導体チップｔ１を実装するときと、２品種目の半導体チップｔ２を実装するときとでは、ステージ２１上での支持基板Ｗの位置にずれ、すなわち置き位置ずれが生じる。ステージ２１上でたまたま同じ位置になることはあっても、大抵はずれることになる。グローバル認識で支持基板Ｗの位置を認識しているとはいえ、認識誤差等の要因で支持基板Ｗの認識位置にずれが生じる可能性がある。従って、その分だけ１品種目と２品種目との相対位置精度が低下することが考えられる。これに対し、１品種目の半導体チップｔ１と２品種目の半導体チップｔ２とを、ステージ２１から支持基板Ｗを外すことなく続けて実装した場合、認識誤差による位置ずれを防止することができる。従って、１品種目と２品種目との相対位置精度を向上させることができる。

支持基板Ｗの複数の実装領域のそれぞれに実装する半導体チップｔは、１品種に限られるものではない。１つの支持基板Ｗを複数の領域に区分けして、領域毎に異なる品種の半導体チップｔを実装することも可能である。例えば、支持基板ＷをＹ方向に二分した片側半分の第１の領域にＡ品種の半導体チップｔａを実装し、残りの半分の第２の領域にＢ品種の半導体チップｔｂを実装するようにしてもよい。Ａ品種の半導体チップｔａが実装された第１の領域からは、Ａ品種の半導体パッケージが製造される。Ｂ品種の半導体チップｔｂが実装された領域からは、Ｂ品種の半導体パッケージが製造される。

この場合、Ａ品種の半導体チップｔａとＢ品種の半導体チップｔｂとでは、後工程において形成される再配線層の回路パターンが異なるため、再配線形成用の露光パターンも異なることになる。このため、半導体チップｔａ、ｔｂの実装誤差を露光工程で補正することは益々難しくなることが考えられる。実施形態の実装装置および実装方法を適用した場合、Ａ品種の半導体チップｔａとＢ品種の半導体チップｔｂとの間でも、高い相対位置精度で実装することが可能である。従って、Ａ品種の半導体チップｔａが実装された領域に対する露光処理とＢ品種の半導体チップｔｂが実装された領域に対する露光処理とを一括して行うことも可能となり、生産効率を向上させることができる。

第１の領域にＡ品種の半導体チップｔａを実装し、第２の領域にＢ品種の半導体チップｔｂを実装するに際して、Ａ品種の半導体チップｔａとＢ品種の半導体チップｔｂとのサイズが異なる場合など、Ａ品種の実装ピッチとＢ品種の実装ピッチとが異なることもある。このような場合には、Ａ品種の半導体チップｔａを実装するときと、Ｂ品種の半導体チップｔｂを実装するときとで、ステージ２１の送り量を切換えることによって、複数品種の半導体チップｔａ、ｔｂを支持基板Ｗの複数の領域に良好に実装することができる。同様に、支持基板Ｗの第１の領域に第１のマルチチップパッケージを構成するＣ品種とＤ品種の半導体チップの組み合わせを実装し、第２の領域に第２のマルチチップパッケージを構成するＥ品種とＦ品種の半導体チップの組み合わせを実装するようにしてもよい。これらいずれの実装においても、１品種の半導体チップｔずつ複数の支持基板Ｗに実装を行うようにしてもよいし、支持基板Ｗ単位で複数品種の半導体チップを実装するようにしてもよい。これらの具体的な実装工程は、前述した通りである。

なお、このような場合においても、支持基板Ｗのグローバルマークの認識は最初に１回行えばよく、半導体チップｔを実装する領域が第１の領域から第２の領域に移るときに改めて支持基板Ｗのグローバルマークを認識せずに済ませることができる。また、ステージ２１にヒータを設ける等して支持基板Ｗを加熱する場合には、半導体チップｔが先に実装される第１の領域と後に実装される第２の領域とで、ステージ２１の補正データを切換えるようにしてもよい。このようにすることによって、第１の領域にＡ品種の半導体チップｔａを実装している間に、支持基板Ｗにおける第２の領域に対応する部分の熱膨張量が拡大したときでも、それに対応することが可能となるので、半導体チップｔ（ｔｂ）の実装精度を高精度に維持することができる。

上述したような支持基板Ｗ単位で複数品種の半導体チップｔの実装を行う場合には、部品供給部１０としてテープフィーダによるチップ供給機構を用い、複数品種に対応した複数のテープフィーダを装備するようにするとよい。テープフィーダを用いる場合、左側の移載部３０Ａおよび実装部４０Ａと右側の移載部３０Ｂおよび実装部４０Ｂとでそれぞれ、部品供給部１０を挟んで両側に専用のチップ供給機構を装備してもよい。このようにした場合、左右の移載部３０Ａ、３０Ｂおよび実装部４０Ａ、４０Ｂに対して異なる品種の半導体チップｔまたは異なる組合せの半導体チップｔを供給することができる。そのため、上述したような支持基板Ｗを二つの領域に二分してそれぞれ異なる半導体パッケージを製造する場合に有効である。

上述した１品種の半導体チップｔ、もしくは複数品種の半導体チップｔ１、ｔ２、ｔ３または半導体チップｔａ、ｔｂ等の実装が終了した支持基板Ｗは、以下に示す後工程に送られ、それにより半導体パッケージのようなパッケージ部品が作製される。すなわち、半導体チップの実装が終了した支持基板Ｗは、封止工程および再配線層の形成工程に順に送られる。封止工程においては、支持基板Ｗ上に実装された半導体チップ間の隙間に樹脂が充填され、これにより疑似パネルまたは擬似ウエーハが形成される。疑似パネルまたは擬似ウエーハは、再配線層の形成工程に送られる。再配線層の形成工程においては、半導体ウエーハの製造プロセス、プリント基板の製造プロセス、または表示パネルの製造プロセスにおける回路の形成工程、すなわちレジスト材料等の感光材の塗布工程、感光材の露光および現像工程、エッチング工程、イオン注入工程、レジストの剥離工程等が実施され、これらの工程により疑似パネルまたは擬似ウエーハの半導体チップ上に再配線層が形成される。再配線層が形成された疑似パネルまたは擬似ウエーハは、ダイシング工程に送られ、そこで疑似パネルまたは擬似ウエーハを個片化することによって、半導体パッケージのようなパッケージ部品が製造される。

このように、実施形態のパッケージ部品の製造方法は、図１４に示すように、支持基板Ｗの複数の実装領域のそれぞれに電子部品を実装する実装工程Ｓ１と、複数の実装領域に実装された電子部品を一括して封止することにより疑似パネルまたは擬似ウエーハを形成する封止工程Ｓ２と、疑似パネルまたは擬似ウエーハの電子部品上に再配線層を形成する再配線工程Ｓ３と、疑似パネルまたは擬似ウエーハをダイシングしてパッケージ部品を製造するダイシング工程Ｓ４とを具備する。再配線工程Ｓ３は、上記したように感光材の塗布工程Ｓ３１、感光材の露光および現像工程Ｓ３２、エッチング工程Ｓ３３、イオン注入工程Ｓ３４、レジストの剥離工程Ｓ３５等を備える。実施形態のパッケージ部品の製造方法における電子部品の実装工程は、実施形態の電子部品の実装方法に基づいて実施される。実施形態のパッケージ部品の製造方法において、支持基板Ｗの各実装領域に実装される電子部品は、上述したように１つの半導体チップｔであってもよいし、また複数種の半導体チップや同じ品種の複数の半導体チップであってもよい。電子部品の品種や数は、特に限定されるものではない。

上述した実施形態の実装装置１においては、２つの実装ツール４３ａ、４３ｂをそれぞれ備える左右２つの実装ヘッド４３、４３によって、支持基板Ｗ上の複数の実装領域のうち、Ｘ方向に沿って予め設定された実装ライン上に位置付けられたいくつかの実装領域に対して半導体チップｔを実装する。このとき、ステージ部２０のステージ移動機構としてのＸＹ移動機構２２によるステージ２１の移動は、予め取得して記憶部５１に記憶された、ステージ２１の移動位置誤差を補正するステージ補正データを用いて補正される。また、左右の実装ヘッド４３の実装ヘッド移動機構としてのＹ方向移動装置４１ａおよびＸ方向移動装置４２ａによる各実装ツール４３ａ、４３ｂの実装ライン上での移動は、予め取得して記憶部５１に記憶された、実装ライン上における左右の実装ツール４３ａ、４３ｂ毎の移動位置誤差を補正するツール補正データとしての第１のツール補正データ、さらに実装位置に移動した実装ツール４３ａ、４３ｂによる実装時の位置誤差を補正するツール補正データとしての第２のツール補正データを用いて補正される。

これらによって、左右の実装ヘッド４３が、それぞれ２つの実装ツール４３ａ、４３ｂによって、支持基板Ｗに対して実装ライン上の異なる位置において個別に半導体チップｔを実装する場合においても、支持基板Ｗ上の各実装領域に対する半導体チップｔの実装誤差を低減させることができる。また、それぞれが複数（２つ）の実装ツール４３ａ、４３ｂを備えた左右の実装ヘッド４３を用いて支持基板Ｗの複数の実装領域に半導体チップｔを実装することによって、１つの半導体チップｔの実装時間（実装装置１としての１個の半導体チップｔの実装に要するタクトタイム）の低減を図ることができる。よって、タクトタイムの低減と実装精度の向上とを両立させることができる。

すなわち、実施形態の実装装置１においては、左右の実装ヘッド４３がそれぞれ２つずつ備える合計４つの実装ツール４３ａ、４３ｂが、常に実装ツール４３ａ、４３ｂの配置方向（Ｘ方向）に沿って設定された一定の実装ライン上で半導体チップｔを実装するようにしている。このため、４つの実装ツール４３ａ、４３ｂによる実装位置が一ライン上に集約されることとなり、実装ツール４３ａ、４３ｂの移動に要する時間に基づく実装時間の増加を抑制しつつ、実装のための移動の際に生じる各実装ツール４３ａ、４３ｂの移動位置誤差の発生パターンを極力単純化することができる。これによって、簡素な補正方法により各実装ツール４３ａ、４３ｂの移動位置精度を確保することが可能となり、実装効率の低下を抑制した上で、半導体チップｔの実装精度を向上させることができる。

また、ステージ２１の移動位置誤差をステージ補正データにより補正するので、ステージ２１を予め設定された移動量で精度良く移動させることができる。これによって、支持基板Ｗの実装領域の各行を実装ライン上に位置付ける際の位置決め精度を高めることができる。さらに、ステージ補正データを取得する際に、一つの校正基板７１上に等間隔で設けられたドットマーク７２の位置を左右の実装ヘッド４３に設けられた基板認識カメラ４３ｆを用いて別々の定位置において認識するようにしている。これによって、同一のステージ２１上の異なる領域間での移動位置誤差の差を把握することが可能となり、左右の実装ヘッド４３によって、ステージ２１の異なる位置（実装ライン上の異なる位置）において半導体チップｔの実装を行う場合であっても、実装精度を確保することができる。

このため、±７μｍ以下の実装精度と０．４秒以下のタクトタイムとを同時に達成することができる。その結果、実装領域毎に位置検出用のマークが設けられていない支持基板Ｗに対して、半導体チップｔを含む電子部品を相互の間隔が予め設定された間隔となるように精度よく実装することができ、しかも支持基板Ｗ上に半導体チップｔを含む電子部品を生産性よく実装することができる。すなわち、左右の実装部４０Ａ、４０Ｂによる同時並行的な実装によって、半導体チップｔの実装に要するタクトタイムの短縮が図れると共に、一定の実装ライン上での半導体チップｔの実装とステージ補正データおよびツール補正データによる移動位置の補正によって、実装精度の向上効果と生産性の低下防止効果とを同時に得ることができる。

例えば、支持基板Ｗを載置したステージ２１を移動させず、左右の実装ヘッド４３の実装ツール４３ａ、４３ｂを支持基板Ｗ上の各実装領域に順次移動させる構成とし、実装ツール４３ａ、４３ｂ側で支持基板Ｗ上の全域をカバーする補正データを作成することを考える。この場合、基板ステージ側で補正データを作成する場合に比べて膨大な補正データが必要となり、キャリブレーションに要する時間が長大化する。すなわち、実装ツール４３ａ、４３ｂは基板ステージ２１とは異なり、支持基板Ｗ上に半導体チップｔを実装する関係上、上下動機構が必須となる。そのため、補正データを作成するに当たっては、実装ヘッド移動機構の移動位置誤差の他に、実装ツール４３ａ、４３ｂの上下動に起因するＸＹ方向の位置ずれをも考慮する必要がある。

そこで、実装ヘッド側で補正データを作成するに当たっては、ステージ２１のステージ補正データを取得する際に使用した、３ｍｍよりも短い間隔、例えば１ｍｍピッチ等の短い間隔毎に移動位置誤差を測定する必要があると考えられる。仮に、６００ｍｍ×６００ｍｍの移動範囲に対して１ｍｍピッチで移動位置ずれを測定したとすると、６００点×６００点で３６００００点での測定が必要となり、３ｍｍピッチで測定する場合（３ｍｍピッチでは４００００点）に比べて測定箇所が９倍となる。よって、測定時間も９倍となる。例えば、実施形態の実装装置１において、ステージ補正データの取得に４〜５時間程度を要するとすると、３６〜４５時間を要することとなる。これでは実用的でない。

このようなことから、左右の実装ヘッド４３がそれぞれ２つずつ備える合計４つの実装ツール４３ａ、４３ｂが、常に一定の実装ライン上で半導体チップｔを実装すると共に、ステージ２１の移動位置誤差をステージ補正データで補正し、かつ実装ツール４３ａ、４３ｂの移動位置誤差をツール補正データで補正する構成を備える実施形態の実装装置１は、半導体チップｔの実装精度の向上と半導体チップｔの実装に要するタクトタイムの短縮とを両立させ、高い生産性を得る上で極めて有効であることが分かる。

ここで、左右の実装ヘッド４３がそれぞれ２つずつ実装ツール４３ａ、４３ｂを備える場合、１往復で半導体チップｔを２つ実装できるから、１つの実装ヘッド４３しか備えていない構成、および左右の実装ヘッド４３がそれぞれ１つずつ実装ツールを備える構成に比べて、単純に実装ヘッド４３の総移動距離を短縮することができる。これは、支持基板Ｗが６００×６００ｍｍまたはそれ以上というように大型化した場合において、実装ヘッド４３の移動距離の短縮に基づくタクトタイムの短縮に有効に機能する。さらに、実施形態の実装装置１においては、左右の実装ヘッド４３の合計４つの実装ツール４３ａ、４３ｂによる実装を、支持基板Ｗの実装領域の行を一定の実装ラインに移動させた状態で実施しているため、実装ヘッド４３の移動距離をさらに短縮することができる。

また、左右の実装ヘッド４３がそれぞれ２つずつ実装ツール４３ａ、４３ｂを備えたとしても、実装位置を一定の位置とし、支持基板Ｗの各実装領域を一定の実装位置に順に位置付けた後、左右の実装ヘッド４３で交互に半導体チップｔの実装を行った場合には、一方の実装ヘッドにより半導体チップを実装している間、他方の実装ヘッドは待機していることになる。これでは各実装ヘッドが複数の実装ツールを備えたとしても、タクトタイムを十分に短縮することができない。さらに、左右の実装ヘッド４３の実装位置を、左右それぞれに別の実装位置を設定したとしても、左右の実装ヘッド４３による半導体チップの実装が終了するまで支持基板を移動させることができない。この場合にも、実装ヘッドの待機時間が発生するおそれがあり、タクトタイムの短縮が損なわれる。

実施形態の実装装置１においては、左右の実装ヘッド４３がそれぞれ２つずつ備える合計４つの実装ツール４３ａ、４３ｂが、常に一定の実装ライン上で半導体チップｔを実装していると共に、左右の実装ヘッド４３の間隔を調整して左右の実装ヘッド４３で同時に半導体チップの実装を可能にしている。また、一方の実装ヘッド４３の一方の実装ツール４３ａで半導体チップｔを実装した後、他方の実装ツール４３ｂによる半導体チップｔの実装は、実装ヘッド４３を移動することにより実施している。従って、左右の実装ヘッド４３で半導体チップｔを実装する際の待機時間を短縮もしくは削減することができる。すなわち、左右の実装ヘッド４３がそれぞれ備える実装ツール４３ａ、４３ｂによる半導体チップｔの実装を、より効率よく実施することができる。これらによって、合計４つの実装ツール４３ａ、４３ｂによる半導体チップｔ等の電子部品の実装を効率良く実施することができ、さらに実装装置１全体としてのタクトタイムを短縮することが可能になる。

上述した実施形態の実装装置１は、図１３に示すように、１つの実装領域ＭＡに複数種類の半導体チップｔ１、ｔ２、ｔ３等を実装する場合、あるいは１種類または複数種類の半導体チップｔとダイオードやコンデンサ等とを実装する場合に有効である。前述したように、１つの実装領域に複数種類の電子部品を実装する場合、１つの実装領域（パッケージ）内での複数の電子部品の相対的な位置ずれが生じるおそれがあるため、１つの実装領域（パッケージ）に１つの半導体チップを組み込むシングルチップパッケージに適用可能な実装誤差を露光時に修正するという技術を適用することが困難となる。このため、複数の電子部品の実装時の位置精度自体を高める必要がある。このような点に対して、実施形態の実装装置１は半導体チップｔを含む電子部品個々の実装精度を高めることができるため、１つの実装領域内に複数の電子部品を実装する場合においても、１つの実装領域内における複数の電子部品の相対的な位置精度を高めることが可能になる。

なお、上述した実施形態においては、支持基板Ｗに対して一定の実装ライン上において半導体チップｔを実装するものとして説明した。この一定の実装ラインは、実装装置１において常に変わらないＹ方向上の同じ位置に設定されるものであってもよいし、例えば支持基板Ｗの大きさ等の条件に応じてＹ方向上において設定変更が可能な位置であってもよい。Ｘ方向に沿って設定される実装ラインは、少なくとも実装対象となる電子部品の実装開始から実装完了までの間、一定に位置に保たれているものであればよい。

また、上述した実施形態において、ステージ２１の移動誤差を補正するステージ補正データは、ステージ２１の移動可能な範囲の全域で取得してもよいし、少なくとも支持基板Ｗ上の各実装領域を実装位置に位置付けるときにステージ２１が移動する範囲内で取得するようにすればよい。また、実装ツール４３ａ、４３ｂの移動位置誤差を補正するツール補正データについても、同様に実装ツール４３ａ、４３ｂの移動可能な範囲の全域で取得してもよいし、少なくとも支持基板Ｗ上の各実装領域に半導体チップｔを実装するときに実装ツール４３ａ、４３ｂが移動する範囲内で取得するようにすればよい。さらに、ステージ補正データおよびツール補正データは、ステージ２１の移動位置誤差および実装ツール４３ａ、４３ｂの移動位置誤差の実測値そのものを用いてもよいし、移動位置誤差を打ち消す補正値等、実測値を加工したものであってもよい。要はステージ２１および実装ツール４３ａ、４３ｂの移動位置誤差を補正するためのデータであればよい。

上述した実施形態の実装装置１では、支持基板Ｗ上に半導体チップｔを、電極形成面（上面）が上を向く状態で実装するフェイスアップ実装の例を主として説明したが、これに限られるものではなく、支持基板Ｗ上に半導体チップｔを、電極形成面が下を向く状態で実装するフェイスダウン実装にも適用可能である。

実施形態の実装装置１でフェイスダウン実装を実施する場合には、移載部３０の吸着ノズル３７ａ、３７ｂで取り出した半導体チップｔを中間ステージ３１には載置せず、反転機構３７ｅ、３７ｆによって吸着ノズル３７ａ、３７ｂを上下に反転させる。この状態で、中間ステージ３１上に吸着ノズル３７ａ、３７ｂを移動させ、吸着ノズル３７ａ、３７ｂから実装部４０の実装ツール４３ａ、４３ｂに半導体チップｔを受け渡す。

実装ツール４３ａ、４３ｂに半導体チップｔが受け渡された後の動作は、上述した工程（４）と同様にして行うことができる。なお、実装に先立つ半導体チップｔの位置検出には、チップ認識カメラ４４ａ〜４４ｄを用いることもできるが、実装ツール４３ａ、４３ｂに吸着保持された半導体チップｔを下側から撮像するカメラを、中間ステージ３１の近傍に配置、あるいは中間ステージ３１に代えて配置するようにしてもよい。何故なら、フェイスダウンボンディングでは、半導体チップｔが電極形成面を下に向けた状態で実装ツール４３ａ、４３ｂに吸着保持されるが、半導体チップｔのアライメントマークは通常、電極形成面に設けられているので、チップ認識カメラ４４ａ〜４４ｄでは半導体チップｔのアライメントマークを撮像することができない。

そこで、実装ツール４３ａ、４３ｂに吸着保持された半導体チップｔを下側から撮像するカメラを設けておけば、実装ツール４３ａ、４３ｂに吸着保持された半導体チップｔのアライメントマークを直接撮像することができる。チップ認識カメラ４４ａ〜４４ｄを用いる場合には、上下反転された吸着ノズル３７ａ、３７ｂに保持された状態で半導体チップｔの電極形成面を撮像し、アライメントマークと半導体チップｔの外形位置との位置関係を認識しておき、半導体チップｔが実装ツール４３ａ、４３ｂに吸着保持された後、実装ツール４３ａ、４３ｂを通してチップ認識カメラ４４ａ〜４４ｄにより半導体チップｔを撮像し、この撮像画像から取得した半導体チップｔの外形位置と、認識しておいたアライメントマークと半導体チップｔの外形位置との位置関係に基づいて、実装ツール４３ａ、４３ｂに吸着保持された半導体チップｔの位置を検出するようにすればよい。

上述した実施形態において、左右の実装ヘッド４３にそれぞれ２つの実装ツール４３ａ、４３ｂを設けた例を説明したが、これに限られるものではなく、実装ツールの数は３つ以上であってもよい。ただし、実装ツールの数が多くなるとその分だけ近接間隔が広くなることになるから、半導体チップｔを実装する支持基板Ｗの大きさに応じで設定することが好ましい。本実施形態で例示した６００×６００ｍｍの支持基板Ｗにおいては、１つの実装ヘッド４３に対する実装ツールの数は２〜３個が好ましい。

また、上述した実施形態において、第１の実装ヘッドとして左側に１つの実装ヘッド４３を配置し、第２の実装ヘッドとして右側に１つの実装ヘッド４３を配置した例を説明したが、これに限られるものではなく、左右それぞれに複数の実装ヘッド４３を配置してもよい。すなわち、第１および第２の実装ヘッドは、それぞれ単一の実装ヘッドで構成しなければならないものではなく、複数の実装ヘッドで構成してもよい。この場合、複数の実装ヘッドは、Ｙ方向に並べて配置し、それぞれ独立してＸＹＺθ方向に移動できるように構成するとよい。この場合、Ｙ方向移動装置４１ａを支持する支持フレーム４１は、複数の実装ヘッドで共用してもよいし、実装ヘッド毎に個別に設けてもよい。

さらに、上述した実施形態において、支持基板Ｗは実装領域毎に位置検出用のマークが設けられておらず、パッケージ部品の製造工程の過程で除去されるものとして説明したが、これに限定されるものではない。実施形態の実装装置および実装方法によれば、例えば実装領域毎に位置検出用のマークがあり、パッケージ部品の一部として用いられるような基板に対しても、当然ながら位置検出用のマークに頼ることなく、精度よくかつ効率よく半導体チップ（電子部品）を実装することが可能であることは言うまでもない。

次に、本発明の実施例とその評価結果について述べる。

（実施例１）
上述した実施形態の実装装置１を用いて、以下の条件で支持基板上に半導体チップの実装を実際に行なった。目標実装精度は、±７μｍ以内、目標タクトタイムは、０．４５秒以内とした。
＜実装条件＞
・半導体チップｔのサイズ：４ｍｍ×４ｍｍ
・実装数（縦×横）：１実装ヘッドあたり１４個×７個（計９８個）
１実装ツールあたり７個×７個（計４９個）×４実装ツール
・実装ピッチ（縦×横）：１実装ヘッドあたり１２ｍｍ×６０ｍｍ
１実装ツールあたり２４ｍｍ×６０ｍｍ
・ボンディング時間：０．１秒
・ボンディング荷重：５Ｎ（ニュートン）

図１５は、支持基板Ｗ上に設定された実装領域を仮想的に示したものである。ただし、実際の支持基板Ｗにはグローバルマークが設けられているだけで、実装領域は視認できない。図１５示すように、測定用の支持基板Ｗ上には、左右の実装ヘッド４３の各実装ツール４３ａ、４３ｂに対して、それぞれＸ方向に７個所、Ｙ方向に７個所の４９個所ずつ実装領域を設定した。左側実装ヘッド４３の左実装ツール４３ａの実装領域を符号Ａ１〜Ａ４９で、左側実装ヘッド４３の右実装ツール４３ｂの実装領域を符号Ｂ１〜Ｂ４９で、右側実装ヘッド４３の左実装ツール４３ａの実装領域を符号Ｃ１〜Ｃ４９で、右側実装ヘッド４３の右実装ツール４３ｂの実装領域を符号Ｄ１〜Ｄ４９で示している。

また、左右の実装ヘッド４３共に、左実装ツール４３ａの実装領域は白抜きの四角（□）で、右実装ツール４３ｂの実装領域は黒塗りの四角（■）で示す。支持基板Ｗの左半分の領域に、左側実装ヘッド４３の各実装ツール４３ａ、４３ｂの実装領域を設定し、右半分の領域に右側実装ヘッド４３の各実装ツール４３ａ、４３ｂの実装領域を設定した。左右の実装ツール４３ａ、４３ｂの実装領域は、Ｘ方向において交互に配置するように設定した。実装領域の間隔は１２ｍｍに設定した。つまり、Ｘ方向に関しては、合計１４個の実装領域を１２ｍｍ間隔で設定した。Ｙ方向に関しては、６０ｍｍ間隔でそれぞれ７つの実装領域を設定した。

図１５に示すように、左半部の領域および右半部の領域共に、左上の実装領域Ａ１、Ｃ１を開始点として、図中に破線矢印で示すＸ方向に折り返す軌跡で、左右の実装ツール４３ａ、４３ｂによって交互に実装を行った。それぞれ、各実装ヘッド４３の実装ツール４３ａ、４３ｂが１つ目の半導体チップｔを吸着保持し、左側の実装ツール４３ａが１つ目の実装領域Ａ１に向けて下降を開始した時点から、右側の実装ツール４３ｂが最後（４９個目）の半導体チップｔの実装を完了して元の高さまで上昇が完了した時点までの経過時間（これを「実装に要した時間」と称する。）は、４１．２秒であった。このようにして、支持基板Ｗに実装した９８個の半導体チップｔの実装位置ずれを、検査装置を用いて測定した。その結果を表１に示す。

表１においては、図１５の実装領域の符号をアルファベットと数字に分けて示している。すなわち、実装ツール４３ａ、４３ｂに対応するアルファベット（Ａ、Ｂ、Ｃ、Ｄ）は表の列として記載し、数字は表の行として記載した。各実装領域における半導体チップｔのＸ方向およびＹ方向への位置ずれ量を実装ツール４３ａ、４３ｂ毎に示している。なお、単位はマイクロメートル［μｍ］である。各実装ツール４３ａ、４３ｂによる半導体チップｔの実装位置ずれのデータの下には、実装ツール４３ａ、４３ｂ毎の位置ずれの平均値、最小値、最大値、最大値と最小値の幅、σ値、３σ値をそれぞれ記載し、その右側には全ての実装位置ずれのデータを対象とした同値を記載した。

表１に示すように、半導体チップｔのＸ方向における位置ずれの最大値は、右側実装ヘッド４３の右実装ツール４３ｂによる実装領域番号Ｄ１の３．１μｍであり、最小値は右側実装ヘッド４３の左実装ツール４３ａによる実装領域番号Ｃ３５の−３．３μｍであった。また、Ｙ方向における位置ずれの最大値は、左側実装ヘッド４３の右実装ツール４３ｂによる実装領域番号Ｂ２の３．２μｍであり、最小値は右側実装ヘッド４３の右実装ツール４３ｂによる実装領域番号Ｄ４３の−２．８μｍであった。１９６個の半導体チップｔの実装精度は、いずれも目標の±７μｍ以内であることが確認された。実装に要した時間は、４１．２秒であったので、１つの半導体チップｔの実装に要する時間は４１．２秒／９８個＝０．４２秒であった。よって、タクトタイムは０．４２秒であり、１時間当たりの生産数は約８５７０個（＝３６００秒／０．４２秒）となる。

（比較例１）
ステージ補正データとツール補正データを用いないことを除いて、実施例１と同一条件で半導体チップｔを支持基板Ｗの各実装領域に実装した。支持基板Ｗに実装した１９６個の半導体チップｔの実装位置ずれを、検査装置を用いて測定した結果を表２に示す。

表２に示すように、半導体チップｔのＸ方向における位置ずれの最大値は、左側実装ヘッド４３の右実装ツール４３ｂによる実装領域番号Ｂ７の８．８μｍであり、最小値は右側実装ヘッド４３の左実装ツール４３ａによる実装領域番号Ｃ４３の−２７．０μｍであった。Ｙ方向における位置ずれの最大値は、右側実装ヘッド４３の左実装ツール４３ａによる実装領域番号Ｃ２３の２３．７μｍであり、最小値は右側実装ヘッド４３の左実装ツール４３ａによる実装領域番号Ｃ４５の−２２．７μｍであった。比較例１では、半導体チップｔの実装精度が目標の±７以内をまったく満足できないことが確認された。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…実装装置、１０…部品供給部、１１…ウエーハリング、１２…ウエーハリングホルダ、２０…ステージ部、２１…ステージ、２２…ＸＹ移動機構、３０，３０Ａ，３０Ｂ…移載部、３１…中間ステージ、３７…移載ヘッド、４０，４０Ａ，４０Ｂ…実装部、４１…支持フレーム、４１ａ…Ｙ方向移動装置、４２ａ…Ｘ方向移動装置、４３…実装ヘッド、４３ａ，４３ｂ…実装ツール、４３ｃ、４３ｄ…Ｚ方向移動装置、４３ｆ…基板認識カメラ、４４…撮像ユニット、４４ａ，４４ｂ，４４ｃ，４４ｄ…チップ認識カメラ、５０…制御部、５１…記憶部、Ｗ…支持基板、ｔ…半導体チップ、Ｔ…半導体ウエーハ。

Claims (11)

1. 支持基板に電子部品を実装する電子部品の実装装置であって、
   前記電子部品が実装される複数の実装領域を有する前記支持基板が載置されるステージと、水平方向に沿う一方向であるＸ方向とは直交するＹ方向に前記ステージを移動させるステージ移動機構とを備えるステージ部と、
   前記Ｘ方向に沿って配置され、前記電子部品を保持する複数の実装ツールをそれぞれ有する第１および第２の実装ヘッドと、前記複数の実装ツールにより前記電子部品を保持した前記第１および第２の実装ヘッドを前記Ｘ方向に沿って設定された実装ライン上に移動させる実装ヘッド移動機構とを備える実装部と、
   前記ステージ上に載置された前記支持基板の全体位置を認識する第１の認識部と、
   前記第１および第２の実装ヘッドの前記複数の実装ツールに保持された前記電子部品の位置を認識する第２の認識部と、
   前記ステージ移動機構による前記ステージの移動位置誤差を補正するステージ補正データと、前記実装ヘッド移動機構による前記実装ライン上における前記第１および第２の実装ヘッドの前記複数の実装ツール毎の移動位置誤差を補正するツール補正データとを記憶する記憶部と、
   前記第１の認識部により認識した前記支持基板の位置データ、前記記憶部に記憶された前記ステージ補正データ、前記第２の認識部により認識した前記複数の実装ツールに保持された前記電子部品の位置データ、および前記記憶部に記憶された前記ツール補正データに基づいて、前記支持基板における前記Ｘ方向に沿う前記実装領域の列を前記実装ライン上に順次配置すると共に、前記実装ラインに配置された複数の前記実装領域に前記電子部品を前記第１および第２の実装ヘッドで分担して実装するように、前記ステージ移動機構と前記実装ヘッド移動機構の動作を制御する制御部と
   を具備する電子部品の実装装置。
2. 前記ステージは、前記第１および第２の実装ヘッドにおける前記Ｘ方向において外側に位置する前記実装ツール同士の近接間隔の２倍以上の前記Ｘ方向の寸法を有する前記支持基板を載置可能な大きさを有する、請求項１に記載の実装装置。
3. 前記ステージは、３００ｍｍ以上の前記Ｘ方向の寸法を有する前記支持基板を載置可能な大きさを有する、請求項１に記載の実装装置。
4. 前記実装部は、前記支持基板の１つの前記実装領域に複数の前記電子部品を実装する、請求項１ないし請求項３のいずれか１項に記載の実装装置。
5. さらに、前記電子部品を供給する部品供給部と、
   それぞれ前記部品供給部から前記電子部品を受け取り、前記第１または第２の実装ヘッドの前記複数の実装ツールに前記電子部品を受け渡す、第１および第２の移載ノズルを備える移載部とを具備する、請求項１ないし請求項４のいずれか１項に記載の実装装置。
6. 支持基板に電子部品を実装する電子部品の実装方法であって、
   前記電子部品が実装される複数の実装領域を有する支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正するステージ補正データを記憶部に記憶させる工程と、
   水平方向に沿う一方向であるＸ方向に沿って配置された第１および第２の実装ヘッドにそれぞれ設けられ、前記電子部品を保持する複数の実装ツールの移動位置誤差を、前記Ｘ方向に沿って設定された実装ライン上において取得し、前記移動位置誤差を補正するツール補正データを前記記憶部に記憶させる工程と、
   前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、
   前記支持基板の位置認識工程により得た前記支持基板の位置データと前記ステージ補正データとに基づいて前記ステージの移動を補正しつつ、前記複数の実装領域における前記Ｘ方向に沿う前記実装領域の列を前記実装ラインに順に位置付けるように、前記ステージを移動させる工程と、
   前記第１および第２の実装ヘッドの前記複数の実装ツールで前記電子部品を交互に受け取り、前記複数の実装ツールに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データおよび前記ツール補正データに基づいて前記第１および第２の実装ヘッドの前記複数の実装ツールの移動を補正しつつ、前記第１および第２の実装ヘッドを前記実装ライン上に移動させ、前記第１および第２の実装ヘッドの前記複数の実装ツールにより前記電子部品を、前記実装ラインに位置づけられた前記実装領域に前記第１および第２の実装ヘッドで分担して実装する工程と
   を具備する電子部品の実装方法。
7. 前記支持基板は、前記第１および第２の実装ヘッドにおける前記Ｘ方向において外側に位置する前記実装ツール同士の近接間隔の２倍以上の前記Ｘ方向の寸法を有する、請求項６に記載の実装方法。
8. 前記支持基板は、３００ｍｍ以上の前記Ｘ方向の寸法を有する、請求項６に記載の実装方法。
9. 前記実装工程は、前記支持基板の１つの前記実装領域に複数の前記電子部品を実装する工程を備える、請求項６ないし請求項８のいずれか１項に記載の実装方法。
10. 支持基板の複数の実装領域のそれぞれに電子部品を実装する工程と、前記複数の実装領域に実装された前記電子部品を一括して封止することにより疑似ウエーハまたは擬似パネルを形成する工程と、前記疑似ウエーハまたは擬似パネルの前記電子部品上に再配線層を形成することによりパッケージ部品を製造する工程とを具備するパッケージ部品の製造方法であって、
    前記電子部品の実装工程は、
    前記支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正するステージ補正データを記憶部に記憶させる工程と、
    水平方向に沿う一方向であるＸ方向に沿って配置された第１および第２の実装ヘッドにそれぞれ設けられ、前記電子部品を保持する複数の実装ツールの移動位置誤差を、前記Ｘ方向に沿って設定された実装ライン上において取得し、前記移動位置誤差を補正するツール補正データを前記記憶部に記憶させる工程と、
    前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、
    前記支持基板の位置認識工程により得た前記支持基板の位置データと前記ステージ補正データとに基づいて前記ステージの移動を補正しつつ、前記複数の実装領域における前記Ｘ方向に沿う前記実装領域の列を前記実装ラインに順に位置付けるように、前記ステージを移動させる工程と、
    前記第１および第２の実装ヘッドの前記複数の実装ツールで前記電子部品を交互に受け取り、前記複数の実装ツールに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データおよび前記ツール補正データに基づいて前記第１および第２の実装ヘッドの前記複数の実装ツールの移動を補正しつつ、前記第１および第２の実装ヘッドを前記実装ライン上に移動させ、前記第１および第２の実装ヘッドの前記複数の実装ツールにより前記電子部品を、前記実装ラインに位置づけられた前記実装領域に前記第１および第２の実装ヘッドで分担して実装する工程と
    を具備する、パッケージ部品の製造方法。
11. 前記電子部品の実装工程は、前記支持基板の１つの前記実装領域に複数の前記電子部品を実装する工程を備える、請求項１０に記載のパッケージ部品の製造方法。

Images