WO2007072714A1 - 電子部品の実装装置及び実装方法 - Google Patents

電子部品の実装装置及び実装方法 Download PDF

Info

Publication number
WO2007072714A1
WO2007072714A1 PCT/JP2006/324772 JP2006324772W WO2007072714A1 WO 2007072714 A1 WO2007072714 A1 WO 2007072714A1 JP 2006324772 W JP2006324772 W JP 2006324772W WO 2007072714 A1 WO2007072714 A1 WO 2007072714A1
Authority
WO
WIPO (PCT)
Prior art keywords
mounting
unit
electronic component
reversing
substrate
Prior art date
Application number
PCT/JP2006/324772
Other languages
English (en)
French (fr)
Inventor
Masanori Hashimoto
Yuichi Sato
Yukihiro Ikeya
Original Assignee
Shibaura Mechatronics Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corporation filed Critical Shibaura Mechatronics Corporation
Priority to CN2006800478727A priority Critical patent/CN101341587B/zh
Priority to JP2007551046A priority patent/JP4713596B2/ja
Publication of WO2007072714A1 publication Critical patent/WO2007072714A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01093—Neptunium [Np]

Definitions

  • the present invention relates to a mounting apparatus and a mounting method for taking out a semiconductor chip as an electronic component and mounting it on a substrate by reversing the vertical direction.
  • a mounting apparatus for performing flip chip mounting includes a wafer stage serving as a semiconductor chip supply unit. This wafer stage holds a semiconductor wafer attached to an adhesive sheet. This semiconductor wafer is cut into a large number of dice-shaped semiconductor chips.
  • semiconductor chips are picked up one by one by a reversing pickup tool provided in a reversing pickup unit.
  • the reversing pick-up tool rotates the semiconductor chip 180 degrees in the vertical direction after taking out the semiconductor chip, and reverses the semiconductor chip held by suction. That is, the surface on which the bump is formed faces downward.
  • the semiconductor chip having the surface on which the bump is formed by being inverted is transferred to the mounting tool driven in the X, Y, and Z directions with the surface on which the bump is formed facing down.
  • the mounting tool that has received the semiconductor chip moves above the substrate positioned by being conveyed by the conveying means. Then, after the mounting tool is positioned in the X and Y directions, the semiconductor chip driven in the downward direction and held at the tip is mounted on the substrate.
  • An object of the present invention is to provide an electronic component mounting apparatus and a mounting method which can greatly improve the mounting efficiency of electronic components on a substrate.
  • the present invention is an electronic component mounting apparatus for mounting an electronic component on a substrate, and includes one supply unit that supplies the electronic component,
  • a first reversing unit and a second reversing unit for picking up the electronic components of the supply unit and reversing the force
  • a first mounting unit that receives and mounts the electronic component inverted by the first inversion unit on the substrate;
  • a second mounting unit for receiving the electronic component inverted by the second reversing unit and mounting the electronic component on the substrate;
  • An electronic component mounting apparatus comprising:
  • the present invention is an electronic component mounting method for mounting an electronic component on a substrate
  • FIG. 1 is a plan view showing a schematic configuration of a mounting apparatus according to a first embodiment of the present invention.
  • FIG. 2 is a front view of a pair of reversing units.
  • FIG. 3 is a block diagram showing a control circuit.
  • FIG. 4A is an explanatory diagram showing an initial procedure for mounting a semiconductor chip on a substrate.
  • FIG. 4B is an explanatory view showing the next procedure for mounting the semiconductor chip on the substrate following FIG. 4A.
  • FIG. 5 is a plan view showing a schematic configuration of a mounting apparatus showing a second embodiment of the present invention.
  • FIG. 6 is a plan view of a portion where a pair of mounting units of a mounting apparatus showing a third embodiment of the present invention is arranged.
  • FIG. 7 is an explanatory view when mounting a plurality of rows of semiconductor chips in the feed direction on two substrates pitch-fed by a pair of mounting units.
  • FIG. 8 is an explanatory diagram when a semiconductor chip is mounted with a pair of mounting units on a long substrate according to a fourth embodiment of the present invention.
  • FIG. 1 to FIG. 1 show a first embodiment of the present invention.
  • FIG. 1 is a plan view showing a schematic configuration of the mounting apparatus, and the mounting apparatus includes a base 1.
  • a transport path 2 constituting a transport means for the substrate W is provided along the width direction at the center in the front-rear direction of the base 1.
  • One end of the transport path 2 is provided with a loader unit 3 for supplying a substrate W, and the other end unit is provided with an unloader unit 5 for storing a substrate W on which a semiconductor chip 4 as an electronic component is mounted as described later.
  • the substrate W supplied from the loader unit 3 to the transport path 2 is intermittently transported at a predetermined pitch by directing the unloader unit 5 as shown by an arrow X in FIG. 1 by a transport mechanism (not shown). Sent. As shown by the arrows in Fig. 1, the transport direction of the substrate W is the X direction, and the direction perpendicular to the X direction is the Y direction. The X and Y directions are as shown in Fig. 1.
  • a wafer stage 7 serving as an electronic component supply unit is provided at the center in the width direction of the base 1 and in front of the transfer path 2.
  • the wafer stage 7 has an X table 8, a Y table 9 and a ⁇ table 11 sequentially provided on a base 1, and a wafer holder 12 provided on a ⁇ table 11. Accordingly, the wafer holder 12 is driven in the X, Y, and ⁇ directions.
  • a semiconductor wafer 13 is adhered to the wafer holder 12 on a resin sheet (not shown). The semiconductor wafer 13 is divided into a large number of the semiconductor chips 4.
  • a push-up unit 15 is provided below the wafer holder 12.
  • the push-up unit 15 is held by a mounting member 14 that is separate from the wafer holder 12.
  • the attachment member 14 is attached to a fixed portion (not shown).
  • the push-up pin (not shown) of the push-up unit 15 picks up as described later.
  • the semiconductor chip 4 can be pushed up while elastically deforming the above-mentioned resin-made sheet!
  • a storage portion 20 for the wafer holder 12 is provided on the side of the wafer stage 7.
  • the wafer holder 12 is supplied from the storage unit 20 to the wafer stage 7 by a transfer mechanism (not shown).
  • the wafer holder 12 is stored in the storage unit 20 by the transport mechanism. It has been.
  • the first and second reversing units 17 and 18 have a main body 21.
  • a pair of X guide members 22 are provided in parallel at predetermined intervals along the X direction, which is the same direction as the transport direction of the substrate W.
  • An X movable body 23 is provided on the X guide member 22 so as to be movable in the X direction via a slider 24.
  • the X movable body 23 is reciprocally driven in the X direction by a screw shaft 25a that is rotationally driven by an X drive source 25 provided on one side in the width direction of the main body 21. .
  • the X movable body 23 is provided with a rotation drive unit 26, and the rotation drive unit 26 is provided with an arm 27 having a base end connected along the X direction.
  • the arm 27 6 is driven to rotate in the range of 180 degrees around the axis along the longitudinal direction.
  • the reverse pick-up tool 19 is provided at the tip of the arm 27 via a Z drive unit 28. As a result, the reversing pickup tool 19 is driven in the X direction, the rotation direction ( ⁇ direction), and the Z direction.
  • the push-up pin of the push-up unit 15 is driven and the semiconductor chip 4 at a predetermined position is pushed up. Further, the inverting pickup tool 19 of either the first inverting unit 17 or the second inverting unit 18 is positioned above the semiconductor chip 4 pushed up by being driven in the X direction.
  • the reverse pick-up tool 19 is driven in the downward direction by the Z drive unit 28 and sucks and holds the semiconductor chip 4 pushed up by the push-up pin of the push-up unit 15.
  • the reverse pickup tool 19 is rotated 180 degrees by the rotation drive unit 26 after being lifted after adsorbing the semiconductor chip 4.
  • the upper and lower surfaces of the semiconductor chip 4 are inverted and the surface on which bumps (not shown) are formed faces downward.
  • the first reversing unit 17 and the second reversing unit 18 are controlled to be driven by a control device 39 to be described later, and the semiconductor chip 4 pushed up by the wafer stage 7 is transferred to the first reversing unit 17. 17 and the reversing pick-up tool 19 of the second reversing unit 18 are adapted to take out alternately.
  • the semiconductor chip 4 taken out from the wafer stage 7 by the reversing pickup tool 19 of the first reversing unit 17 is received by the mounting tool 32 of the first mounting unit 31 shown in FIG.
  • the semiconductor chip 4 taken out from the wafer stage 7 by the reversing pickup tool 19 of the second reversing unit 18 is received by the mounting tool 32 of the second mounting unit 33.
  • the first and second mounting units 31 and 33 are disposed at positions corresponding to the first and second reversing units 17 and 18 with the transport path 2 interposed therebetween, respectively.
  • Each mounting unit 31, 3 3 has a head body 34.
  • This head body 34 is ⁇ ⁇ ⁇ table 37 by X, ⁇ direction It comes to be driven by.
  • a Z table 35 is provided on the side surface of the head main body 34.
  • the Z table 35 is provided with an arm 36 with its base end fixed.
  • the mounting tool 32 is provided at the tip of the arm 36! /.
  • the mounting tool 32 is driven to the front of the base 1 in the Y direction intersecting the X direction.
  • the lower end of the mounting tool 32 is positioned above the semiconductor chip 4 that is held and inverted by the inversion pickup tool 19.
  • FIG. 2 shows the mounting tool 32 of the second mounting unit 33 receiving the semiconductor chip 4 from the reverse pick-up tool 19 of the second reverse unit 18.
  • the mounting tool 32 When the mounting tool 32 sucks the semiconductor chip 4, the suction of the semiconductor chip 4 by the reverse pickup tool 19 is released. As a result, the semiconductor chip 4 is transferred from the reverse pick-up tool 19 to the mounting tool 32.
  • the mounting tool 32 that has received the semiconductor chip 4 is raised and driven rearward in the Y direction, and is positioned above a predetermined position in the transport path 2, that is, above the substrate W transported to the mounting position. Next, the mounting tool 32 descends and mounts the semiconductor chip 4 attracted and held at the lower end at a predetermined mounting position on the substrate W.
  • the semiconductor chip 4 inverted by the inversion pick-up tool 19 of the first inversion unit 17 is received by the mounting tool 32 of the first mounting unit 31 and by the inversion pickup tool 19 of the second inversion unit 18.
  • the inverted semiconductor chip 4 is received by the mounting tool 32 of the second mounting unit 33.
  • the mounting tool 32 of the first mounting unit 31 and the mounting tool 32 of the second mounting unit 33 alternate the semiconductor chip 4 from the first and second reversing units 17, 18 and the reversing pick-up tool 19 receive. Therefore, it is possible to prevent the mounting tools 32 of the first and second mounting units 31 and 33 from interfering with each other by hitting them above the wafer stage 7.
  • FIG. 3 shows a block diagram of the control circuit.
  • the wafer stage 7 and the first inversion unit 17 are shown in FIG.
  • the driving of the second reversing unit 18, the first mounting unit 31 and the second mounting unit 33 is controlled by the control device 39.
  • the semiconductor chips 4 are alternately taken out from the wafer stage 7 by the inversion pickup tool 19 of the first inversion unit 17 and the second inversion unit 18. It is.
  • the semiconductor chip 4 taken out by the reversing pickup tool 19 of the first reversing unit 17 is received by the mounting tool 32 of the first mounting unit 31 and mounted on the substrate W.
  • the semiconductor chip 4 taken out by the reversing pickup tool 19 of the second reversing unit 18 is received by the mounting tool 32 of the second mounting unit 33 and mounted on the substrate W.
  • the taking out is alternately performed by the first inversion unit 17 and the second inversion unit 18.
  • the semiconductor chips 4 taken out by the reversing units 17 and 18 are alternately mounted on the substrate W by the first mounting tool 31 and the second mounting tool 33.
  • the semiconductor chip 4 is alternately mounted on the substrate W by the two reversing units 17, 18, and the two mounting units 31, 33, each is mounted by one reversing unit and the mounting unit.
  • the semiconductor chip 4 can be mounted on the substrate W with a tact time approximately twice that of the case.
  • this mounting is referred to as the first mounting
  • the second reversing unit 18 and the second mounting unit It is possible to shift the timing of mounting the semiconductor chip 4 by 33 (this mounting is the second mounting).
  • the tact times of the first implementation and the second implementation are almost the same as the tact times of the conventional implementation, but the timing deviation between the first implementation and the second implementation is If the tact time is shifted by half the mounting time, the mounting speed can be doubled compared to the conventional one. In other words, since the first and second implementations are performed in parallel at different timings, the overall implementation speed can be doubled.
  • the first mounting position B1 where the semiconductor chip 4 is mounted by the first mounting unit 31 and the second mounting position B2 where the semiconductor chip 4 is mounted by the second mounting unit 33 are the transport pitch P of the substrate W 1.5 times apart in the X direction.
  • the semiconductor chip 40 When the semiconductor chip 40 is mounted on the front end portion of the substrate W at the first mounting position B1, as shown in FIG. 4A, the substrate W is transported at the transport pitch P and separated by an interval of 1.5P.
  • Two semiconductor chips indicated by reference numeral 41 in the figure are sequentially mounted at the first mounting position B1 of the first mounting unit 31 and the second mounting position B2 of the second mounting unit 33.
  • the semiconductor chip 40 mounted first is positioned (PZ2) pitch before the second mounting position B2.
  • the semiconductor chip indicated by 4 1 is mounted on the substrate W, the substrate W is transferred at the transfer pitch P in the direction indicated by the arrow X in FIG. 4B, and the first mounting position by the first mounting unit 31 is reached.
  • the semiconductor chips are sequentially mounted at B1 and the second mounting position B2 by the second mounting unit 33.
  • the two semiconductor chips mounted at this time are indicated by 4-2.
  • the semiconductor chips 41, 4-0, 42 are mounted at a (PZ2) pitch interval from the top side in the transport direction of the substrate W.
  • the semiconductor chips 4 are sequentially mounted at the first mounting position B1 and the second mounting position B2 separated by an interval of 1.5 pitches.
  • a plurality of semiconductor chips 4 (4-0, 4-1, 4-2,...) Can be mounted on the substrate W at intervals of 1/2 of the transport pitch P of the substrate W.
  • the interval between the first mounting position B1 and the second mounting position B2 is not limited to 1.5P, and may be (nP + O. 5P). In other words, it may be 2.5P, 3.5P, etc. N is an integer.
  • the substrate W can be transferred to the transfer path 2 by 1 pitch, and 2 Two semiconductor chips 4 can be mounted at the same time with a transfer pitch according to the distance between the first mounting position B1 and the second mounting position B2 Therefore, the tact time required for implementation can be doubled.
  • the tact time can be doubled, but the cost increases because two mounting devices are used.
  • the mounting apparatus of this embodiment has one transport system including the transport path 2 that transports the substrate W, one push-up unit 15 that pushes up the semiconductor chip 4, and the like. , 18 and mounting units 31, 33 only. As a result, the cost of the mounting device can be greatly reduced compared to the case where the tact time is doubled with two mounting devices.
  • the two reversing units 17 and 18 and the two mounting units 31 and 33 are driven by the control device 39 while shifting their timings.
  • the reversing pick-up tool 19 of the two reversing units 17 and 18 is not driven at the same time when the reversing pick-up tool 19 is located above the wafer stage 7.
  • the first and second reversing units 17 and 18 are not driven at the same time that they are received from the reversing pick-up tool 19.
  • the reversing pick-up tool 19 of the two reversing units 17 and 18 does not interfere with each other over the wafer stage 7, and the mounting tools of the two mounting units 3 1 and 33 do not interfere with each other. 32 also does not interfere by hitting it above the wafer stage 7 or above the substrate W.
  • the mounting apparatus includes two reversing units 17 and 18 and two mounting units 31 and 33.
  • the semiconductor chip 4 can be used by using the other reversing unit or mounting unit. Can continue to be implemented.
  • FIG. 5 is a plan view of the mounting apparatus.
  • the X movable body 23 of the first reversing unit 17 and the X movable body 23 of the second reversing unit 18 are connected to each other by a connecting member 41. Connected at intervals!
  • the distance between the pair of X movable bodies 23 connected by the connecting member 41 is mechanically maintained, and the distance between the X movable bodies 23 is less than or greater than that, and the X direction can be further reduced.
  • the pair of X movable bodies 23 are prevented from being driven independently and separately by the connecting member 41.
  • the pair of reversing pick-up tools 19 simultaneously picks up the semiconductor chip 4 so that the wafer stage 7 Since they do not move upward, it is possible to reliably prevent the pair of reverse pick-up tools 19 from colliding and coming into contact with each other and colliding with each other.
  • FIGS. 6 and 7 a third embodiment of the present invention shown in FIGS. 6 and 7 will be described.
  • the substrate W is supplied from the loader unit 3 to the transport path 2, as shown in FIG. 6, two substrates W are simultaneously unloaded at a predetermined interval. That is, as shown in FIG. 7, the distance between the mounting tool 32 of the first mounting unit 31 and the mounting tool 32 of the second mounting unit 31 along the X direction is As shown by XI in the same figure, the gap between the parts where the semiconductor chip 4 at the tip is mounted is carried out at equal intervals.
  • two substrates W may be placed in advance on the pedestal at a predetermined interval, and the pedestal may be unloaded from the loader unit 3.
  • the first mounting unit 31 and the second mounting unit 31 can be positioned in the X direction and the vertical direction by the vertical table 37. Therefore, the pair of mounting tools 32 is placed on the ⁇ ⁇ ⁇ table so that the distance XI between the pair of mounting tools 32 matches the distance XI between the portions where the semiconductor chips 4 are mounted at the tips of the two substrates W. 37 can be positioned.
  • the interval XI between the pair of mounting tools 32 is made to coincide with the interval XI of the part where the semiconductor chip 4 at the tip of the two substrates W is mounted, as shown in FIG.
  • the semiconductor chips 4 are mounted in a matrix by pitch-feeding two substrates W in the X direction at a pitch Pw
  • the first and second mounting heads 31 are mounted on the two substrates W that are pitch-fed.
  • the plurality of semiconductor chips 4 are picked up over the rear end of the front end of the substrate W with respect to the transport direction of the substrate W. H It can be implemented in the same way at intervals of Pw.
  • the semiconductor chip 4 can be mounted by operating the first mounting unit 31 and the second mounting unit 33 under the same conditions, the operating rate of these mounting units 31, 33 is improved. That's right.
  • the first mounting unit 31 and the second mounting unit 33 are used to place the semiconductor chip 4 at a predetermined pitch Pw along the feeding direction of the substrate W. Think about implementing it.
  • the first mounting unit 31 and the second mounting unit 33 each mount the semiconductor chips 4 only in the same column. Therefore, these implementation tools 32 will operate at the same utilization rate.
  • the last row is the mounting tool of either the first mounting unit 31 or the second mounting unit 33. Only 32 performs the implementation, and the other implementation tool 32 is suspended. As a result, the availability factor of one of the implementation tools 32 decreases accordingly. If such mounting is carried out on a plurality of sets of substrates W with two sheets, the reduction in operating rate increases according to the number of sets of substrates W.
  • the mounting tools 32 can be operated at the same operating rate as described above, so that the operating rate of the mounting apparatus can be improved and productivity can be increased.
  • the width dimension of the arm 36 provided with the mounting tool 32 is larger than one half of the length dimension of the substrate W, the leading edge portion and the central portion in the feed direction of one substrate W are arranged. You may not be able to place one implementation tool 32 and the other implementation tool 32;
  • the other mounting tool 32 when one mounting tool 32 is positioned at the tip of the substrate W, the other mounting tool 32 is positioned behind the center portion in the longitudinal direction of the substrate W (upstream in the feed direction). It will end up. For this reason, the semiconductor chip mounted by one mounting tool 32 located on the front end side. Since the number of rows mounted by the other mounting tool 32 located behind is less than the number of rows along the feed direction in step 4, the operating rate of the other mounting tool 32 is reduced.
  • the semiconductor chip 4 is mounted on the two substrates W by the mounting tools 32 of the mounting units 31 and 32 as in the third embodiment. If this is implemented, the two implementation tools 32 can be operated under the same conditions, so the operating rate can be improved.
  • two substrates W are transported at a predetermined interval on the transport path 2 as an even number, and the first mounting unit 31 and the second substrate W are transported to the front end portions of the substrates W.
  • the mounting chip 33 is used to mount the semiconductor chip 4.
  • two or more even (n) substrates W such as four or six, are transported at a predetermined interval on the transport path 2, for example.
  • the first mounting unit 31 is positioned at the leading end of the first substrate W
  • the second mounting unit 33 is positioned at the leading end of the (( n Z2) + 1] th substrate W from the transport direction.
  • the semiconductor chip 4 can be mounted on the n substrates W without suspending the first and second mounting units 31 and 33.
  • FIG. 8 shows a fourth embodiment of the present invention.
  • This embodiment is a case where the substrate Wa is long in the shape of a tape.
  • the distance X2 between the first mounting unit 31 and the second mounting unit 33 is the semiconductor chip 4 mounted on the substrate Wa.
  • the pitch is an integral multiple of the pitch Pw, m.
  • the substrate Wa is twice as large as [PwXm] shown in PM in FIG.
  • the semiconductor chips 4 can be continuously mounted on the long substrate Wa without pausing the mounting units 31 and 33.
  • the force is such that the wafer stage is driven, the picked-up semiconductor chip is positioned and pushed up with respect to the push-up unit, and the reversing unit is moved to that position to take out the semiconductor chip.
  • the reversing unit is moved to that position to take out the semiconductor chip.
  • the electronic components are taken out from one supply unit by two reversing units, and the electronic components taken out by each reversing unit are received by the two mounting units and mounted on the board.
  • the efficiency can be improved almost twice.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

　半導体チップ（４）を供給する１つのウエハステージ（７）と、ウエハステージの半導体チップをピックアップしてから反転させる第１の反転ユニット（１７）及び第２の反転ユニット（１８）と、第１の反転ユニットで反転された半導体チップを受け取って基板に実装する第１の実装ユニット（３１）と、第２の反転ピックアップツールで反転された半導体チップを受け取って基板に実装する第２の実装ユニット（３３）を具備する。

Description

電子部品の実装装置及び実装方法
技術分野
[0001] この発明は供給部力 電子部品としての半導体チップを取り出して上下方向の向き を反転させて基板に実装する実装装置及び実装方法に関する。
背景技術
[0002] キャリアテープやリードフレームなどの基板に電子部品としての半導体チップを実 装する実装方式には、この半導体チップに形成されたバンプを下向きにして上記基 板の上面に実装するフリップチップ実装が知られている。
[0003] フリップチップ実装を行なうための実装装置は、半導体チップの供給部となるウェハ ステージを備えている。このウェハステージには粘着シートに貼られた半導体ウェハ が保持されている。この半導体ウェハはさいの目状の多数の半導体チップに切断さ れている。
[0004] 上記ウェハステージからは反転ピックアップユニットに設けられた反転ピックアップ ツールによって半導体チップが 1つずつ吸着によって取り出される。反転ピックアップ ツールは半導体チップを取り出してから上下方向に 180度回転し、吸着保持した上 記半導体チップを反転させる。つまり、バンプが形成された面を下に向ける。
[0005] 反転されてバンプが形成された面を下にした半導体チップは X、 Y及び Z方向に駆 動される実装ツールにバンプが形成された面を下にした状態で受け渡される。半導 体チップを受けた実装ツールは、搬送手段によって搬送されて位置決めされた基板 の上方に移動する。そして、上記実装ツールは X、 Y方向に位置決めされた後、下降 方向に駆動されて先端に保持した半導体チップを上記基板に実装することになる。
[0006] 基板に対して半導体チップを実装する場合、生産性の向上を図るためにタクトタイ ムを短縮することが要求されて 、る。タクトタイムを短縮するためには上記反転ピック アップツールによる供給部力 の半導体チップの取り出しや取り出した後の反転速度 を高速化したり、上記実装ツールによる半導体チップの受け取りや実装を高速ィ匕す るなどのことが種々、試みられている。 [0007] し力しながら、上記反転ピックアップツールや実装ツールの動作速度の高速ィ匕には 限界があるため、上記基板に対して半導体チップを能率よく実装して生産性の向上 を図ることに限界があった。
発明の開示
[0008] この発明は、基板に対する電子部品の実装能率を大幅に向上させることができるよ うにした電子部品の実装装置及び実装方法を提供することにある。
[0009] すなわち、この発明は、基板に電子部品を実装する電子部品の実装装置であって 上記電子部品を供給する 1つの供給部と、
この供給部の電子部品をピックアップして力 反転させる第 1の反転ユニット及び第 2の反転ユニットと、
上記第 1の反転ユニットで反転された上記電子部品を受け取って上記基板に実装 する第 1の実装ユニットと、
上記第 2の反転ユニットで反転された上記電子部品を受け取って上記基板に実装 する第 2の実装ユニットと
を具備したことを特徴とする電子部品の実装装置にある。
[0010] この発明は、基板に電子部品を実装する電子部品の実装方法であって、
上記基板を所定方向に搬送して位置決めする工程と、
上記電子部品を供給する 1つの供給部から 2つの反転ユニットによって上記電子部 品を交互にピックアップして反転させる工程と、
各反転ユニットによって反転させられた電子部品をそれぞれ実装ユニットによって 受けて上記基板に実装する工程と
を具備したことを特徴とする電子部品の実装方法にある。
図面の簡単な説明
[0011] [図 1]図 1はこの発明の第 1の実施の形態の実装装置の概略的構成を示す平面図で ある。
[図 2]図 2は一対の反転ユニットの正面図である。
[図 3]図 3は制御回路を示すブロック図である。 [図 4A]図 4Aは基板に対して半導体チップを実装する最初の手順を示す説明図であ る。
[図 4B]図 4Bは図 4Aに続いて基板に対して半導体チップを実装するつぎの手順を示 す説明図である。
[図 5]図 5はこの発明の第 2の実施の形態を示す実装装置の概略的構成を示す平面 図である。
[図 6]図 6はこの発明の第 3の実施の形態を示す実装装置の一対の実装ユニットが配 置された部分の平面図である。
[図 7]図 7は一対の実装ユニットによってピッチ送りされる 2枚の基板に半導体チップ を送り方向に対して複数列実装するときの説明図である。
[図 8]図 8はこの発明の第 4の実施の形態を示す長尺な基板に対して半導体チップを 一対の実装ユニットで実装する場合の説明図である。
発明を実施するための最良の形態
[0012] 以下、この発明の実施の形態を図面を参照して説明する。
[0013] 図 1乃至図はこの発明の第 1の実施の形態を示す。図 1は実装装置の概略的構成 を示す平面図であって、この実装装置はベース 1を備えている。このベース 1の前後 方向中央部には幅方向に沿って基板 Wの搬送手段を構成する搬送路 2が設けられ ている。この搬送路 2の一端には基板 Wを供給するローダ部 3が設けられ、他端部は 後述するように電子部品としての半導体チップ 4が実装された基板 Wを格納するアン ローダ部 5が設けられて!/、る。
[0014] 上記ローダ部 3から上記搬送路 2に供給された基板 Wは、図示しない搬送機構によ つて図 1に矢印 Xで示すように上記アンローダ部 5に向力つて所定のピッチで間欠搬 送される。図 1に矢印で示すように基板 Wの搬送方向を X方向とし、 X方向と直交する 方向を Y方向とする。 X、 Y方向は図 1に示す通りである。
[0015] 上記ベース 1の幅方向中央部で、上記搬送路 2の前方には電子部品の供給部とし てのウェハステージ 7が設けられて 、る。このウェハステージ 7は図 2に示すようにべ ース 1上に Xテーブル 8、 Yテーブル 9及び Θテーブル 11が順次設けられ、 Θテープ ル 11上にウェハホルダ 12が設けられてなる。 [0016] それによつて、上記ウェハホルダ 12は X、 Y及び Θ方向に駆動されるようになって いる。このウェハホルダ 12には、半導体ウェハ 13が榭脂製シート（図示せず）に貼着 されている。半導体ウェハ 13は多数の上記半導体チップ 4に分割されている。
[0017] 上記ウェハホルダ 12の下方には突き上げユニット 15が設けられている。この突き上 げユニット 15は、上記ウェハホルダ 12とは別体の取付け部材 14に保持されている。 この取付け部材 14は図示しない固定部に取り付けられている。
[0018] それによつて、上記突き上げユニット 15に対して上記ウェハホルダ 12を X、 Y方向 に駆動して位置決めすれば、上記突き上げユニット 15の図示せぬ突き上げピンによ つて後述するごとくピックアップする所定の半導体チップ 4を上記榭脂製シートを弾性 変形させながら突き上げることができるようになって!/、る。
[0019] 上記ウェハステージ 7の側方には上記ウェハホルダ 12の収納部 20が設けられてい る。ウェハホルダ 12は上記収納部 20から上記ウェハステージ 7に図示しない搬送機 構によって供給される。そして、後述する反転ユニット 17, 18の反転ピックアップツー ル 19によってウェハホルダ 12に保持された全ての半導体チップ 4が取り出されると、 そのウェハホルダ 12は上記搬送機構によって上記収納部 20に格納されるようになつ ている。
[0020] 上記突き上げピンによって突き上げられた半導体チップ 4は、上記第 1の反転ュ- ット 17と、第 2の反転ユニット 18の反転ピックアップツール 19によって交互に取り出さ れて上下面が反転させられるようになって!/、る。
[0021] 図 2に示すように、上記第 1、第 2の反転ユニット 17, 18は本体 21を有する。この本 体 21の一側に形成されたガイド面 21 aには上記基板 Wの搬送方向と同じ方向である 、 X方向に沿って一対の Xガイド部材 22が所定間隔で平行に設けられている。この X ガイド部材 22には X可動体 23がスライダ 24を介して X方向に移動可能に設けられて いる。この X可動体 23は、図 2に示すように上記本体 21の幅方向一側に設けられた X駆動源 25によって回転駆動されるねじ軸 25aによって X方向に往復駆動されるよう になっている。
[0022] 上記 X可動体 23には回転駆動部 26が設けられ、この回転駆動部 26には基端を連 結したアーム 27が X方向に沿って設けられている。つまり、アーム 27は回転駆動部 2 6によって長手方向に沿う軸線を回転中心として 180度の範囲で回転駆動されるよう になっている。
[0023] 上記アーム 27の先端には Z駆動部 28を介して上記反転ピックアップツール 19が設 けられている。それによつて、反転ピックアップツール 19は X方向、回転方向（ Θ方向 )及び Z方向に駆動されるようになって 、る。
[0024] 上記ウェハホルダ 12が X、 Y及び Θ方向に対して位置決めされると、上記突き上げ ユニット 15の突き上げピンが駆動され、所定の位置の半導体チップ 4が突き上げられ る。また、第 1の反転ユニット 17或いは第 2の反転ユニット 18のうちのいずれかの反 転ピックアップツール 19が X方向に駆動されて突き上げられた半導体チップ 4の上方 に位置決めされる。
[0025] ついで、その反転ピックアップツール 19は Z駆動部 28によって下降方向に駆動さ れ、上記突き上げユニット 15の突き上げピンによって突き上げられた半導体チップ 4 を吸着保持する。
[0026] 上記反転ピックアップツール 19は半導体チップ 4を吸着した後、上昇してから回転 駆動部 26によって 180度回転させられる。それによつて、半導体チップ 4は上下面が 反転させられて図示しないバンプが形成された面が下に向く。
[0027] なお、第 1の反転ユニット 17と第 2の反転ユニット 18は、後述する制御装置 39によ つて駆動が制御され、ウェハステージ 7で突き上げられた半導体チップ 4を第 1の反 転ユニット 17と第 2の反転ユニット 18の反転ピックアップツール 19によって交互に取 り出すようになつている。
[0028] 上記第 1の反転ユニット 17の反転ピックアップツール 19によって上記ウェハステー ジ 7から取り出された半導体チップ 4は、図 1に示す第 1の実装ユニット 31の実装ツー ル 32によって受け取られる。上記第 2の反転ユニット 18の反転ピックアップツール 19 によって上記ウェハステージ 7から取り出された半導体チップ 4は、第 2の実装ュ-ッ ト 33の実装ツール 32によって受け取られる。
[0029] 上記第 1、第 2の実装ユニット 31, 33は、それぞれ上記搬送路 2を挟んで上記第 1 、第 2の反転ユニット 17, 18と対応する位置に配置されている。各実装ユニット 31, 3 3はヘッド本体 34を有する。このヘッド本体 34は Χ·Υテーブル 37によって X、 Υ方向 に駆動されるようになって 、る。
[0030] 上記ヘッド本体 34の側面には Zテーブル 35が設けられている。この Zテーブル 35 にはアーム 36が基端を固定して設けられて 、る。このアーム 36の先端には上記実装 ツール 32が設けられて!/、る。
[0031] 上記反転ピックアップツール 19がウェハステージ 7から半導体チップ 4を取り出して 反転させると、上記実装ツール 32は X方向と交差する Y方向の上記ベース 1の前方 に向力つて駆動される。そして、実装ツール 32の下端は、上記反転ピックアップツー ル 19に保持されて反転させられた半導体チップ 4の上方に位置決めされる。
[0032] っ 、で、反転ピックアップツール 19は上昇方向に駆動され、実装ツール 32は上記 反転ピックアップツール 19に保持された半導体チップ 4の上を向いた面を吸着する。 図 2には第 2の実装ユニット 33の実装ツール 32が第 2の反転ユニット 18の反転ピック アップツール 19から半導体チップ 4を受けているところを示している。
[0033] 実装ツール 32が半導体チップ 4を吸着すると、反転ピックアップツール 19による半 導体チップ 4の吸着が解除される。それによつて、半導体チップ 4は反転ピックアップ ツール 19から実装ツール 32に受け渡される。
[0034] 半導体チップ 4を受けた実装ツール 32は上昇して Y方向後方に向力つて駆動され 、搬送路 2の所定の位置、つまり実装位置に搬送された基板 Wの上方に位置決めさ れる。ついで、上記実装ツール 32は下降して下端に吸着保持した上記半導体チッ プ 4を上記基板 Wの所定の実装位置に実装する。
[0035] 第 1の反転ユニット 17の反転ピックアップツール 19によって反転させられた半導体 チップ 4は、第 1の実装ユニット 31の実装ツール 32によって受け取られ、第 2の反転 ユニット 18の反転ピックアップツール 19によって反転させられた半導体チップ 4は、 第 2の実装ユニット 33の実装ツール 32によって受け取られる。
[0036] 第 1の実装ユニット 31の実装ツール 32と、第 2の実装ユニット 33の実装ツール 32 は、第 1、第 2の反転ユニット 17, 18の反転ピックアップツール 19から半導体チップ 4 を交互に受け取る。そのため、ウェハステージ 7の上方で第 1、第 2の実装ユニット 31 , 33の実装ツール 32がぶつ力るなどして干渉し合うことが防止される。
[0037] 図 3は制御回路のブロック図を示し、上記ウェハステージ 7、第 1の反転ユニット 17 、第 2の反転ユニット 18、第 1の実装ユニット 31及び第 2の実装ユニット 33は上記制 御装置 39によって駆動が制御されるようになって 、る。
[0038] このように構成された実装装置によれば、ウェハステージ 7からは、第 1の反転ュ- ット 17と第 2の反転ユニット 18の反転ピックアップツール 19によって半導体チップ 4が 交互に取り出される。
[0039] 第 1の反転ユニット 17の反転ピックアップツール 19によって取り出された半導体チ ップ 4は、第 1の実装ユニット 31の実装ツール 32によって受け取られて基板 Wに実装 される。第 2の反転ユニット 18の反転ピックアップツール 19によって取り出された半導 体チップ 4は、第 2の実装ユニット 33の実装ツール 32によって受け取られて基板 Wに 実装される。
[0040] ウェハステージ 7から半導体チップ 4を取り出す場合、その取り出しは上記第 1の反 転ユニット 17と第 2の反転ユニット 18によって交互に行なわれる。各反転ユニット 17, 18によって取り出された半導体チップ 4は、第 1の実装ツール 31と、第 2の実装ツー ル 33によって基板 Wに交互に実装される。
[0041] つまり、 2つの反転ユニット 17, 18と、 2つの実装ユニット 31, 33とによって基板 W に半導体チップ 4を交互に実装することになるから、それぞれ 1つの反転ユニットと実 装ユニットで実装する場合に比べて約 2倍のタクトタイムで半導体チップ 4を基板 Wに 実装することが可能となる。
[0042] すなわち、第 1の反転ユニット 17と第 1の実装ユニット 31とによる半導体チップ 4の 実装 (この実装を第 1の実装とする）と、第 2の反転ユニット 18と第 2の実装ユニット 33 とによる半導体チップ 4の実装 (この実装を第 2の実装とする）のタイミングをずらして 行なうことができる。
[0043] そのため、第 1の実装と第 2の実装のそれぞれのタクトタイムは、従来の実装のタクト タイムとほぼ同じであるが、第 1の実装と第 2の実装のタイミングのずれを、従来の実 装のタクトタイムの 2分の 1ずらして行なうようにすれば、実装速度を従来の約 2倍に することが可能となる。つまり、第 1の実装と第 2の実装とを、タイミングをずらして並行 して行うため、全体の実装速度を約 2倍にすることができる。
[0044] 基板 Wに半導体チップ 4を実装するときの手順を図 4Aと図 4Bを参照しながら説明 する。まず、基板 Wがローダ部 3から搬送路 2に搬出されて搬送され、基板 Wの先端 部が第 1の実装ユニット 31によって半導体チップ 4を実装する第 1の実装位置 B1に 到達すると、その基板 Wには図 4A,図 4Bに 4— 0で示す半導体チップが上記第 1の 実装ユニット 31によって実装される。
[0045] 第 1の実装ユニット 31によって半導体チップ 4を実装する第 1の実装位置 B1と、第 2 の実装ユニット 33によって半導体チップ 4を実装する第 2の実装位置 B2は基板 Wの 搬送ピッチ Pの 1. 5倍の間隔で X方向に離間して 、る。
[0046] 基板 Wの先端部に第 1の実装位置 B1で半導体チップ 4 0が実装されると、図 4A に示すように基板 Wは搬送ピッチ Pで搬送されて 1. 5Pの間隔で離れた第 1の実装ュ ニット 31の第 1の実装位置 B1と、第 2の実装ユニット 33の第 2の実装位置 B2とで図 中 4 1で示す 2つの半導体チップが順次実装される。このとき、最初に実装された 半導体チップ 4 0は第 2の実装位置 B2よりも（PZ2)ピッチ手前に位置している。
[0047] 基板 Wに 4 1で示す半導体チップが実装されると、基板 Wは図 4Bに矢印 Xで示 す方向へ搬送ピッチ Pで搬送され、第 1の実装ユニット 31による第 1の実装位置 B1と 、第 2の実装ユニット 33による第 2の実装位置 B2とで半導体チップを順次実装する。 このとき実装された 2つの半導体チップを 4— 2で示す。それによつて、基板 Wの搬送 方向の先頭側から半導体チップ 4 1, 4-0, 4 2が（PZ2)ピッチ間隔で実装され ることになる。
[0048] このように、基板 Wを搬送ピッチ Pで送る毎に、 1. 5ピッチの間隔で離れた第 1の実 装位置 B1と第 2の実装位置 B2とで半導体チップ 4を順次実装すれば、基板 Wには 複数の半導体チップ 4 (4— 0, 4- 1, 4- 2, ···)を基板 Wの搬送ピッチ Pの 2分の 1 の間隔で実装することができる。
[0049] なお、第 1の実装位置 B1と第 2の実装位置 B2の間隔は、 1. 5Pだけに限られず、 ( nP + O. 5P)であればよい。つまり、 2. 5Pや 3. 5P、…などであってもよい。なお、 n は整数である。
[0050] このように、第 1の実装位置 B1と第 2の実装位置 B2を (nP + O. 5P)の間隔とすれ ば、基板 Wを搬送路 2に 1ピッチずつ搬送することで、 2つの半導体チップ 4を第 1の 実装位置 B1と第 2の実装位置 B2の間隔に応じた搬送ピッチで同時に実装できるか ら、実装に要するタクトタイムを 2倍にすることができる。
[0051] 2つの実装装置によって半導体チップ 4を基板 Wに実装すれば、タクトタイムを 2倍 にすることが可能となる反面、 2つの実装装置を用いるため、コストが上昇することに なる。
[0052] し力しながら、この実施の形態の実装装置は、基板 Wを搬送する搬送路 2を含む搬 送系統や半導体チップ 4を突き上げる突き上げユニット 15などがそれぞれ 1つであり 、反転ユニット 17, 18と実装ユニット 31, 33だけが 2組である。そのため、 2つの実装 装置によってタクトタイムを 2倍にする場合に比べて実装装置のコストを大幅に低減 することが可能となる。
[0053] 2つの反転ユニット 17, 18と、 2つの実装ユニット 31, 33は制御装置 39によってタ イミングがずらして駆動される。それによつて、 2つの反転ユニット 17, 18の反転ピック アップツール 19がウェハステージ 7の上方に同時に位置するタイミングで駆動される ことがないばかりか、 2つの実装ユニット 31, 33が半導体チップ 4を第 1、第 2の反転 ユニット 17, 18の反転ピックアップツール 19から同時に受け取るタイミングで駆動さ れることがない。
[0054] そのため、 2つの反転ユニット 17, 18の反転ピックアップツール 19がウェハステー ジ 7の上方でぶつ力り合うなどして干渉することがないばかりか、 2つの実装ユニット 3 1, 33の実装ツール 32もウェハステージ 7の上方や基板 Wの上方でぶつ力るなどし て干渉することがない。
[0055] 実装装置は 2つの反転ユニット 17, 18と 2つの実装ユニット 31, 33を備えている。
そのため、 2つの反転ユニット 17, 18のどちらか一方や 2つの実装ユニット 31, 33の どちらか一方が故障した場合などであっても、他方の反転ユニットや実装ユニットを 用いることで、半導体チップ 4の実装を継続することが可能である。
[0056] つぎに、図 5に示すこの発明の第 2の実施の形態を説明する。図 5は実装装置の平 面図であって、この実装装置は第 1の反転ユニット 17の X可動体 23と、第 2の反転ュ ニット 18の X可動体 23とが連結部材 41によって所定の間隔で連結されて!、る。
[0057] それによつて、一対の X可動体 23は連結部材 41によって連結された間隔が機械的 に維持され、それ以下の間隔となったり、それ以上の間隔となることがなぐしかも X方 向の同じ方向に一体的に駆動されるようになっている。つまり、一対の X可動体 23は 連結部材 41によってそれぞれが独立して別々に駆動されるのが阻止されている。
[0058] 一対の X可動体 23の間隔が一定に維持されていれば、第 1、第 2の反転ユニット 17 , 18にアーム 27を介して設けられた一対の反転ピックアップツール 19の間隔も一定 に維持されること〖こなる。
[0059] そのため、第 1、第 2の反転ユニット 17, 18を誤操作したり、動作タイミングが狂うな どしても、一対の反転ピックアップツール 19が半導体チップ 4をピックアップするため に同時にウェハステージ 7上に移動することがないから、これら一対の反転ピックアツ プツール 19がぶつかったり、接触するなど、干渉して損傷するのを確実に防止するこ とがでさる。
[0060] つぎに、図 6と図 7に示すこの発明の第 3の実施の形態を説明する。この実施の形 態はローダ部 3から搬送路 2に基板 Wを供給する際、図 6に示すように偶数枚である 、 2枚の基板 Wを所定の間隔で同時に搬出する。つまり、図 7に示すように、第 1の実 装ユニット 31の実装ツール 32と第 2の実装ユニット 31の実装ツール 32の X方向に沿 う間隔に対し、 2枚の基板 Wの搬送方向の先端部の半導体チップ 4が実装される部 位の間隔が同図に XIで示すように等しく間隔で搬出する。
[0061] なお、図示しないが、 2枚の基板 Wを予め台座に所定の間隔となるよう載置し、その 台座をローダ部 3から搬出するようにしてもよ 、。
[0062] 第 1の実装ユニット 31と第 2の実装ユニット 31は Χ·Υテーブル 37によって X方向及 ひ Ύ方向に位置決めすることができる。したがって、 2枚の基板 Wの先端部の半導体 チップ 4が実装される部位の間隔 XIに対して一対の実装ツール 32の間隔 XIがー致 するよう、一対の実装ツール 32を上記 Χ·Υテーブル 37によって位置決めすることが できる。
[0063] このように、一対の実装ツール 32の間隔 XIを、 2枚の基板 Wの先端部の半導体チ ップ 4が実装される部位の間隔 XIに一致させれば、図 7に示すように 2枚の基板 Wを ピッチ Pwで X方向にピッチ送りして半導体チップ 4を行列状に実装する場合、ピッチ 送りされる 2枚の基板 Wに対し、第 1、第 2の実装ヘッド 31, 32によって複数の半導 体チップ 4を基板 Wの搬送方向に対して基板 Wの先端部力 後端部にわたってピッ チ Pwの間隔で同じように実装することができる。
[0064] つまり、第 1の実装ユニット 31と、第 2の実装ユニット 33を同じ条件で稼動させて半 導体チップ 4を実装することができるから、これら実装ユニット 31, 33の稼働率を向上 させることがでさる。
[0065] ここで、ピッチ送りされる 1枚の基板 Wに対し、第 1の実装ユニット 31と第 2の実装ュ ニット 33によって半導体チップ 4を基板 Wの送り方向に沿って所定のピッチ Pwで実 装することにつ 、て考えてみる。
[0066] 基板 Wの送り方向に対して半導体チップ 4をピッチ Pwで偶数列実装する場合、第 1の実装ユニット 31と第 2の実装ユニット 33はそれぞれ同じ列だけ半導体チップ 4を 実装することになるから、これらの実装ツール 32は同じ稼働率で稼動することになる
[0067] し力しながら、基板 Wの送り方向に対して半導体チップ 4を奇数列実装する場合、 最後の一列は第 1の実装ユニット 31或いは第 2の実装ユニット 33のいずれか一方の 実装ツール 32だけが実装を行ない、他方の実装ツール 32は休止することになる。そ のため、その分、一方の実装ツール 32の稼働率が低下することになる。そして、その ような実装を 2枚で一組の複数組の基板 Wに対して行なえば、稼働率の低下は基板 Wの組数に応じて増大することになる。
[0068] これに対して、第 3の実施の形態のように、 2枚の基板 Wに対してそれぞれの実装 ツール 32で半導体チップ 4を実装するようにすれば、基板 Wの送り方向に対して半 導体チップ 4を奇数列実装する場合、上述したように各実装ツール 32を同じ稼働率 で稼動させることができるから、実装装置の稼働率を向上させて生産性を高めること ができる。
[0069] また、実装ツール 32が設けられたアーム 36の幅寸法が基板 Wの長さ寸法の 2分の 1よりも大きな場合、 1枚の基板 Wの送り方向の先端部と中央部とに一方の実装ツー ル 32と他方の実装ツール 32をそれぞ; ^立置決めすることができない場合がある。
[0070] つまり、一方の実装ツール 32を基板 Wの先端部に位置させると、他方の実装ツー ル 32は基板 Wの長手方向中央部よりも後方 (送り方向の上流側）〖こ位置してしまうこ とになる。そのため、先端側に位置する一方の実装ツール 32が実装する半導体チッ プ 4の送り方向に沿う列数よりも、後方に位置する他方の実装ツール 32が実装する 列数が少なくなつてしまうから、他方の実装ツール 32の稼働率が低下することになる
[0071] し力しながら、そのような場合であっても、第 3の実施の形態のように、 2枚の基板 W に対してそれぞれの実装ユニット 31, 32の実装ツール 32によって半導体チップ 4を 実装するようにすれば、 2つの実装ツール 32を同じ条件で稼動させることができるか ら、稼働率を向上させることができる。
[0072] なお、この第 3の実施の形態では搬送路 2に偶数枚として 2枚の基板 Wを所定の間 隔で搬送し、これら基板 Wの先端部に第 1の実装ユニット 31と第 2の実装ユニット 33 で半導体チップ 4を実装するようにしたが、たとえば搬送路 2にはたとえば 4枚や 6枚 などの 2枚以上の偶数枚 (n枚)の基板 Wを所定間隔で搬送するようにしてもょ ヽ。
[0073] その場合、第 1の実装ユニット 31を先頭の基板 Wの先端部に位置決めし、第 2の実 装ユニット 33を搬送方向から〔 (nZ2) + 1〕番目の基板 Wの先端部に位置決めすれ ば、 n枚の基板 Wに対して半導体チップ 4を、第 1、第 2の実装ユニット 31, 33を休止 させることなく実装することがでさる。
[0074] 図 8にこの発明の第 4の実施の形態を示す。この実施の形態は基板 Waがテープ状 の長尺な場合であって、その場合、第 1の実装ユニット 31と、第 2の実装ユニット 33の 間隔 X2は、基板 Waに実装される半導体チップ 4のピッチ Pwの整数倍 mとなって ヽ る。
[0075] そして、第 1、第 2の実装ユニット 31, 33が基板 Waに半導体チップ 4をピッチ Pwで m列実装したならば、その基板 Waを同図 PMで示す〔PwX m〕の 2倍の距離で送る ようにすれば、各実装ユニット 31, 33を休止させることなぐ長尺な基板 Waに対して 半導体チップ 4を連続的に実装することができる。
[0076] 上記実施の形態では、ウェハステージを駆動し、ピックアップされる半導体チップを 突き上げユニットに対して位置決めして突き上げ、その位置に反転ユニットを移動さ せて半導体チップを取り出すようにした力 反転ユニットを移動させずに、ウェハステ ージと突き上げユニットを移動させ、突き上げられる半導体値チップの位置を一定に し、その位置で反転ユニットによって半導体チップを取り出すようにしてもょ 、。 産業上の利用可能性
この発明によれば、 1つの供給部から 2つの反転ユニットによってそれぞれ電子部 品を取り出し、各反転ユニットが取り出した電子部品を 2つの実装ユニットでそれぞれ 受けて基板に実装するため、電子部品の実装能率をほぼ二倍に向上させることがで きる。

Claims

請求の範囲
[1] 基板に電子部品を実装する電子部品の実装装置であって、
上記電子部品を供給する 1つの供給部と、
この供給部の電子部品をピックアップして力 反転させる第 1の反転ユニット及び第 2の反転ユニットと、
上記第 1の反転ユニットで反転された上記電子部品を受け取って上記基板に実装 する第 1の実装ユニットと、
上記第 2の反転ユニットで反転された上記電子部品を受け取って上記基板に実装 する第 2の実装ユニットと
を具備したことを特徴とする電子部品の実装装置。
[2] 上記第 1、第 2の反転ユニットと、上記第 1、第 2の実装ユニットとの駆動を制御する 制御手段を有し、この制御手段は上記第 1の反転ユニットと第 2の反転ユニットが上 記供給部から上記電子部品を交互にピックアップするよう、これら第 1、第 2の反転ピ ックアップの駆動を制御することを特徴とする請求項 1記載の電子部品の実装装置。
[3] 上記第 1の反転ユニットと第 2の反転ユニットは、これらが独立して駆動されるのを阻 止する連結部材によって連結されていることを特徴とする請求項 1記載の電子部品 の実装装置。
[4] 上記基板を搬送する搬送手段を有し、この搬送手段によって偶数枚の基板が所定 の間隔で搬送されたときに、上記第 1の実装ユニットと第 2の実装ユニットが同じ稼動 状態で電子部品が実装できるよう、上記第 1の実装ユニットと第 2の実装ユニットの上 記基板の搬送方向に沿う間隔の調整が可能であることを特徴とする請求項 1記載の 電子部品の実装装置。
[5] 上記第 1の実装ユニットと第 2の実装ユニットの上記基板の搬送方向に沿う間隔は 上記 2枚の基板の先端部の半導体チップが実装される部位の間隔と同じに調整され ることを特徴とする請求項 4記載の電子部品の実装装置。
[6] 基板に電子部品を実装する電子部品の実装方法であって、
上記基板を所定方向に搬送して位置決めする工程と、
上記電子部品を供給する 1つの供給部から 2つの反転ユニットによって上記電子部 品を交互にピックアップして反転させる工程と、
各反転ユニットによって反転させられた電子部品をそれぞれ実装ユニットによって 受けて上記基板に実装する工程と
を具備したことを特徴とする電子部品の実装方法。
[7] 上記 2つの実装ユニットは上記 2つの反転ユニットから異なるタイミングで上記電子 部品を受けるととともに、電子部品を受けた 2つの実装ユニットはその電子部品を異 なるタイミングで上記基板に実装することを特徴とする請求項 6記載の電子部品の実 装方法。
[8] 上記基板の送りピッチを P、 nを整数とすると、上記第 1の実装ユニットと第 2の実装 ユニットは、上記電子部品を上記基板に、 (nP + O. 5P)の間隔で実装することを特 徴とする請求項 7記載の電子部品の実装方法。
[9] 偶数枚の基板を所定の間隔で搬送し、所定の基板に対してそれぞれの実装ュ-ッ トによってこれら一対の実装ユニットの稼働率が同じになるよう上記電子部品を実装 することを特徴とする請求項 6記載の電子部品の実装方法。
PCT/JP2006/324772 2005-12-22 2006-12-12 電子部品の実装装置及び実装方法 WO2007072714A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2006800478727A CN101341587B (zh) 2005-12-22 2006-12-12 电子部件的安装装置及安装方法
JP2007551046A JP4713596B2 (ja) 2005-12-22 2006-12-12 電子部品の実装装置及び実装方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-369515 2005-12-22
JP2005369515 2005-12-22

Publications (1)

Publication Number Publication Date
WO2007072714A1 true WO2007072714A1 (ja) 2007-06-28

Family

ID=38188495

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/324772 WO2007072714A1 (ja) 2005-12-22 2006-12-12 電子部品の実装装置及び実装方法

Country Status (5)

Country Link
JP (1) JP4713596B2 (ja)
KR (1) KR101014293B1 (ja)
CN (1) CN101341587B (ja)
TW (1) TW200729372A (ja)
WO (1) WO2007072714A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009259917A (ja) * 2008-04-14 2009-11-05 Shibaura Mechatronics Corp 電子部品の実装装置及び実装方法
JP2010073926A (ja) * 2008-09-19 2010-04-02 Panasonic Corp 部品ピックアップ装置
WO2017135257A1 (ja) * 2016-02-01 2017-08-10 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
JP2017183378A (ja) * 2016-03-29 2017-10-05 芝浦メカトロニクス株式会社 電子部品の実装装置
WO2018059374A1 (zh) * 2016-09-30 2018-04-05 上海微电子装备（集团）股份有限公司 一种芯片键合装置及键合方法
JP2019029563A (ja) * 2017-08-01 2019-02-21 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
JP2020074483A (ja) * 2016-03-29 2020-05-14 芝浦メカトロニクス株式会社 電子部品の実装装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966247B2 (en) * 2012-09-06 2018-05-08 Fuji Machine Mfg. Co., Ltd. Control system and control method for component mounting machine
KR101460626B1 (ko) * 2013-06-28 2014-11-13 한미반도체 주식회사 반도체 자재 공급장치
WO2015072593A1 (ko) * 2013-11-14 2015-05-21 (주)정원기술 레이저 칩 본딩기의 칩 공급장치
US11232960B2 (en) 2016-05-13 2022-01-25 Asml Netherlands B.V. Pick-and-place tool having multiple pick up elements
KR101939347B1 (ko) * 2017-02-28 2019-01-16 (주) 예스티 반도체 제조 장치
KR101939343B1 (ko) * 2017-02-28 2019-01-16 (주) 예스티 반도체 제조 장치
KR101944355B1 (ko) * 2017-02-28 2019-01-31 (주) 예스티 반도체 제조 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207595A (ja) * 1989-02-07 1990-08-17 Matsushita Electric Ind Co Ltd 電子部品装着装置
JPH0422194A (ja) * 1990-05-17 1992-01-27 Matsushita Electric Ind Co Ltd 電子部品実装装置
JP2003174061A (ja) * 2001-12-04 2003-06-20 Towa Corp ボンディング装置及びボンディング方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0883979B1 (de) * 1996-02-29 1999-10-13 Alphasem AG Verfahren und vorrichtung zum aufnehmen, orientieren und montieren von bauelementen
SG104292A1 (en) * 2002-01-07 2004-06-21 Advance Systems Automation Ltd Flip chip bonder and method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207595A (ja) * 1989-02-07 1990-08-17 Matsushita Electric Ind Co Ltd 電子部品装着装置
JPH0422194A (ja) * 1990-05-17 1992-01-27 Matsushita Electric Ind Co Ltd 電子部品実装装置
JP2003174061A (ja) * 2001-12-04 2003-06-20 Towa Corp ボンディング装置及びボンディング方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009259917A (ja) * 2008-04-14 2009-11-05 Shibaura Mechatronics Corp 電子部品の実装装置及び実装方法
JP2010073926A (ja) * 2008-09-19 2010-04-02 Panasonic Corp 部品ピックアップ装置
KR20190099355A (ko) 2016-02-01 2019-08-26 시바우라 메카트로닉스 가부시끼가이샤 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법
JP7108739B2 (ja) 2016-02-01 2022-07-28 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
JP2021114630A (ja) * 2016-02-01 2021-08-05 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
KR20180081772A (ko) 2016-02-01 2018-07-17 시바우라 메카트로닉스 가부시끼가이샤 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법
JPWO2017135257A1 (ja) * 2016-02-01 2018-11-29 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
KR102196105B1 (ko) * 2016-02-01 2020-12-30 시바우라 메카트로닉스 가부시끼가이샤 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법
JP2020102637A (ja) * 2016-02-01 2020-07-02 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
KR102080214B1 (ko) * 2016-02-01 2020-02-24 시바우라 메카트로닉스 가부시끼가이샤 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법
WO2017135257A1 (ja) * 2016-02-01 2017-08-10 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
JP2017183378A (ja) * 2016-03-29 2017-10-05 芝浦メカトロニクス株式会社 電子部品の実装装置
JP2020074483A (ja) * 2016-03-29 2020-05-14 芝浦メカトロニクス株式会社 電子部品の実装装置
US10658327B1 (en) 2016-09-30 2020-05-19 Shanghai Micro Electronics Equipment (Group) Co., Ltd. Chip bonding apparatus and bonding method
CN107887295A (zh) * 2016-09-30 2018-04-06 上海微电子装备（集团）股份有限公司 一种芯片键合装置及键合方法
WO2018059374A1 (zh) * 2016-09-30 2018-04-05 上海微电子装备（集团）股份有限公司 一种芯片键合装置及键合方法
JP2019029563A (ja) * 2017-08-01 2019-02-21 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法

Also Published As

Publication number Publication date
JPWO2007072714A1 (ja) 2009-05-28
KR101014293B1 (ko) 2011-02-16
KR20080068876A (ko) 2008-07-24
CN101341587A (zh) 2009-01-07
JP4713596B2 (ja) 2011-06-29
TW200729372A (en) 2007-08-01
TWI328265B (ja) 2010-08-01
CN101341587B (zh) 2010-10-27

Similar Documents

Publication Publication Date Title
WO2007072714A1 (ja) 電子部品の実装装置及び実装方法
JP5989313B2 (ja) ダイボンダ及びボンディング方法
JP4811073B2 (ja) 電子部品実装装置および電子部品実装方法
US20120210554A1 (en) Apparatus and method for picking up and mounting bare dies
JP2014017313A (ja) 部品実装装置
JP7205941B2 (ja) ボンディング装置
JP3497078B2 (ja) ダイボンダ
US4878610A (en) Die bonding apparatus
JP5030843B2 (ja) 電子部品の実装装置及び実装方法
JP2008251771A (ja) 部品実装装置
JP2001015988A (ja) 電子部品の実装装置および実装方法
JPWO2009119193A1 (ja) 電子部品の実装装置及び実装方法
JP4247023B2 (ja) 電子部品の実装装置
JP2001320195A (ja) 複合実装機
JPH1117397A (ja) ワークの下受装置
JPH0761556A (ja) コンベア
JP2013004615A (ja) 電子部品実装装置及び電子部品実装方法
JPS61264793A (ja) 電子部品自動装着装置
JPH0730292A (ja) 表面実装機
JP2008053531A (ja) 半導体チップの実装装置
JP2013179207A (ja) 電子部品の載置テーブルと同テーブルを備えたダイボンダ
JP3233025B2 (ja) 電子部品実装方法
KR100780800B1 (ko) 듀얼 인덱스 장치 및 이를 이용한 작업물 이송 장치
JP4969977B2 (ja) 部品実装装置
WO2004084604A1 (ja) 表面実装機

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680047872.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2007551046

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020087012013

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06834527

Country of ref document: EP

Kind code of ref document: A1