KR101014293B1 - 전자 부품의 실장 장치 및 실장 방법 - Google Patents

전자 부품의 실장 장치 및 실장 방법 Download PDF

Info

Publication number
KR101014293B1
KR101014293B1 KR1020087012013A KR20087012013A KR101014293B1 KR 101014293 B1 KR101014293 B1 KR 101014293B1 KR 1020087012013 A KR1020087012013 A KR 1020087012013A KR 20087012013 A KR20087012013 A KR 20087012013A KR 101014293 B1 KR101014293 B1 KR 101014293B1
Authority
KR
South Korea
Prior art keywords
mounting
unit
substrate
electronic component
inversion
Prior art date
Application number
KR1020087012013A
Other languages
English (en)
Other versions
KR20080068876A (ko
Inventor
마사노리 하시모토
유이치 사토
유키히로 이케야
Original Assignee
시바우라 메카트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시바우라 메카트로닉스 가부시키가이샤 filed Critical 시바우라 메카트로닉스 가부시키가이샤
Publication of KR20080068876A publication Critical patent/KR20080068876A/ko
Application granted granted Critical
Publication of KR101014293B1 publication Critical patent/KR101014293B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01061Promethium [Pm]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01093Neptunium [Np]

Abstract

반도체 칩(4)을 공급하는 1개의 웨이퍼 스테이지(7)와, 웨이퍼 스테이지의 반도체 칩을 픽업한 후에 반전시키는 제1 반전 유닛(17) 및 제2 반전 유닛(18)과, 제1 반전 유닛으로 반전된 반도체 칩을 받아서 기판에 실장하는 제1 실장 유닛(31)과, 제2 반전 픽업 툴로 반전된 반도체 칩을 받아서 기판에 실장하는 제2 실장 유닛(33)을 구비한다.

Description

전자 부품의 실장 장치 및 실장 방법{APPARATUS AND METHOD FOR MOUNTING ELECTRONIC COMPONENT}
본 발명은 공급부로부터 전자 부품으로서의 반도체 칩을 취출(取出)하여 상하 방향을 반전(反轉)시켜서 기판에 실장하는 실장 장치 및 실장 방법에 관한 것이다.
캐리어 테이프나 리드 프레임 등의 기판에 전자 부품으로서의 반도체 칩을 실장하는 실장 방식에는, 이 반도체 칩에 형성된 범프(bump)를 아래로 향하게 하여 상기 기판의 상면에 실장하는 플립 칩 실장(flip chip mounting)이 알려져 있다.
플립 칩 실장을 행하기 위한 실장 장치는, 반도체 칩의 공급부가 되는 웨이퍼 스테이지를 구비하고 있다. 이 웨이퍼 스테이지에는 점착 시트에 부착된 반도체 웨이퍼가 유지되어 있다. 이 반도체 웨이퍼는 주사위 형의 다수의 반도체 칩으로 절단되어 있다.
상기 웨이퍼 스테이지로부터는 반전 픽업 유닛에 설치된 반전 픽업 툴에 의해 반도체 칩이 1개씩 흡착에 의해 취출된다. 반전 픽업 툴은 반도체 칩을 취출한 후 상하 방향으로 180° 회전하고, 흡착 유지한 상기 반도체 칩을 반전시킨다. 즉, 범프가 형성된 면을 아래로 향하게 한다.
반전되어 범프가 형성된 면을 아래로 한 반도체 칩은 X 방향, Y 방향 및 Z 방향으로 구동되는 실장 툴에 범프가 형성된 면을 아래로 한 상태에서 건내진다. 반도체 칩을 받은 실장 툴은, 반송 수단에 의해 반송되고 위치 결정된 기판의 위쪽으로 이동한다. 그리고, 상기 실장 툴은 X 방향 및 Y 방향으로 위치 결정된 후, 하강 방향으로 구동되어 선단에 유지한 반도체 칩을 상기 기판에 실장하게 된다.
기판에 대해서 반도체 칩을 실장하는 경우, 생산성의 향상을 도모하기 위해 택트 타임(tact time)의 단축이 요구되고 있다. 택트 타임을 단축하기 위해서는 상기 반전 픽업 툴에 의한 공급부로부터의 반도체 칩의 취출이나 취출한 후의 반전 속도를 고속화하거나, 상기 실장 툴에 의한 반도체 칩의 수취나 실장을 고속화하는 등, 다양하게 시도되고 있다.
그러나, 상기 반전 픽업 툴이나 실장 툴의 동작 속도의 고속화에는 한계가 있기 때문에, 상기 기판에 대해서 반도체 칩을 능률적으로 실장하여 생산성의 향상을 도모하기에는 한계가 있다.
본 발명은, 기판에 대한 전자 부품의 실장 능률을 대폭 향상시킬 수 있도록 한 전자 부품의 실장 장치 및 실장 방법을 제공하는 것에 있다.
즉, 본 발명은, 기판에 전자 부품을 실장하는 전자 부품의 실장 장치로서,
상기 전자 부품을 공급하는 1개의 공급부와,
이 공급부의 전자 부품을 픽업한 후에 반전시키는 제1 반전 유닛 및 제2 반전 유닛과,
상기 제1 반전 유닛으로 반전된 상기 전자 부품을 받아서 상기 기판에 실장하는 제1 실장 유닛과, 상기 제2 반전 유닛으로 반전된 상기 전자 부품을 받아서 상기 기판에 실장하는 제2 실장 유닛
을 구비한 것을 특징으로 하는 전자 부품의 실장 장치이다.
본 발명은, 기판에 전자 부품을 실장하는 전자 부품의 실장 방법으로서, 상기 기판을 소정 방향으로 반송하여 위치 결정하는 단계와,
상기 전자 부품을 공급하는 1개의 공급부로부터 2개의 반전 유닛에 의해 상기 전자 부품을 교대로 픽업하여 반전시키는 단계와,
각 반전 유닛에 의해 반전된 전자 부품을 각각 실장 유닛에 의해 받아서 상기 기판에 실장하는 단계를 포함하는 것을 특징으로 하는 전자 부품의 실장 방법이다.
도 1은 본 발명의 제1 실시예의 실장 장치의 개략적인 구성을 나타낸 평면도이다.
도 2는 한 쌍의 반전 유닛의 정면도이다.
도 3은 제어 회로를 나타낸 블록도이다.
도 4A는 기판에 대해서 반도체 칩을 실장하는 최초의 수순(手順)을 나타낸 설명도이다.
도 4B는 도 4A에 이어서 기판에 대해서 반도체 칩을 실장하는 다음 수순을 나타낸 설명도이다.
도 5는 본 발명의 제2 실시예를 나타낸 실장 장치의 개략적인 구성을 나타낸 평면도이다.
도 6은 본 발명의 제3 실시예를 나타낸 실장 장치의 한 쌍의 실장 유닛이 배치된 부분의 평면도이다.
도 7은 한 쌍의 실장 유닛에 의해 피치 이송되는 2개의 기판에 반도체 칩을 이송 방향에 대하여 복수열 실장할 때의 설명도이다.
도 8은 본 발명의 제4 실시예를 나타낸 장척(長尺)의 기판에 대해서 반도체 칩을 한 쌍의 실장 유닛으로 실장하는 경우의 설명도이다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
도 1 내지 도 4는 본 발명의 제1 실시예를 나타낸다. 도 1은 실장 장치의 개략적인 구성을 나타낸 평면도로서, 이 실장 장치는 베이스(1)를 구비하고 있다. 이 베이스(1)의 전후 방향 중앙부에는 폭 방향을 따라 기판 W의 반송 수단을 구성하는 반송로(2)가 형성되어 있다. 이 반송로(2)의 일단에는 기판 W를 공급하는 로더부(3)가 설치되고, 타단부에는 후술하는 바와 같이 전자 부품으로서의 반도체 칩(4)이 실장된 기판 W를 저장하는 언로더부(5)가 형성되어 있다.
로더부(3)로부터 반송로(2)에 공급된 기판 W는, 도시하지 않은 반송 기구에 의해 도 1에 화살표 X로 나타낸 바와 같이 언로더부(5)를 향하여 소정의 피치로 간헐적으로 반송된다. 도 1에 화살표로 나타낸 바와 같이 기판 W의 반송 방향을 X 방향으로 하고, X 방향과 직교하는 방향을 Y 방향으로 한다. X 방향 및 Y 방향은 도 1에 나타낸 바와 같다.
베이스(1)의 폭 방향 중앙부에서, 반송로(2)의 전방에는 전자 부품의 공급부로서의 웨이퍼 스테이지(7)가 형성되어 있다. 이 웨이퍼 스테이지(7)는 도 2에 나타낸 바와 같이 베이스(1) 상에 X 테이블(8), Y 테이블(9) 및 θ 테이블(11)이 차례로 설치되고, θ 테이블(11) 상에 웨이퍼 홀더(12)가 설치되어 이루어진다.
이에 따라, 웨이퍼 홀더(12)는 X 방향, Y 방향 및 θ방향으로 구동되도록 되어 있다. 이 웨이퍼 홀더(12)에는, 반도체 웨이퍼(13)가 수지제 시트(도시하지 않음)에 접착되어 있다. 반도체 웨이퍼(13)는 다수의 반도체 칩(4)으로 분할되어 있다.
웨이퍼 홀더(12)의 하방에는 밀어올림 유닛(15)이 형성되어 있다. 이 밀어올림 유닛(15)은, 웨이퍼 홀더(12)와는 별체의 장착 부재(14)에 유지되어 있다. 이 장착 부재(14)는 도시하지 않은 고정부에 장착되어 있다.
이에 따라, 밀어올림 유닛(15)에 대해서 웨이퍼 홀더(12)를 X 방향 및 Y 방향으로 구동하여 위치 결정하면, 밀어올림 유닛(15)의 도시하지 않은 밀어올림 핀에 의해 후술하는 바와 같이 픽업할 소정의 반도체 칩(4)을 상기 수지제 시트를 탄성 변형시키면서 밀어올릴 수 있도록 되어 있다.
웨이퍼 스테이지(7)의 측방에는 웨이퍼 홀더(12)의 수납부(20)가 형성되어 있다. 웨이퍼 홀더(12)는 수납부(20)로부터 웨이퍼 스테이지(7)에 도시하지 않은 반송 기구에 의해 공급된다. 그리고, 후술하는 반전 유닛(17, 18)의 반전 픽업 툴(19)에 의해 웨이퍼 홀더(12)에 유지된 모든 반도체 칩(4)이 취출되면, 이 웨이퍼 홀더(12)는 상기 반송 기구에 의해 수납부(20)에 저장되도록 되어 있다.
상기 밀어올림 핀에 의해 밀어올려진 반도체 칩(4)은, 제1 반전 유닛(17)과 제2 반전 유닛(18)의 반전 픽업 툴(19)에 의해 교대로 취출되고 상하면이 반전되도록 되어 있다.
도 2에 나타낸 바와 같이, 제1 반전 유닛 및 제2 반전 유닛(17 및 18)은 본체(21)를 가진다. 이 본체(21)의 일측에 형성된 가이드 면(21a)에는 기판 W의 반송 방향과 동일한 방향인 X 방향을 따라 한 쌍의 X 가이드 부재(22)가 소정 간격으로 평행하게 형성되어 있다. 이 X 가이드 부재(22)에는 X 가동체(23)가 슬라이더(24)를 통하여 X 방향으로 이동 가능하게 형성되어 있다. 이 X 가동체(23)는, 도 2에 나타낸 바와 같이 본체(21)의 폭 방향 일측에 설치된 X 구동원(25)에 의해 회전 구동되는 나사 축(25a)에 의해 X 방향으로 왕복 구동되도록 되어 있다.
X 가동체(23)에는 회전 구동부(26)가 설치되고, 이 회전 구동부(26)에는 기단(基端)을 연결한 암(27)이 X 방향을 따라 형성되어 있다. 즉, 암(27)은 회전 구동부(26)에 의해 길이 방향을 따른 축선을 회전 중심으로 하여 180°의 범위에서 회전 구동되도록 되어 있다.
암(27)의 선단(先端)에는 Z 구동부(28)를 통하여 반전 픽업 툴(19)이 형성되어 있다. 이에 따라, 반전 픽업 툴(19)은 X 방향, 회전 방향(θ 방향) 및 Z 방향으로 구동되도록 되어 있다.
웨이퍼 홀더(12)가 X 방향, Y 방향 및 θ 방향에 대하여 위치 결정되면, 밀어올림 유닛(15)의 밀어올림 핀이 구동되고, 소정의 위치의 반도체 칩(4)이 밀어올려진다. 또한, 제1 반전 유닛(17)의 반전 픽업 툴(19) 또는 제2 반전 유닛(18)의 반전 피업 툴(19) 중 어느 하나의 반전 픽업 툴(19)이, X 방향으로 구동되어 밀어올려진 반도체 칩(4)의 위쪽으로 위치 결정된다.
그 다음에, 이 반전 픽업 툴(19)은 Z 구동부(28)에 의해 하강 방향으로 구동되고, 밀어올림 유닛(15)의 밀어올림 핀에 의해 밀어올려진 반도체 칩(4)을 흡착 유지한다.
반전 픽업 툴(19)은 반도체 칩(4)을 흡착한 후, 상승하고나서 회전 구동부(26)에 의해 180° 회전된다. 이에 따라, 반도체 칩(4)은 상하면이 반전되어 도시하지 않은 범프가 형성된 면이 아래를 향한다.
그리고, 제1 반전 유닛(17)과 제2 반전 유닛(18)은, 후술하는 제어 장치(39)에 의해 구동이 제어되고, 웨이퍼 스테이지(7)에서 밀어올려진 반도체 칩(4)을 제1 반전 유닛(17)과 제2 반전 유닛(18)의 반전 픽업 툴(19)에 의해 교대로 취출하도록 되어 있다.
제1 반전 유닛(17)의 반전 픽업 툴(19)에 의해 웨이퍼 스테이지(7)로부터 취출된 반도체 칩(4)은, 도 1에 나타낸 제1 실장 유닛(31)의 실장 툴(32)에 의해 받아진다. 제2 반전 유닛(18)의 반전 픽업 툴(19)에 의해 웨이퍼 스테이지(7)로부터 꺼내진 반도체 칩(4)은, 제2 실장 유닛(33)의 실장 툴(32)에 의해 받아진다.
제1 실장 유닛 및 제2 실장 유닛(31 및 33)은, 각각 반송로(2)를 사이에 두고 제1 반전 유닛 및 제2 반전 유닛(17 및 18)과 대응하는 위치에 배치되어 있다. 각 실장 유닛(31 및 33)은 헤드 본체(34)를 구비한다. 이 헤드 본체(34)는 X·Y 테이블(37)에 의해 X 방향 및 Y 방향으로 구동되도록 되어 있다.
헤드 본체(34)의 측면에는 Z 테이블(35)이 형성되어 있다. 이 Z 테이블(35) 에는 암(36)이 기단을 고정하여 형성되어 있다. 이 암(36)의 선단에는 실장 툴(32)이 형성되어 있다.
반전 픽업 툴(19)이 웨이퍼 스테이지(7)로부터 반도체 칩(4)을 취출하여 반전시키면, 실장 툴(32)은 X 방향과 교차하는 Y 방향의 베이스(1)의 전방을 향해 구동된다. 그리고, 실장 툴(32)의 하단은, 반전 픽업 툴(19)에 유지되어 반전된 반도체 칩(4)의 위쪽으로 위치 결정된다.
그 다음에, 반전 픽업 툴(19)은 상승 방향으로 구동되고, 실장 툴(32)은 반전 픽업 툴(19)에 유지된 반도체 칩(4)의 위를 향한 면을 흡착한다. 도 2에는 제2 실장 유닛(33)의 실장 툴(32)이 제2 반전 유닛(18)의 반전 픽업 툴(19)로부터 반도체 칩(4)을 받고 있는 모습을 나타내고 있다.
실장 툴(32)이 반도체 칩(4)을 흡착하면, 반전 픽업 툴(19)에 의한 반도체 칩(4)의 흡착이 해제된다. 이에 따라, 반도체 칩(4)은 반전 픽업 툴(19)로부터 실장 툴(32)에 전달된다.
반도체 칩(4)을 받은 실장 툴(32)은 상승하여 Y 방향 후방을 향해 구동되고, 반송로(2)의 소정의 위치, 즉 실장 위치에 반송된 기판 W의 위쪽으로 위치 결정된다. 그 다음에, 실장 툴(32)은 하강하여 하단에 흡착 유지한 반도체 칩(4)을 기판 W의 소정의 실장 위치에 실장한다.
제1 반전 유닛(17)의 반전 픽업 툴(19)에 의해 반전된 반도체 칩(4)은, 제1 실장 유닛(31)의 실장 툴(32)에 의해 받아지고, 제2 반전 유닛(18)의 반전 픽업 툴(19)에 의해 반전된 반도체 칩(4)은, 제2 실장 유닛(33)의 실장 툴(32)에 의해 받아진다.
제1 실장 유닛(31)의 실장 툴(32)과, 제2 실장 유닛(33)의 실장 툴(32)은, 제1 반전 유닛 및 제2 반전 유닛(17 및 18)의 반전 픽업 툴(19)로부터 반도체 칩(4)을 교대로 받는다. 그러므로, 웨이퍼 스테이지(7)의 위쪽에서 제1 실장 유닛 및 제2 실장 유닛(31 및 33)의 실장 툴(32)의 부딪힘 등으로 인한 상호 간섭이 방지된다.
도 3은 제어 회로의 블록도를 나타내고, 웨이퍼 스테이지(7), 제1 반전 유닛(17), 제2 반전 유닛(18), 제1 실장 유닛(31) 및 제2 실장 유닛(33)은 제어 장치(39)에 의해 구동이 제어되도록 되어 있다.
이와 같이 구성된 실장 장치에 의하면, 웨이퍼 스테이지(7)로부터는, 제1 반전 유닛(17)과 제2 반전 유닛(18)의 반전 픽업 툴(19)에 의해 반도체 칩(4)이 교대로 취출된다.
제1 반전 유닛(17)의 반전 픽업 툴(19)에 의해 취출된 반도체 칩(4)은, 제1 실장 유닛(31)의 실장 툴(32)에 의해 받아져서 기판 W에 실장된다. 제2 반전 유닛(18)의 반전 픽업 툴(19)에 의해 취출된 반도체 칩(4)은, 제2 실장 유닛(33)의 실장 툴(32)에 의해 받아져서 기판 W에 실장된다.
웨이퍼 스테이지(7)로부터 반도체 칩(4)을 취출하는 경우, 이 취출은 제1 반전 유닛(17)과 제2 반전 유닛(18)에 의해 교대로 행해진다. 각 반전 유닛(17, 18)에 의해 취출된 반도체 칩(4)은, 제1 실장 툴(31)과 제2 실장 툴(33)에 의해 기판 W에 교대로 실장된다.
즉, 2개의 반전 유닛(17, 18)과, 2개의 실장 유닛(31, 33)에 의해 기판 W에 반도체 칩(4)을 교대로 실장하게 되므로, 각각 1개의 반전 유닛과 실장 유닛으로 실장하는 경우에 비해 약 2배의 택트 타임으로 반도체 칩(4)을 기판 W에 실장할 수 있게 된다.
즉, 제1 반전 유닛(17)과 제1 실장 유닛(31)에 의한 반도체 칩(4)의 실장(이 실장을 제1 실장이라 함) 타이밍과, 제2 반전 유닛(18)과 제2 실장 유닛(33)에 의한 반도체 칩(4)의 실장(이 실장을 제2 실장이라 함) 타이밍을 시프트하여 행할 수 있다.
그러므로, 제1 실장과 제2 실장의 각각의 택트 타임은, 종래의 실장의 택트 타임과 거의 같지만, 제1 실장 타이밍과 제2 실장 타이밍을, 종래 실장의 택트 타임의 1/2 만큼 시프트하여 행하도록 하면, 실장 속도를 종래의 약 2배로 할 수 있게 된다. 즉, 제1 실장과 제2 실장을, 타이밍을 늦추어서 병행하여 행하므로, 전체 실장 속도를 약 2배로 할 수 있다.
기판 W에 반도체 칩(4)을 실장할 때의 수순을 도 4A와 도 4B를 참조하면서 설명한다. 먼저, 기판 W가 로더부(3)로부터 반송로(2)에 반출되어 반송되고, 기판 W의 선단부가 제1 실장 유닛(31)에 의해 반도체 칩(4)을 실장하는 제1 실장 위치 B1에 도달하면, 이 기판 W에는 도 4A 및 도 4B에 부호 4-0로 나타낸 반도체 칩이 제1 실장 유닛(31)에 의해 실장된다.
제1 실장 유닛(31)에 의해 반도체 칩(4)을 실장하는 제1 실장 위치 B1과, 제 2 실장 유닛(33)에 의해 반도체 칩(4)을 실장하는 제2 실장 위치 B2는 기판 W의 반송 피치 P의 1.5배의 간격으로 X 방향으로 이격되어 있다.
기판 W의 선단부에 제1 실장 위치 B1에서 반도체 칩(4-0)이 실장되면, 도 4A에 나타낸 바와 같이 기판 W는 반송 피치 P로 반송되고 1.5P의 간격으로 떨어진 제1 실장 유닛(31)의 제1 실장 위치 B1과, 제2 실장 유닛(33)의 제2 실장 위치 B2에서 도면의 부호 4-1로 나타낸 2개의 반도체 칩이 차례로 실장된다. 이 때, 최초에 실장된 반도체 칩(4-0)은 제2 실장 위치 B2보다 P/2 피치 앞에 위치하고 있다.
기판 W에 부호 4-1로 나타낸 반도체 칩이 실장되면, 기판 W는 도 4B에 화살표 X로 나타낸 방향으로 반송 피치 P로 반송되고, 제1 실장 유닛(31)에 의한 제1 실장 위치 B1과, 제2 실장 유닛(33)에 의한 제2 실장 위치 B2에서 반도체 칩을 차례로 실장한다. 이 때 실장된 2개의 반도체 칩을 부호 4-2로 나타낸다. 이에 따라, 기판 W의 반송 방향의 선두 측으로부터 반도체 칩(4-1), 반도체 칩(4-0) 및 반도체 칩(4-2)이 P/2 피치 간격으로 실장되게 된다.
이와 같이, 기판 W를 반송 피치 P로 이송할 때마다, 1.5 피치의 간격으로 떨어진 제1 실장 위치 B1과 제2 실장 위치 B2에서 반도체 칩(4)을 차례로 실장하면, 기판 W에는 복수의 반도체 칩(4)(4-0,4-1,4-2,···)을 기판 W의 반송 피치 P의 1/2 간격으로 실장할 수 있다.
그리고, 제1 실장 위치 B1과 제2 실장 위치 B2의 간격은, 1.5P 만으로 한정되지 않고, (nP + 0.5P)이면 된다. 즉, 2.5P나 3.5P,…등이라도 된다. 그리고, n 은 정수이다.
이와 같이, 제1 실장 위치 B1과 제2 실장 위치 B2를 (nP + 0.5P)의 간격으로 하면, 기판 W를 반송로(2)에 1 피치씩 반송함으로써, 2개의 반도체 칩(4)을 제1 실장 위치 B1과 제2 실장 위치 B2의 간격에 따른 반송 피치로 동시에 실장 가능하므로, 실장에 필요한 택트 타임을 2배로 할 수 있다.
2개의 실장 장치에 의해 반도체 칩(4)을 기판 W에 실장하면, 택트 타임을 2배로 할 수 있는 반면, 2개의 실장 장치를 사용하므로, 비용이 상승하게 된다.
그러나, 본 실시예의 실장 장치는, 기판 W를 반송하는 반송로(2)를 포함하는 반송 계통이나 반도체 칩(4)을 밀어올리는 밀어올림 유닛(15) 등이 각각 1개이며, 반전 유닛(17, 18)과 실장 유닛(31, 33)만 2개 조(組)이다. 그러므로, 2개의 실장 장치에 의해 택트 타임을 2배로 하는 경우에 비해 실장 장치의 비용을 대폭 저감할 수 있게 된다.
2개의 반전 유닛(17, 18)과 2개의 실장 유닛(31, 33)은 제어 장치(39)에 의해 타이밍이 시프트되어 구동된다. 이에 따라, 2개의 반전 유닛(17, 18)의 반전 픽업 툴(19)이 웨이퍼 스테이지(7)의 위쪽으로 동시에 위치하는 타이밍에서 구동되지 않을 뿐만 아니라, 2개의 실장 유닛(31, 33)이 반도체 칩(4)을 제1 반전 유닛 및 제2 반전 유닛(17 및 18)의 반전 픽업 툴(19)로부터 동시에 받는 타이밍에서 구동되지 않게 된다.
그러므로, 2개의 반전 유닛(17, 18)의 반전 픽업 툴(19)이 웨이퍼 스테이지(7)의 위쪽에서 서로 부딪힘 등으로 인한 간섭을 하지 않게 될 뿐만 아니라, 2개의 실장 유닛(31, 33)의 실장 툴(32)도 웨이퍼 스테이지(7)의 위쪽이나 기판 W의 위쪽에서 부딪힘 등으로 인한 간섭을 하지 않는다.
실장 장치는 2개의 반전 유닛(17, 18)과 2개의 실장 유닛(31, 33)을 구비하고 있다. 그러므로, 2개의 반전 유닛(17, 18)의 어느 한쪽이나 2개의 실장 유닛(31, 33)의 어느 한쪽이 고장날 경우 등이라 하더라도, 다른 쪽 반전 유닛이나 실장 유닛을 사용함으로써, 반도체 칩(4)의 실장을 계속할 수 있게 된다.
다음에, 도 5에 나타낸 본 발명의 제2 실시예를 설명한다. 도 5는 실장 장치의 평면도로서, 이 실장 장치는 제1 반전 유닛(17)의 X 가동체(23)와, 제2 반전 유닛(18)의 X 가동체(23)가 연결 부재(41)에 의해 소정의 간격으로 연결되어 있다.
이에 따라, 한 쌍의 X 가동체(23)는 연결 부재(41)에 의해 연결된 간격이 기계적으로 유지되어서, 그 이하의 간격이 되거나, 그 이상의 간격이 되지 않고, 거기에 더하여 X 방향의 같은 방향으로 일체적으로 구동되도록 되어 있다. 즉, 한 쌍의 X 가동체(23)는 연결 부재(41)에 의해 각각이 독립적으로 별개로 구동되는 것이 저지되어 있다.
한 쌍의 X 가동체(23)의 간격이 일정하게 유지되어 있으면, 제1 반전 유닛 및 제2 반전 유닛(17 및 18)에 암(27)을 통하여 설치된 한 쌍의 반전 픽업 툴(19)의 간격도 일정하게 유지되게 된다.
그러므로, 제1 반전 유닛 및 제2 반전 유닛(17 및 18)을 오조작하거나, 동작 타이밍이 잘못되거나 해도, 한 쌍의 반전 픽업 툴(19)이 반도체 칩(4)을 픽업하기 위하여 동시에 웨이퍼 스테이지(7) 상으로 이동하지 않기 때문에, 이들 한 쌍의 반전 픽업 툴(19)이 부딪치거나, 접촉하는 등, 간섭으로 인하여 손상되는 것을 확실 하게 방지할 수 있다.
다음에, 도 6과 도 7에 나타낸 본 발명의 제3 실시예를 설명한다. 본 실시예는 로더부(3)로부터 반송로(2)에 기판 W를 공급할 때, 도 6에 나타낸 바와 같이 짝수 매인, 2개의 기판 W를 소정의 간격으로 동시에 반출한다. 즉, 도 7에 나타낸 바와 같이, 제1 실장 유닛(31)의 실장 툴(32)과 제2 실장 유닛(31)의 실장 툴(32)의 X 방향에 따른 간격에 대해, 2개의 기판 W의 반송 방향의 선단부의 반도체 칩(4)이 실장되는 부위의 간격이 도 7에 X1으로 나타낸 바와 같이 동일한 간격으로 반출한다.
그리고, 도시하지 않지만, 2매의 기판 W를 미리 대좌(臺座)에 소정의 간격이 되도록 탑재하고, 그 대좌를 로더부(3)로부터 반출하도록 해도 된다.
제1 실장 유닛(31)과 제2 실장 유닛(31)은 X·Y 테이블(37)에 의해 X 방향 및 Y 방향으로 위치 결정될 수 있다. 따라서, 2개의 기판 W의 선단부의 반도체 칩(4)이 실장되는 부위의 간격 X1에 대해서 한 쌍의 실장 툴(32)의 간격 X1이 일치하도록, 한 쌍의 실장 툴(32)을 X·Y 테이블(37)에 의해 위치 결정할 수 있다.
이와 같이, 한 쌍의 실장 툴(32)의 간격 X1을, 2개의 기판 W의 선단부의 반도체 칩(4)이 실장되는 부위의 간격 X1에 일치시키면, 도 7에 나타낸 바와 같이 2매의 기판 W를 피치 Pw로 X 방향으로 피치 이송하여 반도체 칩(4)을 행렬형으로 실장하는 경우, 피치 이송되는 2개의 기판 W에 대하여, 제1 실장 헤드 및 제2 실장 헤드(31 및 32)에 의해 복수개의 반도체 칩(4)을 기판 W의 반송 방향에 대하여 기판 W의 선단부로부터 후단부에 걸쳐서 피치 Pw의 간격으로 마찬가지로 실장할 수 있다.
즉, 제1 실장 유닛(31)과 제2 실장 유닛(33)을 동일한 조건으로 가동시켜서 반도체 칩(4)을 실장할 수 있으므로, 이들 실장 유닛(31, 33)의 가동률을 향상시킬 수 있다.
여기서, 피치 이송되는 1매의 기판 W에 대해, 제1 실장 유닛(31)과 제2 실장 유닛(33)에 의해 반도체 칩(4)을 기판 W의 이송 방향을 따라 소정의 피치 Pw로 실장하는 것에 대하여 생각해 본다.
기판 W의 이송 방향에 대하여 반도체 칩(4)을 피치 Pw로 짝수열 실장하는 경우, 제1 실장 유닛(31)과 제2 실장 유닛(33)은 각각 같은 열만 반도체 칩(4)을 실장하게 되기 때문에, 이들 실장 툴(32)은 같은 가동률로 가동되게 된다
그러나, 기판 W의 이송 방향에 대하여 반도체 칩(4)을 홀수열 실장하는 경우, 마지막 1열은 제1 실장 유닛(31) 또는 제2 실장 유닛(33) 중 어느 한쪽의 실장 툴(32) 만이 실장을 행하고, 다른 쪽의 실장 툴(32)은 중단된다. 그러므로, 그만큼, 한쪽 실장 툴(32)의 가동률이 저하되게 된다. 그리고, 이와 같은 실장을 2매 1조의 복수 조의 기판 W에 대해서 행하면, 가동률의 저하는 기판 W의 조의 수에 따라 증대하게 된다.
이에 비해, 제3 실시예와 같이, 2매의 기판 W에 대해서 각각의 실장 툴(32)로 반도체 칩(4)을 실장하도록 하면, 기판 W의 이송 방향에 대하여 반도체 칩(4)을 홀수열 실장하는 경우, 전술한 바와 같이 각 실장 툴(32)을 같은 가동률로 가동시킬 수 있으므로, 실장 장치의 가동률을 향상시켜 생산성을 높일 수 있다.
또한, 실장 툴(32)이 설치된 암(36)의 폭 치수가 기판 W의 길이 치수의 1/2보다 큰 경우, 1매의 기판 W의 이송 방향의 선단부와 중앙부에 한쪽의 실장 툴(32)로 다른 쪽의 실장 툴(32)을 각각 위치 결정할 수 없는 경우가 있다.
즉, 한쪽의 실장 툴(32)을 기판 W의 선단부에 위치시키면, 다른 쪽의 실장 툴(32)은 기판 W의 길이 방향 중앙부보다 후방(이송 방향의 상류측)에 위치하게 된다. 그러므로, 선단측에 위치하는 한쪽의 실장 툴(32)이 실장하는 반도체 칩(4)의 이송 방향을 따르는 열수보다, 후방에 위치하는 다른 쪽의 실장 툴(32)이 실장하는 열수가 적게 되므로, 다른 쪽의 실장 툴(32)의 가동률이 저하되게 된다
그러나, 이와 같은 경우라도, 제3 실시예와 같이, 2개의 기판 W에 대해서 각각의 실장 유닛(31, 32)의 실장 툴(32)에 의해 반도체 칩(4)을 실장하도록 하면, 2개의 실장 툴(32)을 같은 조건에서 가동시킬 수 있으므로, 가동률을 향상시킬 수 있다.
그리고, 이 제3 실시예에서는 반송로(2)에 짝수매로서 2매의 기판 W를 소정의 간격으로 반송하고, 이들 기판 W의 선단부에 제1 실장 유닛(31)과 제2 실장 유닛(33)으로 반도체 칩(4)을 실장하도록 했지만, 예를 들어 반송로(2)에는, 예를 들어, 4매나 6매 등 2매 이상의 짝수매(n매)의 기판 W를 소정 간격으로 반송하도록 해도 된다.
이 경우, 제1 실장 유닛(31)을 선두의 기판 W의 선단부에 위치 결정하고, 제2 실장 유닛(33)을 반송 방향으로부터 [(n/2)+1]번째의 기판 W의 선단부에 위치 결정하면, n매의 기판 W에 대해서 반도체 칩(4)을, 제1 실장 유닛 및 제2 실장 유 닛(31 및 33)을 중지시키지 않고 실장할 수 있다.
도 8에 본 발명의 제4 실시예를 나타낸다. 본 실시예는 기판 Wa가 테이프형의 장척(長尺)인 경우이며, 이 경우, 제1 실장 유닛(31)과 제2 실장 유닛(33)의 간격 X2는, 기판 Wa에 실장되는 반도체 칩(4)의 피치 Pw의 정수배 m이 되어 있다.
그리고, 제1 실장 유닛 및 제2 실장 유닛(31 및 33)이 기판 Wa에 반도체 칩(4)을 피치 Pw로 m열 실장했다면, 이 기판 Wa를 도 8에 PM으로 나타낸 [Pw×m]의 2배의 거리로 이송하도록 하면, 각 실장 유닛(31, 33)을 중지시키지 않고, 장척의 기판 Wa에 대해서 반도체 칩(4)을 연속적으로 실장할 수 있다.
상기 실시예에서는, 웨이퍼 스테이지를 구동하고, 픽업되는 반도체 칩을 밀어올림 유닛에 대해서 위치 결정하여 밀어올리고, 그 위치에 반전 유닛을 이동시켜 반도체 칩을 취출하도록 했지만, 반전 유닛을 이동시키지 않고, 웨이퍼 스테이지와 밀어올림 유닛을 이동시키고, 밀어올려진 반도체치 칩의 위치를 일정하게 하고, 그 위치에서 반전 유닛에 의해 반도체 칩을 취출하도록 해도 된다.
본 발명에 의하면, 1개의 공급부로부터 2개의 반전 유닛에 의해 각각 전자 부품을 취출하고, 각 반전 유닛이 취출한 전자 부품을 2개의 실장 유닛으로 각각 받아서 기판에 실장하므로, 전자 부품의 실장 능률을 거의 2배로 향상시킬 수 있다.

Claims (9)

  1. 기판에 전자 부품을 실장하는 전자 부품의 실장 장치로서,
    상기 전자 부품을 공급하는 1개의 공급부,
    상기 공급부의 전자 부품을 픽업한 후에 반전(反轉)시키는 제1 반전 유닛 및 제2 반전 유닛,
    상기 제1 반전 유닛으로 반전된 상기 전자 부품을 받아서 상기 기판에 실장하는 제1 실장 유닛,
    상기 제2 반전 유닛으로 반전된 상기 전자 부품을 받아서 상기 기판에 실장하는 제2 실장 유닛, 및
    상기 기판을 반송하는 반송 수단
    을 포함하고,
    상기 반송 수단에 의해 짝수 매의 기판이 소정의 간격으로 반송되었을 때, 상기 제1 실장 유닛과 상기 제2 실장 유닛이 동일한 가동 상태에서 전자 부품을 실장할 수 있도록, 상기 제1 실장 유닛과 상기 제2 실장 유닛의 상기 기판의 반송 방향에 따른 간격의 조정이 가능한,
    전자 부품의 실장 장치.
  2. 제1항에 있어서,
    상기 제1 반전 유닛 및 상기 제2 반전 유닛과, 상기 제1 실장 유닛 및 상기 제2 실장 유닛의 구동을 제어하는 제어 수단을 더 포함하고,
    상기 제어 수단은 상기 제1 반전 유닛과 상기 제2 반전 유닛이 상기 공급부로부터 상기 전자 부품을 교대로 픽업하도록, 제1 반전 픽업 및 제2 반전 픽업의 구동을 제어하는, 전자 부품의 실장 장치.
  3. 제1항에 있어서,
    상기 제1 반전 유닛과 상기 제2 반전 유닛은, 이들이 독립적으로 구동되는 것을 저지하는 연결 부재에 의해 연결되어 있는, 전자 부품의 실장 장치.
  4. 제1항에 있어서,
    상기 제1 실장 유닛과 상기 제2 실장 유닛의 상기 기판의 반송 방향에 따른 간격은 2매의 기판의 선단부의 반도체 칩이 실장되는 부위의 간격과 동일하게 조정되는, 전자 부품의 실장 장치.
  5. 기판에 전자 부품을 실장하는 전자 부품의 실장 방법으로서,
    상기 기판을 소정 방향으로 반송하여 위치 결정하는 단계,
    상기 전자 부품을 공급하는 1개의 공급부로부터 2개의 반전 유닛에 의해 상기 전자 부품을 교대로 픽업하여 반전시키는 단계, 및
    각각의 반전 유닛에 의해 반전된 전자 부품을 각각 실장 유닛에 의해 받아서 상기 기판에 실장하는 단계
    를 포함하고,
    2개의 실장 유닛은 상기 2개의 반전 유닛으로부터 상이한 타이밍에서 상기 전자 부품을 받고, 또한 전자 부품을 받은 상기 2개의 실장 유닛은 상기 전자 부품을 상이한 타이밍에서 상기 기판에 실장하고,
    상기 기판의 송출 피치를 P, n을 정수라 하면, 상기 2개의 실장 유닛은, 상기 전자 부품을 상기 기판에, (nP + 0.5P)의 간격으로 실장하는,
    전자 부품의 실장 방법.
  6. 제5항에 있어서,
    짝수 매의 기판을 소정의 간격으로 반송하고, 소정의 기판에 대해서 각각의 실장 유닛에 의해 이들 한 쌍의 실장 유닛의 가동률이 동일하게 되도록 상기 전자 부품을 실장하는, 전자 부품의 실장 방법.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020087012013A 2005-12-22 2006-12-12 전자 부품의 실장 장치 및 실장 방법 KR101014293B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005369515 2005-12-22
JPJP-P-2005-00369515 2005-12-22

Publications (2)

Publication Number Publication Date
KR20080068876A KR20080068876A (ko) 2008-07-24
KR101014293B1 true KR101014293B1 (ko) 2011-02-16

Family

ID=38188495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087012013A KR101014293B1 (ko) 2005-12-22 2006-12-12 전자 부품의 실장 장치 및 실장 방법

Country Status (5)

Country Link
JP (1) JP4713596B2 (ko)
KR (1) KR101014293B1 (ko)
CN (1) CN101341587B (ko)
TW (1) TW200729372A (ko)
WO (1) WO2007072714A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5030843B2 (ja) * 2008-04-14 2012-09-19 芝浦メカトロニクス株式会社 電子部品の実装装置及び実装方法
JP5104685B2 (ja) * 2008-09-19 2012-12-19 パナソニック株式会社 部品ピックアップ装置
CN104604356B (zh) * 2012-09-06 2017-05-17 富士机械制造株式会社 元件安装机的控制系统和控制方法
KR101460626B1 (ko) * 2013-06-28 2014-11-13 한미반도체 주식회사 반도체 자재 공급장치
WO2015072593A1 (ko) * 2013-11-14 2015-05-21 (주)정원기술 레이저 칩 본딩기의 칩 공급장치
KR102196105B1 (ko) 2016-02-01 2020-12-30 시바우라 메카트로닉스 가부시끼가이샤 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법
JP6717630B2 (ja) * 2016-03-29 2020-07-01 芝浦メカトロニクス株式会社 電子部品の実装装置
JP6942829B2 (ja) * 2016-03-29 2021-09-29 芝浦メカトロニクス株式会社 電子部品の実装装置
WO2017194286A1 (en) * 2016-05-13 2017-11-16 Asml Netherlands B.V. Multiple miniature pick up elements for a component stacking and/or pick-and-place process
CN107887295B (zh) * 2016-09-30 2019-07-23 上海微电子装备(集团)股份有限公司 一种芯片键合装置及键合方法
KR101939347B1 (ko) * 2017-02-28 2019-01-16 (주) 예스티 반도체 제조 장치
KR101939343B1 (ko) * 2017-02-28 2019-01-16 (주) 예스티 반도체 제조 장치
KR101944355B1 (ko) * 2017-02-28 2019-01-31 (주) 예스티 반도체 제조 장치
JP6781677B2 (ja) * 2017-08-01 2020-11-04 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207595A (ja) * 1989-02-07 1990-08-17 Matsushita Electric Ind Co Ltd 電子部品装着装置
JPH0422194A (ja) * 1990-05-17 1992-01-27 Matsushita Electric Ind Co Ltd 電子部品実装装置
JP2003174061A (ja) * 2001-12-04 2003-06-20 Towa Corp ボンディング装置及びボンディング方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59603376D1 (de) * 1996-02-29 1999-11-18 Alphasem Ag Berg Verfahren und vorrichtung zum aufnehmen, orientieren und montieren von bauelementen
SG104292A1 (en) * 2002-01-07 2004-06-21 Advance Systems Automation Ltd Flip chip bonder and method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207595A (ja) * 1989-02-07 1990-08-17 Matsushita Electric Ind Co Ltd 電子部品装着装置
JPH0422194A (ja) * 1990-05-17 1992-01-27 Matsushita Electric Ind Co Ltd 電子部品実装装置
JP2003174061A (ja) * 2001-12-04 2003-06-20 Towa Corp ボンディング装置及びボンディング方法

Also Published As

Publication number Publication date
JPWO2007072714A1 (ja) 2009-05-28
TWI328265B (ko) 2010-08-01
KR20080068876A (ko) 2008-07-24
TW200729372A (en) 2007-08-01
JP4713596B2 (ja) 2011-06-29
WO2007072714A1 (ja) 2007-06-28
CN101341587B (zh) 2010-10-27
CN101341587A (zh) 2009-01-07

Similar Documents

Publication Publication Date Title
KR101014293B1 (ko) 전자 부품의 실장 장치 및 실장 방법
KR100496949B1 (ko) 전자부품 실장방법 및 장치
JP4582181B2 (ja) 部品実装装置、実装品の製造方法
US20190027388A1 (en) Electronic component mounting apparatus
US10497590B2 (en) Electronic component handling unit
JP3497078B2 (ja) ダイボンダ
WO2009119193A1 (ja) 電子部品の実装装置及び実装方法
KR20170042955A (ko) 다이 본딩 장치
JP2016538123A (ja) 搬送システムを備える供給装置及び供給装置内で基板を搬送する方法
JP5030843B2 (ja) 電子部品の実装装置及び実装方法
JP2001015988A (ja) 電子部品の実装装置および実装方法
JP6326541B1 (ja) 基板分割装置及び基板分割方法
KR20110064796A (ko) 반도체 칩의 이송 방법 및 반도체 칩의 이송용 피커 장치
JP4585496B2 (ja) 半導体チップの実装装置
JP2001320195A (ja) 複合実装機
JP4518513B2 (ja) 電気的な構成要素を準備するためのウエハテーブル及び構成要素を基板に装着するための装置
JPS61264793A (ja) 電子部品自動装着装置
JP5078424B2 (ja) 電子部品の実装装置
JPH0730292A (ja) 表面実装機
JP4602838B2 (ja) 半導体チップの実装装置
JP3233025B2 (ja) 電子部品実装方法
JPH0815238B2 (ja) 電子部品自動装着装置
KR20030068703A (ko) 다중 헤드 및 회전 테이블을 구비한 반도체 칩 패키지다중 공급 장치
JP2012074509A (ja) 半導体チップの実装装置及び実装方法
JP2010232691A (ja) 実装基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141212

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 9