JP2019121721A - 電子部品の実装装置および実装方法 - Google Patents

Abstract

【課題】複数の実装領域に対して第１の電子部品が実装された支持基板における各実装領域に第２の電子部品を実装する場合であっても、各電子部品を支持基板上の各実装領域に迅速かつ精度よく実装すること。【解決手段】複数の実装領域Ｅに第１の電子部品ｔａが実装された支持基板Ｗにおける各実装領域Ｅに第２の電子部品ｔｂを実装するに際し、支持基板Ｗの複数の実装領域Ｅに既に実装されている第１の電子部品ｔａのうち予め設定された４つ以上の第１の電子部品ｔａ１〜ｔａ８の撮像画像に基づいて第１の電子部品ｔａ１〜ｔａ８の位置情報を取得し、取得した位置情報ｔａ１〜ｔａ８に基づいて支持基板Ｗの全体位置を認識し、認識した全体位置に基づいて各実装領域Ｅに第２の電子部品ｔｂの実装を行う。【選択図】図６

Description

本発明は、電子部品の実装装置および実装方法に関する。

半導体パッケージの製造技術において、近年、ファンアウト・ウエーハレベルパッケージ（ｆａｎ ｏｕｔ−Ｗｅｆｅｒ Ｌｅｖｅｌ Ｐａｃｋｅｇｅ：ＦＯ−ＷＬＰ）と呼ばれる半導体パッケージの製造プロセスが注目されている。ＦＯ−ＷＬＰでは、半導体チップ等の電子部品を支持基板上に行列状に実装し、その後電子部品間の隙間を樹脂で封止して一体化することで疑似ウエーハを形成し、この疑似ウエーハ上にＩ／Ｏ端子を設けるための再配線層を形成することが行われている。

また、ＦＯ−ＷＬＰにおいて、支持基板に対する電子部品の実装方式には、フェイスアップ方式とフェイスダウン方式の２つの方式がある。フェイスアップ方式は、電子部品を、その電極形成面、所謂フェイス面を上向きにして支持基板に実装する方式である。一方、フェイスダウン方式は、フェイス面を下向きにして電子部品を支持基板に実装する方式である。

このうち、フェイスダウン方式で支持基板に電子部品を実装する電子部品の実装装置が、特許文献１に開示されている。ここで、支持基板には、インターポーザ基板のような配線や電極等のパターンが形成されていないことから、電子部品を実装するときに、支持基板上の実装領域毎にその位置認識を行うことができない。そのため、このような実装装置では、支持基板の全体位置の認識結果に基づいて支持基板上の複数の実装領域に電子部品を実装する方式（以下、「グローバル認識方式」という。）を採用している。グローバル認識方式は、個々の実装領域での位置合わせが行えない分、電子部品を実装する実装ヘッドや支持基板を支持するステージ等に高い移動位置精度が要求されるものの、個々の実装領域において位置認識の時間を確保する必要が無いから実装効率を向上させることができる利点がある。

また、ＦＯ−ＷＬＰは、１つの半導体パケージ内に、ＲＡＭ、フラッシュメモリ、ＣＰＵ等の半導体チップやダイオード、コンデンサ等の複数種類の電子部品を組み合わせて搭載したマルチチップパッケージ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ：ＭＣＰ）にも適用可能である。このようなＭＣＰに対応して電子部品を実装する場合、支持基板の各実装領域にまず１品種目の電子部品としての第１の電子部品を実装し、その後、各実装領域に２品種目の電子部品としての第２の電子部品を実装するというように、支持基板上に電子部品を１品種ずつ順番に実装することが行われる。第１の電子部品と第２の電子部品は、異なる品種のこともあれば、同じ品種のこともある。

しかしながら、グローバル認識方式による支持基板の全体位置の認識結果に基づいて複数種類の電子部品を１品種ずつ実装した場合、第１の電子部品のそれぞれと第２の電子部品のそれぞれが支持基板の全体位置に対して個別のバラツキで位置ずれする。そのため、同じ実装領域に実装される第１の電子部品と第２の電子部品の位置ずれの方向が互いに離間する方向となった場合、第１の電子部品と第２の電子部品の相対的な位置関係に当該実装領域内において許容される以上の位置ずれが生じることがある。このような場合、製造されるＭＣＰが不良となるので、歩留まりが低下し、好ましくない。

そこで、第２の電子部品を実装するときに、各実装領域に既に実装されている第１の電子部品の位置を都度認識し、第１の電子部品の位置に基づいて第２の電子部品を実装することが考えられる。このようにすれば、各実装領域において第１、第２の電子部品間の相対位置が大きく位置ずれすることが防止できる。しかしながら、第２の電子部品以降の電子部品については、実装領域毎に第１の電子部品の位置認識を行う必要が生じることになる。そのため、第２の電子部品以降の電子部品を実装する毎に位置認識に要する時間が必要になり、グローバル認識方式による実装効率向上の利点が損なわれてしまう。

国際特開第２０１７／１３５２５７号

本発明の目的は、複数の実装領域に対して第１の電子部品が実装された支持基板における各実装領域に第２の電子部品を実装する場合であっても、各電子部品を支持基板上の各実装領域に迅速かつ精度よく実装することが可能な電子部品の実装装置および実装方法を提供することにある。

実施形態の電子部品の実装装置は、支持基板の複数の実装領域に電子部品を実装する実装部と、前記支持基板を撮像する撮像部と、前記実装部と前記撮像部を制御する制御部と、を備え、前記撮像部による撮像画像に基づいて求めた前記支持基板の全体位置に基づいて前記実装部を制御して、前記支持基板の複数の実装領域に電子部品を実装する電子部品の実装装置であって、制御部は、前記複数の実装領域に第１の電子部品が実装された支持基板における各実装領域に第２の電子部品を実装するに際し、前記支持基板の複数の実装領域に既に実装されている前記第１の電子部品のうち予め設定された４つ以上の前記第１の電子部品を前記撮像部に撮像させ、前記撮像部の撮像画像に基づいて前記第１の電子部品の位置情報を取得し、取得した前記位置情報に基づいて前記複数の実装領域に前記第２の電子部品の実装を行うように前記実装部を制御することを特徴とする。

本実施形態の電子部品の実装方法は、撮像部による撮像画像に基づいて求めた支持基板の全体位置に基づいて実装部により、前記支持基板の複数の実装領域に電子部品を実装する電子部品の実装方法であって、前記複数の実装領域に第１の電子部品が実装された支持基板における各実装領域に第２の電子部品を実装するに際し、前記支持基板の複数の実装領域に既に実装されている前記第１の電子部品のうち予め設定された４つ以上の前記第１の電子部品の撮像画像に基づいて前記第１の電子部品の位置情報を取得し、取得した前記位置情報に基づいて前記複数の実装領域に前記第２の電子部品の実装を行うことを特徴とする。

本発明によれば、複数の実装領域に対して第１の電子部品が実装された支持基板における各実装領域に第２の電子部品を実装する場合であっても、各電子部品を支持基板上の各実装領域に迅速かつ精度よく実装することができる。

実施形態の電子部品の実装装置の概略構成を示す平面図である。 図１の電子部品の実装装置を左方向から見た側面図である。 実施形態の電子部品の実装装置を示すブロック図である。 第１の電子部品（半導体チップ）が実装された状態の支持基板を示す平面図である。 第１および第２の電子部品（半導体チップ）が実装された状態の支持基板を示す平面図である。 支持基板の全体位置認識に用いる第１の電子部品（半導体チップ）の支持基板上における配置を示す平面図である。 支持基板の全体位置認識に用いる第１の電子部品（半導体チップ）の認識位置の評価処理を説明するための模式図である。 支持基板の全体位置認識に用いる第１の電子部品（半導体チップ）の認識位置の評価処理を説明するための模式図である。 支持基板の全体位置認識に用いる第１の電子部品（半導体チップ）の認識位置の評価処理を説明するための模式図である。

以下、本発明の実施の形態（以下、実施形態と呼ぶ）について、図１〜図３を参照して具体的に説明する。なお、図面は模式的なものであり、厚さと平面寸法との関係、各構成部の位置及び大きさ等は、構造を分かり易くするための便宜的な表現に過ぎず現実のものとは異なる場合がある。説明中における上下の方向を示す用語は、特に明記が無い場合には後述する支持基板における電子部品の実装される面を上とした場合の相対的な方向を示し、左右の方向を示す用語は、特に明記が無い場合には図１の平面図を基準とした方向を示す。また、図１を基準として、左右方向をＸ方向、前後方向をＹ方向、上下方向をＺ方向とする。

図１は、実施形態の電子部品の実装装置の構成を示す平面図、図２は図１に示す実装装置を左方向から見た側面図である。ただし、図１において左側に図示されている移載部と実装部の図示を省略している。図３は実施形態の実装装置のブロック図である。

実装装置１は、電子部品としての半導体チップｔを供給する部品供給部１０、支持基板Ｗが載置されるステージ２１を備えるステージ部２０、部品供給部１０から半導体チップｔを取り出す移載部３０、移載部が取り出した半導体チップｔを受け取ってステージ２１に載置された支持基板Ｗに実装する実装部４０、各部１０、２０、３０、４０の動作を制御する制御部５０（図３）を備える。

部品供給部１０は、実装装置１の手前側中央に配置される。部品供給部１０は、支持基板Ｗに実装する電子部品としての半導体チップｔを供給する。半導体チップｔは、例えば、ＲＡＭ、フラッシュメモリ、ＩＣ、ＭＰＵ等である。部品供給部１０は、半導体チップｔ毎に個片化された半導体ウエーハＴが貼着された樹脂シートＳを保持するウエーハリング１１と、ウエーハリング１１を着脱自在に保持し、不図示のＸＹ移動機構によりＸＹ方向に移動可能なウエーハリングホルダ１２と、ウエーハリング１１上に貼着された半導体チップｔを撮像する第１のカメラ１３（図２）と、移載部３０によって半導体チップｔを取り出すときに、取り出される半導体チップｔをウエーハリング１１の下側から突き上げる突き上げ機構（不図示）とを備えている。

不図示の突き上げ機構は、移載部３０による半導体チップｔの取り出しポジションに固定的に配置される。ウエーハリング１１上の各半導体チップｔは、ウエーハリングホルダ１２の移動によって取り出しポジションに順次位置付けられるようになっている。第１のカメラ１３は、取り出しポジションの真上に配置されており、取り出しポジションに位置付けられた半導体チップｔを撮像する。

部品供給部１０は、さらに不図示のウエーハリング交換装置を備えている。交換装置は、ウエーハリングホルダ１２の前側に設けられる収納部（ウエーハリング１１を収容する溝部を上下方向に複数備えたもので、マガジンとも言う。）と、ウエーハリングホルダ１２と収納部との間で搬送されるウエーハリング搬送部とを備えている。交換装置は、ウエーハリングホルダ１２上に未使用のウエーハリング１１を供給する。また、半導体チップｔの取り出しが完了したウエーハリング１１を収納部に収納するとともに、新たなウエーハリング１１をウエーハリングホルダ１２に供給する。

ステージ部２０は、複数の実装領域を有する支持基板Ｗが載置されるステージ２１と、ステージ２１をＸＹ方向に移動させるＸＹ移動機構２２（図３）とを備える。ＸＹ移動機構２２は、ステージ２１上に載置された支持基板Ｗの各実装領域Ｅ（図４参照）が後述する一定の実装ポジションに位置付けられるように、ステージ２１を移動させる。ステージ２１は、不図示の吸引吸着機構によって、載置された支持基板Ｗを吸着保持可能に構成される。ステージ２１の上方には、支持基板Ｗを撮像するための第２のカメラ２３が配置される。第２のカメラ２３は、例えば、支持基板Ｗに設けられた位置検出用のグローバルマークを撮像し、支持基板Ｗの全体位置を認識するためのものである。支持基板Ｗの全体位置は、支持基板Ｗの外形を第２のカメラ２３で撮像して認識するようにしても良い。

ステージ２１に載置される支持基板Ｗは、例えばＦＯ−ＷＬＰの製造に適用される疑似ウエーハの形成に用いられる基板であって、シリコン基板、ガラス基板、ステンレス等の金属基板等が用いられる。疑似ウエーハとは、個片化された複数の半導体チップｔ等の電子部品を平面的に配置したものを、電子部品間を樹脂封止することで１枚の板状に形成した状態のものである。したがって、疑似ウエーハの形成に用いる支持基板Ｗの形状は、円形に限られるものではなく、四角形やそれ以外の多角形、楕円形等であっても良く、その形状は限定されるものではない。

支持基板Ｗは、図４に示すように、半導体チップｔ等の電子部品が実装される複数の実装領域Ｅを有している。ただし、複数の実装領域Ｅは支持基板Ｗ上に仮想的に設定されているものであり、各実装領域Ｅを示すマークやパターン等は実際には形成されていない。支持基板Ｗは、基板の全体位置を認識するためのグローバルマークを備えていても良いが、個々の実装領域Ｅの位置を示すアライメントマークは備えていない。

移載部３０は、左右で一対の移載部３０Ａ、３０Ｂを備えており、これらの移載部３０Ａ、３０Ｂは同一構成を成し、部品供給部１０を挟んで左右反転した状態で配置される。以下、左側の移載部３０Ａのみ構成を説明し、右側の移載部３０Ｂの構成の説明は省略する。

移載部３０Ａは、半導体チップｔを吸着保持する吸着ノズル（移載ノズル）３１（図２）と、吸着ノズル３１を反転機構３２を介して支持するＸ方向に長尺なアーム体３３と、アーム体３３をＸ方向に移動可能に支持するＸ方向移動装置３４と、Ｘ方向移動装置３４を上下動可能に支持する昇降装置３５と、昇降装置３５をＹ方向に移動可能に支持するＹ方向移動装置３６と、を備える。昇降機構３５は回転モータ３７を備え、不図示のボールねじ機構を介してＸ方向移動装置３４、さらに言えば、アーム体３３およびそれに支持された吸着ノズル３１を上下に移動させる。

反転機構３２は、アーム体３３の先端部であって装置手前側に固定され、Ｙ方向に沿って装置後方側に延びる回転軸３８ａがアーム体３３を貫通して設けられた回転駆動部３８と、回転駆動部３８の回転軸３８ａに連結された反転アーム３９と、を備える。反転アーム３９は、その先端部が右方向を向く水平状態と、左方向を向く水平状態との間で、上側に円弧を描く軌跡で１８０°反転する。吸着ノズル３１は、反転アーム３９が右方向を向く水平状態で、半導体チップｔを真空吸着する吸着面が下を向くように反転アーム３９に取り付けられる。右側の移載部３０Ｂも、配置が左右反転している以外は同一構成を有する。

左右の移載部３０Ａ、３０Ｂは、それぞれの吸着ノズル３１を取り出しポジションに同時に位置させると、吸着ノズル３１同士（反転アーム３９同士）が干渉する。そこで、吸着ノズル３１は、交互に取り出しポジションに移動するように制御される。

実装部４０は、移載部３０と同様に、同一構成の一対の実装部４０Ａ、４０Ｂを、ステージ部２０を挟んで左右反転した状態で配置したものである。実装部４０の構成についても、右側の実装部４０Ｂの構成の説明は省略する。

実装部４０Ａは、側面視（図２の方向から見た状態）で門型をなす支持フレーム４１と、支持フレーム４１上にＸ方向に沿って移動可能に支持されたＸ方向移動ブロック４２と、Ｘ方向移動ブロック４２の右側の側面に設けられたＹ方向移動装置４３と、Ｙ方向移動装置４３にＹ方向に移動可能に設けられた可動体４４と、可動体４４に上下方向に移動可能に設けられた実装ヘッド４５と、を備える。実装ヘッド４５の下端には、下面に半導体チップｔの保持面を備えた実装ツール４６（図２）が設けられる。

Ｘ方向移動ブロック４２は、Ｘ方向ガイド部材４２ａを介して支持フレーム４１上に取り付けられており、モータにより駆動されるボールねじ機構（不図示）によってＸ方向に移動可能とされている。Ｙ方向移動装置４３は、可動体４４をＹ方向に移動自在に支持するＹ方向ガイド部材４３ａと、モータにより駆動されるボールねじ機構（不図示）とを備え、可動体４４をＹ方向に移動可能としている。実装部４０Ａは、実装ヘッド４５を上下方向（Ｚ方向）に移動させる移動装置（不図示）を備える。また、実装ヘッド４５は、不図示の回転方向（θ方向）の補正機構を備える。右側の実装部４０Ｂも、各部の配置が左右反転している以外は同じ構成を有する。

さらに、実装部４０は、一対の実装部４０Ａ、４０Ｂで共有する中間ステージ４７を備える。中間ステージ４７は、部品供給部１０とステージ部２０との間に配置され、移載部３０によって部品供給部１０から取り出された半導体チップｔを一時的に載置するステージである。中間ステージ４７の直上には、半導体チップｔの位置認識に用いる第３のカメラ４８（図２）が配置される。中間ステージ４７は、部品供給部１０から取り出された半導体チップｔをそのままの姿勢で実装する場合、言い換えれば、表裏反転させずに支持基板Ｗに実装する場合に用いられる。部品供給部１０には、通常フェイス面を上にした状態で半導体チップｔが配置されているので、この場合、フェイスアップ方式の実装となる。これに対し、半導体チップｔを表裏反転させるフェイスダウン方式の実装では、中間ステージ４７は用いない。移載部３０Ａ、３０Ｂの反転機構３２を用いて半導体チップｔを表裏反転させた後、実装部４０Ａ、４０Ｂの実装ツール４６に直接受渡しを行う。なお、後述する本実施形態の作動の説明は、フェイスアップ方式の例で行う。

フェイスアップ方式にしてもフェイスダウン方式にしても、実装部４０Ａ、４０Ｂは、受け取った半導体チップｔをステージ２１上に載置された支持基板Ｗ上に実装する。このとき、実装ツール４６がステージ２１上の支持基板Ｗに半導体チップｔを実装する位置である実装ポジションは、左右の実装部４０Ａ、４０Ｂで共通の定位置に設定される。このため、ステージ２１は、支持基板Ｗ上の各実装領域Ｅを順次実装ポジションに位置付けるように移動制御される。本実施形態では、定位置（実装ポジション）は、ステージ２１の移動可能範囲の中央に設定される。実装ポジションは、左右の実装部４０Ａ、４０Ｂで共通であるから、左右の実装部４０Ａ、４０Ｂは実装ポジションに対して交互に半導体チップｔの実装を行うこととなる。前述した第２のカメラ２３は、実装ポジションの真上に配置される。

実装装置１は、図３に示すように、制御部５０を備える。制御部５０は、記憶部５１に記憶された情報に基づいて、部品供給部１０、ステージ部２０（ＸＹ移動機構２２）、移載部３０Ａ、３０Ｂ、実装部４０Ａ、４０Ｂの動作を制御し、半導体チップｔを含む電子部品を支持基板Ｗの各実装領域Ｅに順次実装する。

ここで、フェイスダウン方式での実装時に、左右の実装部４０Ａ、４０Ｂの実装ツール４６が移載部３０Ａ、３０Ｂの吸着ノズル３１から半導体チップｔを受け取った後、実装ポジションまで移動する移動経路の下方にはそれぞれ、実装ツール４６に吸着保持された半導体チップｔを下側から撮像する不図示のカメラ（第４のカメラ）が配置される。第４のカメラは、実装ツール４７の移動経路よりも下側で、ウエーハリングホルダ１２よりも上側の高さ位置に配置される。

次に、実施形態の実装装置１を用いた半導体チップｔ等の電子部品の実装工程について説明する。なお、各実装領域Ｅに２品種の半導体チップｔ、すなわち、第１の半導体チップｔａと第２の半導体チップｔｂを１つずつ実装するものとする。第１の半導体チップｔａと第２の半導体チップｔｂは、区別しない場合には単に半導体チップｔと称する。

実装装置１は、半導体チップｔの実装に先立ち、ウエーハリング１１の供給と支持基板Ｗの供給が行われる。すなわち、部品供給部１０のウエーハリングホルダ１２に未使用のウエーハリング１１が不図示の搬送手段によって搬入され、ウエーハリングホルダ１２にウエーハリング１１がセットされる。ウエーハリング１１には１品種目の第１の半導体チップｔａが貼付されている。また、支持基板Ｗを搬送する不図示の搬送手段によって支持基板Ｗがステージ２１上に載置され、ステージ２１上に支持基板Ｗが保持される。この実施形態では、支持基板Ｗは、支持基板Ｗの全体位置を認識するための複数のアライメントマーク（グローバルマーク）がその外縁部に形成されているのみのパターンのないウエーハである。ただし、支持基板Ｗは、ウエーハに限られるものではなく、ステンレスやガラス等の板状の部材でも良く、その形状も円形に限らす、矩形状などの多角形であっても良い。

ステージ２１に支持基板Ｗが保持されると、カメラ２３によって支持基板Ｗのクローバルマークが撮像される。このとき、カメラ２３は固定配置されているので、各グローバルマークがカメラ２３の撮像視野内に位置付けられるように、ステージ２１が移動される。カメラ２３によって撮像されたグローバルマークの画像に基づいて、制御部５０は公知のパターンマッチング手法など画像認識技術を用いて各グローバルマークの位置を認識し、ステージ２１上での支持基板Ｗの位置を求める。そして、求めた位置に基づいて、支持基板Ｗ上の実装領域Ｅのうち、半導体チップｔが最初に実装される実装領域Ｅを実装ポジションに位置付ける。例えば、図４において、最上列の左端に位置する実装領域Ｅを、最初に半導体チップｔを実装する実装領域Ｅ０とする。そして、この後は、同列の右側に位置する実装領域Ｅを順次実装ポジションに位置付けるように移動し、列の端に到達したら、一列下の列の右端の実装領域Ｅを実装ポジションに位置付ける。その後、今度は同列の左側に位置する実装領域Ｅを順次実装ポジションＥに位置付けるように移動する。このような、折り返しの軌跡で個々の実装領域Ｅを順次実装ポジションに位置付ける。

一方、部品供給部１０では、ウエーハステージ１２にセットされたウエーハリング１１において最初の取り出しの対象となる半導体チップｔが取り出しポジションに位置付けられる。半導体チップｔの場合も、ウエーハリング１１上で行列状に配置された半導体チップｔを、最上列の左端から順に折り返しの軌跡で順次取り出しポジションに位置付ける。

半導体チップｔが取り出しポジションに位置付けられると、カメラ１３によって当該半導体チップｔの撮像が行われ、制御部５０はカメラ１３によって撮像された半導体チップｔの画像に基づいて公知の画像認識技術を用いて半導体チップｔの位置を認識する。この位置認識の結果、半導体チップｔの位置が取り出しポジションに対して位置ずれしていた場合には、ウエーハリングホルダ１２の移動によりその位置ずれを補正する。

取り出しポジションに対する半導体チップｔの位置決めが完了したら、一方、例えば、左側の移載部３０Ａの吸着ノズル３１を取り出しポジションの直上に移動させ、半導体チップｔの取り出しを行う。このとき、吸着ノズル３１による半導体チップｔの取り出しに合わせて不図示の突き上げ機構を作動させ、樹脂シートＳからの半導体チップｔの剥離を補助する。

吸着ノズル３１が半導体チップｔを取り出したら、吸着ノズル３１を中間ステージ４７に移動させ、取り出した半導体チップｔを中間ステージ４７上に載置する。中間ステージ４７に半導体チップｔが載置されると、第３のカメラ４８によって半導体チップｔが撮像される。制御部５０は第３のカメラ４８の撮像画像に基づいて公知の画像認識技術を用いて半導体チップｔの位置を認識する。なお、中間ステージ４７に半導体チップｔを載置し終えた吸着ノズル３１は、次の取り出しに備えて待機状態となる。

次いで、中間ステージ４７上に、左側の実装部４０Ａの実装ツール４６を移動させ、中間ステージ４７上の半導体チップｔを受け取る。このとき、実装ツール４６は、制御部５０によって認識された半導体チップｔの位置情報に基づいて、実装ツール４６に対して正しい位置関係で、より具体的には、実装ツール４６の中央に回転ずれなく位置する位置関係で、半導体チップｔが保持されるように、Ｘ、Ｙ、θ方向の位置が調整される。

実装ツール４６が半導体チップｔを受け取ったならば、実装ツール４６は実装ポジションに向けて移動され、支持基板Ｗの実装領域Ｅに半導体チップｔを実装する。このとき、実装領域Ｅは支持基板Ｗの認識位置に基づいて実装ポジション位置付けられており、実装ツール４６には第３のカメラ４８を用いて認識した半導体チップｔの位置情報に基づいて正しい位置関係で半導体チップｔが保持されている。そのため、実装ツール４６を実装ポジションに対する予め設定された移動位置に移動させることで、実装領域Ｅに対して半導体チップｔを所望の精度で実装することができる。

なお、右側の移載部３０Ｂは、この左側の実装部４０Ａによる半導体チップｔの実装と並行的に、部品供給部１０から次の半導体チップｔを取り出し、取り出した半導体チップｔを中間ステージ４７に載置する。また、右側の実装部４０Ｂは、中間ステージ４７に載置された半導体チップｔの受取りを行う。

半導体チップｔの実装を終えると、左側の実装部４０Ａの実装ツール４６は、中間ステージ４７に向けて移動し、移載部３０Ａによって中間ステージ４７に半導体チップｔが載置されるまで待機する。一方、右側の実装部４０Ｂの実装ツール４６は、実装ポジションに向けて移動する。また、ステージ２１は、左側（一方）の実装部４０Ａの実装ツール４６が実装ポジションを離れてから右側（他方）の実装部４０Ｂの実装ツール４６が実装ポジションに位置付けられるまでの間に、次に半導体チップｔが実装される実装領域Ｅを実装ポジションに位置付けるように移動される。

このような動作を左側の移載部３０Ａおよび実装部４０Ａと右側の移載部３０Ｂおよび実装部４０Ｂとで交互に繰り返しながら、支持基板Ｗのすべての実装領域Ｅに半導体チップｔを実装していく。図４に、すべての実装領域Ｅに第１の半導体チップｔａの実装が完了した支持基板Ｗの平面図と示す。

このようにして、第１の半導体チップｔａの実装が完了したならば、次に、２品種目としての第２の半導体チップｔｂの実装が上述と同様の動作によって行われる。第２の半導体チップｔｂの実装時は、部品供給部１０には第２の半導体チップｔｂが貼付されたウエーハリング１１が供給され、ステージ２１には第１の半導体チップｔａが実装済みの支持基板Ｗが順次供給されることとなる。図５は、すべての実装領域Ｅに第１、第２の半導体チップｔａ、ｔｂの実装が完了した支持基板Ｗを示す平面図である。なお、２品種目への切り替えは、一般的には半導体チップｔのロット単位で行われるが、例えば、ウエーハリング１１の単位で行うようにしても良い。

ここで、本発明の実施形態においては、第２の半導体チップｔｂの実装を開始する際の、支持基板Ｗの位置認識方法（グローバル認識の方法）が第１の半導体チップｔａを実装する際とは相違する。以下に第２の半導体チップｔｂを実装する際の支持基板Ｗの位置認識動作について詳細に説明する。

第２の半導体チップｔｂを実装するときには、支持基板Ｗの位置認識にグローバルマークを用いずに、支持基板Ｗに実装された第１の半導体チップｔａを用いる。すなわち、図６に示すように、支持基板Ｗに実装された第１の半導体チップｔａのうち、予め設定された場所に位置する８個の半導体チップｔａ１〜ｔａ８の位置に基づいて、支持基板Ｗの全体位置を認識する。８個の半導体チップｔａ１〜ｔａ８の位置は、円形の支持基板Ｗと中心を共通にして設定された円（同心円）Ｃに内接する、正方形を含む長方形Ｄの軌跡に基づいて設定される。より具体的には、長方形Ｄの４つの頂点に位置する、或いは、４つの頂点に近接して位置する４つの実装領域Ｅ１〜Ｅ４、および、長方形Ｄの４つの辺の中点に位置する、或いは、各中点に近接して位置する４つの実装領域Ｅ５〜Ｅ８に実装された半導体チップｔａ１〜ｔａ８とする。

ここで、８個の半導体チップｔａ１〜ｔａ８同士は、互いの距離が離れていた方が好ましい。そこで、同心円Ｃは実装領域Ｅが配置される領域に対してできるだけ大きく設定すると良い。例えば、同心円Ｃの直径は、支持基板Ｗの直径の１／２以上、つまり、半径以上に設定すると良く、より好ましくは、最外周に配置される複数の実装領域Ｅ上を通るように設定すると良い。また、長方形Ｄの各辺の長さも、なるべく離間していた方が好ましい。例えば、支持基板Ｗの半径以上離間させると良い。また、８個の半導体チップｔａ１〜ｔａ８は、半導体チップｔａ１と半導体チップｔａ２の中心同士を結ぶ線分Ｍ１（図７）、半導体チップｔａ４と半導体チップｔａ３の中心同士を結ぶ線分Ｍ２（図７）、半導体チップｔａ８と半導体チップｔａ６の中心同士を結ぶ線分Ｍ３（図７）が、同一方向および同一長さとなる位置関係であることが好ましい。本実施形態では、同心円Ｃを、支持基板Ｗ上で最外周に位置する実装領域Ｅ上を通る大きさに設定し、長方形Ｄを、頂点が支持基板Ｗ上で最外周に位置する実装領域Ｅ上に位置するように設定した。これにより、同心円Ｃの直径、長方形Ｄの各辺ともに支持基板Ｗの半径以上の長さとなっている。

支持基板Ｗの全体位置を認識する際には、まず、第２のカメラ２３を用いて、これら８個の半導体チップｔａ１〜ｔａ８を順次撮像する。支持基板Ｗ上における実装領域Ｅ１〜Ｅ８の位置情報は設計データ等から既知である。そこで、これらの位置情報に基づいて、制御部５０は、各半導体チップｔａ１〜ｔａ８をカメラ２３の撮像視野内に順次位置付けるようにＸＹ移動機構２２を制御する。制御部５０は、第２のカメラ２３の各撮像画像に基づいて、各半導体チップｔａ１〜ｔａ８の位置を認識する。各半導体チップｔａ１〜ｔａ８の位置は、半導体チップｔ上に設けられた電極等のパターンの位置を公知の画像認識技術を用いて認識することで求めることができる。

８個の半導体チップｔａ１〜ｔａ８の位置が認識できたならば、これらの半導体チップｔａ１〜ｔａ８の位置情報に基づいて、支持基板Ｗの全体位置、言い換えれば、実装領域Ｅの配置位置を把握し、第１の半導体チップｔａの実装時と同様の動作にて第２の半導体チップｔｂを各実装領域Ｅに順次実装する。

ここで、支持基板Ｗの全体位置は、記憶部５１に予め記憶された基準位置情報と、取得した各半導体チップｔａ１〜ｔａ８の位置情報とを比較し、そのずれに基づいて求めることができる。基準位置情報とは、８個の半導体チップｔａ１〜ｔａ８が実装領域Ｅに正しい位置関係で実装された支持基板Ｗがステージ２１上に正しい位置関係で載置されたときの各半導体チップｔａ１〜ｔａ８の位置情報である。

ＸＹ方向の位置ずれは、半導体チップｔａ１の基準位置情報と取得した位置情報との差、半導体チップｔａ２の基準位置情報と取得した位置情報との差というように、各半導体チップｔａ１〜ｔａ８について基準位置情報と取得した位置情報との差を求め、これらの平均値をとることで求めることができる。また、回転（θ）方向の位置ずれは、図７（Ａ）に示すように、基準位置情報から求めた半導体チップｔａ１と半導体チップｔａ２とを結ぶ線分Ｍ１と、図７（Ｂ）に示すように、取得した位置情報から求めた半導体チップｔａ１と半導体チップｔａ２とを結ぶ線分Ｍ１’との角度差、同様に半導体チップｔａ４と半導体チップｔａ３とを結ぶ線分Ｍ２と線分Ｍ２’との角度差、および、半導体チップｔａ８と半導体チップｔａ６とを結ぶ線分Ｍ３と線分Ｍ３’との角度差を求め、これらの平均値をとることで求めることができる。

このようにして、第１の半導体チップｔａが実装された支持基板Ｗの全体位置が認識できたならば、第１の半導体チップｔａと同様にして第２の半導体チップｔｂの実装を行う。

なお、８個の半導体チップｔａ１〜ｔａ８の中には、何らかの原因で突発的に大きく位置ずれしたものが含まれていたり、アライメントマーク等の位置認識に用いるパターンに欠損や汚れ等の不具合が生じているものが含まれていたりする可能性も考えられる。突発的に位置ずれした半導体チップｔの認識位置は本来あるべき位置から大きくずれたものとなる。また、パターンに不具合を生じた半導体チップｔは、正しく位置認識ができないことがあり、この場合、その認識位置は本来あるべき位置から大きくずれたものとなる。いずれにしても、認識位置に大きな位置ずれを含むものとなる。そのため、このような半導体チップｔが８個の半導体チップｔａ１〜ｔａ８の中に存在すると、支持基板Ｗの全体位置の認識結果が位置ずれの大きな半導体チップｔの影響を受けることになるから、正確な全体位置を認識できなくなるおそれがある。

そこで、このような半導体チップｔの存在を考慮して、認識した８個の半導体チップｔａ１〜ｔａ８の位置情報の適否を評価する評価処理を行うようにしても良い。この評価処理は、図８に示すように、取得した８個の半導体チップｔａ１〜ｔａ８の位置情報から上述した３つの線分Ｍ１’、Ｍ２’、Ｍ３’の長さと角度、および、半導体チップｔａ１と半導体チップｔａ４の中心同士を結ぶ線分Ｍ４’、半導体チップｔａ２と半導体チップｔａ３の中心同士を結ぶ線分Ｍ５’、半導体チップｔａ５と半導体チップｔａ７の中心同士を結ぶ線分Ｍ６’の長さと角度とをそれぞれ比較することで行うことができる。

すなわち、３つの線分Ｍ１’、Ｍ２’、Ｍ３’に関して、線分Ｍ１’と線分Ｍ２’、線分Ｍ１’と線分Ｍ３’、線分Ｍ２’と線分Ｍ３’の組み合わせそれぞれについて、長さと角度が記憶部５１に予め設定された許容範囲内で一致するか否かを判定する。また、３つの線分Ｍ４’、Ｍ５’、Ｍ６’に関しても同様の判定を行う。

８個の半導体チップｔａ１〜ｔａ８の中に突発的な位置ずれ等が生じた半導体チップｔが存在していなければ、線分Ｍ１’、Ｍ２’、Ｍ３’のどれを組み合わせても、長さと角度は許容範囲内で一致し、線分Ｍ４’、Ｍ５’、Ｍ６’のどれを組み合わせても、長さと角度は許容範囲内で一致する。

比較の結果、線分Ｍ１’、Ｍ２’、Ｍ３’のどれを組み合わせても許容範囲を超えた組み合わせしか存在しない場合、或いは、線分Ｍ４’、Ｍ５’、Ｍ６’のどれを組み合わせても許容範囲を超えた組み合わせしか存在しない場合には、支持基板Ｗの全体位置の認識が不可能であるとして、制御部５０はエラーを出力する。例えば、制御部５０は、不図示の表示部等にエラーの旨を表示する。

比較の結果、線分Ｍ１’、Ｍ２’、Ｍ３’のうち一組以上の組み合わせにおいて許容値内での一致が存在し、かつ、線分Ｍ４’、Ｍ５’、Ｍ６’のうち一組以上の組み合わせにおいて許容値内での一致が存在した場合、支持基板Ｗの全体位置認識が可能と判定し、制御部５０は支持基板Ｗの全体位置を算出する。

なお、支持基板Ｗの全体位置を算出する際には、許容値を超えて長さと角度が相違する線分に対応する半導体チップｔの位置情報は排除する。例えば、図８に示すように、線分Ｍ１’、Ｍ２’、Ｍ３’に関してはどれを組み合わせても長さと角度が許容範囲内であったとする。一方、線分Ｍ４’、Ｍ５’、Ｍ６’に関しては、線分Ｍ４’と線分Ｍ５’の組み合わせでは許容範囲内であったが、線分Ｍ４’と線分Ｍ６’の組み合わせと線分５’と線分６’の組み合わせでは許容範囲外であったとする。この場合、線分Ｍ６’に対応する半導体チップｔａ５、ｔａ７に突発的な位置ずれ等が生じている可能性がある。そこで、半導体チップｔａ５、ｔａ７の位置情報を排除し、残りの６個の半導体チップｔａ１〜ｔａ４、ｔａ６、ｔａ８の位置情報に基づいて、支持基板Ｗの全体位置を算出する。

なお、３つの線分Ｍ１’、Ｍ２’、Ｍ３’の長さと角度および３つの線分Ｍ４’、Ｍ５’、Ｍ６’の長さと角度をそれぞれ比較することに加えて、３つの線分Ｍ１’、Ｍ２’、Ｍ３’の角度の平均値と３つの線分Ｍ４’、Ｍ５’、Ｍ６’の角度の平均値との比較を行うようにしても良い。より具体的には、３つの線分Ｍ１’、Ｍ２’、Ｍ３’の角度の平均値と３つの線分Ｍ４’、Ｍ５’、Ｍ６’の角度の平均値との差が、９０°に対して記憶部５１に予め設定された許容範囲内で一致するか否かを判定する。許容範囲を超えていた場合には、線分Ｍ１’、Ｍ２’、Ｍ３’同士の長さと角度および線分Ｍ４’、Ｍ５’、Ｍ６’同士の長さと角度が一致していたとしても、エラーと判定する。このようにすることで、図９に示すような、８個の半導体チップｔａ１〜ｔａ８が平行四辺形（長方形を含まない）の配置となっている状態を排除することができる。

このようにすることで、第２の半導体チップｔｂの実装をより精度よく行うことができる。

ここで、上述した評価処理で用いた線分Ｍ１’、Ｍ２’、Ｍ３’および線分Ｍ４’、Ｍ５’、Ｍ６’は、支持基板Ｗの全体位置の認識に用いる線分と同じ線分としているが、この線分Ｍ１’、Ｍ２’、Ｍ３’および線分Ｍ４’、Ｍ５’、Ｍ６’を構成する２つの半導体チップｔから成る組は次のようにして選択することができる。

選択にあたっては、Ｘ方向に沿う線分とＹ方向に沿う線分がそれぞれ２本以上構成されるように、２つの半導体チップｔａから成る組を２組以上選択する。本実施形態では、Ｘ方向に沿う線分を構成する半導体チップｔａの組として、長方形Ｄの上側の２頂点に位置する半導体チップｔａ１と半導体チップｔａ２の組、長方形Ｄの下側の２頂点に位置する半導体チップｔａ４と半導体チップｔａ３の組、長方形Ｄの垂直な２辺の中点に位置する半導体チップｔａ８と半導体チップｔａ６の組の３組を選択した。また、Ｙ方向に沿う線分を構成する半導体チップｔａの組として、長方形Ｄの左側の２頂点に位置する半導体チップｔａ１と半導体チップｔａ４の組、長方形Ｄの右側の２頂点に位置する半導体チップｔａ２と半導体チップｔａ３の組、長方形Ｄの水平な２辺の中点に位置する半導体チップｔａ５と半導体チップｔａ７の組の３組を選択した。選択された半導体チップｔａ１〜ｔａ８の組み合わせは記憶部５１に記憶される。

上述した８個の半導体チップｔａ１〜ｔａ８の設定、および、半導体チップｔａ１〜ｔａ８の組み合わせの選択は、作業者が行っても良いし、制御部５０が演算等により行っても良い。制御部５０に行わせる場合、支持基板Ｗの形状および寸法等の情報、支持基板Ｗ上における実装領域Ｅの配置情報等は設計データにより既知であるから、同心円Ｃの設定条件、この同心円Ｃに内接する長方形Ｄの設定条件を規定したプログラムを制御部５０に設定すれば良い。

このように、本実施形態の実装装置１によれば、第１の半導体チップｔａが実装済みでステージ２１に再びセットされた支持基板Ｗに対して第２の半導体チップｔｂを実装する際に、支持基板Ｗの各実装領域Ｅに既に実装されている第１の半導体チップｔａのうち、予め設定された８箇所の実装領域Ｅ１〜Ｅ８に実装された半導体チップｔａ１〜ｔａ８の位置情報に基づいて、支持基板Ｗの全体位置を認識するようにした。

このようにすることで、支持基板Ｗの複数の実装領域Ｅに第１の半導体チップｔａが実装された支持基板Ｗに対して、第２の半導体チップｔｂを、支持基板Ｗの全体位置を基準として実装する場合においても、各実装領域Ｅに第１の半導体チップｔａと所望の位置関係で精度よく実装すること可能となる。

すなわち、各実装領域Ｅに第１の半導体チップｔａが実装された支持基板Ｗは、ステージ２１上から一旦搬出され、第２の半導体チップｔｂを実装するときに再びステージ２１に供給載置される。ステージ２１への支持基板Ｗの供給は、搬送ロボット等の搬送手段によって行われる。この際、搬送手段の機械的精度等に起因して、ステージ２１に対する支持基板Ｗの載置位置誤差が生じる。これにより、第２の半導体チップｔｂを実装するときは、第１の半導体チップｔａを実装したときに対して、ステージ２１に対する支持基板Ｗの載置位置にずれが生じる。したがって、第２の半導体チップｔｂを実装する際、支持基板Ｗの位置を改めて認識する。

支持基板Ｗのグローバルマーク等のマークの位置を画像認識する場合、少なからず認識誤差が生じる。これは、第１の半導体チップｔａを実装するときも同様に生じている。両者の認識誤差が同じ方向に同じ量だけ生じるのならば問題は無いが、認識誤差は通常ランダムに生じる。そこで、例えば、第１の半導体チップｔａの実装時にはＸ方向の−（マイナス）側に１μｍの認識誤差が生じ、第２の半導体チップｔｂの実装時にはＸ方向の＋（プラス）側に１μｍの認識誤差が生じたとする。そうすると、第１の半導体チップｔａの実装時に対して支持基板Ｗの全体位置の認識結果に、２μｍのずれが生じることになる。このような認識結果に基づいて第２の半導体チップｔｂを実装した場合、半導体チップｔの実装誤差を考慮すると、各実装領域Ｅにおいて第１の半導体チップｔａと第２の半導体チップｔｂとの相対的な位置関係に３μｍ以上のずれが生じることが考えられる。半導体チップｔの実装工程の後に再配線層を形成する再配線工程が行われるＦＯ−ＷＬＰではこの位置ずれは歩留まりに大きな影響を及ぼすおそれがある。

これに対して、本実施形態は、第２の半導体チップｔｂを実装する際に、支持基板Ｗに既に実装されている第１の半導体チップｔａの位置に基づいて支持基板Ｗの全体位置を認識する。そのため、第１の半導体チップｔａの位置認識時に認識誤差が生じたとしても、その認識誤差は、支持基板Ｗに実装された複数の第１の半導体チップｔａの配置位置に対するものであって、支持基板Ｗ自体に対するもの、つまり、支持基板Ｗのグローバルマークに対するものではない。したがって、第１の半導体チップｔａの実装時における支持基板Ｗの全体位置の認識誤差が第２の半導体チップｔｂの実装時における支持基板Ｗの全体位置の認識誤差に上乗せされることが防止でき、その結果、支持基板Ｗの全体位置の認識誤差が拡大されることが防止できる。よって、第２の半導体チップｔｂを、支持基板Ｗの各実装領域Ｅに対し、各実装領域Ｅに実装されている第１の半導体チップｔａに対して正しい位置関係で精度良く実装することが可能となる。しかも、第２の半導体チップｔｂをクローバル認識方式で実装することができるので、第１半導体チップｔａの実装時と同様の実装効率を維持できる。これにより、製造される半導体パッケージの品質および歩留まり向上と、生産性向上の両立を図ることができる。

また、予め選択された８個の半導体チップｔａ１〜ｔａ８の位置情報に基づいて支持基板Ｗの全体位置を認識するにあたり、認識した８個の半導体チップｔａ１〜ｔａ８の位置情報の適否を評価するようにした。より具体的には、８個の半導体チップｔａ１〜ｔａ８の中からＸ方向、Ｙ方向それぞれについて同一座標上に位置する２つの半導体チップｔの組を複数選択する。そして、予め選択された組の半導体チップｔ同士を結ぶ線分（Ｍ１’、Ｍ２’、Ｍ３’およびＭ４’、Ｍ５’、Ｍ６’）の長さと角度を求め、線分（Ｍ１’、Ｍ２’、Ｍ３’およびＭ４’、Ｍ５’、Ｍ６’）同士の長さと角度が許容範囲内で一致するか否かによって、各半導体チップｔａ１〜ｔａ８の認識位置の適否を判定する。すなわち、許容範囲内であれば「適」、許容範囲外であれば「不適」と判定する。そして、「不適」と判定した半導体チップｔの認識位置は、支持基板Ｗの全体位置を認識する位置情報から排除する。

このようにすることによって、選択された８個の半導体チップｔａ１〜ｔａ８の中に、突発的な位置ずれを生じた半導体チップｔや、アライメントマーク等の位置認識に用いるマークの欠損や汚れにより正しく位置認識ができない半導体チップｔ等の、支持基板Ｗの全体位置を認識するには不適切な半導体チップｔが存在していた場合でも、このような半導体チップｔの影響を受けることなく、支持基板Ｗの全体位置、言い換えれば、支持基板Ｗ上における第１の半導体チップｔａの配置状態を精度よく認識することが可能となる。これによっても、第２の半導体チップｔｂを、支持基板Ｗの各実装領域Ｅに、各実装領域Ｅに実装済みの第１の半導体チップｔａに対して正しい位置関係で精度よく実装することができる。

また、支持基板Ｗの全体位置の認識に用いる半導体チップｔとして、正方形を含む長方形Ｄの軌跡上の各頂点、および各辺の中点に位置する合計８個の半導体チップｔａ１〜ｔａ８を選択した。このようにすることで、Ｘ方向およびＹ方向のそれぞれについて、３本ずつ線分（線分Ｍ１’、Ｍ２’、Ｍ３’および線分Ｍ４’、Ｍ５’、Ｍ６’）を設定することができる。これにより、Ｘ方向、Ｙ方向いずれにおいても、２組以上で線分同士の長さと角度を比較することができるので、１組が許容範囲外であったとしても直ちにエラーとするのではなく、他の組の中に許容範囲内のものがあれば、エラーとすることなく支持基板Ｗの全体位置の認識を継続することができる。したがって、エラーによる実装装置１の停止頻度を低減させることができ、生産性を向上させることが可能となる。

また、８個の半導体チップｔａ１〜ｔａ８を選択する際に、支持基板Ｗに対して仮想的に設定する同心円Ｃの直径、および、この同心円Ｃに内接する長方形の各辺の長さをいずれも支持基板Ｗの半径の以上の長さに設定した。このようにすることにより、各線分Ｍ１’〜Ｍ６’の長さを極力長くとることができる。このため、各線分Ｍ１’〜Ｍ６’の角度の分解能および角度の認識精度を高めることが可能となり、支持基板Ｗの全体位置の認識精度が向上し、第２の半導体チップｔｂの実装精度を向上させることが可能となる。

また、本実施形態の実装装置１によれば、支持基板Ｗに半導体チップｔを実装するにあたり、一定の実装ポジションを設定し、この実装ポジションに、支持基板Ｗの各実装領域Ｅを位置付けるようにステージ２１を移動させるとともに、実装部４０Ａ、４０Ｂの実装ツール４６を移動させることで、一定の実装ポジションで各実装領域Ｅに半導体チップｔを実装するようにした。このようにすることで、支持基板Ｗの位置を定位置に固定とし、各実装領域Ｅに実装ツール４６を移動させて半導体チップｔを実装させる場合に比べて、容易に実装精度を向上させることができる。

すなわち、実装部４０Ａ、４０Ｂの実装ツール４６等の移動は、Ｙ軸移動装置４３を含むＸ、Ｙ、Ｚ方向の移動装置の機械的加工精度等に起因する移動誤差を含む。そして、この移動誤差は、移動位置毎に大きさや方向が不規則に異なる。したがって、実装ツール４６のすべての移動位置において移動誤差を補正することは、莫大な時間を要するため、対応が困難である。

一方、実装ツール４６等の移動は、一定の位置に対する移動に関しては、再現性が非常に高い。そこで、本実施形態では、実装ポジションを一定位置に設定することで、支持基板Ｗの実装領域Ｅに対する半導体チップｔの実装精度を向上させている。

しかも、本実施形態の実装装置１では、左右の実装部４０Ａ、４０Ｂの実装ツール４６による実装ポジションも同じ位置とした。これにより、２つの実装ツール４６を用いて同一の支持基板Ｗに半導体チップｔを実装する場合においても、実装精度を確保しつつ、実装効率の向上を達成している。

なお、上述の本実施形態は例示であり、本発明は本実施形態に限定されるものではない。例えば、電子部品として半導体チップｔを例に説明したが、これに限られるものではなく、ダイオードやコンデンサ等の電子部品であっても良い。また、ＭＣＰの構成例としても、半導体チップｔ同士に限らず、半導体チップｔとダイオードやコンデンサ等の組み合わせであっても良い。

また、ＭＣＰの構成は、一つの実装領域Ｅに２品種の電子部品を実装するものに限らす、３品種以上の電子部品を実装するようにしてもよい。この場合、一つの実装領域Ｅに実装する複数の電子部品は、すべて異なる品種の電子部品の組み合わせであっても、同じ品種の電子部品を含む組み合わせであっても良い。また、３品種以上の電子部品を実装する場合、３品種目以降を実装する際の支持基板Ｗの全体位置の認識は、１品種目（第１）の電子部品の位置に基づいて行っても良いし、２品種目以降の電子部品の位置に基づいて行っても良い。ただし、２品種目以降の電子部品の実装は、同じ電子部品の位置を基準として行った方が相対的な位置精度が良くなると考えられるので、１品種目の電子部品の位置に基づいて支持基板Ｗの全体位置を認識することが好ましい。

また、支持基板Ｗが円形の例で説明したが、他の形状、例えば、長方形の支持基板Ｗであってもよい。支持基板Ｗが長方形の場合には、実装領域Ｅの配置も長方形の配置になると考えられる。そこで、支持基板Ｗの全体位置の認識に用いる８個の半導体チップｔａ１〜ｔａ８は、長方形の配置の頂点に対応して位置する４つの実装領域Ｅと各頂点間の中点に対応して位置する４つの実装領域Ｅに実装された第１の半導体チップｔａを選択すれは良い。

また、第１の半導体チップｔａを支持基板Ｗに実装する際に、選択された８個の半導体チップｔａ１〜ｔａ８から先に実装するようにしても良い。このようにした場合、支持基板Ｗに第１の半導体チップｔａを実装している途中で、何らかの不具合により半導体チップｔの実装が中断し、ステージ２１から支持基板Ｗが搬出されることがあったとしても、不具合が解消し、当該支持基板Ｗがステージ２１上に再び供給されたときには、実装済みの８個の半導体チップｔａ１〜ｔａ８の位置を頼りに支持基板Ｗの全体位置を認識することもできる。

また、８個の半導体チップｔａ１〜ｔａ８の位置情報の評価によってエラーとなったときに、認識する半導体チップｔを変えて再認識するようにしても良い。例えば、予め再認識用の半導体チップｔａ１’〜ｔａ８’（図６参照）を設定しておき、エラーが発生したときにこれらの半導体チップｔａ１’〜ｔａ８’の位置を認識しても良い。再認識用の半導体チップｔａ１’〜ｔａ８’は、長方形Ｄとは異なる、同心円Ｃに内接する長方形Ｄ’を設定し、この長方形Ｄ’に基づいて設定すれば良い。

また、８個の半導体チップｔａ１〜ｔａ８は、支持基板Ｗのグローバルマークの位置に基づいて割り出すようにしても良い。すなわち、支持基板Ｗ上において８個の半導体チップｔａ１〜ｔａ８が実装された実装領域Ｅの位置情報は設計データ等から既知であり、支持基板Ｗは搬送手段（不図示）等による搬送誤差の範囲内でステージ２１上に供給されるので、８個の半導体チップｔａ１〜ｔａ８をこの位置情報に基づいて第２のカメラ２３の撮像視野内に位置付けることは可能である。しかしながら、より信頼性を高めるために、支持基板Ｗのグローバルマークの位置に基づいて割り出すようにしても良い。

また、支持基板Ｗに半導体チップｔをフェイスアップで実装する例で説明したが、これに限られるものではなく、フェイスダウンで実装しても良い。フェイスダウンで実装を行う場合、移載部３０Ａ、３０Ｂの反転機構３２を用いて吸着ノズル３１を反転させることで取り出した半導体チップｔを反転させ、反転させた半導体チップｔを吸着ノズル３１から実装ツール４６に直接受渡す。そして、実装ツール４６を実装ポジションに移動させる途中で実装ツール４６に吸着保持された半導体チップｔの位置を不図示の第４のカメラを用いて認識し、支持基板Ｗの実装領域Ｅに実装するようにすれば良い。フェイスダウンで実装した場合、半導体チップｔは、フェイス面を支持基板Ｗに対向させて実装されるので、実装後にフェイス面を撮像することができない。そこで、実装ツール４６に吸着保持された半導体チップｔの位置を不図示の第４のカメラを用いて認識するときに、半導体チップｔの外形を一緒に認識し、当該半導体チップｔのアライメントマークと外形との位置関係を認識して記憶部５１に記憶させておく。そして、支持基板Ｗに実装された８個の半導体チップｔａ１〜ｔａ８の位置を認識するときには、半導体チップｔａ１〜ｔａ８の外形を認識し、記憶部５１に記憶した外形位置とアライメントマークとの位置関係に基づいて半導体チップｔａ１〜ｔａ８の位置を認識すればよい。このとき、不図示の第４のカメラでの撮像時と第２のカメラ２３での撮像時とでは、半導体チップｔａ１〜ｔａ８を撮像する面が表裏反対になるので、外形位置とアライメントマークとの位置関係が反転することは言うまでもない。また、半導体チップｔの外形位置とアライメントマークとの位置関係は、少なくとも８個の半導体チップｔａ１〜ｔａ８について記憶部５１に記憶させれば良い。

また、評価処理において、Ｘ方向に沿う３本の線分Ｍ１’、Ｍ２’、Ｍ３’およびＹ方向に沿う３本の線分Ｍ４’、Ｍ５’、Ｍ６’それぞれについて長さと角度を比較することで評価を行っているが、この評価は、Ｘ方向とＹ方向うち片方だけの評価としても良い。すなわち、支持基板Ｗに実装された第１の半導体チップｔａの配置が図９に示すような平行四辺形の配置になることがほとんどないような場合など、片方だけを評価すれば問題ないと判断できる場合には片方だけの評価としても良い。

また、８個の半導体チップｔａ１〜ｔａ８の位置情報に基づいて支持基板Ｗの全体位置を認識するものとしたが、半導体チップｔの数はこれに限られるものではなく、４個以上であればよい。

また、単一の実装装置１を用いて、支持基板Ｗ上に第１の半導体チップｔａ（第１の電子部品）と第２の半導体チップｔｂ（第２の電子部品）を実装するものとして説明したが、これに限られるものではない。例えば、実装装置１を２台用意し、１台の実装装置１によって支持基板Ｗに第１の半導体チップｔａを実装し、他の１台の実装装置１によって第１の半導体チップｔａが実装済みの支持基板Ｗに第２の半導体チップｔｂを実装する場合であっても、本発明を他の１台の実装装置１に適用することが可能である。

１ 実装装置
１０ 部品供給部
２０ ステージ部
２１ ステージ
２３ 第２のカメラ
３０、３０Ａ、３０Ｂ 移載部
３１ 吸着ノズル
３４ Ｘ方向移動装置
３５ 昇降装置
３６ Ｙ方向移動装置
４０、４０Ａ、４０Ｂ 実装部
４５ 実装ヘッド
４６ 実装ツール
４７ 中間ステージ
４８ 第３のカメラ
５０ 制御部
５１ 記憶部
Ｗ 支持基板
Ｅ 実装領域
Ｃ 同心円
Ｄ 内接する長方形
ｔ 半導体チップ

Claims (6)

1. 支持基板の複数の実装領域に電子部品を実装する実装部と、前記支持基板を撮像する撮像部と、前記実装部と前記撮像部を制御する制御部と、を備え、前記撮像部による撮像画像に基づいて求めた前記支持基板の全体位置に基づいて前記実装部を制御して、前記支持基板の複数の実装領域に電子部品を実装する電子部品の実装装置であって、
   制御部は、前記複数の実装領域に第１の電子部品が実装された支持基板における各実装領域に第２の電子部品を実装するに際し、前記支持基板の複数の実装領域に既に実装されている前記第１の電子部品のうち予め設定された４つ以上の前記第１の電子部品を前記撮像部に撮像させ、前記撮像部の撮像画像に基づいて前記第１の電子部品の位置情報を取得し、取得した前記位置情報に基づいて前記複数の実装領域に前記第２の電子部品の実装を行うように前記実装部を制御する
   ことを特徴とする電子部品の実装装置。
2. 制御部は、前記撮像部の撮像画像に基づいて得た前記第１の電子部品の位置情報の適否を評価する
   ことを特徴とする請求項１記載の電子部品の実装装置。
3. 制御部は、前記第１の電子部品の位置情報の適否を、前記４つ以上の前記第１の電子部品の中から予め選択された２組以上の、２つの電子部品から成る組において、前記組毎に前記第１の電子部品同士を結んだ線分の長さと角度を求め、これら線分同士の長さと角度を比較することによって評価する
   ことを特徴とする請求項１または２記載の電子部品の実装装置。
4. 前記予め設定された前記第１の電子部品の数は８個であり、
   前記制御部は、予め設定された８個の前記第１の電子部品を前記撮像部に撮像させる
   ことを特徴とする請求項１〜３のいずれかに記載の電子部品の実装装置。
5. 前記支持基板は、円形を成す支持基板であり、
   前記制御部は、前記８個の第１の電子部品を、前記支持基板の半径以上の直径を有する前記支持基板上の同心円に関し、この同心円に内接する長方形の４つの頂点と４つの辺の中点に基づいて設定する
   ことを特徴とする請求項１〜４のいずれかに記載の電子部品の実装装置。
6. 撮像部による撮像画像に基づいて求めた支持基板の全体位置に基づいて実装部により、前記支持基板の複数の実装領域に電子部品を実装する電子部品の実装方法であって、
   前記複数の実装領域に第１の電子部品が実装された支持基板における各実装領域に第２の電子部品を実装するに際し、前記支持基板の複数の実装領域に既に実装されている前記第１の電子部品のうち予め設定された４つ以上の前記第１の電子部品の撮像画像に基づいて前記第１の電子部品の位置情報を取得し、取得した前記位置情報に基づいて前記複数の実装領域に前記第２の電子部品の実装を行う
   ことを特徴とする電子部品の実装方法。

Images