CN101436560A - 半导体装置的制造装置和半导体装置的制造方法 - Google Patents

半导体装置的制造装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN101436560A
CN101436560A CNA2008101782778A CN200810178277A CN101436560A CN 101436560 A CN101436560 A CN 101436560A CN A2008101782778 A CNA2008101782778 A CN A2008101782778A CN 200810178277 A CN200810178277 A CN 200810178277A CN 101436560 A CN101436560 A CN 101436560A
Authority
CN
China
Prior art keywords
mentioned
object thing
welding
soldering tip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101782778A
Other languages
English (en)
Other versions
CN101436560B (zh
Inventor
冲田孝典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101436560A publication Critical patent/CN101436560A/zh
Application granted granted Critical
Publication of CN101436560B publication Critical patent/CN101436560B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明目的在于提供一种能够适当地控制进行焊接时焊头等的动作的半导体装置的制造装置和半导体装置的制造方法。该制造装置具备内置有加热器(14)的焊头(12)、焊台(10)，和用来适当地设定焊头(12)的下降量的设备。摄像机(20)能够在焊头(12)保持第1焊接对象物并且焊台(10)载置有第2焊接对象物的状态，并且是第1、第2焊接对象物接触之前的状态下，拍摄焊头(12)与焊台(10)之间的间隙。控制部(23)根据摄像机(20)的摄影图像算出焊头(12)的下降量，并使焊头(12)按照算出的下降量下降。

Description

半导体装置的制造装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造装置和半导体装置的制造方法。
背景技术
现有技术中已知的有下述的专利文献1中公开的、在焊头或焊台中内置加热器的半导体装置的制造装置。在该装置中，首先由焊头保持具有凸块的半导体芯片，并将基板载置在焊台上。然后将焊头向焊台侧移动，使得半导体芯片的凸块与基板抵接。该配置完成后，使加热器的加热温度上升，从而使凸块熔融。
在专利文献1的技术中，除了在上述配置完成后将凸块熔融的时机以外，加热器的温度都低。例如在每个工序的开始焊头接受半导体芯片时、焊头向焊台侧移动期间、以及焊头下降过程等期间，使加热器的温度为充分低于凸块熔融点的温度。
另一方面，从高生产率的观点考虑，希望一种能够更高速地进行制造的制造技术。然而，在专利文献1的技术中，在缩短制造时机上存在难点。具体来说，在专利文献1中，在将半导体芯片和基板定位后，开始加热器的温度上升。为了使加热器的温度上升下降，一定程度的调整时机是不可或缺的。因此，在专利文献1的技术中，在半导体芯片和基板定位后直到凸块熔融来实现焊接，至少消耗该调整时机以上的时机。
针对于此，尝试通过下述专利文献2和3所示的技术解决。在专利文献2和3中，利用设置在焊头侧的加热器使该焊头所保持的半导体芯片的凸块熔融，然后使该凸块熔融状态的半导体芯片与基板接合。根据该技术，由于在半导体芯片与基板进行接合的时机之前使凸块熔融，所以与像专利文献1那样在半导体芯片和基板定位后使加热器的温度上升的方式相比，能够缩短(削减)接合时的加热器温度的上升所消耗的时机。其结果为能够高速地推进焊接工序。
专利文献1：日本特开2006-73873号公报
专利文献2：日本特开2005-259925号公报
专利文献3：日本特开平9-92682号公报
另外在进行焊接时，优选适当地控制焊头的位置。即优选适当地确定，从焊头保持半导体芯片并且基板载置在焊台上的状态，然后使焊头朝焊台侧接近时的位移量(下降量)。作为其理由例如可以举出以下事项。半导体芯片和基板的厚度以及凸块的高度等理想的是优选在同一规格内分别为恒定的尺寸。然而，现实中它们的尺寸在一定程度的公差范围内不均。因此，焊接时的焊头与焊台之间的距离的最佳值在每次的工序中都变化。例如在将焊接时的焊头与焊台之间的距离固定为某一特定距离的情况下，即使关于某一半导体芯片与基板的一个组合凸块适当地接触，但是有时关于其他的半导体芯片与基板的组合存在彼此的凸块过于接近的情况。
在这点上，在像专利文献1那样是在半导体芯片与基板抵接后使凸块熔融的技术的情况下，可以使用利用测力传感器的接触检测方法(该方法在专利文献1中也有记载)。在该接触检测方法中，通过在焊头侧搭载测力传感器，在焊头的下降过程中，能够检测由于半导体芯片的凸块与基板的凸块的抵接而产生的载荷。这是由于，如果检测到该载荷，则能够判断在该时刻半导体芯片与基板经由凸块相互接触。
但是如果要将上述的接触检测方法援引到专利文献2和3中，则存在以下的难点。在凸块熔融的状态下，半导体芯片的凸块与基板的凸块抵接时产生的载荷极小，检测该载荷在现实中很难。因此，即使将上述的接触检测方法应用于专利文献2和3，也难以使焊头在适当的位置停止。于是，本申请的发明者鉴于这点反复进行认真研究，结果得出了能够适当地控制焊头的动作的其他方法。
发明内容
本发明是为了解决上述的课题而完成的，其目的在于提供一种能够适当地控制进行焊接时焊头等的动作的半导体装置的制造装置和半导体装置的制造方法。
本发明的其他目的和优点、以及本申请所包含的其他发明的目的和优点从以下的记载中变得清楚。
根据本发明的一个实施例，提供一种具备焊头、焊台、摄像机和与它们连接的控制部的半导体装置的制造装置。摄像机能够在焊头保持第1焊接对象物并且焊台载置有第2焊接对象物的状态、并且是第1、第2焊接对象物接触之前的状态下，拍摄焊头与焊台之间的间隙。控制部根据摄像机的摄影图像确定焊头的位移量(下降量)，并使焊头按照该位移量下降。
根据该实施例，能够适当地设定焊接工序中进行焊接工序时的焊头等的位移量。
附图说明
图1是表示本发明的实施方式1的制造装置的构成的图。
图2是在实施方式1中摄像机20所拍摄的图像的影像图。
图3是用于随着时间的经过说明实施方式1的制造方法中的加热器温度和焊头位置的图。
图4是表示相对于实施方式1的比较例的图。
图5是表示本发明的实施方式2的装置构成的图。
图6是表示本发明的实施方式3的制造装置的构成的图。
图7是表示本发明的实施方式4的芯片交接方法的装置构成的图。
图8是表示实施方式4的变形例的图。
图9是表示本发明的实施方式5的芯片交接方法的装置构成的图。
图10是表示实施方式5的变形例的图。
标号说明
2 基板
3、5、8 凸块
4、7 半导体芯片
10 焊台
12 焊头
14 加热器
15 控制部
16 头位置控制机构
17 臂部
18 焊台
19 加热器
20 摄像机
22 LED照明
23 控制部
30 激光位移计
32 激光位移计
34 控制部
40 芯片保持台
42 橡胶夹头
43 空气喷射机构
44 引导件
48 焊头
53 负压产生机构
54 橡胶针
具体实施方式
在以下的实施方式的说明中，半导体芯片和基板等成为焊接接合的对象的各种零件也统称为“焊接对象物”。例如在具备凸块的半导体芯片的情况下，把凸块和半导体芯片看成一体，考虑成一个焊接对象物。基板也同样。
此外，也有时将焊接对象物彼此接合的部位总括性地称为“接合部位”。该“接合部位”在半导体芯片和基板具备凸块以用于焊接接合的情况下是指该凸块，在半导体芯片和基板具备焊盘以用于焊接接合的情况下是指该焊盘。
实施方式1
[实施方式1的装置的构成]
图1是表示本发明的实施方式1的半导体装置的制造装置的构成的图。该装置具备焊台10和焊头12。该装置使用焊台10和焊头12具有将半导体芯片接合在基板上的功能。该装置例如在制造由BGA(BallGrid Array)类型或LGA(Land Grid Array)类型的封装构成的半导体装置时使用，具体来说在所谓的倒装接合工序中使用，即使在硅等基板上形成有集成电路的半导体芯片、与在树脂等基板上形成有半导体装置的外部电极和与该外部电极连接的配线的配线基板接合的工序。此外，除了该配线基板以外，也可以在所谓的叠层芯片结构中用于使半导体芯片与其他的半导体芯片(在硅等基板上形成有包含晶体管的集成电路的所谓IC芯片、或在硅等基板上仅形成有配线的芯片等)接合的工序。
在焊台10上的焊头12下方的位置载置有基板2。在基板2的朝向纸面上方的面上设置有多个凸块3。此外，如图1所示，焊头12构成为能够保持半导体芯片4。在半导体芯片4的下侧面设置有多个凸块5。在实施方式1中，这些凸块3、5都通过焊料形成。
在图1中的焊头12与半导体芯片4接触的部位上搭载有能够真空吸附半导体芯片的机构。焊头12内置有加热器14。加热器14能够使焊头12的纸面下方侧端部的温度上升至至少焊料熔融点(例如260℃以上的高温)。
通过使加热器14的温度上升，能够加热焊头12所保持的半导体芯片4。根据这样的构成，从加热器14经由半导体芯片4向凸块5传递热，从而能够将凸块5平稳地加热并熔融。
焊头12与头位置控制机构16连接。该头位置控制机构16构成为能够使焊头12沿纸面的上下方向移动。
实施方式1的装置具备控制部23。控制部23分别与焊头12、头位置控制机构16和加热器14连接。通过从控制部23侧给出控制信号，来控制焊头12的动作(三维方向的移动和真空吸附等)和加热器14的加热温度。
实施方式1的装置具备摄像机20。摄像机20能够拍摄半导体芯片4与基板2接近的状态。具体来说，摄像机以能够观察半导体芯片4与基板2之间的间隙的大小的方式配置在它们的横侧。在朝向摄像机20侧配置有LED照明22。通过使LED照明22照射照明光，能够使摄像机20的摄影图像变得鲜明。
摄像机20与控制部23连接。在控制部23中预先存储有进行摄像机20的摄影图像数据的分析的程序。通过该程序能够读取所拍摄的结构物的现实尺寸。此外，这样根据图像数据测定现实尺寸的技术是在现有的图像分析领域中已经使用的公知的技术。因此省略其详细的说明。
如后述的装置动作的说明中叙述的那样，控制部23存储有根据摄像机20的摄影图像算出使焊头12下降时的位移量(下降量)的程序。控制部23根据该程序所算出的下降量，对进行焊接工序时的焊头12的动作进行控制。
[实施方式1的装置的动作和制造方法]
以下使用图1说明实施方式1的装置的动作和实施方式1的制造方法。图1(a)、(b)、(c)表示载置在焊台10上的基板2与保持在焊头12上的半导体芯片4焊接接合的过程。
在本实施方式中，加热器14的温度通过控制部23的控制在制造工序期间保持在凸块熔融点左右(即本实施方式中采用的焊料熔点260℃以上)。具体来说，在本实施方式中，在制造工序中使加热器14的温度为恒定的280℃。以下以此为前提继续说明。
(载置工序、接受工序、熔融工序)
在实施方式1中首先在焊台10上载置基板2。另一方面，半导体芯片4在制造装置内的其他场所被焊头12吸附，交接至焊头12并保持在那里。焊头12移动至焊台10上方，并使半导体芯片4与基板2对置。之后使焊头12下降，使焊头12与焊台10接近，但是在半导体芯片4与基板2的各自的焊料凸块彼此接触之前，暂时停在制造装置中预先设定的位置。图1(a)图示了该状态。由于加热器14的温度如已经说明的那样保持高温，所以在焊头12吸附保持半导体芯片4之后，凸块5立即熔融。因此在本实施方式中，在图1(a)所示的时刻，凸块5已经处于熔融状态。另一方面，基板2的凸块3是固体状态。
(测定工序)
接着在实施方式1中，通过以下说明的方法，准确地设定进行焊接时的焊头12的位移量(换言之动作量)。基本上，首先在焊头12保持焊接对象物并且焊台10载置有焊接对象物的状态、并且是这些焊接对象物接触之前的状态(以下也将该状态称为“焊接前状态”。图1(a)是其中一个形式)下，对这些焊接对象物进行用来确定使焊头12从焊接前状态下降的位移量的测定。
在本实施方式中，如图1(a)所示，在使焊头12临时停止的状态下，摄像机20取得半导体芯片4与基板2之间的间隙的图像。
图2表示摄像机20所拍摄的图像的影像。控制部23取得摄像机20的摄影图像的数据，并使用图像分析技术从该图像数据算出焊接对象物之间的间隙的大小。更具体地说，控制部23算出图2中的凸块3与凸块5之间的距离(以下将该距离也像图2中记载的那样称为“GAP尺寸”)。在实施方式1中，关于图2中由虚线四边包围的多个凸块对分别取得GAP尺寸。之后算出所得到的多个GAP尺寸的平均值。
(接触工序)
控制部23根据测定结果即GAP尺寸的平均值，然后确定使焊头12从图2的状态下降的下降量。具体来说，控制部23将与GAP尺寸的平均值相同的距离或对该平均值加上了修正量的距离确定为下降量。
然后，头位置控制机构16根据来自控制部23的控制信号，使焊头12从图1(a)的焊接前状态下降该确定的下降量(图1(b))。这样，熔融状态的凸块5与凸块3接触。通过凸块5的接触，借助从凸块5传导的热使凸块3也熔融。在本实施方式中，通过图1(a)、(b)的状态将加热器14的温度保持为恒定。
根据实施方式1，由于适当地算出焊头12的下降量，所以在凸块5熔融的情况下，也能够使焊头12下降至凸块3、5不离得太近或太远的适当位置。其结果为，在每次的工序中都能够稳定地形成良好的焊接接合。
(头分离工序)
接下来，如图1(c)所示，控制部23以下述方式控制头位置控制机构16：使焊头12停止吸附以使半导体芯片4离开焊头12，并且使焊头12上升。在本实施方式中，在焊头12上升时，加热器14的温度也保持高温状态。即，在焊头12与半导体芯片4即将分离之前，从焊头12向半导体芯片4传递热。另外，在焊头12从半导体芯片4离开的瞬间，停止对半导体芯片4的加热，半导体芯片4和凸块5的温度开始下降。不久，凸块5的温度充分地低于焊料熔融点，凸块5固化。其结果为，半导体芯片4、凸块5、凸块3和基板2接合，焊接完成。
图3是用于说明实施方式1中的加热器14的温度、焊头12的位置变化以及摄像机20的图像摄影时机的图。图3是随着时间表示加热器14的温度与焊头12的高度方向的位置(头位置)的对应的图。从纸面左侧朝右侧的方向与时间轴对应。
如已经说明的那样，在实施方式1中，在制造工序中，加热器14的温度保持在280℃。从接受半导体芯片4之后，焊头12保持凸块5熔融的半导体芯片4的状态(S1)进行说明。焊头12以高度恒定的方式沿横向移动。当焊头12与焊台10对置，半导体芯片4位于基板2的上方时(S2)，完成水平方向的定位，进行校正。
然后使焊头12下降至中途并临时停止(S3)。在停止位置利用摄像机20进行图像摄影，计测GAP尺寸，并算出GAP尺寸的平均值。之后根据该平均值使焊头12继续下降并使凸块3、5接触(S4)。然后保持加热器14的温度并使焊头12离开半导体芯片4而开始上升(S5)。然后焊头12开始沿横向移动以接受其他半导体芯片。对多个半导体芯片重复进行步骤S1～S5的过程。
此外，不需要在焊台10上特别设置加热器，但是也可以是以下形式：即，在焊台10上也设置加热器，在制造工序中利用焊台侧加热器将基板2加热至不超过基板2的材料的耐热性的低温度范围(例如100℃左右)。
[使用比较例的实施方式1的效果说明]
下面使用以下的比较例说明实施方式1的效果。
(比较例)
为了方便地说明本实施方式的效果，在图4中表示在每次焊接时加热器的温度上升、下降的情况下的状态。图4是随着时间表示加热器14的温度与焊头12的高度方向的位置(头位置)的对应的图。从纸面左侧朝右侧的方向与时间轴对应。此外，在图4中表示从焊头12已经保持半导体芯片4的状态、头位置怎样变化。
在比较例中，在焊头12下降前，加热器14的温度为150℃。因此，即使焊头12保持着半导体芯片4，凸块5也处于固体状态。
之后，在比较例中，在焊头12下降并停止在既定的位置之后，使加热器14的温度上升。如已经说明的那样，焊头12应停止的位置是凸块5与凸块3接合的位置。在比较例的情况下，由于焊头12以凸块5是固体的状态下降，所以焊头12停止的位置成为凸块5与凸块3抵接的位置。
在加热开始后，使加热器14的温度上升至280℃。在图4中，加热器的温度上升所消耗的时间作为
Figure A200810178277D00131
表示。然后，在比较例中，在经过了
Figure A200810178277D00132
后，使加热器14的温度下降并再次成为150℃。这样，凸块5固化，半导体芯片4和基板2经由凸块3、5接合。在图4中，加热器的温度下降所消耗的时间作为
Figure A200810178277D00141
表示。
在经过
Figure A200810178277D00142
之后，使半导体芯片4离开，并使焊头12上升。然后焊头12接受其他的半导体芯片4，并再次重复同样的步骤。这样，根据比较例，在使焊头12下降并使半导体芯片4和基板2的凸块3、5抵接之后，经过了时间
Figure A200810178277D00143
然后使头上升，一次的焊接工序结束。
(实施方式1的效果)
将实施方式1和比较例进行比较，如图3所示，实施方式1在加热器14的温度在制造工序中始终保持在280℃这点上与比较例不同。其结果为，在与比较例的关系中，实施方式1首先具备
Figure A200810178277D00144
的削减效果。与比较例的不同在焊头12下降前、保持半导体芯片4的时刻凸块5处于熔融状态。然后，凸块5以已经熔融的状态与固体状态的凸块3接触。因此不像比较例那样需要凸块熔融时间
此外，实施方式1起到削减比较例中的
Figure A200810178277D00146
的效果。即，在实施方式1中，如在头分离工序的说明中已经叙述的那样，以加热器14的温度保持280℃的状态使半导体芯片4离开并使焊头12开始上升。因此与比较例不同，不会产生使加热器14的温度下降的时间。
因此，与临时使焊头12的温度下降然后使该焊头12上升的情况相比，实施方式1能够使焊接工序至少加快凸块固化用的冷却时间t3。结果能够缩短制造时间。在比较例中，温度上升通过提高加热器的动力等能够容易地加速，但是温度下降是通过关掉加热器进行自然冷却，所以一般时间
Figure A200810178277D00148
比时间长。典型的是，是1～2秒，是4～5秒，时间
Figure A200810178277D001412
比时间
Figure A200810178277D001413
长两倍以上。因此，像实施方式1这样，与省略加热时间
Figure A200810178277D001414
相比，省略冷却时间在缩短时间方面更有效果。
而且，根据实施方式1，由于使半导体芯片4以凸块5保持熔融状态的状态离开，所以能够在去除来自焊头12的外力的自然状态下使凸块5固化。在这样的情况下，具有能够减小残存在凸块中的内部应力的优点。根据像比较例那样通过使加热器14的温度下降来冷却固化凸块5的方法，在凸块5的冷却固化过程中，会从焊头12侧施加力。由于该力会在固化后的凸块5内残存不需要的应力。
与比较例相比，根据实施方式1，能够将凸块5固化时残存的应力抑制得较小，至少能够消除因焊头12引起的残存应力。其结果为，从抑制残存应力的观点来看，能够获得更高质量的凸块结合。这样，在实施方式1中，通过使半导体芯片4以加热器维持高温的状态离开并使焊头12上升，也能够实现凸块接合状态的高质量化。
此外，如上述说明的那样，在实施方式1中，在保持加热器14的温度高于凸块材料的熔融点的同时，反复进行将半导体芯片4放置在基板2上的过程。这样，只要将加热器14的输出持续维持在高于凸块熔融点的温度，不用考虑加热器侧的控制状况，就能够使焊头12的动作最大限度地高速化。
此外，如已经说明的那样，在实施方式1中，与专利文献1中公开的使用测力传感器的方法不同，通过使用摄像机20等的测定工序，来适当地设定焊头12的下降量。
即，在实施方式1中，在焊接前状态下一度进行摄像机20的测定，并根据测定值设定焊头12的下降量。然后使焊头12从焊接前状态继续下降该下降量。
由此，即使在凸块5熔融的情况下，也能够使焊头12下降至凸块3、5不离得太近或太远的适当位置。因此在每次的工序中都能够稳定地形成良好的焊接接合。
特别是像实施方式1那样的使用摄像机的图像分析所进行的计测方法能够对焊接对象物进行非接触的计测。即，通过利用从焊接对象物侧检测光(更准确地讲是通过LED照明22等光源形成的、来自两个焊接对象物之间的间隙部分的光与来自两个焊接对象物本身的光的对比)的光学测定方法，能够对半导体芯片和焊接对象物进行非接触的计测。因此，在凸块处于熔融状态的时机也能够没有障碍地进行距离的测定。
此外，由于是利用图像分析的计测方法，所以图3所示的GAP检测所需的时间例如比图4的比较例所示的时间
Figure A200810178277D00151
短十分之一左右。例如GAP检测需要0.1秒。因此在实施方式1中，即使代替能够消除时间
Figure A200810178277D00152
而追加GAP检测时间，也能够缩短时间。此外，由于该计测方法能够统一地取得多个部位的距离信息，所以从求出多个部位的GAP尺寸的平均值等观点来看，极有效果。
此外，在像专利文献1那样使用测力传感器的接触检测方法中，由于不能预测焊头的下降停止时期，所以需要一定程度地抑制(减慢)焊头12的下降速度地使焊头12下降。另一方面，在实施方式1中，在校正后，使焊头12以在装置动作前预先确定的下降量下降并暂时停止，在经过GAP测定期间后，下降根据测定结果确定的下降量，即在确定焊头12的下降量的基础上控制焊头12，所以也可以不对焊头的移动速度设置制约。即，具有焊头12的下降速度能够大于使用测力传感器的接触检测方法时的头的下降速度的优点。这样，本实施方式的位置控制方法是也有助于焊接工序的进一步高速化的优异的方法。
如上所述，根据实施方式1，能够同时实现焊接工序的高速化和焊头12的适当的下降量调整。因此能够在每次实现均质的凸块接触状态的同时，进行高速且稳定的焊接工序。
[实施方式1的变形例]
(第1变形例)
在实施方式1中，仅在焊头12中内置加热器14。然而，本发明不限于此，也可以不在焊头12中而在焊台10中内置加热器，或者在焊头12和焊台10中都内置加热器。在该情况下，将具有凸块的半导体芯片载置在焊台10上，对加热器14应用的加热至凸块熔融温度以上的温度调节的内容也可以同样地应用于焊台10的加热器。
此外，也可以与本实施方式不同，而是在焊头12侧的焊接对象物上具备凸块，在焊台侧的焊接对象物上不设置凸块的形式。在该情况下，用于确定焊头的下降量的测定使用与实施方式1相同的方法，例如计测半导体芯片的凸块前端、和基板中与该凸块接合的焊盘(或该焊盘附近的基板表面)的距离。
(第2变形例)
在实施方式1中，在进行焊接的前后分别将加热器14的温度保持在凸块熔融点以上，削减了比较例中的时间
Figure A200810178277D00161
和时间
Figure A200810178277D00162
双方。但是可以独立地仅利用时间
Figure A200810178277D00163
的时间削减的思想(换言之仅仅与实施方式1中的头分离工序相关的技术)。
具体来说，首先与比较例相同地使加热器14为低温并使焊头12下降，在凸块3、5抵接后使加热器温度上升。焊头12的下降量可以与实施方式1同样地利用摄像机20等光学机构对焊接对象物进行外观测定并确定，但是也可以像现有技术那样在焊头12上设置测力传感器，利用测力传感器进行凸块的接点检测，从而决定下降量。之后，在经过了相当于时间
Figure A200810178277D00171
的时间以后，使焊头12以加热器14维持高温的状态上升以削减
Figure A200810178277D00172
这是由于，由此至少能够获得时间
Figure A200810178277D00173
的削减效果和凸块内残存应力的降低效果。
此外，在仅利用时间
Figure A200810178277D00174
的时间削减的思想的情况下，实施方式1所具备的焊接前状态的测定和位移量的计算的技术不是必需的。这是由于，不管直到头分离工序之前的制造过程是怎样的，只要使焊头12以加热器温度保持高温的状态从半导体芯片4分离，都能够获得已经说明的时间
Figure A200810178277D00175
的削减效果和凸块内残存应力的抑制效果。
(第3变形例)
在实施方式1中，也如图3所示，加热器14的温度在处理过程中固定在高于凸块熔融点的温度(具体来说在实施方式1中是280℃以上)。但是本发明不限于此。从削减时间
Figure A200810178277D00176
的观点来看，只要凸块5以熔融的状态与凸块3接触即可。因此，在图1(b)所示的凸块3、5的接触状态以外的时期，加热器14可以瞬间或一定时间地处于低温。
例如即使在焊头12接受半导体芯片4的瞬间，加热器14处于低温，之后在半导体芯片被搬送至焊接前状态之间，使加热器14成为高温，也能够在凸块3、5接触前使凸块5成为熔融状态。
(第4变形例)
实施方式1使用熔点为260℃的焊料来形成凸块3、5。但是凸块的材料不限于这样的材料。具体来说，例如可以使用不含铅或只含有环境负荷小的程度(不到0.1wt％)的铅的所谓无铅焊料。例如可以使用Sn中含有1～4％的Cu的材料作为无铅焊料。此外也可以使用Sn-Bi类、Sn-Ag类或纯Sn的材料等作为无铅焊料。
制造工序中加热器14的温度只要适当地变更为与各凸块形成材料的熔点对应的温度即可。只要使加热器14的输出足够大以使经由焊头12和半导体芯片4在凸块5上实际表现的温度是凸块形成材料的熔融点以上的温度即可。此外表示一个例子，在使用Sn1％Ag0.5％Cu的焊料材料的情况下，该焊料材料的熔点是210℃。
(第5变形例)
此外，实施方式1在两个焊接对象物间的间隙中计测一个焊接对象物的接合部位的前端(半导体芯片4的凸块5的下端)、与另一个焊接对象物的接合部位的前端(基板2的凸块3的上端)的距离(图2中的“GAP尺寸”)。然后根据多个GAP尺寸的计测值的平均值进行焊头12的位置控制。
然而，用于焊头12的位置控制的计测的值并不仅指GAP尺寸。在焊接对象物上有接合部位(凸块)和非接合部位(半导体芯片和基板的表面)，焊接对象物的表面是所谓凹凸形状。因此从表面方向观察，两个焊接对象物之间的间隙大小不是恒定的。
在使两个焊接对象物位于接合部位对置的位置的情况下，这两个焊接对象物之间的最短距离是彼此的接合部位前端的间隔(对置的凸块之间的距离即GAP尺寸)。此外，这两个焊接对象物之间的最长距离是彼此的非接合部位的间隔(非凸块形成部位之间的距离例如半导体表面与基板表面的距离)。“焊接对象物之间的间隙大小”至少有这两个值。
从反映尺寸不均这个观点来看，例如也可以计测非凸块形成部位之间的距离并加以利用。具体来说，作为实施方式1的变形例，也可以测定半导体芯片4的下表面与基板2的上表面之间的距离(以下也称为“芯片-基板间距离”)，而不是测定GAP尺寸。
在该情况下，计算这次测定的芯片-基板间距离与预先确定的基准距离的差，使焊头12下降该差的值地进行焊接。这样，能够使半导体芯片与基板之间每次离开相同的距离。其结果为，能够以均一的芯片-基板间距离制造多个半导体装置。在所制造的半导体装置的规格上，特别是在芯片-基板间的尺寸重要的情况下，也可以采用这样的形式。此外，当然也可以测定一个焊接对象物的凸块前端与另一个焊接对象物的非凸块形成面之间的距离，并根据该测定值进行焊头12的位置控制。
(第6变形例)
在实施方式1中采用了在半导体芯片4与基板2接合时使焊头12下降的形式，但是也可以通过使焊台10上升来使半导体芯片4与基板2接合。在该情况下，使控制部23所确定的下降量为使焊台10与焊头12从焊接前状态接近的位移量，使焊台10从焊接前状态向焊头12的方向上升该位移量。此外，也可以采用使焊台10和焊头12都可动，并使焊台10和焊头12双方按照上述位移量接近的形式。
实施方式2
以下使用图5说明本发明的实施方式2。实施方式2在以下这点上与实施方式1共通：即，在焊接前状态下进行测定来确定焊头12的下降量，并适当地进行之后的焊头12的位置控制。
在实施方式2中，不像实施方式1那样计测焊接对象物之间的间隙，而是分别计测各焊接对象物的尺寸，并根据该计测结果算出下降量。
[实施方式2的构成]
如图5所示，实施方式2的装置具备激光位移计30和激光位移计32。激光位移计30在焊头12的下侧离开半导体芯片4地配置在与其对置的位置，用来测定半导体芯片4的厚度尺寸。激光位移计32在焊台10的上侧离开基板2地配置在与其对置的位置，用来测定基板2的厚度尺寸。这样的激光位移计的原理和构成已经公知。因此在此不继续进行详细说明。
实施方式2的装置具备控制部34。控制部34与实施方式1的控制部23同样，分别与焊头12、头位置控制机构16和加热器14连接，并进行它们的控制。此外，控制部34与激光位移计30、32连接，从而能够取得激光位移计30、32的测定数据。
此外，控制部34构成为能够掌握焊头12对于焊台10的相对位置。这例如在头位置控制机构16是数值控制的机构的情况下，通过参照控制值能够容易地掌握。或者也可以分别设置计测位置的设备并与控制部34连接。
[实施方式2的装置的动作和制造方法]
接下来使用图5(a)、(b)说明实施方式2的装置的动作和制造方法。此外，实施方式2与实施方式1同样地将加热器14的输出保持为恒定的280℃。关于加热器14的温度调节与实施方式1相同，所以以下关于温度调节省略说明。
在实施方式2中，使用激光位移计30测定半导体芯片4的厚度。具体来说，首先激光位移计30配置为与焊头的和半导体芯片4接触的面(以下称为“接触面”)的高度方向的距离恒定。激光位移计30在焊头12的接触面上仅保持有半导体芯片4的状态下对该接触面照射激光，通过检测其反射光，事先测定激光位移计30与焊头12的高度方向的间隔(测定结果记为H1)。
在焊接工序中，在焊头12上保持了半导体芯片4之后，如图5(a)所示，在保持状态下，激光位移计30对半导体芯片4表面中的未形成凸块5的部分照射激光。激光位移计30通过检测其反射光，来测定激光位移计30与半导体芯片4的表面之间的间隔(测定结果记为H2)。
激光位移计32配置为与焊台10的载置有基板2的面(以下称为“载置面”)的高度方向的距离恒定。激光位移计32在焊台10的载置面上仅载置有基板2的状态下对该载置面照射激光，通过检测其反射光，事先测定激光位移计32与焊台10的高度方向的间隔(测定结果记为H3)。
在焊接工序中，在焊台10上搭载了基板2之后，如图5(a)所示，在搭载状态下，激光位移计32对基板2表面中的未形成凸块3的部分照射激光。激光位移计32通过检测其反射光，来测定激光位移计32与基板2之间的间隔(测定结果记为H4)。
激光位移计30、32同时计测测定结果H2、H4，控制部34从激光位移计30、32取得测定结果H2、H4。控制部23在这个时刻当然已经取得了测定结果H1、H3。然后，控制部34使焊头12从图5(a)的状态向焊台10侧平行移动，并如图5(b)所示地使半导体芯片4位于基板2的上方。
如已经说明的那样，控制部34能够随时掌握焊头12相对于焊台10的相对位置。即，能够取得图5(b)中的焊头12与焊台10的距离(图5(b)中的距离H)。这样，根据实施方式2，在图5(b)的时刻，半导体芯片4和基板2各自的厚度尺寸和距离H是已知的。
从距离H减去半导体芯片4的厚度尺寸和基板2的厚度尺寸之和的结果相当于图5(b)的状态下的芯片与基板之间的距离D。另外使从距离D减去预先确定的基准距离R的差为焊头12的下降量。该基准距离预先与所制造的半导体装置的规格对应地确定。因此，控制部32计算距离H-(测定结果H1-测定结果H3)-(测定结果H2-测定结果H4)-基准距离R，并将该运算结果确定为焊头12的下降量。控制部34控制位置控制机构16，使焊头12下降该确定的下降量，从而使凸块3、5接合。由此，即使零件的尺寸存在不均，也能够使半导体芯片与基板之间每次离开相同的距离。这样，能够在保持芯片-基板间距离均一的同时制造多个半导体装置。
如以上说明的那样，根据实施方式2，通过与实施方式1不同的方法，能够准确地进行焊头12的位置控制。由此，在实施方式2中，能够与实施方式1同样地每次实现良好的凸块接触状态，同时能够进行实施方式1中说明的高速且稳定的焊接工序。
此外，通过像实施方式2这样利用光学测定方法，能够对半导体芯片和焊接对象物进行非接触的计测。因此，在凸块处于熔融状态的时机也能够没有障碍地进行距离的测定。
此外，也可以根据需要将实施方式1中说明的各种变形例的内容应用于实施方式2。
实施方式3
实施方式3提供一种适合于使半导体芯片彼此接合的所谓叠层芯片结构的高速的焊接工序。
[实施方式3的构成]
图6是用于说明实施方式3的制造装置的构成和制造方法的图。实施方式3具备焊头12和内置有加热器19的焊台18。不过，在实施方式3中焊头12不具备加热器14。
如图6所示，在实施方式3中，在焊台18上载置有半导体芯片7来代替基板2。作为半导体芯片7，在硅等基板上形成有包含晶体管的集成电路的所谓IC芯片、或在硅等基板上仅形成有配线的芯片是适合的。半导体芯片7在纸面上侧的面上具备多个凸块8。这样，实施方式3的制造装置成为半导体芯片4与半导体芯片7焊接接合的所谓叠层芯片结构。
加热器19能够使焊台18表面侧的温度至少上升至焊料熔融点(例如260℃)以上的高温。通过使加热器19的温度上升，能够对焊台18上的半导体芯片7进行加热。从加热器19经由半导体芯片7向凸块8传递热，从而能够将凸块8平稳地加热并熔融。
此外，如图6所示，实施方式3的装置具备臂部17。该臂部17能够将接合后的半导体芯片4、7从焊台18上搬送到其他场所。实施方式3的装置具备控制部15。控制部15能够进行焊头12和臂部17的动作控制、以及加热器19的温度控制。此外，如图6所示，实施方式3不具备实施方式1中的摄像机20等测定设备。
[实施方式3的装置的动作和制造方法]
以下使用图6说明实施方式3的装置的动作和实施方式3的制造方法。图6(a)、(b)、(c)表示载置在焊台18上的半导体芯片7与保持在焊头12上的半导体芯片4焊接接合的过程。
在本实施方式中，与实施方式1中的加热器14同样，将加热器19的温度在制造工序期间保持在焊料熔融点左右(即在本实施方式中是260℃以上)。具体来说，在本实施方式中，在制造工序中使加热器19的温度为恒定的280℃。以下以此为前提继续说明。
(载置工序、接受工序、熔融工序)
在实施方式3中首先如图6(a)所示的那样在焊台18上载置半导体芯片7，并使半导体芯片4保持在焊头12上。如已经说明的那样，由于加热器19的温度保持高温，所以在半导体芯片7载置在焊台18上之后，凸块8立即熔融。这样，与在实施方式1的图1(a)的时刻凸块5处于熔融状态相同地，在实施方式3中，在图6(a)所示的时刻，凸块8已经处于熔融状态。另一方面，凸块5是固体状态。
(接触工序)
然后，与实施方式1相同，如图6(b)所示，使焊头12下降预定量。这样，固体状态的凸块5与熔融状态的凸块8接触。在实施方式3中，与实施方式1相同，通过图6(a)、(b)的状态将加热器19的温度保持为恒定。
(头分离工序)
接下来，如图6(c)所示，使焊头12停止保持半导体芯片4而上升。在焊头12上升时，加热器19的温度也继续保持高温状态。这样，在焊头12与半导体芯片4分离的瞬间，凸块8也继续处于熔融状态。
然后，在实施方式3中，利用臂部17将半导体芯片4、凸块5、8和半导体芯片7的叠层芯片结构从焊台18上移动到其他场所。这时，在臂部17使该叠层芯片结构从焊台18上离开的瞬间，停止对半导体芯片7的加热，凸块8的温度开始下降。其结果为，凸块8的温度充分地低于焊料熔融点，凸块8固化，凸块5、8结合，焊接完成。
[实施方式3的效果]
根据实施方式3，在焊台18上的半导体芯片7的凸块8熔融的状态下，使焊头12下降以进行焊接。因此，不需要使焊头12的动作停止并进行加热器的温度上升以将凸块熔融加热的时间(在实施方式1的比较例中说明的)。
此外，根据实施方式3，使半导体芯片4以凸块8保持熔融状态的状态从焊头12离开，然后使用臂部17从焊台18上去除接合的焊接对象物。由此，不耗费使加热器19的温度下降的时间，能够迅速地推进制造。由此，不需要相当于实施方式1的比较例中说明的
Figure A200810178277D00232
的时间，能够迅速地推进焊接工序。此外，如实施方式1中说明的那样，能够在去除来自焊头12的外力的状态下使凸块8固化，具有能够减小凸块内残存应力的优点。
此外，如以上说明的那样，在实施方式3中，在保持加热器19的温度高于凸块材料的熔融点的同时，反复进行将半导体芯片4放置在半导体芯片7上的过程。这样，只要将加热器19的输出持续维持在高于凸块熔融点的温度，不用考虑加热器侧的控制状况，就能够使焊头12的动作最大限度地高速化。
[实施方式3的变形例]
(第1变形例)
在实施方式3中，在进行焊接的前后分别将加热器19的温度保持在凸块熔融点以上，削减了实施方式1的比较例中说明的时间
Figure A200810178277D00233
和时间
Figure A200810178277D00234
双方。但是也可以仅缩短焊接后半部分的时间(削减相当于比较例的
Figure A200810178277D00235
的时间)。例如，与实施方式3不同，使加热器19的温度在焊头12下降后上升，在焊头12上升时与实施方式3相同地将加热器19的温度保持在高温。然后在适当的时机使加热器19的温度下降，接受下一个半导体芯片，重复相同的过程。以这样的形式也能够至少实现相当于
Figure A200810178277D00236
的时间的高速化。
(第2变形例)
此外，在实施方式3中，也可以仅缩短焊接前半部分的时间(削减相当于比较例的
Figure A200810178277D00237
的时间)。具体来说，也可以在焊头12下降时(图6(a)时)，与实施方式3相同地使加热器19已经为高温，在使凸块以熔融状态接触之后，使加热器19的温度下降，然后使焊头12上升。然后在适当的时机使加热器19的温度上升，接受下一个半导体芯片，重复相同的过程。根据这样的形式也能够至少实现相当于
Figure A200810178277D00238
的时间的高速化。
(其他变形例)
与实施方式1的各种变形例中说明的内容相同地，在实施方式3中，也可以不将加热器19的温度始终固定在高于凸块熔融点的温度。此外，凸块5、8的材料和与此对应的加热器19的温度控制的变更等也可以与实施方式1的变形例同样地进行。
此外，实施方式3也可以是具备包括加热器14的焊头12、和包括加热器19的焊台18的装置构成。另外，如各实施方式中已经说明的那样，加热器14、19的各自的输出控制为，在焊接对象物的凸块彼此接触之前，例如产生280℃左右的高温。在这样的情况下，焊头12侧的焊接对象物的凸块与焊台18侧的焊接对象物的凸块都以熔融状态相互接触。
此外，在之后的焊头12的上升时，如实施方式3中说明的那样，可以使用臂部使接合后的焊接对象物(叠层芯片结构)移动。根据这样的形式，也能够获得在避免凸块形状变化和凸块材料飞散的弊端的同时迅速地推进焊接工序的效果。此外，从耐热性的观点来看，这样的形式与实施方式3同样地优选用于制造叠层芯片结构的装置的情况。
此外，也可以在实施方式3中组合实施方式1、2中说明的焊头12的下降量的计算方法。即，也可以在实施方式3的装置上与实施方式1同样地设置摄像机20和LED照明22，或者与实施方式2同样地设置激光位移计。在这样的装置构成中，使用与实施方式1、2同样的方法，在焊接前状态下，对两个焊接对象物进行测定，从其测定结果确定使焊头12和焊台10接近的位移量，并根据该位移量使焊头12从焊接前状态下降(或者也可以是使焊台10上升的形式)。
此外，也可以是在焊台10侧的焊接对象物上具备凸块而在焊头12侧的焊接对象物上不设置凸块的形式。
实施方式4
在半导体芯片载置保管(或待机)在芯片保持台(具体来说假定为半导体芯片托盘等)上的情况下，有时以凸块侧朝下的方式放置半导体芯片。在这样的情况下，如实施方式1以来说明的那样，在使焊头为高温状态并要接受半导体芯片时，在焊头与半导体芯片碰触的瞬间，半导体芯片立即变成高温，凸块熔融。
其结果为，凸块坏掉而变形，或者熔融的凸块材料附着在芯片保持台上，以致不能良好地接受半导体芯片。于是，在实施方式4中，为了防止这样的问题，通过以下说明的方法交接半导体芯片4。
[实施方式4的构成]
图7是说明本申请所包含的发明的第4实施方式的图，是表示实施方式4的实现半导体芯片交接方法的构成的一例的图。图7(a)中图示了芯片保持台40。芯片保持台40具备橡胶夹头42。在该橡胶夹头42上载置有具备凸块5的半导体芯片4。凸块5由焊料形成。
在橡胶夹头42和芯片保持台40中分别设置有未图示的沿纸面上下方向延伸的贯通孔。橡胶夹头42的贯通孔和芯片保持台40的贯通孔连通且沿纸面上下方向延伸。在芯片保持台40的纸面下方具备空气喷射机构43。空气喷射机构43能够从纸面下方侧通过上述的贯通孔如图7中的箭头所示地喷射空气。由此能够将橡胶夹头42上的半导体芯片4朝纸面上方上推。
在橡胶夹头42的周围配置有引导件44。在实施方式4中，引导件44是橡胶制的板状部件，将该部件以从四方包围橡胶夹头42的方式配置。其结果为，引导件44形成包围半导体芯片4周围的凸部。在图7(a)中，为了方便说明，仅图示了位于纸面左右侧的引导件44，省略了纸面近前侧和里侧的引导件44。预先使引导件44的高度高于橡胶夹头42上的半导体芯片4的表面。
在图7(a)中图示了用于保持半导体芯片4的焊头48。焊头48与实施方式1至3同样地具备加热器和真空吸附机构。通过适当地控制真空吸附机构，能够如图7所示的箭头那样将半导体芯片4朝纸面上方吸起。
[实施方式4的动作]
在半导体芯片4的交接时，如图7(a)所示，使焊头48在从半导体芯片4离开既定距离(例如0.5～1mm左右)的位置停止。该既定距离是即使焊头48内部的加热器变成高温(高于凸块熔融点的温度)、半导体芯片4的凸块5也不熔融的程度的距离。
在该状态下，焊头48侧使真空吸附机构动作，吸起半导体芯片4，同时使空气喷射机构48动作，从而将半导体芯片4从橡胶夹头42侧向上推。这样，如图7(b)所示，半导体芯片4被投接并吸附在焊头48上。这时，通过具有引导件44，能够以高的定位精度将半导体芯片4向纸面上方投接。
这样，在本实施方式中，将焊头48从半导体芯片4离开既定距离地配置，进行半导体芯片4的交接。因此能够避免熔融的凸块5附着在橡胶夹头42上或者坏掉而变形的事态发生。进而，通过引导件44能够以高的定位精度投接半导体芯片4。
交接至焊头48的半导体芯片4立即变成高温，凸块5熔融。然后能够与实施方式1至3同样地进行焊接。由于能够在凸块5熔融的状态下进行半导体芯片4的焊接工序，所以与实施方式1至3同样，能够削减加热器的温度上升所消耗的时间。
[实施方式4的变形例]
在实施方式4中，为了提高半导体芯片的交接精度而设置了引导件44。但是该引导件44不是必需的，也可以不设置引导件44地进行交接。
此外，也可以如图8(a)所示，将具有く字形的横截面形状的柱状部件作为引导件配置在四角。此外，也可以如图8(b)所示，设置连续地包围橡胶夹头42的周围的凸部，并在凸部的内部收纳半导体芯片4。此外，引导件不一定设置为从四方都包围半导体芯片4。只要能够限制半导体芯片4的面方向的运动并以良好的精度进行垂直方向的交接即可。此外，作为引导件44的材料也可以使用橡胶以外的材料。
实施方式5
图9是说明本申请所包含的发明的第5实施方式的图。实施方式5在将半导体芯片交接至焊头的方法具有特征这点上与实施方式4共通。然而，实施方式5在设计半导体芯片的保持方法这点上与实施方式4不同。
如图9(a)所示，实施方式5的构成包含图7中也说明了的芯片保持台40和橡胶夹头42。如图9(a)、(b)所示，在橡胶夹头42的周围配置有橡胶针54。该橡胶针54配置为与半导体芯片4的凸块5侧的面中未形成凸块的部位(以下也称为非凸块形成部位)接触。在本实施方式中，以能够支承半导体芯片4的外周四角的方式在橡胶夹头42的四角附近分别配置一个橡胶针54。
图9(c)是从图9(a)的纸面里面侧向上观察橡胶针54和半导体芯片4的图。这样，在半导体芯片4的四角分别接有一根橡胶针54。此外，橡胶针54的长度至少是在支承半导体芯片4时凸块5不与橡胶夹头42接触的程度的长度。
在芯片保持台40的纸面下方具备负压产生机构53。负压产生机构53在芯片保持台40的下侧产生负压，并通过上述的贯通孔作用吸引力。由此能够将半导体芯片4向图9中的箭头方向拉伸。
如图9(a)所示，实施方式5也使用焊头48保持半导体芯片4。
[实施方式5的动作]
在实施方式5中，在半导体芯片4载置在橡胶针54上的状态下，利用负压产生机构53向图9(a)中的箭头方向产生吸引力。由此，将半导体芯片4向纸面下方侧拉伸，并将半导体芯片4固定在图9(a)中的位置关系。
然后，如图9(a)所示，在焊头48与半导体芯片4接触的状态下，通过真空吸附进行半导体芯片的接受。如已经说明的那样，以凸块5与橡胶夹头42不接触的方式支承半导体芯片4。因此，即使高温的焊头48与半导体芯片4接触而使凸块5熔融，也不会出现凸块5塌掉等不良情况。
特别的，根据实施方式5，通过橡胶针54能够有效地利用半导体芯片4的凸块形成面侧的角区域，支承半导体芯片4。此外，由于橡胶针54具有弹性，所以也具有能够有效地防止半导体芯片4在交接时破损的优点。
交接至焊头48的半导体芯片4立即变成高温，凸块5熔融。然后能够与实施方式1至3同样地进行焊接。由于能够在凸块5熔融的状态下进行半导体芯片4的焊接工序，所以与实施方式1至3同样，能够削减加热器的温度上升所消耗的时间。
此外，在下面这点上，实施方式4、5不同：在实施方式5中，在半导体芯片的交接时刻，凸块不与其它物体接触，在实施方式4中，在半导体芯片的交接时刻，凸块与橡胶夹头42接触。
[实施方式5的变形例]
可以使用例如图10(a)、(b)所示的各种支承部件来代替橡胶针54。此外，也可以使用由橡胶以外的其他材料形成的部件来代替橡胶针54。

Claims (16)

1.一种半导体装置的制造装置，其特征在于，包括：
焊头，能够保持应焊接的第1焊接对象物；
焊台，能够载置应与上述第1焊接对象物焊接接合的第2焊接对象物；
加热器，装备在上述焊头和上述焊台中的至少一方上；
温度调节机构，调节上述加热器的输出以发出以下程度的热量：能够使与上述焊头和上述焊台中的设置有上述加热器的至少一方接触的焊接对象物达到凸块形成材料的熔融点以上的温度；
测定机构，在上述焊头保持上述第1焊接对象物并且上述焊台载置有上述第2焊接对象物的状态、并且是上述第1焊接对象物经由凸块与上述第2焊接对象物接合之前的状态下，对该第1焊接对象物和第2焊接对象物进行测定；
确定机构，根据上述测定机构的测定结果，确定使上述焊头与上述焊台接近的量；和
位置控制机构，在通过上述温度调节机构使上述加热器发出上述热量的状态下，通过上述确定机构进行控制，从上述第1焊接对象物和第2焊接对象物离开并且该焊头与该焊台对置的状态使上述焊头与上述焊台接近，经由上述凸块使上述第1焊接对象物与上述第2焊接对象物接合。
2.如权利要求1所述的半导体装置的制造装置，其特征在于，上述测定机构包含从上述第1焊接对象物和上述第2焊接对象物检测光的光学检测机构。
3.如权利要求2所述的半导体装置的制造装置，其特征在于，上述光学检测机构包含摄像机，该摄像机对上述焊头与上述焊台对置并且上述第1和上述第2焊接对象物离开的状态下的上述第1焊接对象物和上述第2焊接对象物的间隙进行拍摄，
上述确定机构根据来自摄像机的摄像结果确定上述接近的量。
4.如权利要求2所述的半导体装置的制造装置，其特征在于，
上述光学检测机构包含：
头侧激光位移计，朝保持在上述焊头上的上述第1焊接对象物的与上述第2焊接对象物的接合面照射激光，从而能够计测该第1焊接对象物的厚度尺寸；和
焊台侧激光位移计，朝搭载在上述焊台上的上述第2焊接对象物的与上述第1焊接对象物的接合面照射激光，从而能够计测该第2焊接对象物的厚度尺寸，
上述确定机构根据上述头侧激光位移计的计测结果和上述焊台侧激光位移计的计测结果，算出上述接近的量。
5.一种半导体装置的制造方法，其特征在于，包括：
接受工序，由带加热器的焊头保持具备凸块的半导体芯片；
载置工序，将上述半导体芯片和应焊接的焊接对象物载置在焊台上；
熔融工序，利用上述加热器对上述焊头所保持的该半导体芯片进行加热，使得该半导体芯片所具备的上述凸块成为熔融状态；
测定工序，在上述焊头保持上述半导体芯片并且上述焊台载置有上述焊接对象物的状态、并且是上述半导体芯片与上述焊接对象物接触之前的状态下，对上述半导体芯片与上述焊接对象物进行测定；和
接触工序，根据上述测定工序的测定结果，使上述焊头与上述焊台接近，使在上述熔融工序中熔融的上述凸块以熔融状态与上述焊接对象物的接合部位接触。
6.如权利要求5所述的半导体装置的制造方法，其特征在于，上述测定工序包含从上述半导体芯片和上述焊接对象物检测光的光学检测工序。
7.一种半导体装置的制造方法，其特征在于，包括：
准备至少一方具备凸块的第1焊接对象物、第2焊接对象物的工序；
接受工序，由焊头保持上述第1焊接对象物；
载置工序，将上述第2焊接对象物载置在焊台上；
熔融工序，对上述第1焊接对象物、第2焊接对象物的至少一方所具备的凸块进行加热使其熔融；
接触工序，使上述焊头与上述焊台接近，经由通过上述加热工序处于熔融状态的上述凸块连接上述第1焊接对象物和第2焊接对象物；和
头分离工序，在上述接触工序后，在上述凸块熔融的状态下使上述焊头离开上述第1焊接对象物。
8.一种半导体装置的制造方法，其特征在于，包括：
准备至少一方具备凸块的第1焊接对象物、第2焊接对象物的工序；
接受工序，由焊头保持上述第1焊接对象物；
载置工序，将上述第2焊接对象物载置在焊台上；
接触工序，使上述焊头与上述焊台接近，经由上述凸块连接上述第1焊接对象物和第2焊接对象物；
熔融工序，在上述接触工序之后对上述凸块进行加热使其熔融；和
头分离工序，在上述熔融工序后，在上述凸块熔融的状态下使上述焊头离开上述第1焊接对象物。
9.一种半导体装置的制造方法，其特征在于，包括：
载置工序，将具备凸块的第1焊接对象物载置在带加热器的焊台上；
接受工序，由焊头保持第2焊接对象物；
熔融工序，利用上述加热器对载置在上述焊台上的上述第1焊接对象物进行加热，从而使该第1焊接对象物的上述凸块成为熔融状态；和
接触工序，使上述焊头与上述焊台接近，使在上述熔融工序中熔融了的上述凸块以熔融状态与上述第2焊接对象物接触。
10.如权利要求5所述的半导体装置的制造方法，其特征在于，将上述加热器的输出维持在可以使上述半导体芯片所具备的凸块熔融的输出以上的值，同时多次重复。
11.一种半导体芯片的交接方法，其特征在于，包括：
保持工序，将具备凸块的半导体芯片以使该凸块与芯片保持部件接触的状态保持；
准备工序，准备能够吸附保持上述半导体芯片的带加热器的焊头；
配置工序，使上述焊头位于从在上述保持工序中被保持的状态下的上述半导体芯片的非凸块形成面离开既定距离的位置；和
芯片交接工序，在离开上述既定距离的位置上使上述半导体芯片吸附在该焊头上。
12.如权利要求11所述的半导体芯片的交接方法，其特征在于，
上述保持工序是在上述芯片保持部件上以连续或隔开地包围上述半导体芯片周围的方式设置有凸部的状态下，保持该半导体芯片的工序，
上述芯片交接工序是沿着上述凸部的突出方向吸附上述半导体芯片的工序。
13.一种半导体芯片的交接方法，其特征在于，包括：
保持工序，通过支承该半导体芯片的未形成该凸块的部位，来保持设置有凸块的半导体芯片；
准备工序，准备带加热器的焊头；和
芯片交接工序，由上述焊头接受在上述保持工序中被保持的上述半导体芯片。
14.如权利要求13所述的半导体芯片的交接方法，其特征在于，上述保持工序是由柱状的部件支承上述半导体芯片的形成有上述凸块的面的角部的工序。
15.一种半导体装置的制造方法，其特征在于，包括：
权利要求11所述的芯片交接工序；和
焊接工序，将在上述芯片交接工序中上述焊头所接受的上述半导体芯片经由该半导体芯片的上述凸块焊接在焊接对象物上。
16.一种半导体装置的制造方法，其特征在于，包括：
权利要求13所述的芯片交接工序；和
焊接工序，将在上述芯片交接工序中上述焊头所接受的上述半导体芯片经由该半导体芯片的上述凸块焊接在焊接对象物上。
CN2008101782778A 2007-11-16 2008-11-17 半导体装置的制造装置和半导体装置的制造方法 Expired - Fee Related CN101436560B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-298500 2007-11-16
JP2007298500 2007-11-16
JP2007298500A JP5167779B2 (ja) 2007-11-16 2007-11-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101436560A true CN101436560A (zh) 2009-05-20
CN101436560B CN101436560B (zh) 2012-06-20

Family

ID=40640851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101782778A Expired - Fee Related CN101436560B (zh) 2007-11-16 2008-11-17 半导体装置的制造装置和半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20090127315A1 (zh)
JP (1) JP5167779B2 (zh)
KR (1) KR20090050989A (zh)
CN (1) CN101436560B (zh)
TW (1) TWI467681B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201122A (zh) * 2014-08-13 2014-12-10 南通富士通微电子股份有限公司 热压焊头水平调节的方法
CN106158700A (zh) * 2015-05-12 2016-11-23 株式会社东芝 半导体装置的制造装置及半导体装置的制造方法
CN106531648A (zh) * 2015-09-09 2017-03-22 株式会社东芝 半导体装置的制造方法及安装装置
CN111128773A (zh) * 2019-12-20 2020-05-08 江苏长电科技股份有限公司 一种贴装芯片的方法
JP2020522120A (ja) * 2017-09-19 2020-07-27 グーグル エルエルシー 正確なチップ間分離のためのストッパとしてのピラー

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8651359B2 (en) * 2010-08-23 2014-02-18 International Business Machines Corporation Flip chip bonder head for forming a uniform fillet
US8104666B1 (en) 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
US8177862B2 (en) * 2010-10-08 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd Thermal compressive bond head
JP5565966B2 (ja) * 2011-01-26 2014-08-06 パナソニック株式会社 部品実装方法および部品実装装置
JP5865639B2 (ja) * 2011-09-15 2016-02-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
JP5973753B2 (ja) * 2012-03-08 2016-08-23 東レエンジニアリング株式会社 チップ受け渡し治具およびチップ受け渡し方法
US9136243B2 (en) * 2013-12-03 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
US9165902B2 (en) * 2013-12-17 2015-10-20 Kulicke And Soffa Industries, Inc. Methods of operating bonding machines for bonding semiconductor elements, and bonding machines
JP6450923B2 (ja) * 2013-12-20 2019-01-16 パナソニックＩｐマネジメント株式会社 電子部品実装システムおよび電子部品実装方法ならびに電子部品実装装置
US11315813B2 (en) * 2015-04-10 2022-04-26 Ev Group E. Thallner Gmbh Substrate holder and method for bonding two substrates
US9929121B2 (en) 2015-08-31 2018-03-27 Kulicke And Soffa Industries, Inc. Bonding machines for bonding semiconductor elements, methods of operating bonding machines, and techniques for improving UPH on such bonding machines
US10472823B2 (en) * 2016-06-24 2019-11-12 Apache Industrial Services, Inc. Formwork system
TWI607587B (zh) * 2016-09-13 2017-12-01 台灣琭旦股份有限公司 固晶穩固製程
KR102425309B1 (ko) * 2016-10-12 2022-07-26 삼성전자주식회사 본딩 헤드와 스테이지 사이의 평행도 보정 장치 및 이를 포함하는 칩 본더
KR102252552B1 (ko) * 2019-05-03 2021-05-17 주식회사 프로텍 플립칩 레이저 본딩 시스템
CN114364940A (zh) * 2020-07-30 2022-04-15 株式会社新川 安装装置以及安装装置中的平行度检测方法
CN114597138A (zh) * 2020-12-03 2022-06-07 群创光电股份有限公司 半导体封装的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3859718A (en) * 1973-01-02 1975-01-14 Texas Instruments Inc Method and apparatus for the assembly of semiconductor devices
US5368217A (en) * 1993-08-25 1994-11-29 Microelectronics And Computer Technology Corporation High force compression flip chip bonding method and system
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
JPH09153525A (ja) * 1995-11-30 1997-06-10 Toshiba Corp ボンディング装置およびボンディング方法
JP3335826B2 (ja) * 1995-12-05 2002-10-21 株式会社日立製作所 はんだバンプの測定装置
US20020046627A1 (en) * 1998-06-10 2002-04-25 Hitoshi Amita Solder powder, flux, solder paste, soldering method, soldered circuit board, and soldered joint product
JP2002110740A (ja) * 2000-10-03 2002-04-12 Fujitsu Ltd 半導体装置の実装方法及び実装装置
JP2004119430A (ja) * 2002-09-24 2004-04-15 Tadatomo Suga 接合装置および方法
JP4705748B2 (ja) * 2003-05-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2005029658A1 (ja) * 2003-09-22 2005-03-31 Murata Manufacturing Co., Ltd. 発光素子の装着方法および装着装置
JP2005259925A (ja) * 2004-03-11 2005-09-22 Sony Corp 実装方法
JP2006054275A (ja) * 2004-08-11 2006-02-23 Sony Corp 半導体装置の製造方法および半導体製造装置
JP4260712B2 (ja) * 2004-09-03 2009-04-30 パナソニック株式会社 電子部品実装方法及び装置
JP2006177730A (ja) * 2004-12-21 2006-07-06 Renesas Technology Corp 撮像検査装置および方法
CN100363709C (zh) * 2005-03-25 2008-01-23 鸿富锦精密工业（深圳）有限公司 激光量测机台扫描精度验证方法
JP4669371B2 (ja) * 2005-10-12 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置の製造装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201122B (zh) * 2014-08-13 2017-08-11 通富微电子股份有限公司 热压焊头水平调节的方法
CN104201122A (zh) * 2014-08-13 2014-12-10 南通富士通微电子股份有限公司 热压焊头水平调节的方法
CN110246770A (zh) * 2015-05-12 2019-09-17 东芝存储器株式会社 半导体制造装置及半导体装置的制造方法
CN106158700B (zh) * 2015-05-12 2019-06-14 东芝存储器株式会社 半导体装置的制造装置及半导体装置的制造方法
CN106158700A (zh) * 2015-05-12 2016-11-23 株式会社东芝 半导体装置的制造装置及半导体装置的制造方法
CN110246770B (zh) * 2015-05-12 2023-10-20 铠侠股份有限公司 半导体制造装置及半导体装置的制造方法
CN106531648A (zh) * 2015-09-09 2017-03-22 株式会社东芝 半导体装置的制造方法及安装装置
US10217676B2 (en) 2015-09-09 2019-02-26 Toshiba Memory Corporation Method and apparatus for manufacturing a semiconductor device including a plurality of semiconductor chips connected with bumps
JP2020522120A (ja) * 2017-09-19 2020-07-27 グーグル エルエルシー 正確なチップ間分離のためのストッパとしてのピラー
JP7146799B2 (ja) 2017-09-19 2022-10-04 グーグル エルエルシー 正確なチップ間分離のためのストッパとしてのピラー
US11574885B2 (en) 2017-09-19 2023-02-07 Google Llc Pillars as stops for precise chip-to-chip separation
US11842973B2 (en) 2017-09-19 2023-12-12 Google Llc Pillars as stops for precise chip-to-chip separation
CN111128773A (zh) * 2019-12-20 2020-05-08 江苏长电科技股份有限公司 一种贴装芯片的方法

Also Published As

Publication number Publication date
TW200933792A (en) 2009-08-01
TWI467681B (zh) 2015-01-01
CN101436560B (zh) 2012-06-20
US20090127315A1 (en) 2009-05-21
JP5167779B2 (ja) 2013-03-21
JP2009124047A (ja) 2009-06-04
KR20090050989A (ko) 2009-05-20

Similar Documents

Publication Publication Date Title
CN101436560B (zh) 半导体装置的制造装置和半导体装置的制造方法
US20140154037A1 (en) Method and systems for semiconductor chip pick & transfer and bonding
CN102646572B (zh) 芯片焊接机以及半导体制造方法
CN101743480B (zh) 改进的球植入装置和方法
US7513036B2 (en) Method of controlling contact load in electronic component mounting apparatus
KR101962888B1 (ko) 와이어 본딩 장치 및 와이어 본딩 방법
Eitan et al. Thermo-Compression Bonding for fine-pitch copper-pillar flip-chip interconnect-tool features as enablers of unique technology
JP6325053B2 (ja) 接合システム、接合方法、および半導体デバイスの製造方法
JP5437221B2 (ja) ボンディング装置
KR100696211B1 (ko) 본딩 장치
US20170069551A1 (en) Method and apparatus for manufacturing a semiconductor device including a plurality of semiconductor chips connected with bumps
JP2010129771A (ja) 半導体チップのボンディング装置及びボンディング方法
CN113001021B (zh) 一种探针焊接系统及探针焊接方法
JP2765524B2 (ja) 半導体装置の製造方法
EP3606302B1 (en) Electronic component mounting machine and mounting method
JP5753805B2 (ja) 実装装置およびその制御方法
JP2817700B2 (ja) 半導体装置の製造方法
US20220216077A1 (en) Apparatus for manufacturing semiconductor device and method of manufacturing semiconductor device
US7824111B2 (en) Optical module
JP2012015477A (ja) レーザはんだ付け装置
JPS6142924A (ja) 位置決め装置
CN205122552U (zh) 一种倾斜角度可控的导轨装置
WO2012165030A1 (ja) バンプ位置の導出方法およびバンプ形成位置の補正方法、バンプボンダー並びにバンプの外観検査装置
JP2569142B2 (ja) 半導体装置の製造装置
KR20220084744A (ko) 본딩장치 및 본딩장치의 보정방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100920

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KAWASAKI CITY, KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100920

Address after: Kawasaki, Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120620

Termination date: 20131117