JP6553459B2 - 半導体装置の製造方法および実装装置 - Google Patents

半導体装置の製造方法および実装装置 Download PDF

Info

Publication number
JP6553459B2
JP6553459B2 JP2015177482A JP2015177482A JP6553459B2 JP 6553459 B2 JP6553459 B2 JP 6553459B2 JP 2015177482 A JP2015177482 A JP 2015177482A JP 2015177482 A JP2015177482 A JP 2015177482A JP 6553459 B2 JP6553459 B2 JP 6553459B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding head
gap
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015177482A
Other languages
English (en)
Other versions
JP2017054914A (ja
Inventor
真哉 深山
真哉 深山
直幸 小牟田
直幸 小牟田
渡部　博
博 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2015177482A priority Critical patent/JP6553459B2/ja
Priority to TW105106352A priority patent/TWI616928B/zh
Priority to CN201610240001.2A priority patent/CN106531648B/zh
Priority to US15/233,914 priority patent/US10217676B2/en
Publication of JP2017054914A publication Critical patent/JP2017054914A/ja
Application granted granted Critical
Publication of JP6553459B2 publication Critical patent/JP6553459B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/7592—Load or pressure adjusting means, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明の実施形態は、半導体装置の製造方法および実装装置に関する。
半導体装置では、実装面積を削減するため、半導体チップを積層することがあった。半導体チップ間の接続にはマイクロバンプが用いられることがあった。
特開２０１４−１７５５４６号公報
本発明の一つの実施形態は、積層された半導体チップ間の接続の信頼性を向上させることが可能な半導体装置の製造方法および実装装置を提供することを目的とする。
本発明の一つの実施形態によれば、第１半導体チップと、第２半導体チップとを複数のバンプにより接合する方法であって、前記複数のバンプは、前記第１半導体チップまたは前記第２半導体チップの少なくとも一方に設けられ、ボンディングヘッドにより前記第１半導体チップをピックアップし、前記ボンディングヘッドにてピックアップされた前記第１半導体チップを配置し、前記ボンディングヘッドにより前記第１半導体チップを配置したときの実測による前記ボンディングヘッドの垂直座標を垂直座標Ｚ１とし、前記ボンディングヘッドにより前記第２半導体チップをピックアップし、前記ボンディングヘッドにてピックアップされた前記第２半導体チップを前記第１半導体チップ上に積層した後、固化状態にある前記複数のバンプをいったん溶融し、その後固化させ、前記複数のバンプが溶融または固化した時の実測による前記ボンディングヘッドの垂直座標Ｚ２と、前記垂直座標Ｚ１と、に基づいて、前記第１半導体チップと前記第２半導体チップとの垂直方向のギャップを算出し、前記ギャップＧは、前記第２半導体チップのチップ厚をＴとすると、Ｇ＝Ｚ２−Ｚ１−Ｔで与えられ、前記ギャップＧが規格範囲内かどうかを判定し、前記ギャップＧが規格範囲外の場合、前記第２半導体チップ上への第３半導体チップの積層を停止する。
図１は、第１実施形態に係る実装装置の概略構成を示す斜視図である。 図２（ａ）〜図２（ｃ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。 図３は、第２実施形態に係る半導体装置の製造方法を示すフローチャートである。 図４は、第２実施形態に係る半導体チップの実装方法を示すフローチャートである。 図５は、第３実施形態に係る半導体装置の製造方法を示すフローチャートである。 図６（ａ）および図６（ｂ）は、第４実施形態に係る実装装置の概略構成を示す斜視図である。 図７は、第５実施形態に係る半導体装置の製造方法を示すフローチャートである。 図８（ａ）〜図８（ｃ）は、第６実施形態に係る半導体装置の製造方法を示す断面図である。
以下に添付図面を参照して、実施形態に係る半導体装置の製造方法および実装装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１は、第１実施形態に係る実装装置の概略構成を示す斜視図である。
図１において、実装装置には、ボンディングステージ１、ボンディングヘッド２、垂直可動体３、水平可動体４、ウェハステージ６および制御装置７が設けられている。ボンディングステージ１には、実装基板Ｋおよび半導体チップＰ１、Ｐ２が置かれる。ボンディングステージ１は、水平方向（Ｘ軸方向および必要に応じてＹ軸方向）に移動することができる。ボンディングヘッド２は半導体チップＰ１、Ｐ２をピックアップする。垂直可動体３はボンディングヘッド１を垂直方向（Ｚ軸方向）に移動させる。垂直可動体３は、水平可動体４にて支持されている。水平可動体４は、ボンディングステージ１とウェハステージ６との間を水平方向（Ｙ軸方向）に移動することができる。水平可動体４は、水平方向に移動できるようにガイド５にてボンディングステージ１およびボンディングヘッド２上に支持される。ウェハステージ６はウェハＷを保持する。この時、ウェハＷは、半導体チップＰ１、Ｐ２ごとに個片化されている。
制御装置７には、ホールド制御部７Ａ、水平制御部７Ｂ、垂直制御部７Ｃ、ギャップ算出部７Ｄ、荷重制御部７Ｅおよび温度制御部７Ｆが設けられている。ホールド制御部７Ａは、ボンディングヘッド２による半導体チップＰ１、Ｐ２のピックアップを制御する。水平制御部７Ｂは、ボンディングステージ１および水平可動体４の水平位置を制御する。垂直制御部７Ｃは、ボンディングヘッド２の垂直座標を制御する。ギャップ算出部７Ｄは、半導体チップＰ１、Ｐ２が積層される時のボンディングヘッド２の垂直座標（Ｚ座標）に基づいて半導体チップＰ１、Ｐ２間の垂直方向のギャップを算出する。ボンディングヘッド２のＺ座標の計測には、例えば、ボールねじとモータを用いて垂直可動体３をＺ軸方向に移動させる方法では、そのモータの回転角を計測するロータリーエンコーダを用いることができる。そして、ロータリーエンコーダで計測された回転角をＺ軸方向の移動量に変換することで、ボンディングヘッド２のＺ座標を計測することができる。あるいは、垂直可動体３をＺ軸方向に移動させるために、リニアガイドおよびリニアモータを用いる場合には、例えば、レーザ変位計などを水平可動体４に固定して取り付け、垂直可動体３の上面にレーザ光を照射することで、ボンディングヘッド２のＺ座標を計測するようにしてもよい。
荷重制御部７Ｅは、半導体チップＰ１、Ｐ２が積層される時の半導体チップＰ１、Ｐ２にかかる荷重を制御する。この時、ボンディングヘッド２には、半導体チップＰ１、Ｐ２にかかる荷重を計測する荷重センサを設けることができる。温度制御部７Ｆは、半導体チップＰ１、Ｐ２が積層される時の半導体チップＰ１、Ｐ２の温度を制御する。この時、ボンディングステージ１およびボンディングヘッド２には、ボンディングステージ１およびボンディングヘッド２を加熱するヒータをそれぞれ設けることができる。また、ボンディングステージ１およびボンディングヘッド２には、ボンディングステージ１およびボンディングヘッド２の温度を計測する温度センサをそれぞれ設けることができる。
（第２実施形態）
図２（ａ）〜図２（ｃ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。
図２（ａ）〜図２（ｃ）において、実装基板Ｋ上には表面電極Ｃ０が設けられている。半導体チップＰ１の裏面側には裏面電極Ａ１が設けられ、半導体チップＰ１の表面側には表面電極Ｃ１が設けられている。裏面電極Ａ１上にはバンプ電極Ｂ１が設けられている。半導体チップＰ２の裏面側には裏面電極Ａ２が設けられ、半導体チップＰ２の表面側には表面電極Ｃ２が設けられている。裏面電極Ａ２上にはバンプ電極Ｂ２が設けられている。バンプ電極Ｂ１、Ｂ２のピッチは１０〜１００μｍ程度に設定することができる。バンプ電極Ｂ１、Ｂ２の直径は５〜５０μｍ程度に設定することができる。なお、実装基板Ｋは、例えば、多層プリント配線板を用いることができる。半導体チップＰ１、Ｐ２には、トランジスタなどのデバイスが形成されている。このデバイスは、ＮＡＮＤフラッシュメモリであってもよいし、ロジック回路であってもよいし、プロセッサであってもよい。実装基板Ｋの基材は、例えば、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）レジンなどを用いることができる。表面電極Ｃ０の材料は、Ｃｕなどを用いることができる。表面電極Ｃ０においてソルダーレジストから露出された部分にＡｕ被膜を形成するようにしてもよい。裏面電極Ａ１、Ａ２および表面電極Ｃ１、Ｃ２の材料は、Ａｕ、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｇ、Ａｇなどの単層膜であってもよいし、積層膜であってもよい。バンプ電極Ｂ１、Ｂ２の材料は半田材などを用いることができる。
例えば、表面電極Ｃ１、Ｃ２および裏面電極Ａ１、Ａ２の材料として、Ｎｉを用いることができる。この時、Ｎｉ下には、Ｔｉを用いたバリアメタル膜があってもよい。このＮｉ上には、Ａｕ被膜があってもよい。バンプ電極Ｂ２の材料として、Ｓｎを用いることができる。このＳｎ下には、下地層としてＣｕがあってもよい。
そして、図２（ａ）に示すように、ボンディングステージ１上に実装基板Ｋが置かれる。そして、水平可動体４がウェハステージ６上に移動され、垂直可動体３が降下されることで、ボンディングヘッド２が半導体チップＰ１に接触される。そして、ボンディングヘッド２にて半導体チップＰ１がピックアップされた後、水平可動体４がボンディングステージ１上に移動される。そして、ボンディングステージ１が水平方向に移動された後、半導体チップＰ１と実装基板ＫとのＸＹ座標の位置合わせが行われ、垂直可動体３が降下されることで、半導体チップＰ１が実装基板Ｋ上に配置される。そして、ボンディングヘッド２を介して半導体チップＰ１に荷重がかけられた状態で半導体チップＰ１が加熱される。この時、バンプ電極Ｂ１が溶融し、表面電極Ｃ０と接合される。その後、ボンディングヘッド２を介して半導体チップＰ１が冷却されることで、バンプ電極Ｂ１が固化される。そして、ボンディングヘッド２が上昇されることでボンディングヘッド２が半導体チップＰ１から離間される。ここで、バンプ電極Ｂ１と表面電極Ｃ０との接合時にボンディングヘッド２のＺ座標Ｚ１が計測され、制御装置７に記憶される。このＺ座標Ｚ１の計測は、バンプ電極Ｂ１の溶融時に行ってもよいし、バンプ電極Ｂ１の溶融後の固化時に行ってもよい。
次に、水平可動体４がウェハステージ６上に移動され、垂直可動体３が降下されることで、ボンディングヘッド２が半導体チップＰ２に接触される。そして、ボンディングヘッド２にて半導体チップＰ２がピックアップされた後、水平可動体４がボンディングステージ１上に移動される。そして、ボンディングステージ１が水平方向に移動された後、半導体チップＰ１、Ｐ２間でＸＹ座標の位置合わせが行われ、図２（ｂ）に示すように、垂直可動体３が降下されることで、半導体チップＰ２が半導体チップＰ１上に配置される。そして、図２（ｃ）に示すように、ボンディングヘッド２を介して半導体チップＰ２に荷重がかけられた状態で半導体チップＰ２が加熱される。この時、バンプ電極Ｂ２が溶融し、表面電極Ｃ１と接合される。例えば、バンプ電極Ｂ２にＳｎ、表面電極Ｃ１にＮｉが用いられている場合、バンプ電極Ｂ２と表面電極Ｃ１との接合時にＮｉ−Ｓｎ合金が形成される。その後、ボンディングヘッド２を介して半導体チップＰ２が冷却されることで、バンプ電極Ｂ２が固化される。そして、ボンディングヘッド２が上昇されることでボンディングヘッド２が半導体チップＰ２から離間される。ここで、バンプ電極Ｂ２と表面電極Ｃ１との接合時にボンディングヘッド２のＺ座標Ｚ２が計測され、制御装置７に記憶される。このＺ座標Ｚ２の計測は、バンプ電極Ｂ２の溶融時に行ってもよいし、バンプ電極Ｂ２の溶融後の固化時に行ってもよい。この時、制御装置７には、半導体チップＰ２のチップ厚Ｔのデータが取り込まれる。このデータは設計データであってもよいし、半導体チップＰ２の加工時に得られる加工データであってもよい。この加工データは、例えば、ＣＭＰでウェハＷを薄膜化した時のウェハＷのチップ厚データを用いるようにしてもよい。
そして、ギャップ算出部７Ｄにおいて、ボンディングヘッド２のＺ座標Ｚ１、Ｚ２および半導体チップＰ２のチップ厚Ｔに基づいて、半導体チップＰ１、Ｐ２間のＺ軸方向のギャップＧが算出される。この時、Ｇ＝Ｚ２−Ｚ１−Ｔで与えることができる。ギャップＧが規格範囲内かどうかが判定され、ギャップＧが規格範囲外の場合、図１の実装装置がアラーム停止される。なお、ギャップＧの算出時にＺ座標Ｚ１、Ｚ２の差分を取るので、Ｚ座標Ｚ１、Ｚ２の原点はどこにあってもよい。また、ボンディングヘッド２のＺ座標Ｚ１、Ｚ２は、ボンディングヘッド２と一体的にＺ軸方向に移動するものならば、どの部分で計測してもよい。例えば、ボンディングヘッド２のＺ座標を計測するようにしてもよいし、垂直可動体３のＺ座標を計測するようにしてもよい。
ここで、半導体チップＰ１上に半導体チップＰ２を実装する時に、半導体チップＰ１、Ｐ２間のギャップＧを算出することにより、バンプ電極Ｂ２の接触状態を管理することが可能となり、バンプ電極Ｂ２の接触不良を低減することができる。この時、半導体チップＰ１、Ｐ２間のギャップＧは、バンプ電極Ｂ２の材料やサイズなどのバラツキや半導体チップＰ２にかかる荷重などで変化する。例えば、バンプ電極Ｂ２のサイズのバラツキが大きくなると、半導体チップＰ１、Ｐ２間のギャップＧが大きくなり、バンプ電極Ｂ２の接触不良が発生することがある。また、半導体チップＰ２にかかる荷重が小さくなると、半導体チップＰ１、Ｐ２間のギャップＧが大きくなり、バンプ電極Ｂ２の接触不良が発生することがある。また、半導体チップＰ２にかかる荷重が大きくなると、半導体チップＰ１、Ｐ２間のギャップＧが小さくなり、隣接するバンプ電極Ｂ２間のショートが発生することがある。また、バンプ電極Ｂ２の材料のバラツキが大きくなると、バンプ電極Ｂ２の融点のバラツキも大きくなり、半導体チップＰ１、Ｐ２間のギャップＧが小さくなることから、隣接するバンプ電極Ｂ２間のショートが発生することがある。このため、ギャップＧが規格範囲外の場合、図１の実装装置をアラーム停止させることにより、半導体チップＰ２の実装不良を低減することができる。
実装基板Ｋ上に積層された半導体チップＰ１、Ｐ２は、例えば、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）に適用することができる。半導体チップＰ１、Ｐ２間の電気的な接続をとるために、各半導体チップＰ１、Ｐ２に貫通電極を形成するようにしてもよいし、ボンディングワイヤを用いるようにしてもよい。
図３は、第２実施形態に係る半導体装置の製造方法を示すフローチャートである。
図３において、半導体チップのチップ厚Ｔの設計データを事前に入力する（Ｓ１）。次に、ボンディングヘッド２にてピックアップされた今回の半導体チップを実装する（Ｓ２）。この時、ボンディングヘッド２のＺ座標Ｚ１を基準座標として記憶する。次に、半導体チップの積層段数を確認し（Ｓ３）、積層段数が所定段数である場合は、実装を終了する。一方、積層段数が不足する場合、ボンディングヘッド２にて次の半導体チップをピックアップし（Ｓ４）、この半導体チップのチップ厚Ｔの設計データをギャップ算出部７Ｄに読み込む（Ｓ５）。そして、ボンディングヘッド２にてピックアップされた上層の半導体チップを下層の半導体チップ上に実装する（Ｓ６）。この時、ボンディングヘッド２のＺ座標Ｚ２を記憶する。次に、ボンディングヘッド２のＺ座標Ｚ１、Ｚ２および半導体チップのチップ厚Ｔに基づいて、積層された半導体チップ間のギャップＧを算出する（Ｓ７）。この時、ギャップＧが規格範囲外の場合、図１の実装装置がアラーム停止される（Ｓ８）。一方、ギャップＧが規格範囲内の場合、基準座標がＺ１からＺ２に上書きされ（Ｓ９）、Ｓ３に戻る。そして、半導体チップの積層段数が所定段数になるまで、Ｓ３〜Ｓ９の処理が繰り返される。
図４は、第２実施形態に係る半導体チップの実装方法を示すフローチャートである。なお、図４の工程は、図３のＳ２およびＳ６に用いることができる。
図４において、ボンディングヘッド２にてピックアップされた半導体チップがボンディングステージ１上に移動されると、半導体チップのＸＹ座標の位置合わせが行われる（Ｓ５１）。そして、ボンディングヘッド２が降下されることで（Ｓ５２）、上層の半導体チップが下層の半導体チップ上に配置される。そして、ボンディングヘッド２を介して半導体チップに荷重がかけられた状態で半導体チップが加熱される（Ｓ５３、Ｓ５４）。この時、バンプ電極を介して上層の半導体チップが下層の半導体チップに接合される。この時、ボンディングヘッド２のＺ座標を記憶することができる。その後、ボンディングヘッド２を介して半導体チップが冷却されることで、バンプ電極が固化される（Ｓ５５）。なお、バンプ電極が溶融されている時のボンディングヘッド２のＺ座標を記憶するようにしてもよいが、バンプ電極が固化された時のボンディングヘッド２のＺ座標を記憶するようにしてもよい。そして、ボンディングヘッド２が上昇されることでボンディングヘッド２が半導体チップから離間される（Ｓ５６）。
（第３実施形態）
図５は、第３実施形態に係る半導体装置の製造方法を示すフローチャートである。
図５において、このフローでは、図３のＳ１の代わりにＳ１´が設けられている。その他は図３のフローと同様である。Ｓ１では、チップ厚Ｔの設計データが入力されたが、Ｓ１´では、ウェハＷのチップ厚Ｔの加工データが読み取られる。そして、Ｓ７のギャップＧの算出では、チップ厚Ｔの設計データの代わりに加工データが用いられる。これにより、ギャップＧの算出時に、ウェハ加工時の製造バラツキによるチップ厚Ｔの誤差を反映させることができ、ギャップＧの算出精度を向上させることができる。
（第４実施形態）
図６（ａ）および図６（ｂ）は、第４実施形態に係る実装装置の概略構成を示す斜視図である。
図６（ａ）および図６（ｂ）の実装装置では、図１の制御装置７の代わりに制御装置７´が設けられている。制御装置７´には、チップ厚測定部７Ｇが制御装置７に追加されている。チップ厚測定部７Ｇは、レーザ変位計８によるチップ厚Ｔの計測制御を行う。また、図６（ａ）および図６（ｂ）の実装装置では、図１の実装装置にレーザ変位計８が追加されている。レーザ変位計８は半導体チップＰ２の上下から半導体チップＰ２にレーザを照射することにより、半導体チップＰ２のチップ厚Ｔを計測することができる。
そして、図６（ａ）に示すように、実装基板Ｋ上に半導体チップＰ１が積層された後、ボンディングヘッド２にて半導体チップＰ２がピックアップされる。そして、半導体チップＰ２がレーザ変位計８にて挟まれ、半導体チップＰ２の上下からレーザが照射されることにより、半導体チップＰ２のチップ厚Ｔが実測される。そして、図６（ｂ）に示すように、ボンディングヘッド２にてピックアップされた半導体チップＰ２がボンディングステージ１上に移動される。そして、半導体チップＰ１、Ｐ２間でＸＹ座標の位置合わせが行われた後、半導体チップＰ２が半導体チップＰ１上に積層される。ここで、実装基板Ｋ上に半導体チップＰ１が積層される時にボンディングヘッド２のＺ座標Ｚ１が記憶される。また、半導体チップＰ２が半導体チップＰ１上に積層される時にボンディングヘッド２のＺ座標Ｚ２が記憶される。そして、ギャップ算出部７Ｄにおいて、ボンディングヘッド２のＺ座標Ｚ１、Ｚ２および半導体チップＰ２のチップ厚Ｔの実測データに基づいて、半導体チップＰ１、Ｐ２間のギャップＧが算出される。
ここで、チップ厚Ｔの実測データをギャップＧの算出に用いることにより、半導体チップＰ１、Ｐ２間のチップ厚Ｔのバラツキを反映させることができ、ギャップＧの算出精度を向上させることができる。
（第５実施形態）
図７は、第５実施形態に係る半導体装置の製造方法を示すフローチャートである。
図７において、このフローでは、図３のＳ１の代わりにＳ１０、Ｓ１１が設けられている。その他は図３のフローと同様である。Ｓ１０では、今回の半導体チップを実装する前にボンディングヘッド２にて今回の半導体チップがピックアップされる。Ｓ１１では、次回の半導体チップがボンディングヘッド２にてピックアップされた後に、その半導体チップのチップ厚Ｔが実測される。そして、Ｓ７のギャップＧの算出では、チップ厚Ｔの設計データの代わりに実測データが用いられる。
（第６実施形態）
図８（ａ）〜図８（ｃ）は、第６実施形態に係る半導体装置の製造方法を示す断面図である。
図８（ａ）〜図８（ｃ）の構成では、半導体チップＰ１、Ｐ２にスペーサＳＡ１、ＳＡ２がそれぞれ追加されている。スペーサＳＡ１は実装基板Ｋと半導体チップＰ１との間隔を確保することができる。スペーサＳＡ２は半導体チップＰ１、Ｐ２間の間隔を確保することができる。スペーサＳＡ１、ＳＡ２の材料は、バンプ電極Ｂ１、Ｂ２の溶融温度未満で接着性のある絶縁性樹脂を用いることができる。例えば、スペーサＳＡ１、ＳＡ２の材料は、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはベンゾシクロブテン樹脂などを用いることができる。
そして、図８（ａ）に示すように、ボンディングヘッド２にてピックアップされた半導体チップＰ１が実装基板Ｋ上に積層される。この時、半導体チップＰ１はスペーサＳＡ１にて実装基板Ｋ上に固着される。また、ボンディングヘッド２のＺ座標Ｚ１が記憶される。この時、バンプ電極Ｂ１は溶融させないようにして、バンプ電極Ｂ１と表面電極Ｃ０とは未接合の状態に維持することができる。
次に、図８（ｂ）に示すように、ボンディングヘッド２にて半導体チップＰ２がピックアップされる。そして、ボンディングヘッド２が半導体チップＰ１上に降下されることで、図８（ｃ）に示すように、半導体チップＰ２が半導体チップＰ１上に積層される。また、ボンディングヘッド２のＺ座標Ｚ２が記憶される。この時、バンプ電極Ｂ２は溶融させないようにして、バンプ電極Ｂ１、Ｂ２は互いに未接合の状態に維持することができる。
そして、ボンディングヘッド２のＺ座標Ｚ１、Ｚ２および半導体チップＰ２のチップ厚Ｔに基づいて、半導体チップＰ１、Ｐ２間のギャップＧが算出される。そして、ギャップＧが規格範囲内の場合、実装装置の稼働が継続され、ギャップＧが規格範囲外の場合、実装装置がアラーム停止される。半導体チップＰ１、Ｐ２の積層段数が所定段数に達すると、これらの半導体チップＰ１、Ｐ２のバンプ電極Ｂ１、Ｂ２が一括して溶融されることで各バンプ電極Ｂ１、Ｂ２が接合される。
ここで、半導体チップＰ１、Ｐ２にスペーサＳＡ１、ＳＡ２を設けることにより、各バンプ電極Ｂ１、Ｂ２を接合させることなく、半導体チップＰ１、Ｐ２を固着することができる。このため、各半導体チップＰ１、Ｐ２を１層だけ積層するごとに、半田リフローを行う必要がなくなり、各半導体チップＰ１、Ｐ２を１層だけ積層するごとに温度の昇降を繰り返す必要がなくなることから、スループットを向上させることが可能となるとともに、各半導体チップＰ１、Ｐ２にかかる熱的ストレスを低減することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ ボンディングステージ、２ ボンディングヘッド、３ 垂直可動体、４ 水平可動体、５ ガイド、６ ウェハステージ、Ｋ 実装基板、Ｐ１、Ｐ２ 半導体チップ、７ 制御装置、７Ａ ホールド制御部、７Ｂ 水平制御部、７Ｃ 垂直制御部、７Ｄ ギャップ算出部、７Ｅ 荷重制御部、７Ｆ 温度制御部

Claims (5)

  1. 第１半導体チップと、第２半導体チップとを複数のバンプにより接合する方法であって、前記複数のバンプは、前記第１半導体チップまたは前記第２半導体チップの少なくとも一方に設けられ、
    ボンディングヘッドにより前記第１半導体チップをピックアップし、前記ボンディングヘッドにてピックアップされた前記第１半導体チップを配置し、
    前記ボンディングヘッドにより前記第１半導体チップを配置したときの実測による前記ボンディングヘッドの垂直座標を垂直座標Ｚ１とし、
    前記ボンディングヘッドにより前記第２半導体チップをピックアップし、前記ボンディングヘッドにてピックアップされた前記第２半導体チップを前記第１半導体チップ上に積層した後、固化状態にある前記複数のバンプをいったん溶融し、その後固化させ、
    前記複数のバンプが溶融または固化した時の実測による前記ボンディングヘッドの垂直座標Ｚ２と、前記垂直座標Ｚ１と、に基づいて、前記第１半導体チップと前記第２半導体チップとの垂直方向のギャップを算出し、
    前記ギャップＧは、前記第２半導体チップのチップ厚をＴとすると、Ｇ＝Ｚ２−Ｚ１−Ｔで与えられ、
    前記ギャップＧが規格範囲内かどうかを判定し、
    前記ギャップＧが規格範囲外の場合、前記第２半導体チップ上への第３半導体チップの積層を停止する半導体装置の製造方法。
  2. 前記垂直座標Ｚ２は、前記複数のバンプが固化した時の座標である請求項１に記載の半導体装置の製造方法。
  3. 前記垂直座標Ｚ２は、前記複数のバンプが溶融した時の座標である請求項１に記載の半導体装置の製造方法。
  4. 前記第１半導体チップ上に前記第２半導体チップを積層する前の前記第２半導体チップのピックアップ時に前記第２半導体チップのチップ厚を計測する請求項１ないし３のいずれか１項に記載の半導体装置の製造方法。
  5. 第１半導体チップと、第２半導体チップとを複数のバンプにより接合する実装装置であって、前記複数のバンプは、前記第１半導体チップまたは前記第２半導体チップの少なくとも一方に設けられ、
    前記第１半導体チップ及び前記第２半導体チップが配置されるボンディングステージと、
    前記第１半導体チップ及び前記第２半導体チップをピックアップするボンディングヘッドと、
    前記ボンディングヘッドを垂直方向に移動させる垂直可動体と、
    前記ボンディングヘッドの垂直座標を制御する垂直制御部と、
    前記第１半導体チップが前記ボンディングステージに配置されたときの実測による前記ボンディングヘッドの垂直座標Ｚ１と、前記第１半導体チップ上に前記第２半導体チップが積層される、前記複数のバンプが溶融または固化した時の実測による前記ボンディングヘッドの垂直座標Ｚ２と、に基づいて前記半導体チップ間の垂直方向のギャップＧを算出するギャップ算出部と、
    前記ギャップＧは、前記第２半導体チップのチップ厚をＴとすると、Ｇ＝Ｚ２−Ｚ１−Ｔで与えられ、
    前記ギャップＧが規格範囲内かどうかを判定し、前記ギャップＧが規格範囲外の場合、前記第２半導体チップ上への第３半導体チップの積層を停止するよう制御する制御装置と、を備える実装装置。
JP2015177482A 2015-09-09 2015-09-09 半導体装置の製造方法および実装装置 Active JP6553459B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015177482A JP6553459B2 (ja) 2015-09-09 2015-09-09 半導体装置の製造方法および実装装置
TW105106352A TWI616928B (zh) 2015-09-09 2016-03-02 半導體裝置之製造方法及安裝裝置
CN201610240001.2A CN106531648B (zh) 2015-09-09 2016-04-18 半导体装置的制造方法及安装装置
US15/233,914 US10217676B2 (en) 2015-09-09 2016-08-10 Method and apparatus for manufacturing a semiconductor device including a plurality of semiconductor chips connected with bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015177482A JP6553459B2 (ja) 2015-09-09 2015-09-09 半導体装置の製造方法および実装装置

Publications (2)

Publication Number Publication Date
JP2017054914A JP2017054914A (ja) 2017-03-16
JP6553459B2 true JP6553459B2 (ja) 2019-07-31

Family

ID=58190319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015177482A Active JP6553459B2 (ja) 2015-09-09 2015-09-09 半導体装置の製造方法および実装装置

Country Status (4)

Country Link
US (1) US10217676B2 (ja)
JP (1) JP6553459B2 (ja)
CN (1) CN106531648B (ja)
TW (1) TWI616928B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608591B (zh) * 2016-07-05 2017-12-11 群創光電股份有限公司 顯示裝置與顯示裝置的製造方法
US20190287881A1 (en) * 2018-03-19 2019-09-19 Stmicroelectronics S.R.L. Semiconductor package with die stacked on surface mounted devices
JP7045891B2 (ja) 2018-03-20 2022-04-01 キオクシア株式会社 半導体製造方法、半導体製造装置及び半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110821A (ja) 1999-10-05 2001-04-20 Shibuya Kogyo Co Ltd ボンディング装置
US7009512B2 (en) * 2001-07-13 2006-03-07 Juan Carlos Cordoba Alarm system for a portable device
JP4262171B2 (ja) 2004-09-02 2009-05-13 芝浦メカトロニクス株式会社 半導体チップの実装装置及び実装方法
TW200628029A (en) * 2004-12-06 2006-08-01 Matsushita Electric Ind Co Ltd Component mounting apparatus and component mounting method
JP5167779B2 (ja) 2007-11-16 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4957742B2 (ja) * 2009-04-07 2012-06-20 パナソニック株式会社 バンプ付きの電子部品のボンディング方法
JP4880055B2 (ja) 2010-06-04 2012-02-22 株式会社新川 電子部品実装装置及びその方法
JP5696076B2 (ja) 2012-03-21 2015-04-08 株式会社東芝 半導体装置の検査装置及び半導体装置の検査方法
JP6105333B2 (ja) 2013-03-11 2017-03-29 ファスフォードテクノロジ株式会社 複数ボンディングヘッド位置合わせ方法及びダイボンダ
JP5914868B2 (ja) * 2013-05-22 2016-05-11 パナソニックＩｐマネジメント株式会社 部品の実装装置

Also Published As

Publication number Publication date
TWI616928B (zh) 2018-03-01
TW201711085A (zh) 2017-03-16
US10217676B2 (en) 2019-02-26
JP2017054914A (ja) 2017-03-16
CN106531648A (zh) 2017-03-22
CN106531648B (zh) 2021-03-12
US20170069551A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
US20170278762A1 (en) Redirecting solder material to visually inspectable package surface
US9136243B2 (en) Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
JP6553459B2 (ja) 半導体装置の製造方法および実装装置
JP6489965B2 (ja) 電子部品装置及びその製造方法
US11749667B2 (en) Semiconductor manufacturing apparatus
TWI584410B (zh) 晶片封裝結構及其製造方法
TWI670776B (zh) 半導體裝置的製造方法以及封裝裝置
JPWO2006100765A1 (ja) 半導体装置の製造方法及び圧縮成形装置
JP2015177007A (ja) 半導体装置の製造方法及び半導体装置
US20120273971A1 (en) Semiconductor device and method of manufacturing the same
CN108878398B (zh) 包括导电凸块互连的半导体器件
TWI506717B (zh) 三維安裝方法及裝置
US9922960B2 (en) Packaging structure of substrates connected by metal terminals
JP2007157970A (ja) ボンディング方法及びボンディング装置
JP2012028513A (ja) 半導体装置及びその製造方法
JP2012156328A (ja) 部品実装方法および部品実装装置
JP6601055B2 (ja) プリント配線板、電子機器及び実装方法
KR20110138788A (ko) 적층형 반도체 패키지
KR20150121759A (ko) 적층형 패키지 및 그 제조방법
JP2012243987A (ja) 半導体装置の製造方法
JP2008130727A (ja) 半導体装置の製造方法及びそれに用いられるチップボンダ
KR20160128709A (ko) 지지봉을 이용한 박형 칩의 적층방법
KR20110124094A (ko) 수직형 칩을 갖는 반도체 패키지 제조방법
JP5637249B2 (ja) 超音波接合方法
US11565934B2 (en) Semiconductor package structures and methods of manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180611

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190704

R150 Certificate of patent or registration of utility model

Ref document number: 6553459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350