KR101909109B1 - 반도체 디바이스의 제조 방법 - Google Patents

반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR101909109B1
KR101909109B1 KR1020170139616A KR20170139616A KR101909109B1 KR 101909109 B1 KR101909109 B1 KR 101909109B1 KR 1020170139616 A KR1020170139616 A KR 1020170139616A KR 20170139616 A KR20170139616 A KR 20170139616A KR 101909109 B1 KR101909109 B1 KR 101909109B1
Authority
KR
South Korea
Prior art keywords
substrate
connection
paste
laser beam
connector
Prior art date
Application number
KR1020170139616A
Other languages
English (en)
Inventor
박명순
Original Assignee
주식회사 고려반도체시스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 고려반도체시스템 filed Critical 주식회사 고려반도체시스템
Priority to KR1020170139616A priority Critical patent/KR101909109B1/ko
Application granted granted Critical
Publication of KR101909109B1 publication Critical patent/KR101909109B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 디바이스의 제조 방법에 관한 것으로, 제1단위기판이 다수 배열된 제1기판을 준비하는 제1기판 준비단계와; 제1기판에 몰드층을 형성하는 몰드층 형성단계와; 상기 제1기판의 정해진 다수의 제1접속위치에 상기 몰드층에 레이저빔을 조사하여 제1기판의 표면까지 홈을 형성하는 홈 형성단계와; 상기 홈 내의 상기 제1접속위치에 패이스트를 공급하는 패이스트 공급단계와; 상기 제1접속위치에 도전(導電)성 재질의 기둥 형태의 접속체를 세워진 상태로 위치시키는 접속체 마운팅단계와; 상기 패이스트를 용융시켜 상기 접속체를 상기 제1기판에 고정시키는 접속체 고정단계와; 제2단위기판이 다수 배열된 제2기판을 준비하여, 상기 제1단위기판의 상측에 제2단위기판이 하나씩 위치하고 상기 제1단위기판의 제1접속위치와 상기 제2단위기판의 제2접속위치가 상기 접속체에 의해 전기적으로 접속되도록 상기 제2기판을 상기 제1기판에 적층하는 제2기판 적층단계를; 포함하여 구성되어, 제1기판과 그 위에 적층되는 제2기판의 접속 위치가 접속체를 매개로 상호 연결되므로, 접속체의 기둥 높이에 의하여 기판에 실장되는 소자의 높이에 무관하게 제1기판과 제2기판을 전기 접속한 상태로 연결할 수 있는 반도체 디바이스의 제조 방법을 제공한다.

Description

반도체 디바이스의 제조 방법 {METHOD OF STACKING SUBSTRATES FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 디바이스의 제조 방법에 관한 것으로, 보다 구체적으로는, 실장된 소자 높이가 높은 기판을 짧은 시간 내에 오류없이 적층하는 반도체 디바이스의 제조 방법에 관한 것이다.
반도체 디바이스의 집적도가 점점 높아짐에 따라, 와이어를 이용하여 상부 칩과 하부 칩의 전기적 접속을 하는 대신에, 상부 칩과 하부 칩에 각각 동일한 패턴으로 분포된 미세한 솔더볼을 이용하여, 상부 칩과 하부 칩을 적층시키는 스태킹(stacking) 공정이 널리 적용되고 있다.
즉, 도1b에 도시된 바와 같이 각각의 단위칩(U1)의 제1기판(S1)에는 논리회로, 메모리 등의 소자(K) 등이 실장된다. 그리고, 단위칩(U1)은 종횡으로 인접 배열되어, 도1a에 도시된 바와 같이 하나의 제1기판(So1)을 형성하여, 다수의 단위칩(U1)이 배치된 하나의 기판(So1)에 대하여 처리 공정이 행해지고, 반도체 디바이스를 제조하는 대부분 또는 모든 공정이 행해진 이후에, 기판(So1)을 다수로 절단하여 다수의 반도체 디바이스가 제조된다.
한편. 단위칩(U1)은 제1기판(S1) 자체로 반도체 디바이스로 적용될 수도 있지만, 상하 방향으로 칩들을 적층하여 집적도가 높은 반도체 디바이스로 제조되는 추세에 있다. 이를 위하여, 각각의 단위칩(U1)의 단위 기판(S1, S2,...)에는 상하로 적층되는 칩을 전기적으로 연결하는 제1접속위치(Bx)가 다수 형성된다.
그리고, 도2a 내지 도2e에 도시된 바와 같이, 단위칩(U1)의 제1접속위치(Bx)에 솔더볼(B)을 안착시키고(도2a), 솔더볼(B)과 실장된 소자들(K)이 덮여지게 몰드층(M)을 형성한 후(도2b), 솔더볼(B)이 드러나도록 몰드층(M)에 레이저빔을 조사하여 홈(G)을 형성하고(도2c), 제1단위칩(U1)에 적층될 제2단위칩(U2)의 제2기판(S2)의 제2접속위치(Bx2)에도 저면에 솔더볼(B2)을 안착시킨 상태에서, 제1기판(S1)의 솔더볼(B)이 제2기판(S2)의 솔더볼(B2)과 접촉하게 제2기판(S2)을 제1기판(S1)에 적층하고(도2d), 적층된 단위칩(U1, U2)을 리플로우 공정을 거치게 하여 제1기판(S1)의 솔더볼(B)과 제2기판(S2)의 솔더볼(B2)이 서로 일체로 결합된다. 이를 통해, 제1단위칩(U1)과 제2단위칩(U2)은 서로 적층되면서 각각의 제1접속위치(Bx)와 제2접속위치(Bx2)가 서로 일체 결합된 솔더볼(B, B2)에 의해 서로 전기적으로 통하는 상태가 된다.
그러나, 최근에는 반도체 디바이스의 기능이 보다 향상되면서, 단위칩(U1, U2)에 실장되는 소자(K)가 다양해지고 있다. 즉, 종래의 단위칩(U1, U2)에 실장되던 메모리 소자(K1)나 논리 회로 소자(K2)의 높이(h)가 보다 높아지고, 다이오드 등의 높이가 높은 소자(K)가 실장됨에 따라, 50㎛ 내지 150㎛ 정도의 솔더볼을 이용하여 단위칩(U1, U2)을 적층하는 것에 한계가 발생되었다.
이에 따라, 제1기판(S1)과 제2기판(S2)을 연결하는 솔더볼의 개수를 보다 늘리는 방법이 모색되기도 하였지만, 각 기판(S1, S2)의 정해진 위치(Bx, Bx2)에 솔더볼의 개수를 정확히 배치하는 것이 매우 어려울 뿐만 아니라 수율이 낮고 생산성이 낮은 한계가 있었다. 이에 따라, 충분히 큰 높이를 갖는 기둥 형태의 접속체를 기판(도3)에 다층 도금 방식에 의해 일체 성형하는 방법이 모색되기도 하였지만, 접속체(P)의 높이(h3)가 150㎛ 이상으로 커지면, 접속체(P)를 도금층을 적층하는 방식으로 형성하는 데 오랜 시간이 소요되므로, 생산성이 매우 낮아지는 문제가 야기되었다.
따라서, 반도체 디바이스의 각 단위칩(U1, U2,...)에 실장되는 소자(K)의 높이(h)가 큰 경우에, 상하 적층되는 제1기판(S1)과 제2기판(S2)의 정해진 위치(Bx, Bx2)를 도전성 재료로 생산성을 높이면서 전기적으로 접속 연결하는 방안의 필요성이 절실히 요구되고 있다.
전술한 배경 기술은 본 발명을 설명하기 위한 것이며, 본 출원일 이전에 공지된 기술을 의미하는 것은 아니다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은, 단위칩에 실장되는 소자의 높이가 150미크론 이상으로 커지더라도, 상하 적층되는 단위칩을 신뢰성있게 접속하면서 높은 수율로 스태킹(stacking)하는 반도체 디바이스의 제조 방법을 제공하는 것을 목적으로 한다.
그리고, 본 발명은, 상하 적층되는 제1기판과 제2기판을 전기적으로 접속하게 연결하는 접속체의 길이의 편차에도 불구하고, 제1기판과 제2기판을 신뢰성있게 전기 접속할 수 있게 연결하여 반도체 디바이스의 품질 신뢰성을 확보하는 것을 목적으로 한다.
상술한 본 발명의 목적들을 달성하기 위하여, 본 발명은, 제1단위기판이 다수 배열된 제1기판을 준비하는 제1기판 준비단계와; 제1기판에 몰드층을 형성하는 몰드층 형성단계와; 상기 제1기판의 정해진 다수의 제1접속위치에 상기 몰드층에 레이저빔을 조사하여 제1기판의 표면까지 홈을 형성하는 홈 형성단계와; 상기 홈 내의 상기 제1접속위치에 패이스트를 공급하는 패이스트 공급단계와; 상기 제1접속위치에 도전(導電)성 재질의 기둥 형태의 접속체를 세워진 상태로 위치시키는 접속체 마운팅단계와; 상기 패이스트를 용융시켜 상기 접속체를 상기 제1기판에 고정시키는 접속체 고정단계와; 제2단위기판이 다수 배열된 제2기판을 준비하여, 상기 제1단위기판의 상측에 제2단위기판이 하나씩 위치하고 상기 제1단위기판의 제1접속위치와 상기 제2단위기판의 제2접속위치가 상기 접속체에 의해 전기적으로 접속되도록 상기 제2기판을 상기 제1기판에 적층하는 제2기판 적층단계를; 포함하여 구성되어, 상기 제1단위기판과 상기 제2단위기판이 상기 접속체에 의해 전기적으로 접속하는 반도체 디바이스를 제조하는 반도체 디바이스의 제조 방법을 제공한다.
즉, 반도체 디바이스의 제조를 위하여 상하 적층되는 제1기판과 제2기판 중에 하측에 배치된 제1기판에 실장된 소자들을 덮는 몰드층을 형성하여 소자를 먼저 보호하고, 몰드층을 관통하여 제1기판의 제1접속위치까지 홈을 형성한 후에, 홈에 의해 드러난 제1기판의 제1접속위치에 패이스트를 도포한 후, 기둥 형태의 접속체를 홈에 삽입하여 패이스트 용융에 의해 접속체를 제1기판에 고정하는 것에 의해, 제1기판과 그 위에 적층되는 제2기판의 접속 위치가 접속체를 매개로 상호 연결되므로, 접속체의 기둥 높이에 의하여 기판에 실장되는 소자의 높이에 무관하게 제1기판과 제2기판을 전기 접속한 상태로 연결할 수 있다.
이를 통해, 기둥 형태의 접속체가 세워진 상태로 제1기판의 제1접속위치에 마운팅되어, 상하로 적층되는 제1기판과 제2기판의 접속 위치를 연결함으로써, 기판에 실장된 소자의 높이가 크더라도, 미리 준비된 기둥 형태의 접속체를 제1기판에 세워 고정시키는 것에 의해 짧은 시간 내에 전기 접속 상태로 스태킹할 수 있다.
이 때, 제1기판과 제2기판을 스태킹(stacking)하는 공정 중에 외부에 드러나 있는 소자들이 처음부터 몰드층에 의해 매립되므로, 공정 중에 소자가 손상되는 문제를 해소할 수 있다.
그리고, 제1기판에 몰드층이 형성된 상태에서 홈을 제1기판까지 형성한 상태에서 기둥 형태의 접속체를 홈 내부에 삽입 설치하므로, 제1접속위치에 삽입 설치된 접속체는 몰드층의 측면에 의해 넘어지지 않고 세워진 상태를 유지하기 용이해진다.
더욱이, 제1접속위치에는 점도가 있는 패이스트가 먼저 공급된 상태이므로, 접속체의 저면이 제1기판에 대하여 미끄러지는 현상이 발생되지 않으며, 올바르게 세워진 상태로 유지하는 것이 용이해진다.
이를 통해, 제1기판의 접속위치와 제2기판의 접속위치를 전기적으로 접속한 상태로 적층하는 공정이 소요되는 시간을 단축하고, 전기 접속의 신뢰성을 보다 높여 수율을 보다 높이는 효과를 얻을 수 있다.
여기서, 상기 접속체는 은(Ag), 구리(Cu), 금(Ag), 알루미늄(Al), 텅스텐(W), 철(Fe), 납(Pb) 등과 같이 전기 전도성이 우수한 재질을 하나 이상을 포함하여 형성될 수 있다. 이에 더하여, 상기 접속체의 표면에는 주석, 니켈 중 어느 하나 이상의 성분이 포함된 도금층이 형성될 수 있다.
상기 홈 형성단계와 상기 패이스트 공급단계의 사이에, 상기 접속체 마운팅 단계 이전에, 상기 제1기판의 상기 제1접속위치의 판면을 케미컬로 세정하는 세정 단계를; 더 포함하여 반도체 디바이스를 제조할 수 있다.
상기 접속체에는 주석, 니켈 중 어느 하나 이상의 성분이 포함된 도금층이 형성되고, 상기 접속체 고정단계는 상기 접속체에 레이저빔의 출력에너지가 전달되게 할 수 있다. 이에 의해, 도금층의 성분이 레이저빔의 출력에너지에 의해 용융되어 흘러내리면서, 패이스트와 함께 접속체를 제1기판에 보다 견고하게 고정시키고, 제1기판과 접속체 사이의 전기 전도성을 보다 확실하게 확보할 수 있다.
상기 접속체 고정단계는, 상기 제1접속위치에 공급된 패이스트와 상기 제1접속위치에 마운팅된 상기 접속체 중 어느 하나 이상에 레이저빔을 조사하는 것에 의하여 이루어질 수 있다.
한편, 상기 접속체 마운팅 단계는, 상기 제1기판의 상기 제1접속위치와 정렬되는 위치에 흡입공이 형성된 접속체 공급기를 준비하는 공급기 준비단계와; 상기 접속체 공급기의 상기 흡입공에 상기 접속체를 하나씩 세워진 상태로 흡입 파지한 상태에서 상기 제1기판에 상기 접속체 공급기를 근접시키는 공급기 근접단계와; 상기 접속체 공급기의 상기 흡입공에 인가되어 있던 흡입압을 제거하는 것에 의해 상기 제1접속위치에 상기 접속체를 하나씩 마운팅시키는 흡입압 제거단계를; 포함하여 이루어질 수 있다.
상기 흡입압 제거단계가 행해지는 동안에, 상기 흡입공의 내부에 배치된 가압핀으로 상기 접속체를 밀어내는 접속체 가압단계가 함께 행해질 수 있다. 이에 의해, 흡입압이 제거되더라도, 미세한 크기의 접속체가 접속체 공급기의 흡입공과 정전기력에 의하여 부착된 상태로 유지될 수 있지만, 가압핀에 의해 접속체를 강제적으로 하방 이동시킴으로써 확실하게 접속체를 빠짐없이 제1기판에 마운팅시킬 수 있다.
상기 접속체 마운팅단계 이후에, 상기 기 접속체의 상면을 가압체로 접촉 가압하는 접속체 가압단계를; 더 포함하여 구성될 수 있다. 이를 통해, 접속체의 하단이 패이스트에 보다 깊게 침투하여, 패이스트의 점성에 의해 접속체를 견고하게 지지할 수 있다.
그리고, 상기 접속체 가압단계가 행해진 상태에서 상기 접속체 고정단계가 행해질 수 있다. 따라서, 접속체 고정단계에서 패이스트의 일부 이상이 용융되면, 하방 가압되고 있는 접속체의 하단부는 패이스트의 내부로 보다 깊게 침투한 상태에서 패이스트가 다시 경화되므로, 접속체 고정단계에서 접속체를 제1기판에 보다 견고하게 결합 고정시킬 수 있다.
이 때, 상기 접속체 고정단계는 레이저빔을 상기 가압체에 조사하는 것에 의해 이루어질 수 있다. 이 경우에는, 레이저빔의 출력 에너지가 가압체를 통해 접속체로 전달되며, 접속체에 전달된 출력 에너지는 접속체를 타고 하방 이동하여 패이스트를 용융시킨다.
상기 레이저빔은 스폿 형태로 형성될 수 있지만, 공정 시간을 단축하기 위하여 라인 빔(line beam)으로 형성되는 것이 바람직하다. 이는, 라인빔을 조사하더라도 소자들이 몰드층에 의해 덮여 보호되므로, 라인 빔에 의해 공정 시간을 단축할 수 있다.
그리고, 상기 접속체 고정단계 이후에, 상기 접속체의 고정 상태의 오류 여부를 검사하는 접속체 검사단계를; 더 포함할 수 있다.
이에 따라, 접속체의 오류가 있는 단위 칩의 위치를 미리 기억하고 있다가 반도체 디바이스의 제조 완성 단계에서 오류가 있는 단위 칩을 생산품에서 배제할 수 있다.
또는, 접속체의 오류가 있는 단위 칩에 대하여, 접속체가 제1접속위치들 중에 정상적으로 안착되지 아니한 제1-1위치가 감지되면, 상기 제1-1위치에 새로운 접속체를 교체하여 위치시키고, 제1-1위치에 위치된 새로운 접촉체에 레이저빔을 조사하여 그 하단부의 패이스트를 용융시켜 새로운 접촉체를 제1-1위치에 결합 고정시키는 재작업(rework) 단계를; 행할 수도 있다.
한편, 상기 제2기판 적층단계는, 상기 제2기판의 저면에 도전성 연결재(예를 들어, 솔더볼이나 범프, 솔더 패이스트 등)가 위치한 상태로 제2기판을 상기 제1기판의 상측에 거치시키고, 리플로우 공정을 거치는 것에 의해 상기 솔더볼과 상기 접속체가 일체화된다. 또는, 제1기판에 결합된 접속체의 상단 표면에 플럭스를 도포하고, 도전성 연결재(미도시)를 접속체의 플럭스 상에 위치시킨 후, 그 위에 제2기판을 적층시키고, 리플로우 공정을 거치는 것에 의해 상기 솔더볼과 상기 접속체가 일체화할 수도 있다.
또한, 본 발명은 전술한 제조 방법에 의해 제조된 반도체 디바이스를 제공한다.
본 명세서 및 특허청구범위에 기재된 '예비 가열' 및 이와 유사한 용어는 패이스트를 용융시키는 데 보조적으로 가열하는 것을 의미하며, '미리' 가열하는 것에 국한되지 않는 것으로 정의한다. 따라서, 제1기판의 하측에서 제1접속위치를 예비 가열하는 것은 레이저빔을 조사하는 것에 비하여 먼저 행해질 수도 있고, 레이저 빔을 조사하는 것과 동시에 행해지는 것을 모두 포함한다.
본 명세서 및 특허청구범위에 기재된 '적층' , '스태킹(stacking)' 및 이와 유사한 용어는 반도체 디바이스의 제조를 위하여 2개 이상의 기판을 쌓으면서 전기적으로 접속되게 연결하는 것으로 정의한다.
본 명세서 및 특허청구범위에 기재된 '패이스트'는 도전성(導電性) 성분을 포함하지 않는 재료(예를 들어, 플럭스)와 도전성 성분을 포함하는 재료(예를 들어, 솔더 패이스트)를 모두 포함하는 것으로 정의한다. 다시 말하면, '패이스트'는 인가되는 에너지에 따라 일부 이상이 액체 또는 젤 성분으로 용융되었다가 다시 굳으면서 대상물(접속체)을 결합시키는 재료를 통칭하는 것으로 정의한다.
본 명세서 및 특허청구범위에 기재된 '용융' 및 이와 유사한 용어는 패이스트가 완전히 용융된 상태를 지칭하는 데 국한되지 아니하며, 패이스트의 일부 이상이 고체 상태에서 젤 상태이거나 액체 상태로 된 상태를 지칭하는 것으로 정의한다.
상술한 바와 같이 본 발명에 따르면, 기둥 형태의 접속체가 세워진 상태로 제1기판의 제1접속위치에 마운팅되어, 상하로 적층되는 제1기판과 제2기판의 접속 위치를 전기 접속되게 연결함으로써, 기판에 실장된 소자의 높이가 크더라도, 미리 준비된 기둥 형태의 접속체를 제1기판에 세워 고정시키는 것에 의해 짧은 시간 내에 전기 접속 상태로 적층하여 스태킹하는 효과를 얻을 수 있다.
그리고, 본 발명은, 제1기판과 제2기판을 스태킹(stacking) 공정에서 하측에 위치하는 제1기판에 몰드층을 형성하여, 기판 상면에 탑재된 소자들이 몰드층에 의해 매립되므로, 스태킹 공정 중에 소자가 노출됨으로 인해 손상되는 문제를 해소하는 효과가 얻어진다.
그리고, 본 발명은, 제1기판에 몰드층이 형성된 상태에서 홈을 제1기판까지 형성한 상태에서 기둥 형태의 접속체를 홈 내부에 삽입 설치하므로, 제1접속위치에 삽입 설치된 접속체는 몰드층의 측면에 의해 넘어지지 않고 세워진 상태를 유지하기 용이하여, 공정이 단순화되고 공정 효율을 높일 수 있다.
그리고, 본 발명은, 제1기판의 제1접속위치에는 점도가 있는 패이스트가 먼저 공급되어 있으므로, 패이스트에 마운팅되는 접속체의 저면이 제1기판에 대하여 미끄러지는 현상이 억제되고, 접속체가 올바르게 세워진 상태로 유지하는 것이 용이해진다.
이를 통해, 제1기판의 접속위치와 제2기판의 접속위치를 전기적으로 접속한 상태로 적층하는 공정이 소요되는 시간을 단축하고, 전기 접속의 신뢰성을 보다 높여 수율을 보다 높이는 효과를 얻을 수 있다.
반도체 디바이스의 제조를 위하여 상하 적층되는 제1기판과 제2기판의 미리 정해진 제1기판의 제1접속위치에 패이스트를 도팅(dotting)하여 두고, 제1기판의 제1접속위치에 미리 준비된 도전성 재질의 접속체를 마운팅시킨 후에, 레이저빔을 조사하여 패이스트를 용융시켰다가 다시 경화시켜 패이스트를 매개로 접속체를 제1기판의 제1접속위치에 고정하는 것에 의하여, 기판 상에 실장되는 소자의 높이가 150~300㎛ 이상이더라도 짧은 시간 내에 높은 수율로 기판을 스태킹하여 반도체 디바이스를 제조하는 효과를 얻을 수 있다.
또한, 본 발명은, 패이스트를 용융시키는 공정을 레이저빔을 조사하는 것에 의하여 행함으로써, 기판을 이동시키지 않고 제 위치에서 행할 수 있으므로, 기판의 이동 중에 접속체가 넘어져 스태킹 공정에서 접속 오류가 발생되는 것을 억제할 수 있다.
그리고, 본 발명은, 레이저빔을 조사하여 패이스트를 용융시키므로, 패이스트의 종류와 공정 온도에 맞게 레이저빔의 이동 시간을 변경 제어함으로써 패이스트를 매개로 하는 접속체의 결합 고정 효과를 높게 유지할 수 있다.
또한, 본 발명은, 기판의 스태킹 공정 중에 일부 접속체가 세워진 상태를 유지하지 못하는 오류가 발생되더라도, 전체 기판을 리플로우 등에 의해 패이스트를 용융시키지 않고 레이저빔을 이용하여 오류가 발생된 위치에만 레이저빔을 조사함으로써, 재작업(rework) 공정의 정확성과 소요 시간을 향상시키는 효과를 얻을 수 있다.
그리고, 본 발명은, 접속체를 제1기판 상에 마운팅하기에 앞서 제1접속위치와 정렬되는 관통공이 형성된 XXX를 제1기판에 위치시킴으로써, 제1접속위치에 세워진 상태로 마운팅되는 접속체가 기울어지더라도 XXX의 관통공의 내벽에 기댄 상태가 되어 허용 범위 내에서 세워진 상태를 유지하므로, 기둥 형태의 접속체를 세워진 상태로 제1기판에 결합시키는 효과를 얻을 수 있다.
또한, 본 발명은, 상하 기판을 전기적으로 접속하면서 연결하는 접속체의 표면에 주석, 니켈 등의 도금층이 형성되어, 레이저빔을 접속체의 상측(레이저빔의 상단부와 그 위에 거치된 대상물을 포함한다)에 조사하면, 레이저빔의 에너지가 접속체에 전달되면서 도금층의 일부 이상을 용융시키면서 흘러내려 패이스트와 함께 보다 견고하게 접속체를 제1기판에 결합시키면서 제1기판과 접속체와의 통전 경로를 보다 확실하게 확보하는 효과를 얻을 수 있다.
그리고, 본 발명은, 접속체를 제1기판에 결합하여 고정하기 이전에, 접속체의 상측에서 접속체를 가압체에 의해 가압하는 공정을 거침으로써, 접속체가 패이스트에 충분히 눌려진 상태에서 패이스트가 용융된 상태에서 접속체를 패이스트에 의해 견고하게 결합시키는 효과를 얻을 수 있다.
또한, 본 발명은, 가압체로 접속체를 가압한 상태에서 패이스트를 용융시켜 접속체를 제1기판에 결합시킴으로써, 패이스트의 일부 이상이 용융된 상태에서 접속체가 패이스트 내부로 깊게 들어가면서 패이스트의 경화가 이루어지게 되어, 접속체를 제1기판에 견고하게 결합하는 효과를 얻을 수 있다.
이를 통해, 본 발명은, 상기와 같이 접속체를 제1기판에 고정시키는 공정에 소요되는 시간이 짧아서 생산성이 높아지며, 접속체가 제1기판에 보다 견고하게 고정되므로 수율이 높아지는 효과를 얻을 수 있다.
도1a은 반도체 디바이스의 제조를 위한 단위칩이 종횡으로 배치된 제1기판의 구성을 도시한 사시도,
도1b는 도1a의 단위칩의 구성을 도시한 사시도,
도2a 내지 도2e는 도1b의 절단선 Ⅱ-Ⅱ에 따른 단면을 기준으로 기판을 스태킹하여 반도체 디바이스를 제조하는 구성을 순차적으로 도시한 도면,
도3은 스택킹되는 기판을 전기적으로 접속하기 위한 접속체를 전기도금방식으로 기판에 적층 제작한 도1b의 절단선 Ⅱ-Ⅱ에 따른 단면을 기준으로 도시한 개략도,
도4는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 순차적으로 도시한 순서도,
도5는 적층하고자 하는 단위칩이 종횡으로 배열된 제1기판의 사시도,
도6은 제1기판에 몰드층을 형성한 구성을 도시한 구성을 도시한 도면,
도7은 제1기판의 제1접속위치에서 몰드층을 관통하여 제1기판까지 이르는 홈을 형성하는 구성을 도시한 도면,
도8은 도7에 의해 형성된 홈의 내부 표면을 케미컬 세정하는 구성을 도시한 도면,
도9는 홈에 의해 드러난 제1기판의 제1접속 위치에 패이스트를 공급하는 구성을 도시한 도면,
도10a 내지 도10c는 홈에 의해 드러난 제1기판의 제1접속 위치에 접속체를 공급하는 구성을 도시한 도면,
도11은 제1접속위치에 마운팅된 접속체의 상측에 가압체를 위치시킨 구성을 도시한 도면,
도12는 레이저빔을 조사하여 레이저빔의 출력에너지가 가압체와, 접속체를 거쳐 패이스트에 도달하여 패이스트 용융에 의한 접속체를 결합 고정하는 구성을 도시한 도면,
도13은 도12에서 결합된 접속체의 결합 상태를 검사하는 구성을 도시한 도면,
도14a 및 도14b는 도13의 검사 단계에서 오류가 있는 접속 위치에 대하여 새로운 접속체를 설치하여 반도체 디바이스의 불량을 치유하는 구성을 도시한 도면,
도15는 제1기판의 상측에 제2기판을 적층하여 스태킹하는 구성을 도시한 도면,
도16은 스택 형태로 적층된 제1기판과 제2기판을 리플로우 공정을 통해 전기 접속되게 연결하는 공정을 도시한 도면이다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다. 참고로, 본 설명에서 동일한 번호는 실질적으로 동일한 요소를 지칭하며, 이러한 규칙하에서 다른 도면에 기재된 내용을 인용하여 설명할 수 있고, 당업자에게 자명하다고 판단되거나 반복되는 내용은 생략될 수 있다.
도4에 도시된 바와 같이, 본 발명에 따른 반도체 디바이스의 제조 방법(S100)은, 제1단위칩(U1)이 종횡으로 다수 배열된 제1기판(So1)을 준비하는 제1기판준비단계(S110)와, 제1기판(So1)에 몰드층(M)을 형성하는 몰드층 형성단계(S120)와, 제1기판(So1)의 제1접속위치(Bx)와 정렬하는 위치에 제1기판(So1)까지 홈(G)을 형성하는 홈형성 단계(S130)와, 홈(G) 내의 제1기판의 표면을 세정하는 세정 단계(S140)와, 제1기판(So1)의 홈(G) 내의 제1접속위치(Bx)에 패이스트를 공급하는 패이스트 공급단계(S150)와, 기둥 형태의 접속체(70)를 제1접속위치(Bx)에 세워진 상태로 위치시키는 접속체 마운팅 단계(S160)와, 접속체(70)의 상측에 가압체(148)를 위치시켜 접속체(70)를 하방 가압하는 접속체 가압단계(S170)와, 레이저빔(150L)을 조사하여 패이스트(55)의 일부 이상을 용융시켜 접속체(70)를 제1접속위치(Bx)에 고정시키는 접속체 고정단계(S180)와, 제1접속위치(Bx)에 접속체(70)가 정상적으로 고정되었는지 여부를 검사하는 접속체 검사단계(S185)와, 제2단위기판(S2)이 배열된 제2기판(So2)을 제1기판(S1)의 상측에 적층하는 제2기판 적층단계(S190)와, 적층 기판(So1, So2)을 리플로우 공정을 거치게 하여 제1기판(So1)의 제1접속위치(Bx)와 제2기판(S2)의 제2접속위치(Bx2)를 전기적으로 접속되게 연결하는 기판 접속 단계(S199)와, 적층 기판(So1, So2)을 적층된 단위칩(U1, U2) 별로 절단하여 반도체 디바이스로 형성하는 단계를 포함하여 구성된다.
이에 대하여, 단계적으로 상세히 설명한다.
단계 1: 도5에 도시된 바와 같이, 반도체 디바이스의 제조에 필요한 소자(K)가 실장된 제1단위칩(U1)이 종횡으로 배치된 제1기판(So1)을 준비한다(S110). 도면에는 제1기판(So1)이 사각 형태의 PCB기판으로 형성된 구성이 예시되어 있지만, 본 발명의 제1기판(So1)은 이에 한정되지 아니하며, 제1기판(So1)은 원형의 웨이퍼로 형성될 수도 있고, 그 밖에 반도체 디바이스의 제조에 유리한 다양한 형상으로 형성될 수 있다.
제1단위칩(U1)은 반도체 디바이스의 기능에 필요한 소자(K)들이 제1단위기판(S1) 상에 탑재하도록 구성된다. 제1단위기판(S1)은 그 위에 적층되는 제2단위기판(S2)과 전기적으로 접속하기 위한 미세 단자들이 제1접속위치(Bx)에 조밀하게 배치되어 있다. 최근에는 소자(K)의 높이(h)가 점점 높아지는 추세에 있다.
이하에서는, 설명의 편의를 위하여 1개의 단위칩(U1)을 중심으로 도시된 도면을 참조하여 기판(So1, So2)의 스태킹 공정을 설명하기로 한다.
단계 2: 제1단위칩(U1)이 종횡으로 배치된 제1기판(So1)이 준비되면, 도6에 도시된 바와 같이, 제1기판(So1)의 상면에 몰드층(M)을 형성한다(S120). 여기서, 몰드층(M)은 소정의 분말 컴파운드를 이용하여 몰딩, 경화하는 과정을 거쳐 형성될 수 있다. 몰드층(M)의 적층 높이는 제1기판(So1)에 실장된 소자가 모두 묻히는 높이로 정해진다.
단계 3: 그리고 나서, 도7에 도시된 바와 같이, 제1기판(So1)의 제1접속위치(Bx)와 정렬하는 몰드층(M)에 레이저빔(110L)을 조사하여, 제1기판(So1)의 표면까지 홈(G)을 형성한다(S130).
이를 위하여, 레이저빔 발생기(G)로부터 레이저빔을 공급받은 레이저빔 조사기(110)는, 제1기판(So1) 또는 이를 거치하고 있는 거치대(90)의 식별자(미도시)를 감지하여, 제1기판(So1)의 제1접속위치(Bx)의 위치에 레이저빔(110L)을 스폿(spot) 형태로 조사하여, 몰드층(M)에 홈(G)을 형성한다. 이와 같은 방식으로 레이저빔 조사기(110)가 이동(110d)하면서, 제1기판(So1)의 다수의 제1접속위치(Bx)마다 홈(G)을 형성한다.
이에 따라, 제1기판(So1)의 다수의 제1접속위치(Bx)들은 몰드층(M)에 형성되는 홈(G)에 의하여 외부에 드러난 상태가 된다.
단계 4: 그리고 나서, 몰드층(M)에 드러난 제1접속위치(Bx)의 표면을 세정한다(S140). 이는, 레이저빔(110L)을 조사하여 제거된 몰드층(M)의 일부가 제1기판(So1)의 제1접속위치(Bx)의 표면에 잔존하는 것을 제거하기 위함이다.
이를 위하여, 도8에 도시된 바와 같이, 제1기판(So1)이 위치 고정된 상태에서, 세정액(122a)를 분사하는 세정액 분사노즐(122)과 건조 공기(124a)를 분사하는 건조공기 분사노즐(124)이 구비된 세정 유닛(120)이 제1기판(So1)의 상측을 이동(120d)하면서 세정한다.
먼저, 세정 유닛(120)의 전방에 위치한 세정액 분사노즐(122)로부터 세정액(122a)을 분사하여 제1접속위치(Bx)에 잔존하는 몰드를 제거한다. 이에 의해 제1접속위치(Bx)가 보다 완전히 드러나게 된다. 여기서, 세정액은 순수(DIW)로 사용될 수도 있지만, SC1(Standard Clean-1, APM), 암모니아, 과산화수소 등의 케미컬이 적용되어 몰드층(M)을 제거하는 효율을 높일 수도 있다.
그 다음, 후행하는 건조공기 분사노즐(124)로부터 건조 공기(124a)가 제1접속위치(Bx) 내부로 분사되어, 제1접속위치(Bx)의 내부와 몰드층(M)의 표면에 잔존하는 케미컬, 순수 등을 건조시킨다. 도면에 도시되지 않았지만, 필요에 따라 제1기판(So1) 상의 액체를 강제 흡입하는 흡입기가 세정 유닛(120)에 구비될 수도 있다.
이를 통해, 제1기판(So1)의 제1접속위치(Bx)에 잔존하는 몰드층(M)이 보다 완전히 제거되고 건조된 상태로 된다.
한편, 레이저빔(110L)에 의해 제1기판(So1)의 표면까지 몰드층(M)을 관통 형성하는 홈(G)의 가공 상태가 우수하여 제1접속 위치(Bx)가 충분히 드러난 상태이면, 단계 4는 생략될 수 있다.
단계 5: 그리고 나서, 패이스트(55)를 제1단위기판(S1)의 제1접속위치(Bx)들에게 공급하기 위한 패이스트 공급툴(130)을 준비하여, 패이스트 공급툴(130)의 공급 핀(131)을 패이스트(55)를 담고 있는 패이스트 저장통(미도시)에 살짝 담그어, 공급핀(131)의 끝단에 패이스트(55)가 맺힌 상태가 되게 한다.
그리고, 도9에 도시된 바와 같이, 패이스트 공급툴(130)을 제1기판(So1)의 상측으로 위치 이동시키고, 패이스트 공급툴(130)의 공급핀(131)이 몰드층(M)의 홈(G) 내부에 위치한 제1기판(So1)의 제1접속위치(Bx)들과 정렬된 위치로 위치시킨다. 이 때, 패이스트 공급툴(130)과 제1기판(So1)의 위치 정렬을 위하여, 제1기판(So1)에는 위치 감지를 위한 식별자(미도시)가 구비될 수 있다. 그 다음, 패이스트 공급툴(130)을 하방 이동(57)하여 공급 핀(131)의 끝단에 묻어있는 패이스트(55)를 제1단위기판(S1)의 정해진 제1접속위치(Bx)에 패이스트(55)를 도팅(dotting)하여 공급한다(S150).
그 다음, 패이스트 공급툴(130)은 상방 이동(58)되어 그 다음 공정을 준비한다.
단계 6: 그리고 나서, 접속체 공급기(140)로 기둥 형태의 접속체(70)를 세운 자세로 픽업하여, 접속체(70)를 홈(G) 내부에 위치한 제1접속위치(Bx)에 마운팅시킨다(S160).
이를 위하여, 도10a에 도시된 바와 같이, 접속체 공급기(140)는 제1기판(So1)의 제1접속위치(Bx)에 정렬되게 형성된 흡입공(142)이 중공 케이싱(141)에 구비하여, 중공 케이싱(141)의 내부 압력을 압력 조절부(P)로 부압(pz)으로 조절함에 따라, 흡입공(142)에 부압(pz)이 작용하여, 접속체 저장통(80)에 저장된 접속체(70)를 흡입공(142)마다 1개씩 흡입하여, 접속체 공급기(140)의 흡입공(142)에 접속체(70)를 픽업한다. 접속체 공급기(140)가 접속체(70)를 픽업하는 과정에서 접속체 저장통(80)은 상하 방향으로 가진(80d)되어, 접속체(70)의 픽업 시간을 보다 단축할 수 있다.
여기서, 접속체(70)는 기둥 형태로 형성되며, 원형이나 타원 또는 다각형 형태의 횡단면으로 형성될 수 있다. 접속체(70)는 다양한 높이로 형성될 수 있는 데, 제1단위기판(S1)에 실장된 소자(K)의 높이(h)에 따라 그 높이가 정해진다. 예를 들어, 제1단위기판(S1)에 실장된 소자(K)의 최대 높이(h)가 150㎛~300㎛ 이상인 경우에는, 그 높이(h) 이상의 기둥 형태로 형성되어 소자(K)의 최대 높이보다 더 높게 형성된다. 예를 들어, 접속체(70)가 원형 기둥으로 형성되는 경우에는, 접속체(70)의 직경에 비하여 높이가 더 크게 형성될 수 있으며, 접속체의 직경이 50㎛ 내지 150㎛이고 높이는 100㎛ 내지 500㎛로 형성될 수 있다.
그리고, 접속체(70)는 하측의 제1단위기판(S1)과 상측의 제2단위기판(S2)이 서로 전기적으로 접속된 상태로 연결해야 하므로, 대부분의 성분(72)이 전기 전도성 재료로 형성된다. 예를 들어, 전기 전도성이 우수한 은, 구리, 금, 알루미늄, 텅스텐, 철, 납 중 어느 하나 이상을 포함하여 형성될 수 있다. 그리고, 접속체(70)의 표면에는 주석, 니켈 등의 성분이 하나 이상 포함된 도금층(74)이 얇은 두께(예를 들어, 1㎛ 내지 5㎛)로 형성될 수 있다.
즉, 도면에는 접속체(70)의 전체 표면에 도금층(74)이 형성된 구성이 도시되어 있지만, 본 발명의 다른 실시 형태에 따르면, 접속체(70)의 하단부 또는 외주면에만 도금층(74)이 형성될 수도 있다. 이에 따라, 접속체(70)를 가열하면, 접속체(70)의 표면에 도금된 도금층(74)이 용융되면서 하방(下方)으로 흘러내려, 패이스트(55)에 도전성 재료를 함유하고 있지 않더라도, 도금층의 금속 성분에 의해 제1기판(So1)과 접속체(70)가 전기적으로 접속된 상태를 구현할 수 있다.
패이스트(55)에 도전성 재료를 포함하는 경우(예를 들어, 패이스트가 솔더 패이스트인 경우)에는 도금층(74)이 형성되지 않은 접속체(70)를 적용하여, 접속체(70)와 제1접속위치(Bx)와의 전기 전도성을 보다 확실하게 확보할 수도 있다.
접속체(70)는 동일한 직경과 높이로 형성되고자 제작되지만, 가공오차 등에 의해 허용 범위 내에서 편차를 갖는다. 이 때, 접속체(70)의 횡단면은 각 단위 기판(S1, S2)에 조밀하게 배치된 접속위치(Bx, Bx2)에 접속체(70)가 공급된 상태에서 접속체 간에 단락되지 않는 범위 내에서의 작은 단면으로 형성된다. 그리고, 접속체(70)의 높이는 제1단위기판(S1)과 제2단위기판(S2)이 적층된 상태에서 다수의 접속체(70)들 중에 하나라도 접속오류가 발생되지 않는 길이로 형성되어야 한다. 다만, 본 발명은, 접속체(70)의 높이(길이) 오류가 있더라도, 이를 보정하는 수단을 포함하고 있으므로, 접속체(70)의 높이 편차는 상대적으로 큰 범위로 허용될 수 있다.
도10a 내지 도10c에는 편의상 도5의 제1기판(So1)의 일부를 구성하는 단위칩(U1)에 접속체(70)를 공급하는 구성만 도시되어 있다. 즉, 접속체 공급기(140)는 하나의 단위칩(U1)에 접속체를 공급하는 단위 영역(140U1, 140U2, 140U3,...)을 제1기판(So1)과 동일하거나 그 일부만큼 포함하여, 접속체 공급기(140)는 1회 또는 2회 이상 왕복 이동하면서 제1기판(So1)의 제1접속위치(Bx)에 접속체(70)를 어태치하여 공급한다.
즉, 도10b에 도시된 바와 같이, 접속체 공급기(140)는 흡입공(142)에 하나씩의 접속체(70)를 흡입하여 파지한 상태로 제1기판(So1)으로 이동(120d2)한다. 그리고, 접속체 공급기(140)의 센서(미도시)로 제1접속위치(Bx)의 위치를 감지하여, 접속체 공급기(140)의 흡입공(142)들이 제1접속위치(Bx)와 정렬된 상태로 위치시킨다. 그리고, 접속체 공급기(140)는 하방 이동하여 흡입공(142)과 제1기판(So1)이 서로 근접한 상태에서, 케이싱(141) 내부의 압력을 부압 상태를 대기압 또는 정압 상태로 조절하여 흡입공(142)에 작용하였던 흡입압을 제거한다.
이에 따라, 각각의 흡입공(142)에 파지되어 있던 접속체(70)는 상방으로 잡아주는 힘이 제거되었으므로, 중력에 의해 하방으로 이동하게 된다. 다만, 접속체(70)와 흡입공(142) 사이의 정전기력 등에 의해 일부의 접속체(70)가 하방으로 이동하지 않을 수 있다. 이를 위하여, 구동부(M)에 의하여 상하 방향(126d)으로 이동 가능한 다수의 가압 핀(126a)이 구비된 핀 블록(126)을 하방으로 이동(126d1)시켜, 가압핀(126a)이 접속체(70)를 하방으로 밀어내도록 한다. 이에 따라, 흡입공(142)에 파지되어 있던 접속체(77)는 하나도 빠짐없이 흡입공(142)으로부터 제1기판(So1)의 제1접속위치(패이스트(55)가 도포되어 있는 위치, Bx)로 하방 이동하여, 접속체(77)가 패이스트(55) 상에 위치하게 된다.
여기서, 제1기판(So1)에 마운팅된 접속체(70)는, 패이스트(55)의 점착력에 의해 그 자리에서 그대로 유지되며, 패이스트(55)의 점착력이 낮은 경우에도 홈(G)의 측벽에 지지되어 접속체(70)가 세워진 상태로 유지된다.
다만, 본 발명은 접속체(70)를 제1기판(So1)의 접속 위치(Bx)에 마운팅하는 공정이 접속체 공급기(140)를 이용하는 구성에 국한되지 않으며, 미세한 물체를 정해진 위치에 위치시키는 공지된 다양한 방법을 이용하여 행해질 수도 있다.
단계 7: 그리고 나서, 도11에 도시된 바와 같이, 제1기판(So1)의 제1접속위치(Bx)에 세워진 상태로 마운팅된 접속체(70)의 상측에 블록 형태의 가압체(148)를 거치하여 가압한다(S170).
여기서, 가압체(148)는 접속체(70)를 그 자중(148W)에 의하여 하방으로 가압하여, 가압체(148)의 하단이 패이스트(55)의 내부에 충분히 침투할 수 있도록 한다. 여기서, 패이스트(55)의 내부에 충분히 침투한다 함은 이후에 행해지는 패이스트 용융에 의한 접속체 고정 단계(S180)에서 접속체(70)가 패이스트(55)를 매개로 제1기판(So1)에 고정될 수 있게 하는 정도로 패이스트(55) 상에 위치하는 것을 의미한다.
접속체(70)를 하방 가압하는 것은 가압체(148)에 추가적은 힘을 하방으로 도입하는 것에 의해 이루어질 수 있지만, 도11에 도시된 바와 같이, 접속체(70)는 직경이 50㎛ 내지 150㎛로 매우 작으므로, 접속체(70)의 상측에 약간의 무게가 있는 얇은 두께(t)의 가압체(148)를 올려두는 것에 의해서도 접속체(70)의 하단이 패이스트(55)의 내부로 충분히 침투하게 된다.
다만, 단계 7은 필요에 따라 제외될 수 있다. 예를 들어, 접속체(70)를 제1접속위치에 마운팅시키는 공정에서 접속체 하단부가 패이스트 내부에 충분한 깊이로 침투되는 경우(예를 들어, 패이스트가 액상이어서 접속체(70)의 하단부가 패이스트 내에 침투되거나, 접속체(70)를 마운팅하는 과정에서 접속체(70)를 가압핀(126a)으로 충분히 하방 눌러주는 경우 등)에는 가압체(148)에 의해 접속체(70)를 하방 가압하는 공정은 생략될 수 있다.
여기서, 가압체(148)는 접속체(70)를 하방 가압하는 데 충분한 재질로 형성될 수 있으며, 금속재로 형성될 수도 있고, 석재(石材)로 형성될 수도 있으며, 그라파이트(graphite)로 형성될 수도 있다.
본 발명의 다른 실시 형태에 따르면, 가압체(148)의 저면에는 탄성 변형이 가능한 탄성층이 얇게 형성되어, 제1기판(So1) 상에 마운팅되는 접속체(70)의 높이 편차가 있는 경우에도, 접속체(70)를 빠짐없이 하방 가압할 수 있다. 여기서, 탄성층은 고무, 폴리우레탄 등의 재질이나 점탄성 재질의 분말을 정해진 두께만큼 분사하여 코팅하여 형성될 수도 있다.
단계 8: 그리고 나서, 레이저빔 조사기(150)로부터 레이저빔(150L)을 조사하여, 레이저빔(150L)의 출력 에너지가 패이스트(55)에 도달하여 패이스트(55)의 일부 이상을 용융시켜, 그 이후에 경화되는 패이스트(55)에 의하여 각 제1접속위치(Bx)에서의 접속체(77)를 제1기판(So1)에 패이스트(55)를 매개로 결합시킨다(S180).
이를 위하여, 도12에 도시된 바와 같이, 레이저 발생기(G)에서 생성된 레이저빔을 레이저빔 조사기(150)로부터 가압체(148)에 조사하고, 가압체(148)를 통해 가압되고 있는 접속체(70)에 레이저빔(150L)의 에너지가 전달되어, 접속체(70)를 통해 전달된 에너지에 의해 패이스트(55)의 일부 이상이 용융되게 구성될 수 있다. 이 경우에는, 가압체(148)를 매개로 패이스트(55)까지 에너지가 전달되므로, 가압체(148)는 내열성과 열전달 성능이 우수한 그라파이트로 형성되는 것이 바람직하다.
또한, 가압체(148)는 제1단위칩(U1)의 상측에 배치되므로, 가압체(148)에 레이저빔(150L)이 조사되면, 가압체(148)와 접촉하고 있는 접속체(70)를 통해 에너지가 제1기판(So1)으로 전달되므로, 레이저빔의 출력에너지가 몰드층에 직접 도달하지 않고, 가압체(148), 접속체(70), 패이스트(55), 제1기판(So1)을 거쳐 소자에 도달하므로, 제1기판(So1)에 실장되어 있는 소자(K)들에 전달되는 열량을 최소화하여 소자의 수명을 보장하는 이점을 얻을 수 있다.
이 뿐만 아니라, 가압체(148)에 의하여 접속체(70)가 하방 가압되고 있는 상태에서 레이저빔의 출력 에너지가 패이스트(55)에 전달되므로, 패이스트가 용융되기 시작하면 접속체(70)는 패이스트(55)의 내부로 파고 들면서, 접속체(70)와 패이스트(55)의 결합 깊이를 충분히 확보할 수 있는 효과도 얻을 수 있다.
그리고, 레이저 빔(150L)이 라인 형태의 라인 빔인 경우에는, 제1기판(So1)을 라인 빔이 가압체(148)의 상면을 1회 이동(150d)하는 것에 의해 패이스트(55)에 에너지를 공급하여 용융시키는 것이 가능하므로, 스폿 형태의 레이저빔이 접속체(70)에 하나하나 도달하게 조사하는 것에 비하여 공정 시간을 단축할 수 있을 뿐만 아니라, 라인 형태의 레이저빔(150L)이 조사되더라도 제1기판(So1)에 실장되어 있는 소자(K)에는 직접 조사되지 않고 그 위를 덮고 있는 가압체(148)에 의해 차단되므로, 라인빔(150L)에 의해 패이스트 용융에 소요되는 시간을 단축하면서도 소자(K)에 과도한 열이 전달되지 않게 할 수 있다.
또한, 접속체(70)의 표면에는 니켈, 주석 중 어느 하나 이상의 성분이 포함된 도금층(74)이 전기 전도성이 높은 재료(72)의 표면에 형성된 경우에는, 레이저빔(150L)로부터 조사된 출력 에너지가 전달되면서 도금층이 용융되어 흘러내려(74d), 용융되어 흘러내린 도금층과 제1기판(So1)이 결합되면서, 제1기판(So1)과 접속체(70)가 보다 견고하게 결합되면서 전기 전도성이 확실하게 보장되는 효과도 얻을 수 있다. 예를 들어, 도금층(74)은 SAC305로 형성될 수 있다.
한편, 도12에 도시된 바와 같이, 가압체(148)에 의해 접속체(70)가 하방으로 가압되고 있는 상태에서 레이저빔(150L)이 조사되면, 패이스트(55)의 일부만 용융되더라도, 접속체(70)를 하방으로 가압하는 힘에 의해 접속체(70)가 패이스트(55)의 내부로 깊게 침투하게 되므로, 패이스트(55)가 용융된 상태에서 접속체(70)를 견고하게 제1기판(So1)에 결합 고정시킬 수 있다.
한편, 도면에 도시되지 않았지만, 가압체(148)에 의해 접속체(70)가 하방 가압되면, 가압체(148)는 제거되고, 그 상태에서 레이저빔 조사기(150)로부터의 레이저빔(150L)이 접속체(70)의 상측에 조사되게 구성될 수도 있다. 이 경우에도 마찬가지로, 접속체(70)에 도달한 레이저빔(150L)의 에너지는 접속체(70)의 도전성 재료 부분(72)을 통해 패이스트(55)로 전달되어 패이스트(55)의 일부 이상을 용융시키며, 동시에 접속체(70)의 표면에 형성된 도금층(74)이 용융되면서 흘러내려(74d), 용융된 도금층과 패이스트(55)가 함께 제1기판(So1)과 접속체(70)를 보다 견고하게 일체 결합되면서 전기 전도성이 보다 확실하게 확보된다.
도면에 도시되지 않았지만, 레이저빔(150L)이 직접 접속체(70)의 하단부나 패이스트(55)를 조사하여, 패이스트(55)의 일부 이상을 용융시켜 접속체(70)를 제1기판(So1)에 결합시킬 수도 있다.
레이저빔 조사기(150)는 스폿의 폭은 0.3mm 내지 3mm로 형성하고 제1기판(So1)을 따라 0.1mm/sec 내지 100mm/sec의 속도로 이동하면서 레이저빔을 가압체(148) 또는 접속체(70)에 조사한다. 접속체(70)에 직접 레이저빔(150L)을 조사하는 경우에는, 기판(So1)에 탑재된 소자의 손상을 피하기 위하여 스폿 빔 형태로 조사하는 것이 바람직하며, 가압체(148)에 레이저빔(150L)을 조사하는 경우에는, 라인빔 형태로 넓은 영역에 걸쳐 조사하더라도 기판(So1)에 탑재된 소자의 열손상을 최소화할 수 있다. 가압체(148)에 조사하는 경우의 레이저빔(150L)의 출력은 접속체(70)에 직접 조사하는 경우의 레이저빔(150L)의 출력에 비하여 보다 크게 정해지며, 패이스트(55)에 도달하는 에너지에 의해 패이스트의 일부 이상이 용융될 수 있는 크기로 정해진다.
접속체(70)가 제1기판(So1)의 제1접속위치(Bx)에 결합되어 고정되면, 가압체(148)를 제1기판(So1)으로부터 제거한다.
한편, 기판의 스태킹 과정에서 제1기판(So1)이 거치되는 거치대(190)에는 제1기판(So1)을 가열하는 열선(193)이 구비되어, 레이저빔(150L)에 의해 패이스트(55)가 가열되기에 앞서 미리 열선(193)에 의해 열(193q)을 전달받아 예비적으로 가열될 수 있다. 이에 의하여, 레이저 빔(150L)으로부터 전달되는 에너지의 양이 적더라도 접속체(70)를 결합시킬만큼 패이스트(55)를 용융시켜, 레이저 빔(150L)에 의한 패이스트(55)의 용융시간을 단축시킬 수도 있다.
단계 9: 그리고 나서, 도13에 도시된 바와 같이, 제1기판(So1)에 접속체(70)가 제1접속위치(Bx)에서 허용 범위를 초과하여 뉘여지지 않고 세워진 자세로 정상적으로 결합되었는지 여부를 검사한다(S185).
이를 위하여, 제1기판(So1)으로부터 가압체(148)가 제거되면, 검사용 비전 카메라(170)를 제1기판(So1)의 상측에 위치시키고, 검사용 카메라(170)를 이용하여 제1기판(So1)의 상면을 촬영한다. 그리고 촬영된 사진 데이터는 제어부(180)로 전송된다.
제어부(180)는 제1기판(So1)의 제1접속위치(Bx)에 접속체(70)가 세워진 자세로 빠짐없이 제1기판(So1)에 결합되었는지 여부를 기준으로 접속체(170)의 고정 상태의 정상 여부를 판정한다.
검사 결과, 제1기판(So1)의 제1접속위치(Bx)의 일부에서는 접속체(70)가 허용 범위보다 더 뉘여져있거나 누락된 것이 없어서 허용 기준에 부합하는 것으로 판정되면, 제1기판(So1)은 그 다음 공정을 행한다.
검사 결과, 허용 기준에 부합하지 않는 단위 칩(U1)이 있는 경우에는, 불량 단위 칩(U1)의 위치를 기억하여 추후 폐기 처리하는 정보로 활용할 수 있다.
또는, 판정된 불량 단위칩(U1)의 비정상적인 접속체(70)만을 교체할 수도 있다. 즉, 도14a에 도시된 바와 같이 해당 위치(55')에 정상적인 접속체(70B)를 위치시키고, 도14b에 도시된 바와 같이 해당 위치(55')에만 레이저빔(110L)을 스폿 빔 형태로 조사하여, 접속체(70B)를 제1기판(So1)에 고정시키는 재작업(rework) 공정을 행할 수 있다.
이와 같이, 접속체(70)를 제1기판(So1)에 고정시키는 공정을 리플로우 공정 대신에 레이저빔을 이용하여 패이스트(55)를 용융시킴에 따라, 제1기판(So1)의 제1접속위치(Bx)들 중에 불량 단위칩(U1)의 제1-1위치(Bx')에서 접속체(70)를 고정시키는 데 오류가 발생되더라도, 제1-1위치(Bx')에서만 접속체(70)를 교체하고 레이저 빔(110L)을 이용하여 교체된 접속체(70B)를 제1기판(So1)에 결합시키는 것에 의해 오류를 즉각적으로 현장에서 쉽게 보정할 수 있게 된다.
단계 10: 그리고 나서, 도15에 도시된 바와 같이, 제1기판(So1)과 동일한 패턴의 단위칩(U2)들이 종횡으로 배열된 제2기판(So2)을 제1기판(So1)에 대하여 정렬시키고, 저면에 전기 전도성 재료(예를 들어, 솔더볼(B2))가 형성된 제2기판(So2)을 제1기판(So1)에 적층시킨다(S190).
이 때, 제2기판(So2)의 솔더볼(B2)은 제1기판(So1)의 제1접속위치(Bx)와 정렬하는 제2접속위치(Bx2)의 저면에 배치되어, 제2기판(So2)이 제1기판(So1)에 정렬된 상태로 적층되면, 제2기판(So2)의 솔더볼(B2)은 제1기판(So1)에 고정되어 몰드층(M)의 상면(Sm)에 드러난 도전성 재질의 접속체(70)에 정확하게 접촉한 상태가 된다.
한편, 본 발명의 다른 실시 형태에 따르면, 제2기판(So2)의 저면에 전도성 연결재(B2)를 먼저 형성하는 대신에, 도면에 도시되지 않았지만, 제1기판(So1)의 몰드층(M) 상면에 드러난 접속체(70)의 표면에 플럭스를 도포하고, 도전성 연결재(미도시)를 접속체(70)의 플럭스에 위치시킨 후, 그 위에 제2기판(So2)을 적층하도록 구성될 수도 있다. 즉, 접속체(70)와 제2기판(So2)을 전기적으로 연결하는 도전성 연결재는 제1기판(So1)의 저면이나 접속체(70)의 상면에 위치시킬 수 있다.
그리고, 도전성 연결재는 도14에 도시된 바와 같이 구형 솔더볼(B2) 형태로 형성될 수 있지만, 그 형상은 구형으로 한정되지 아니하며, 다양한 형태로 형성될 수 있다.
단계 11: 그리고 나서, 도16에 도시된 바와 같이, 적층된 제1기판(So1)과 제2기판(So2)은 대략 200℃ 내지 350℃의 온도로 약 1분 내지 5분 동안 리플로우 공정을 거치는 것에 의하여, 제1기판(So1)의 접속체(70)와 제2기판(So2)의 솔더볼(B2)이 일체로 결합되어, 제1기판(So1)의 제1접속위치(Bx)와 제2기판(So2)의 제2접속위치(Bx2)가 전기적으로 접속된 상태를 유지하면서 상하로 적층된 상태가 된다.
그 다음에, 적층된 제2기판(So2)의 상측에 추가적으로 기판이 적층될 수 있으며, 반도체 디바이스의 제조를 위하여 예정된 기판(So1, So2,...)이 모두 적층된 이후에는, 단위칩(U1, U2)의 경계를 절단하여 기판으로부터 반도체 디바이스를 분리한다.
상기와 같이 구성된 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법(S100)은, 단위칩(U1, U2)의 단위 기판(S1, S2) 상에 실장되는 소자의 높이가 150~300㎛보다 더 크더라도, 도전성 재질의 접속체(70)를 레이저 빔에 의한 패이스트 용융에 의해 적층 기판에 결합시키는 것에 의하여, 공정 중에 접속체가 넘어지지 않고 제 위치에서 허용 범위 내에서 세워진 자세를 유지하면서 접속체(70)가 제1기판(So1)의 미리 정해진 제1접속위치(Bx)에 신뢰성있게 결합됨으로써, 전기 접속의 오류의 발생을 최소화하면서 스태킹 공정을 행하는 유리한 효과를 얻을 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
70: 접속체 74: 도금층
110: 레이저빔 조사기 110L: 스폿 레이저빔
120: 세정 유닛 130: 패이스트 공급툴
140: 접속체 공급기 148: 가압체
150: 레이저빔 조사기 150L: 라인 레이저빔
170: 검사용 비젼 카메라 180: 제어부
M: 몰드층 So1: 제1기판
S1: 제1단위기판 U1: 제1단위칩
K: 소자

Claims (14)

  1. 제1단위기판이 다수 배열된 제1기판을 준비하는 제1기판 준비단계와;
    제1기판에 몰드층을 형성하는 몰드층 형성단계와;
    상기 제1기판의 정해진 다수의 제1접속위치에 상기 몰드층에 레이저빔을 조사하여 제1기판의 표면까지 홈을 경사지게 형성하는 홈 형성단계와;
    상기 홈 내의 상기 제1접속위치에 패이스트를 공급하는 패이스트 공급단계와;
    주석, 니켈 중 어느 하나 이상의 금속 성분이 포함된 도금층이 외주 표면에 형성되고 도전(導電)성 재질의 기둥 형태의 접속체를 준비하여, 상기 제1접속위치의 상기 홈에 상기 접속체를 세워진 상태로 위치시키는 접속체 마운팅단계와;
    레이저빔을 조사하여 상기 접속체의 상부에 도달한 상기 레이저빔의 출력 에너지에 의해 상기 도금층의 금속 성분이 용융되어 흘러내리고, 상기 레이저빔의 출력에너지가 상기 접속체를 통해 상기 패이스트를 용융시켜, 용융된 도금층과 상기 패이스트가 함께 상기 접속체를 상기 제1기판에 고정시키는 접속체 고정단계와;
    제2단위기판이 다수 배열된 제2기판을 준비하여, 상기 제1단위기판의 상측에 제2단위기판이 하나씩 위치하고 상기 제1단위기판의 제1접속위치와 상기 제2단위기판의 제2접속위치가 상기 접속체에 의해 전기적으로 접속되도록 상기 제2기판을 상기 제1기판에 적층하는 제2기판 적층단계를;
    포함하여 구성되어, 상기 제1단위기판과 상기 제2단위기판이 상기 접속체에 의해 전기적으로 접속하는 반도체 디바이스를 제조하는 반도체 디바이스의 제조 방법.
  2. 제 1항에 있어서,
    상기 홈 형성단계와 상기 패이스트 공급단계의 사이에,
    상기 접속체 마운팅 단계 이전에, 상기 제1기판의 상기 제1접속위치의 판면을 케미컬로 세정하는 세정 단계를;
    더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서, 상기 접속체 마운팅 단계는,
    상기 제1기판의 상기 제1접속위치와 정렬되는 위치에 흡입공이 형성된 접속체 공급기를 준비하는 공급기 준비단계와;
    상기 접속체 공급기의 상기 흡입공에 상기 접속체를 하나씩 세워진 상태로 흡입 파지한 상태에서 상기 제1기판에 상기 접속체 공급기를 근접시키는 공급기 근접단계와;
    상기 접속체 공급기의 상기 흡입공에 인가되어 있던 흡입압을 제거하는 것에 의해 상기 제1접속위치에 상기 접속체를 하나씩 마운팅시키는 흡입압 제거단계를;
    포함하여 이루어지는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  6. 제 5항에 있어서,
    상기 흡입압 제거단계가 행해지는 동안에, 상기 흡입공의 내부에 배치된 가압핀으로 상기 접속체를 밀어내는 접속체 가압단계가 함께 행해지는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  7. 제 1항에 있어서, 상기 접속체 마운팅단계 이후에,
    상기 접속체의 상면을 가압체로 접촉 가압하는 접속체 가압단계를;
    더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  8. 제 7항에 있어서,
    상기 접속체 가압단계가 행해진 상태에서 상기 접속체 고정단계가 행해지는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  9. 제 8항에 있어서,
    상기 접속체 고정단계는 레이저빔을 상기 가압체에 조사하는 것에 의해 이루어지는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  10. 제 8항에 있어서,
    상기 레이저빔은 라인빔인 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  11. 제 1항에 있어서, 상기 접속체 고정단계 이후에,
    상기 접속체의 고정 상태의 오류 여부를 검사하는 접속체 검사단계를;
    더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  12. 제 11항에 있어서,
    상기 접속체 검사단계에서 상기 접속체가 상기 제1접속위치에 정상적으로 안착되지 아니한 제1-1위치가 감지되면, 상기 제1-1위치에 접속체를 위치시키고 개별적으로 레이저빔을 조사하여 상기 패이스트를 용융시켜 고정시키는 재작업 단계를;
    더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  13. 제 1항에 있어서, 상기 제2기판 적층단계는,
    상기 제2기판의 저면에 도전성 재료가 위치한 상태로 상기 제2기판을 상기 제1기판의 상측에 위치시키고, 리플로우 공정을 거치는 것에 의해 상기 도전성 재료와 상기 접속체가 일체화되는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  14. 제 1항 또는 제2항 또는 제5항 내지 제13항 중 어느 한 항에 따른 제조 방법에 의해 제조된 반도체 디바이스.
KR1020170139616A 2017-10-25 2017-10-25 반도체 디바이스의 제조 방법 KR101909109B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170139616A KR101909109B1 (ko) 2017-10-25 2017-10-25 반도체 디바이스의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170139616A KR101909109B1 (ko) 2017-10-25 2017-10-25 반도체 디바이스의 제조 방법

Publications (1)

Publication Number Publication Date
KR101909109B1 true KR101909109B1 (ko) 2018-10-17

Family

ID=64099503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170139616A KR101909109B1 (ko) 2017-10-25 2017-10-25 반도체 디바이스의 제조 방법

Country Status (1)

Country Link
KR (1) KR101909109B1 (ko)

Similar Documents

Publication Publication Date Title
KR100257420B1 (ko) 결합 재료 범프에 의해 상호접속되는 시스템
US6995469B2 (en) Semiconductor apparatus and fabricating method for the same
US8967452B2 (en) Thermal compression bonding of semiconductor chips
US9437566B2 (en) Conductive connections, structures with such connections, and methods of manufacture
US6674647B2 (en) Low or no-force bump flattening structure and method
US9120169B2 (en) Method for device packaging
US8046911B2 (en) Method for mounting electronic component on substrate and method for forming solder surface
KR20180128411A (ko) 반도체 장치의 제조 방법 및 제조 장치
US20050133573A1 (en) Solder contact reworking using a flux plate and sequeegee
JP5160390B2 (ja) リードピン付配線基板及びその製造方法
KR101909109B1 (ko) 반도체 디바이스의 제조 방법
KR101996910B1 (ko) 반도체 디바이스의 제조 방법
US6872650B2 (en) Ball electrode forming method
US6242280B1 (en) Method of interconnecting an electronic device
KR20060045804A (ko) 전자 조립체 및 이를 조립하기 위한 장치
JP2009252799A (ja) 半導体装置の製造方法
JP2013171916A (ja) 半導体装置の製造方法
EP3896721B1 (en) Method and apparatus for attaching semiconductor parts
KR102174080B1 (ko) 반도체 디바이스의 제조장치.
US6852572B2 (en) Method of manufacturing semiconductor device
US11456277B2 (en) Thermocompression bonding of electronic components
JP2009212258A (ja) 半導体装置の製造方法
JP2000022031A (ja) 導電性ボールの実装方法
JP4952527B2 (ja) 半導体装置の製造方法及び半導体装置
JPH07212022A (ja) 半田ボール電極形成方法及びその半田ボール電極形成方法に用いる半田供給治具

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant