KR20180072035A - 본딩 장치 - Google Patents

본딩 장치 Download PDF

Info

Publication number
KR20180072035A
KR20180072035A KR1020160174828A KR20160174828A KR20180072035A KR 20180072035 A KR20180072035 A KR 20180072035A KR 1020160174828 A KR1020160174828 A KR 1020160174828A KR 20160174828 A KR20160174828 A KR 20160174828A KR 20180072035 A KR20180072035 A KR 20180072035A
Authority
KR
South Korea
Prior art keywords
bonding
chip
unit
substrate
guide frame
Prior art date
Application number
KR1020160174828A
Other languages
English (en)
Inventor
이중하
김상윤
김영범
김희재
석승대
신재봉
이병준
이용인
표재연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160174828A priority Critical patent/KR20180072035A/ko
Priority to US15/838,713 priority patent/US10784130B2/en
Publication of KR20180072035A publication Critical patent/KR20180072035A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers

Abstract

본 발명은 본딩 장치에 관한 것이다. 본 발명의 본딩 장치는 기판을 지지하는 스테이지 유닛; 상기 스테이지 유닛의 일측에 위치되고, 칩을 픽업하여 상기 기판 상에 본딩하는 제1 본딩 헤드; 상기 스테이지 유닛의 타측에 위치되고, 칩을 픽업하여 상기 기판 상에 본딩하는 제2 본딩 헤드; 및 상기 스테이지 유닛 의 이동 경로 상(over)에 위치되어, 상기 스테이지 유닛을 촬영하는 제1 영상 획득 유닛을 포함한다.

Description

본딩 장치{Bonding apparatus}
본 발명은 본딩 장치에 관한 것으로, 더 상세하게는 칩을 기판에 본딩하는 본딩 장치에 관한 것이다.
전자 산업의 발달로 전자 부품의 고기능화, 고속화 및 소형화 요구가 증대되고 있다. 이러한 추세에 대응하여 현재 반도체 실장 기술은 하나의 기판에 여러 반도체 칩들을 적층하여 실장하거나 패키지 위에 패키지를 적층하는 방법이 사용되고 있다. 이러한 방법에서 기판과 반도체 칩 간에, 그리고 서로 적층된 반도체 칩들 간에 전기적 연결 단자들인 솔더와 패드를 접합하는 본딩 공정이 요구된다.
본 발명이 해결하고자 하는 과제는 칩의 본딩 공정을 효율적으로 수행할 수 있는 본딩 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명에 따른 본딩 장치는, 기판을 지지하는 스테이지 유닛; 상기 스테이지 유닛의 일측에 위치되고, 칩을 픽업하여 상기 기판 상에 본딩하는 제1 본딩 헤드; 상기 스테이지 유닛의 타측에 위치되고, 칩을 픽업하여 상기 기판 상에 본딩하는 제2 본딩 헤드; 및 상기 스테이지 유닛의 이동 경로 상(over)에 위치되어, 상기 스테이지 유닛을 촬영하는 제1 영상 획득 유닛을 포함한다.
본 발명에 따른 본딩 장치는, 베이스; 상기 기판을 지지하고, 상기 베이스 상에서 이동 가능한 스테이지 유닛; 상기 베이스 상에서, 상기 스테이지 유닛의 이동 경로에 위치되는 본딩 유닛; 및 상기 이동 경로 상(over)에 위치되고, 상기 이동 경로와 교차되도록 배열된 복수의 촬상 소자들을 포함하는 제1 영상 획득 유닛을 포함하고, 상기 본딩 유닛은: 상기 이동 경로 상(over) 위치되며, 상기 이동 경로와 교차하는 가이드 프레임; 상기 가이드 프레임을 지지하는 적어도 하나의 지지 프레임; 및 상기 가이드 프레임 상에 서로 대향되게 위치되고, 상기 가이드 프레임을 따라 이동하는 제1 및 제2 본딩 헤드들을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따르면, 본딩 장치의 본딩 효율을 향상시키고, 본딩 불량을 줄일 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시 예들에 따른 본딩 장치의 사시도이다.
도 2는 도 1의 본딩 장치의 평면도이다.
도 3은 도 1의 본딩 장치의 일부 구성을 나타낸 블록도이다.
도 4는 도 1의 본딩 유닛의 사시도이다.
도 5는 도 1의 본딩 유닛의 정면도이다.
도 6은 도 1의 제1 영상 획득 유닛을 설명하기 위한 개략도이다.
도 7a은 도 2의 보정용 칩 실장부의 평면도이다.
도 7b은 도 7a의 보정용 칩 실장부에 실장되는 보정용 칩의 평면도이다.
도 8a 내지 도 8e는 도 1의 제1 및 제2 본딩 헤드들이 기판에 칩을 본딩하는 과정의 일 예를 나타낸 개략도들이다.
도 9는 도 1의 본딩 장치의 칩 본딩 위치의 보정 공정을 설명하기 위한 플로우 차트이다.
도 10은 도 1의 제2 영상 획득 유닛에서 획득한 영상 이미지를 나타낸 도면이다.
도 11은 도 1의 보정용 칩 실장부에 보정용 칩이 위치된 모습을 나타낸 평면도이다.
이하, 도면을 참조하여, 본 발명의 개념 및 이에 따른 실시예들에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예들에 따른 본딩 장치의 사시도이다. 도 2는 도 1의 본딩 장치의 평면도이다. 도 3은 도 1의 본딩 장치의 일부 구성을 나타낸 블록도이다.
도 1 내지 도 3을 참조하면, 본 발명의 실시 예들에 따른 본딩 장치(10)는 반도체 칩을 기판에 본딩하거나, 반도체 칩을 기판에 본딩된 반도체 칩에 본딩할 수 있다. 본딩 장치(10)는 베이스(100), 스테이지 유닛(200), 본딩 유닛(300), 칩 공급 유닛(400), 제1 영상 획득 유닛(500), 제2 영상 획득 유닛(510), 제3 영상 획득 유닛(530), 및 컨트롤러(600)를 더 포함할 수 있다.
베이스(100)는 스테이지 유닛(200), 본딩 유닛(300), 칩 공급 유닛(400), 제1 내지 제3 영상 획득 유닛(500, 510, 530)을 지지할 수 있다. 즉, 스테이지 유닛(200), 본딩 유닛(300), 칩 공급 유닛(400), 제1 내지 제3 영상 획득 유닛(500, 510, 530)은 베이스(100) 상에 위치될 수 있다.
스테이지 유닛(200)은 기판(S)을 지지할 수 있다. 스테이지 유닛(200)은 기판(S)을 지지한 상태에서, 이동 경로(MP)를 따라 이동할 수 있다. 예를 들면, 스테이지 유닛(200)은 베이스(100) 상에서 제2 방향(D2)으로 직선 왕복 이동할 수 있다. 스테이지 유닛(200)은 스테이지 이송부(230), 본딩 스테이지부(210) 및 보정용 칩 실장부(220)를 포함할 수 있다.
스테이지 이송부(230)은 본딩 스테이지부(210)와 보정용 칩 실장부(220)를 이동시킬 수 있다. 스테이지 이송부(230)은 제1 이송 레일부(미부호)와 제1 구동부(미도시)를 포함할 수 있다. 제1 이송 레일부는 제2 방향(D2)을 따라 연장된 한 쌍의 이송 레일들을 포함할 수 있다. 한 쌍의 이송 레일들은 제2 방향(D2)과 수직한 제1 방향(D1)으로 서로 이격될 수 있다. 본딩 스테이지부(210)와 보정용 칩 실장부(220)는 한 쌍의 이송 레일들 상에 위치될 수 있다. 제1 구동부는 본딩 스테이지부(210)와 보정용 칩 실장부(220)를 제1 이송 레일부를 따라 이동시킬 수 있다.
기판(S)은 본딩 스테이지부(210) 상에 놓일 수 있다. 본딩 스테이지부(210)는 기판(S)과 대응되게 형성될 수 있다. 기판(S)은 인쇄회로기판(PCB), 웨이퍼(wafer), 패널 등일 수 있으나, 이에 한정되지 않는다. 기판(S)은 제1 및 제2 방향들(D1, D2)을 따라 배열된 복수의 본딩 영역들(BA)을 포함할 수 있다. 즉, 본딩 영역들(BA)은 매트릭스(matrix) 구조를 형성할 수 있다.
보정용 칩 실장부(220)는 본딩 스테이지부(210)와 결합될 수 있다. 예를 들면, 보정용 칩 실장부(220)는 본딩 스테이지부(210)의 제2 방향(D2)에 연결될 수 있다. 보정용 칩 실장부(220)에 대한 자세한 설명은 도 5에서 후술한다.
본딩 유닛(300)은 스테이지 유닛(200)의 이동 경로(MP)에 위치될 수 있다. 스테이지 유닛(200)의 이동 경로(MP)는 제2 방향(D2)과 평행할 수 있으나, 이에 한정되지 않는다. 본딩 유닛(300)은 스테이지 유닛(200) 상의 기판(S) 상에 칩을 본딩할 수 있다. 본딩 유닛(300)은 겐트리(350), 제1 본딩 헤드부(310), 및 제2 본딩 헤드부(330)를 포함할 수 있다.
겐트리(350)는 제1 및 제2 본딩 헤드부들(310, 330)을 지지할 수 있다. 겐트리(350)는 고 강성 재질로 이루어질 수 있다. 예를 들면, 겐트리(350)는 세라믹 재질로 이루어질 수 있다. 겐트리(350)는 내부에 냉각 유로를 가질 수 있다. 겐트리(350)는 상기 이동 경로(MP)와 교차하는 가이드 프레임(351), 및 지지 프레임(353)을 포함할 수 있다.
가이드 프레임(351)은 베이스(100)로부터 위로 이격될 수 있다. 가이드 프레임(351)은 스테이지 유닛(200)보다 위에 위치될 수 있다. 이에 따라, 가이드 프레임(351)이 스테이지 유닛(200)과 수직하게 중첩될 때, 가이드 프레임(351)과 스테이지 유닛(200) 사이에 공간이 형성될 있다. 실시 예에서, 가이드 프레임(351)은 제1 방향(D1)과 평행할 수 있다. 가이드 프레임(351)은 상기 이동 경로(MP)와 수직하게 교차할 수 있으나, 이에 한정되지 않는다. 가이드 프레임(351)은 그를 관통하는 개구부(352)를 포함할 수 있다. 개구부(352)는 제1 방향(D1)으로 길게 형성될 수 있다.
지지 프레임(353)은 가이드 프레임(351)을 지지할 수 있다. 지지 프레임들(353)은 가이드 프레임(351)으로부터 베이스(100)를 향해 연장될 수 있다. 지지 프레임들(353)은 가이드 프레임(351)과 베이스(100)를 연결할 수 있다.
제1 및 제2 본딩 헤드부들(310, 330)은 겐트리(350)에 이동 가능하게 설치될 수 있다. 예를 들면, 제1 및 제2 본딩 헤드부들(310, 330)은 가이드 프레임(351) 상에 설치될 수 있다. 제1 및 제2 본딩 헤드부들(310, 330)은 베이스(100)로부터 위로 이격될 수 있다. 제1 및 제2 본딩 헤드부들(310, 330)은 스테이지 유닛(200)보다 위에 위치될 수 있다..
제1 본딩 헤드부(310)는 스테이지 유닛(200)의 일측에 위치될 수 있고, 제2 본딩 헤드부(330)는 스테이지 유닛(200)의 타측에 위치될 수 있다. 제1 및 제2 본딩 헤드부들(310, 330)은 가이드 프레임(351) 상에서 서로 대향되게 위치될 수 있다. 예를 들면, 제1 본딩 헤드부(310)는 스테이지 유닛(200)의 우측에 위치되고, 제2 본딩 헤드부(330)는 스테이지 유닛(200)의 좌측에 위치될 수 있다.
제1 및 제 2 본딩 헤드부들(310, 330)은 가이드 프레임(351)을 따라 이동할 수 있다. 제1 및 제2 본딩 헤드부들(310, 330)은 적어도 하나의 본딩 헤드를 포함할 수 있다. 실시 예에서, 제1 및 제2 본딩 헤드부들(310, 330)의 각각은 하나의 본딩 헤드를 포함한다. 이하, 제1 본딩 헤드부(310)에 포함된 본딩 헤드를 제1 본딩 헤드라 지칭하고, 제2 본딩 헤드부(320)에 포함된 본딩 헤드를 제2 본딩 헤드라 지칭한다. 또한, 제1 및 제2 본딩 헤드들은 제1 및 제2 본딩 헤드부들(310, 330)과 동일한 도면 부호로 기재한다. 이와 달리, 다른 실시예에서, 제1 및 제2 본딩 헤드부들(310, 330)의 각각은 복수의 본딩 헤드들을 포함할 수 있다.
제1 및 제2 본딩 헤드들(310, 330)은 그들의 일부가 개구부(352)를 관통한 상태에서, 개구부(352)를 따라 이동할 수 있다. 제1 및 제2 본딩 헤드들(310, 330)은 가이드 프레임(351)을 따라 이동할 때, 동일한 방향으로 이동할 수 있다. 예를 들면, 제1 본딩 헤드(310)가 제1 방향(D1)으로 이동할 때, 제2 본딩 헤드(330)도 제1 방향(D1)으로 이동할 수 있다.
제1 및 제2 본딩 헤드들(310, 330)은 칩 공급 유닛(400)에서 공급된 칩을 픽업할 수 있다. 제1 및 제2 본딩 헤드들(310, 330)은 픽업된 칩을 기판(S) 상에 본딩할 수 있다. 여기서, 칩을 기판(S) 상에 본딩한다는 것은 칩을 기판(S)의 일면에 본딩하는 것과, 기판(S)의 일면에 본딩된 칩의 일면에 칩을 본딩하는 것을 의미할 수 있다. 제1 및 제2 본딩 헤드들(310, 330)에 대한 자세한 사항은 도 4 및 도 5에서 후술한다.
칩 공급 유닛(400)은 본딩 유닛(300)에 칩을 공급할 수 있다. 칩 공급 유닛(400)은 제1 칩 공급부(410)와 제2 칩 공급부(420)를 포함할 수 있다. 제1 칩 공급부(410)는 제1 본딩 헤드(310)에 제1 칩을 공급할 수 있다. 제2 칩 공급부(420)는 제2 본딩 헤드(330)에 제2 칩을 공급할 수 있다. 제1 및 제2 칩들은 동일하거나 상이한 칩일 수 있다. 제1 칩 공급부(410)는 스테이지 유닛(200)의 일측에 위치되고, 제2 칩 공급부(420)는 스테이지 유닛(200)의 타측에 위치될 수 있다. 예를 들면, 제1 및 제2 칩 공급부들(410, 420)은 스테이지 유닛(200)의 이동 경로(MP)를 기준으로 대칭되게 위치될 수 있다.
제1 칩 공급부(410)는 제1 웨이퍼 스테이지(411), 제1 칩 픽커(chip picker, 413), 및 제1 픽커 이송부(415), 및 제1 칩 이송부(417)를 포함할 수 있다. 제2 칩 공급부(420)는 제2 웨이퍼 스테이지(421), 제2 칩 픽커(chip picker, 423), 및 제2 픽커 이송부(425), 및 제2 칩 이송부(427)를 포함할 수 있다. 실시 예에서, 제1 및 제2 칩 공급부들(410, 420)의 각각은 동일한 구성으로 이루어질 수 있다. 설명의 간략화를 위해 제1 칩 공급부(410)를 중심으로 설명하기로 한다.
제1 웨이퍼 스테이지(411)는 제1 칩을 포함하는 웨이퍼(W)를 지지할 수 있다. 웨이퍼(W)는 복수의 제1 칩들을 포함할 수 있다. 예를 들면, 복수의 제1 칩들은 웨이퍼(W)가 쏘잉(sawing) 장치에 의해 절단되어 형성될 수 있다.
제1 칩 픽커(413)는 제1 웨이퍼 스테이지(411) 상(over)에 위치될 수 있다. 제1 칩 픽커(413)는 제3 방향으로 승강할 수 있다. 제1 칩 픽커(413)는 진공압을 이용하여 웨이퍼(W)의 제1 칩을 하나씩 픽업할 수 있다.
제1 픽커 이송부(415)는 제1 칩 픽커(413)를 제1 칩 이송부(417)로 이송시킬 수 있다. 실시 예에서, 제1 픽커 이송부(415)는 제1 칩 픽커(413)를 제1 방향을 따라 이동시킬 수 있다.
제1 칩 이송부(417)는 제1 칩 픽커(413)에서 제공된 제1 칩을 제1 본딩 헤드(310)로 이송시킬 수 있다. 실시 예에서, 제1 칩 이송부(417)는 제1 칩을 제2 방향을 따라 이동시킬 수 있다. 제1 칩 이송부(417)에 의해 이송된 제1 칩은 제1 본딩 헤드(310)보다 아래에 위치될 수 있다.
이와 달리, 다른 실시 예에서 제1 및 제2 칩 공급부들(410, 420)의 각각은 웨이퍼 스테이지(411, 421) 및, 칩 픽커(413, 423)만을 포함할 수 있다. 즉, 칩 이송부(417, 427)와 픽커 이송부(415, 425)가 생략될 수 있다. 제1 및 제2 칩 공급부들(410, 420)의 각각은 제1 및 제2 본딩 헤드들(310, 330)의 각각의 아래에 위치될 수 있다. 칩 픽커(413, 423)는 웨이퍼(W)의 칩을 픽업할 수 있다. 칩 픽커(413, 423)는 칩이 상하반전되도록 칩을 180°로 회전시킬 수 있다. 즉, 칩 픽커(413, 423)은 칩을 플립시킬 수 있다. 제1 및 제2 본딩 헤드들(310, 330)은 칩 픽커(413, 423)로부터 회전된 칩을 픽업할 수 있다.
제1 영상 획득 유닛(500)은 스테이지 유닛(200)보다 위에 위치될 수 있다. 제1 영상 획득 유닛(500)은 스테이지 유닛(200) 상(over)에서, 스테이지 유닛(200)을 촬영할 수 있다. 이에 따라, 제1 영상 획득 유닛(500)은 제1 영상 정보를 획득할 수 있다. 실시 예에서, 제1 영상 정보는 본딩 스테이지부(210) 상의 기판의 상면 이미지 및/또는 보정용 칩 실장부(220)의 상면 이미지를 포함할 수 있다. 제1 영상 획득 유닛(500)은 제1 영상 정보(I1)를 컨트롤러(600)로 전송할 수 있다.
제1 영상 획득 유닛(500)은 겐트리(350)의 위에 고정적으로 위치될 수 있다. 제1 영상 획득 유닛(500)은 제1 및 제2 본딩 헤드들(310, 330)보다 위에 위치될 수 있다. 이에 따라, 제1 영상 획득 유닛(500)은 제1 및 제2 본딩 헤드들(310, 330)의 이동을 방해하지 않을 수 있다.
제1 영상 획득 유닛(500)은 스테이지 유닛(200)의 이동 경로(MP) 상에 위치될 수 있다. 제1 영상 획득 유닛(500)의 적어도 일부는 개구부(352)와 수직하게 중첩될 수 있다. 실시 예에서, 제1 영상 획득 유닛(500)은 스테이지 유닛(200)이 개구부(352)와 수직하게 중첩될 때, 개구부(352)를 통해 스테이지 유닛(200) 상의 기판(S)을 촬영할 수 있다. 제1 영상 획득 유닛(500)에 대한 자세한 사항은 도 5에서 후술한다.
제2 영상 획득 유닛(510)은 제1 본딩 헤드(310) 및/또는 가이드 프레임(351)보다 아래에 위치될 수 있다. 예를 들면, 제2 영상 획득 유닛(510)은 제1 본딩 헤드(310)의 이동 경로의 아래에 위치될 수 있다. 제2 영상 획득 유닛(510)은 제1 본딩 헤드(310)의 아래에서, 제1 본딩 헤드(310)의 하부를 촬영할 수 있다. 실시 예에서, 제2 영상 획득 유닛(510)은 제1 본딩 헤드(310)에 픽업된 칩을 촬영하여, 제2 영상 정보를 획득할 수 있다. 제2 영상 획득 유닛(510)은 제2 영상 정보를 컨트롤러(600)로 전송할 수 있다.
제3 영상 획득 유닛(530)은 제2 본딩 헤드(330) 및/또는 가이드 프레임(351)보다 아래에 위치될 수 있다. 예를 들면, 제3 영상 획득 유닛(530)은 제2 본딩 헤드(330)의 이동 경로의 아래에 위치될 수 있다. 제3 영상 획득 유닛(530)은 제2 본딩 헤드(330)의 아래에서, 제2 본딩 헤드(330)의 하부를 촬영할 수 있다. 실시 예에서, 제3 영상 획득 유닛(530)은 제2 본딩 헤드(330)에 픽업된 칩을 촬영하여, 제3 영상 정보를 획득할 수 있다. 제3 영상 획득 유닛(530)은 제3 영상 정보를 컨트롤러(600)로 전송할 수 있다.
제2 및 제3 영상 획득 유닛(530)들은 베이스(100) 상에서 제1 및 제2 본딩 헤드들(310, 330)을 향해 상방향 촬영이 가능한 업루킹(up-looking) 카메라일 수 있다. 제2 및 제3 영상 획득 유닛(530)들은 베이스(100) 상에 고정적으로 위치될 수 있다.
컨트롤러(600)는 스테이지 유닛(200), 및 본딩 유닛(300)을 제어할 수 있다. 예를 들면, 컨트롤러(600)는 제1 및 제2 본딩 헤드들(310, 330)의 이동 및/또는 스테이지 유닛(200)의 이동을 제어할 수 있다. 컨트롤러(600)는 칩 공급 유닛(400)을 제어할 수 있다.
컨트롤러(600)는 제1 내지 제3 영상 정보들(I1, I2, I3)을 수신할 수 있다. 컨트롤러(600)는 제1 영상 정보(I1)를 이용하여 기판(S) 상의 이물질을 검출할 수 있다. 이에 따라, 본딩 공정에서 기판(S1)이 이물질에 의해 파손되는 것을 방지할 수 있다. 전술한 바와 같이, 제1 영상 획득 유닛(500)은 한번에 기판(S)의 상면 전체를 촬영할 수 있다. 이에 따라, 제1 영상 정보(I1)는 기판(S)의 상면 전체 이미지를 포함할 수 있다. 이에 따라, 본딩 장치(10)는 이물질 검사를 신속하게 진행할 수 있다.
컨트롤러(600)는 제1 내지 제3 영상 정보들(I1, I2, I3)을 이용하여, 제1 및 제2 본딩 헤드들(310, 330)를 제어할 수 있다. 컨트롤러(600)에 대한 자세한 사항은 후술한다.
도 4는 도 1의 본딩 유닛의 사시도이다. 도 5는 도 1의 본딩 유닛의 정면도이다.
도 1, 도 2, 도 4 및 도 5를 참조하면, 본딩 유닛(300)은 겐트리(350), 제1 및 제2 본딩 헤드들(310, 330)을 포함할 수 있다. 전술한 바와 같이, 겐트리(350)는 가이드 프레임(351)과 지지 프레임(353)을 포함할 수 있다.
가이드 프레임(351)는 제1 방향(D1)으로 길쭉하게 형성될 수 있다. 가이드 프레임(351)은 몸체부(미부호), 제1 레일(미부호), 및 제2 레일(미부호)을 포함할 수 있다. 몸체부는 제1 방향(D1)을 따라 길쭉한 직사각형으로 제공될 수 있다. 개구부(352)는 몸체부의 중간 영역에 제공될 수 있다.
제1 및 제2 레일들은 몸체부로부터 위로 연장될 수 있다. 제1 및 제2 레일들은 제2 방향(D2)으로 서로 이격될 수 있다. 예를 들면, 제1 및 제2 레일들은 몸체부의 제2 방향의 양단에 각각 위치될 수 있다. 제1 및 제2 레일들 상에 후술할 제1 및 제2 본딩 픽커 이송부들(313, 333)이 위치될 수 있다.
제1 본딩 헤드(310)는 제1 본딩 픽커(311) 및 제1 본딩 픽커 이송부(313)를 포함할 수 있다. 제2 본딩 헤드(330)는 제2 본딩 픽커(331) 및 제2 본딩 픽커 이송부(333)를 포함할 수 있다. 제1 및 제2 본딩 헤드들(310, 330)은 서로 동일한 구성들을 포함하므로, 설명의 간결화를 위해 제1 본딩 헤드(310)를 중심으로 설명한다.
제1 본딩 픽커(311)는 진공압을 이용하여 칩을 픽업할 수 있다. 제1 본딩 픽커(311)는 베이스(100)와 가까워지는 방향 및 베이스(100)와 멀어지는 방향으로 이동할 수 있다. 즉, 제1 본딩 픽커(311)는 제1 및 제2 방향들(D1, D2)과 수직한 제3 방향(D3)으로 승강할 수 있다.
제1 본딩 픽커 이송부(313)는 제1 본딩 픽커(311)를 가이드 프레임(351)과 연결 시킬 수 있다. 제1 본딩 픽커 이송부(313)는 제1 본딩 픽커(311)를 가이드 프레임(351)을 따라 이송시킬 수 있다. 즉, 제1 본딩 픽커(311)는 제1 본딩 픽커 이송부(313)에 의해 제1 방향(D1)을 따라 왕복 이동할 수 있다.
도 6는 도 1의 제1 영상 획득 유닛을 설명하기 위한 개략도이다.
도 1, 도 2 및 도 6을 참조하면, 제1 영상 획득 유닛(500)은 제1 방향(D1)을 따라 배열된 복수의 촬상 소자들(505)을 포함할 수 있다. 실시 예에서, 제1 방향(D1)은 스테이지 유닛(200)의 폭 방향 및/또는 기판(S)의 폭 방향과 평행할 수 있다. 이와 달리, 다른 실시예에서, 제1 방향(D1)은 스테이지 유닛(200)의 길이 방향 및/또는 기판(S)의 길이 방향과 평행할 수 있다. 또한, 촬상 소자들(505)는 제1 방향(D1)뿐만 아니라 제1 방향(D1)과 상이한 방향으로 배열될 수 있다. 예를 들면, 촬상 소자들(505)는 제1 방향(D1) 및 제1 방향(D2)과 수직한 제2 방향(D2)을 따라 배열될 수 있다. 즉, 촬상 소자들(505)은 매트릭스 구조로 배열될 수 있다.
촬상 소자들(505)의 각각은 CCD(charge-coupled　device)일 수 있으나, 이에 한정되지 않는다. 실시 예에서, 제1 영상 획득 유닛(500)은 어레이 카메라(array camera)일 수 있다. 그리고, 제1 영상 획득 유닛(500)은 기판(S)의 상면 전체에 대한 이미지를 한 번의 촬영으로 획득할 수 있다.
도 7a은 도 2의 보정용 칩 실장부의 평면도이다. 도 7b은 도 7a의 보정용 칩 실장부에 실장되는 보정용 칩의 평면도이다.
도 2, 도 7a 및 도 7b을 참조하면, 보정용 칩 실장부(220)는 기준 마커부(221)와 결합부(223)를 포함할 수 있다. 결합부(223)는 기준 마커부(221)와 본딩 스테이지부(210) 사이에 위치되어, 보정용 칩 실장부(220)와 본딩 스테이지부(210)를 결합할 수 있다.
기준 마커부(221)는 복수의 실장 영역들(RM)을 포함할 수 있다. 실장 영역들(RM)은 제1 방향(D1)을 따라 배열될 수 있다. 서로 인접한 실장 영역들(RM)은 이격될 수 있다. 실장 영역들(RM)의 개수는 기판(S)의 제1 방향(D1)으로 배열된 본딩 영역들(BA)의 개수와 동일할 수 있다. 예를 들면, 기판의 제1 방향(D1)으로 5개의 본딩 영역들(BA)이 배열될 때, 기준 마커부(221)는 5개의 실장 영역들(RM)을 포함할 수 있다. 실장 영역들(RM)은 기판(S)의 본딩 영역들(BA)에 대응될 수 있다. 예를 들면, 본딩 영역들(BA)과 실장 영역들(RM)의 크기 등이 서로 일치할 수 있다. 실장 영역들(RM)의 각각은 제2 기준점(C2)을 포함할 수 있다. 제2 기준점(C2)는 실장 영역(RM)의 중심에 위치될 수 있으나, 이에 한정되지 않는다.
보정용 칩들(RCH)의 각각은 복수의 실장 영역들(RM)에 실장될 수 있다. 보정용 칩(RCH)은 칩 공급 유닛(400)으로부터 공급될 수 있다. 보정용 칩(RCH)은 유리 또는 투명 수지 재질로 이루어질 수 있다. 보정용 칩(RCH) 상에 제1 기준점(C1)이 형성될 수 있다. 제1 기준점(C1)은 보정용 칩(RCH)의 상면 중심에 위치되거나 보정용 칩(RCH)의 내부에 위치될 수 있다.
제1 및 제2 기준점들(C1, C2)은 원형의 점 형태일 수 있으나, 이에 한정되지 않고, 십자형, 다각형 등의 형태일 수 있다.
도 8a 내지 도 8e는 도 1의 제1 및 제2 본딩 헤드들이 기판에 칩을 본딩하는 과정의 일 예를 나타낸 개략도들이다.
도 1, 도 2, 도 3 및 도 8a를 참조하면, 기판을 지지하는 스테이지 유닛(200)이 이동 경로를 따라 이동할 수 있다. 스테이지 유닛(200)은 가이드 프레임(351)의 개구부(352)와 제1 영상 획득 유닛(500)과 수직하게 중첩되도록 위치될 수 있다. 제1 영상 획득 유닛(500)은 개구부(352)를 통해 스테이지 유닛(200) 상의 기판을 촬영할 수 있다. 이에 따라, 제1 영상 획득 유닛(500)은 제1 영상 정보(I1)를 획득하여, 컨트롤러(600)로 전송할 수 있다.
컨트롤러(600)는 제1 영상 정보를 이용하여 기판(S) 상의 이물질 여부를 검출할 수 있다. 이때, 제1 본딩 헤드(310)는 제1 칩 이송부(417)의 위에 위치될 수 있다. 컨트롤러(600)는 기판(S) 상에 이물질이 없다고 판단한 때, 제1 및 제2 본딩 헤드들(310, 330)이 칩을 기판(S) 상에 본딩하도록 제어할 수 있다.
도 1, 도 2, 도 3 및 도 8b를 참조하면, 제1 본딩 헤드(310)는 제3 방향(D3)을 따라 승강하여 제1 칩 이송부(417) 상의 제1 칩(CH1)을 픽업할 수 있다. 상세하게, 제1 본딩 헤드(310)는 아래로 하강하여, 제1 칩 이송부(417) 상의 제1 칩(CH1)을 그립할 수 있다. 제1 본딩 헤드(310)는 위로 승강하여, 그립된 제1 칩(CH1)을 제1 칩 이송부(417)로부터 들어올릴 수 있다.
제1 본딩 헤드(310)는 제1 칩(CH1)을 픽업한 상태에서 제1 방향(D1)을 따라 이동할 수 있다. 즉, 제1 본딩 헤드(310)는 가이드 프레임(351)을 따라 스테이지 유닛(200)을 향해 이동할 수 있다. 이때, 제2 본딩 헤드(330)도 제1 본딩 헤드(310)와 동일한 방향으로 이동할 수 있다. 즉, 제2 본딩 헤드(330)은 가이드 프레임(351)을 따라 제1 방향(D1)으로 이동할 수 있다. 제1 칩 이송부(417)는 제1 칩 픽커(413)로부터 제1 칩(CH1)을 제공받기 위해 이동할 수 있다.
실시 예에서, 제2 영상 획득 유닛(510)은 제1 본딩 헤드(310)가 스테이지 유닛(200)을 향해 이동할 때, 제1 본딩 헤드(310)의 아래에서 픽업된 제1 칩(CH1)을 촬영할 수 있다. 이와 달리, 다른 실시예에서, 제2 영상 획득 유닛(510)은 제1 본딩 헤드(310)가 제1 칩(CH1)를 픽업할 때, 제1 본딩 헤드(310)의 아래에서 픽업된 제1 칩(CH1)을 촬영할 수 있다. 컨트롤러(600)는 제2 영상 정보(I2)를 이용하여, 제1 칩(CH1)이 제1 본딩 헤드(310)에 정확하게 픽업되었는지를 판단할 수 있다. 이에 대한 설명은 도 10에서 후술한다.
도 1, 도 2, 도 3 및 도 8c를 참조하면, 제1 본딩 헤드(310)는 기판(S) 위에 위치될 수 있다. 제1 본딩 헤드(310)는 아래로 하강하여, 제1 칩(CH1)을 기판(S)의 본딩 영역들(BA) 중 어느 하나에 본딩할 수 있다. 제1 본딩 헤드(310)는 제1 칩(CH1)을 대략 100N의 힘으로 가압하여 압접할 수 있다. 제1 본딩 헤드(310)는 제1 칩(CH1)이 압접될 때, 제1 칩(CH1)을 대략 300℃의 온도로 가열할 수 있다.
제1 본딩 헤드(310)가 제1 칩(CH1)을 기판(S) 상에 본딩할 때, 제2 본딩 헤드(330)는 제2 칩 이송부(427) 위에 위치될 수 있다. 제2 본딩 헤드(330)는 제2 칩 이송부(427) 상의 제2 칩(CH2)을 픽업할 수 있다.
도 1, 도 2, 도 3 및 도 8d를 참조하면, 제2 본딩 헤드(330)는 제2 칩(CH2)을 픽업한 상태에서, 가이드 프레임(351)을 따라 스테이지 유닛(200)을 향해 이동할 수 있다. 제1 본딩 헤드(310)는 가이드 프레임(351)을 따라 제1 칩 이송부(417)를 향해 이동할 수 있다. 즉, 제1 및 제2 본딩 헤드들(310, 330)은 제1 방향(D1)의 반대 방향으로 이동할 수 있다. 제2 칩 이송부(427)는 제2 칩 픽커(423)로부터 제2 칩(CH2)을 제공받기 위해 이동할 수 있다.
제1 영상 획득 유닛(500)은 스테이지 유닛(200) 상(over)에서, 제1 칩이 본딩된 기판(S)을 촬영할 수 있다. 컨트롤러(600)는 제1 영상 정보(I1)를 이용하여, 제1 칩(CH1)이 기판의 본딩 영역(BA)에 정확하게 본딩되었는지를 판단할 수 있다.
실시 예에서, 제3 영상 획득 유닛(530)은 제2 본딩 헤드(330)가 스테이지 유닛(200)을 향해 이동할 때, 제2 본딩 헤드(330)의 아래에서 픽업된 제2 칩(CH2)을 촬영할 수 있다. 이와 달리, 다른 실시예에서, 제3 영상 획득 유닛(530)은 제2 본딩 헤드(330)가 제2 칩(CH2)을 픽업할 때, 제2 본딩 헤드(330)의 아래에서 픽업된 제2 칩(CH2)을 촬영할 수 있다. 컨트롤러(600)는 제3 영상 정보(I3)를 이용하여, 제2 칩(CH2)이 제2 본딩 헤드(330)에 정확하게 픽업되었는지를 판단할 수 있다.
도 1, 도 2, 도 3 및 도 8e를 참조하면, 제2 본딩 헤드(330)는 기판(S) 위에 위치될 수 있다. 실시 예에서, 제2 본딩 헤드(330)는 아래로 하강하여, 제2 칩(CH2)을 기판(S)의 본딩 영역들(BA) 중 어느 하나에 본딩할 수 있다. 제2 본딩 헤드(330)는 제2 칩(CH2)을 가압하여 압접할 수 있다. 제2 본딩 헤드(330)는 제2 칩이 압접될 때, 제2 칩(CH2)을 가열할 수 있다. 이와 달리, 다른 실시 예에서, 제2 본딩 헤드(330)는 제2 칩(CH2)을 기판(S)에 본딩된 제1 칩(CH1) 상에 본딩할 수 있다.
제2 본딩 헤드(330)가 제2 칩(CH2)을 기판 상에 본딩할 때, 제1 본딩 헤드(310)는 제1 칩 이송부(417) 위에 위치될 수 있다. 제1 본딩 헤드(310)는 제1 칩 이송부(417) 상의 제1 칩(CH1)을 픽업할 수 있다.
제1 및 제2 본딩 헤드들(310, 330)은 전술한 과정들을 반복할 수 있다. 즉, 칩 본딩 공정이 반복적으로 실시될 수 있다. 칩 본딩 공정은 수 um 이내의 본딩 정밀도를 요구한다. 그러나, 칩 본딩 공정이 반복적으로 실시될 때, 본딩 장치(10)의 온도가 상승할 수 있다. 칩 본딩 공정의 본딩 정밀도는 온도 등의 주변 환경 변화에 의해 저하될 수 있다. 이에 따라, 고 본딩 정밀도를 유지하기 위해서, 본딩 장치(10)는 주변 환경 변화에 대한 보정을 해야한다. 이하, 미세 변화에 대해 보정하는 보정 공정을 설명한다.
도 9는 도 1의 본딩 장치의 칩 본딩 위치의 보정 공정을 설명하기 위한 플로우 차트이다. 도 10은 도 1의 제2 영상 획득 유닛에서 획득한 영상 이미지를 나타낸 도면이다. 도 11은 도 1의 보정용 칩 실장부에 보정용 칩이 위치된 모습을 나타낸 평면도이다.
칩 본딩 위치의 보정 공정(이하, 보정 공정)은 주기적으로 수행될 수 있다. 보정 공정은 칩 본딩 공정을 수행하는 중에 수행될 수 있고, 칩 본딩 공정을 수행하기 전에 수행될 수 있다.
도 2, 도 3, 도 9, 도 10, 및 도 11을 참조하면, 보정 공정은 보정용 칩 실장부(220)를 기 설정된 위치로 이동시키는 것을 포함할 수 있다(S10). 상세하게, 컨트롤러(600)는 보정용 칩 실장부(220)가 기 설정된 위치로 이동되도록 스테이지 이송부(230)을 제어할 수 있다. 기 설정된 위치는 보정용 칩 실장부(220)가 제1 및 제2 본딩 헤드들(310, 330)과 동일선 상에 있는 위치를 의미할 수 있다. 또한, 보정용 칩 실장부(220)는 개구부(352)와, 제1 영상 획득 유닛(500)와 수직하게 중첩될 수 있다.
보정 공정은 보정용 칩 실장부(220)를 촬영하여, 실장 영역들의 위치 정보를 획득하는 것을 포함할 수 있다(S20). 예를 들면, 제1 영상 획득 유닛(500)은 보정용 칩 실장부(220) 위에서, 보정용 칩 실장부(220)를 촬영하여, 제1 영상 정보(I1)을 획득할 수 있다. 제1 영상 획득 유닛(500)은 보정용 칩 실장부(220)를 촬영한 제1 영상 정보(I1)를 컨트롤러(600)로 전송할 수 있다. 제1 영상 정보(I1)는 기준 마커부(221)의 실장 영역들(RM)의 위치 정보를 포함할 수 있다.
보정 공정은 제1 및 제2 본딩 헤드들(310, 330) 중 적어도 어느 하나(이하, 제1 본딩 헤드)가 보정용 칩(RCH)을 픽업하는 것을 포함할 수 있다(S30).
보정 공정은 본딩 헤드를 촬영하여 본딩 헤드에 픽업된 보정용 칩(RCH)의 위치 정보를 획득하는 것을 포함할 수 있다(S40). 예를 들면, 제2 영상 획득 유닛(510)은 제1 본딩 헤드(310)의 아래에서, 보정용 칩(RCH)을 픽업한 제1 본딩 헤드(310)를 촬영할 수 있다. 이에 따라, 제2 영상 획득 유닛(510)에서 획득한 제2 영상 정보(I2)는 제1 본딩 헤드(310)에 픽업된 보정용 칩(RCH)의 위치 정보를 포함할 수 있다.
보정 공정은 보정용 칩(PCH)이 정확한 위치에 픽업되었는지 판단하는 것을 포함할 수 있다(S50). 컨트롤러(600)는 픽업된 보정용 칩(RCH)의 위치 정보를 이용하여, 보정용 칩(RCH)이 제1 본딩 헤드(310)에 정확하게 픽업되었는지 판단할 수 있다. 예를 들면, 컨트롤러(600)는 보정용 칩(PCH)의 제1 기준점(C1)이 제1 본딩 헤드(310)의 가상의 중심 축(C)과 대응될 때, 보정용 칩(RCH)이 제1 본딩 헤드(310)에 정확하게 픽업되었다고 판단할 수 있다. 컨트롤러(600)는 제1 기준점(C1)이 제1 본딩 헤드(310)의 중심 축(C)과 대응되지 않을 때, 보정용 칩(RCH)이 제1 본딩 헤드(310)에 정확하게 픽업되지 않았다고 판단할 수 있다. 여기서, 중심 축(C)은 제1 본딩 헤드(310)의 중심을 관통하는 가상의 선일 수 있다. 중심 축(C)은 제3 방향(D3)과 평행할 수 있다.
보정용 칩(RCH)이 제1 본딩 헤드(310)에 정확하게 픽업되지 않았을 때, 보정 공정은 제1 오프셋 값을 산출하는 것을 포함할 수 있다(S55). 도 10에 도시된 바와 같이, 제1 본딩 헤드(310)에 픽업된 보정용 칩(RCH)의 제1 기준점(C1)은 제1 본딩 헤드(310)의 중심 축(C) 상에 위치하지 않는다. 컨트롤러(600)는 제2 영상 정보(I2)를 이용하여, 제1 오프셋 값을 산출할 수 있다. 제1 오프셋 값은 제1 기준 점(C1)과 중심 축(C) 간의 제1 이격 거리 값(H1)과 제2 이격 거리 값(H2)을 포함할 수 있다. 제1 이격 거리 값(H1)은 제1 기준점(C1)과 중심축(C) 간의 제2 방향(D2)의 이격 거리를 의미한다. 제2 이격 거리 값(H2)는 제1 기준점(C1)과 중심축(C) 간의 제1 방향(D1)의 이격 거리를 의미한다. 컨트롤러(600)는 산출된 제1 오프셋 값을 본딩 공정에 반영할 수 있다.
보정 공정은 픽업된 보정용 칩(RCH)을 기준 마커부(221)의 실장 영역(RM)에 실장하는 것을 포함할 수 있다(S60). 예를 들면, 제1 본딩 헤드(310)는 기준 마커부(221)의 실장 영역들(RM) 중 어느 하나에 보정용 칩을 실장할 수 있다.
보정 공정은 실장 영역(RM)에 실장된 보정용 칩(RCH)의 위치 정보를 획득하는 것을 포함할 수 있다(S70). 예를 들면, 제1 영상 획득 유닛(500)은 보정용 칩 실장부(220)를 촬영할 수 있다. 이에 따라, 제1 영상 정보(I1)는 실장된 보정용 칩(RCH)의 위치 정보를 포함할 수 있다.
보정 공정은 보정용 칩(RCH)이 실장 영역(RM)에 정확하게 실장되었는지 판단할 수 있다(S80). 컨트롤러(600)는 실장된 보정용 칩(RCH)의 위치 정보를 이용하여 보정용 칩(RCH)이 실장 영역(RM)에 정확하게 실장되었는지 판단할 수 있다. 예를 들면, 컨트롤러(600)는 보정용 칩(RCH)의 제1 기준점(C1)이 실장 영역(RM)의 제2 기준점(C2)과 대응될 때, 보정용 칩(RCH)이 실장 영역(RM)에 정확하게 실장되었다고 판단할 수 있다. 컨트롤러(600)는 보정용 칩(RCH)의 제1 기준점(C1)이 실장 영역(RM)의 제2 기준점(C2)과 대응되지 않을 때, 보정용 칩(RCH)이 실장 영역에 정확하게 실장되지 않았다고 판단할 수 있다.
보정용 칩(RCH)이 실장 영역에 정확하게 실장되지 않았을 때, 보정 공정은 보정용 제2 오프셋 값을 산출하는 것을 포함할 수 있다(S85). 도 11에 도시된 바와 같이, 제1, 제3, 제4, 및 제5 실장 영역에 실장된 보정용 칩들(RCH)은 제1 기준점(C1)이 제2 기준점(C2)와 대응될 수 있다. 하지만, 2번째 실장 영역(RM, 이하, 제2 실장 영역)에 실장된 보정용 칩(RCH)은 제1 기준점(C1)이 제2 실장 영역(RM)의 제2 기준점(C2)과 대응되지 않는다. 이에 따라, 컨트롤러(600)는 제1 영상 정보(I1)을 이용하여, 제2 오프셋 값을 산출할 수 있다. 제2 오프셋 값은 제1 및 제2 기준 점들(C1, C2) 간의 제1 이격 거리 값(L1)와, 제2 이격 거리 값(L2)을 포함할 수 있다. 제1 이격 거리 값(L1)은 제1 및 제2 기준점들(C1, C2) 간의 제2 방향(D2)의 이격 거리를 의미한다. 제2 이격 거리 값(L2)는 제1 및 제2 기준점들(C1, C2) 간의 제1 방향(D1)의 이격 거리를 의미한다.
컨트롤러(600)는 산출된 제2 오프셋 값을 본딩 공정에 반영할 수 있다. 컨트롤러(600)는 제1 및/또는 제2 오프셋 값들을 이용하여, 제1 및/또는 제2 본딩 헤드들(310, 330)의 이동량을 제어할 수 있다. 또한, 컨트롤러(600)는 제1 및/또는 제2 오프셋 값들을 이용하여, 스테이지 유닛(200)의 이동량을 제어할 수 있다. 컨트롤러(600)는 제1 및/또는 제2 오프셋 값들을 디스플레이부(미도시)로 전송할 수 있다. 디스플레이부는 제1 및/또는 제2 오프셋 값들을 출력할 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
10: 본딩 장치 100: 베이스
200: 스테이지 유닛 210: 본딩 스테이지부
220: 보정용 칩 실장부 221: 기준 마커부
223: 결합부 300: 본딩 유닛
310: 제1 본딩 헤드부 330: 제2 본딩 헤드부
350: 겐트리 351: 가이드 프레임
352: 개구부 353: 지지 프레임
400: 칩 공급 유닛 410: 제1 칩 공급부
417: 제1 칩 이송부 420: 제2 칩 공급부
427: 제2 칩 이송부 500: 제1 영상 획득 유닛
505; 촬상 소자들 510: 제2 영상 획득 유닛
530: 제3 영상 획득 유닛 600: 컨트롤러

Claims (10)

  1. 기판을 지지하는 스테이지 유닛;
    상기 스테이지 유닛의 일측에 위치되고, 칩을 픽업하여 상기 기판 상에 본딩하는 제1 본딩 헤드부;
    상기 스테이지 유닛의 타측에 위치되고, 칩을 픽업하여 상기 기판 상에 본딩하는 제2 본딩 헤드부; 및
    상기 스테이지 유닛의 이동 경로 상(over)에 위치되어,, 상기 스테이지 유닛을 촬영하는 제1 영상 획득 유닛을 포함하는 본딩 장치.
  2. 제1항에 있어서,
    상기 스테이지 유닛의 이동 경로와 교차하는 가이드 프레임과, 상기 가이드 프레임을 지지하는 적어도 하나의 지지 프레임을 포함하는 겐트리를 더 포함하고,
    상기 제1 및 제2 본딩 헤드부들은 상기 가이드 프레임 상에 설치되어, 상기 가이드 프레임을 따라 이동하는 본딩 장치.
  3. 제2항에 있어서,
    상기 가이드 프레임은 상기 스테이지 유닛보다 위에 위치되고, 그를 관통하는 개구부를 포함하고,
    상기 제1 영상 획득 유닛은, 상기 개구부와 중첩되는 본딩 장치.
  4. 제1항에 있어서,
    상기 제1 영상 획득 유닛은, 상기 스테이지 유닛의 이동 경로와 교차하는 제1 방향을 따라 배열된 복수의 촬상 소자들을 포함하는 본딩 장치.
  5. 제1항에 있어서,
    상기 제1 및 제2 본딩 헤드부들은 서로 마주보게 위치되는 본딩 장치.
  6. 제1항에 있어서,
    상기 제1 및 제2 본딩 헤드부들을 제어하고, 상기 제1 영상 획득 유닛에서 촬영한 영상 정보를 이용하여 상기 기판 상의 이물질을 검출하는 컨트롤러를 더 포함하는 본딩 장치.
  7. 제6항에 있어서,
    상기 컨트롤러는, 상기 제1 및 제2 본딩 헤드부들 중 어느 하나가 칩을 상기 기판 상에 본딩할 때, 상기 제1 및 제2 본딩 헤드부들 중 나머지가 칩을 픽업하도록 제어하는 본딩 장치.
  8. 제1항에 있어서,
    상기 제1 본딩 헤드부의 아래에서, 상기 제1 본딩 헤드부를 촬영하는 제2 영상 획득 유닛; 및
    상기 제2 본딩 헤드부의 아래에서, 상기 제2 본딩 헤드부를 촬영하는 제3 영상 획득 유닛을 더 포함하는 본딩 장치.
  9. 베이스;
    기판을 지지하고, 상기 베이스 상에서 이동 가능한 스테이지 유닛;
    상기 베이스 상에서, 상기 스테이지 유닛의 이동 경로에 위치되는 본딩 유닛; 및
    상기 이동 경로 상(over)에 위치되고, 상기 이동 경로와 교차되도록 배열된 복수의 촬상 소자들을 포함하는 제1 영상 획득 유닛을 포함하고,
    상기 본딩 유닛은:
    상기 이동 경로 상(over)에 위치되며, 상기 이동 경로와 교차하는 가이드 프레임;
    상기 가이드 프레임을 지지하는 적어도 하나의 지지 프레임; 및
    상기 가이드 프레임 상에 서로 대향되게 위치되고, 상기 가이드 프레임을 따라 이동하는 제1 및 제2 본딩 헤드부들을 포함하는 본딩 장치.
  10. 제9항에 있어서,
    상기 가이드 프레임은 그를 관통하는 개구부를 포함하고,
    상기 제1 영상 획득 유닛은 상기 개구부와 중첩되는 본딩 장치.
KR1020160174828A 2016-12-20 2016-12-20 본딩 장치 KR20180072035A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160174828A KR20180072035A (ko) 2016-12-20 2016-12-20 본딩 장치
US15/838,713 US10784130B2 (en) 2016-12-20 2017-12-12 Bonding apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160174828A KR20180072035A (ko) 2016-12-20 2016-12-20 본딩 장치

Publications (1)

Publication Number Publication Date
KR20180072035A true KR20180072035A (ko) 2018-06-29

Family

ID=62562000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160174828A KR20180072035A (ko) 2016-12-20 2016-12-20 본딩 장치

Country Status (2)

Country Link
US (1) US10784130B2 (ko)
KR (1) KR20180072035A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037420A (zh) * 2018-07-02 2018-12-18 惠州雷通光电器件有限公司 一种倒装芯片固晶装置及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307286A (ja) * 1996-05-14 1997-11-28 Tenryu Technic:Kk 電子部品実装装置およびその方法
KR100199293B1 (ko) * 1996-11-08 1999-06-15 윤종용 반도체 패키지 제조 장치
US6252412B1 (en) 1999-01-08 2001-06-26 Schlumberger Technologies, Inc. Method of detecting defects in patterned substrates
JP4334892B2 (ja) * 2003-03-20 2009-09-30 パナソニック株式会社 部品実装方法
KR100924548B1 (ko) * 2007-11-09 2009-11-02 주식회사 하이닉스반도체 다이 본딩 장치
CN101933128B (zh) * 2007-12-04 2012-08-29 松下电器产业株式会社 部件压接装置及方法
JP4946989B2 (ja) * 2008-07-07 2012-06-06 パナソニック株式会社 電子部品ボンディング装置
JP4788759B2 (ja) * 2008-11-20 2011-10-05 パナソニック株式会社 部品実装装置
JP5347452B2 (ja) 2008-11-27 2013-11-20 凸版印刷株式会社 表面検査機
JP4973686B2 (ja) * 2009-04-17 2012-07-11 パナソニック株式会社 電子部品実装装置および電子部品実装方法
KR20110037646A (ko) 2009-10-07 2011-04-13 삼성전자주식회사 반도체 다이 본딩 장치
JP5815345B2 (ja) 2011-09-16 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
KR101923531B1 (ko) * 2011-12-23 2018-11-30 삼성전자주식회사 반도체 칩 본딩 장치
JP6179843B2 (ja) 2012-12-04 2017-08-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 実装装置及び実装方法
JP6013172B2 (ja) 2012-12-20 2016-10-25 トヨタ自動車株式会社 基板検査装置、基板検査方法及び基板検査プログラム
JPWO2014157134A1 (ja) 2013-03-28 2017-02-16 東レエンジニアリング株式会社 実装方法および実装装置
KR102168070B1 (ko) * 2013-11-29 2020-10-21 삼성전자주식회사 반도체 제조 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037420A (zh) * 2018-07-02 2018-12-18 惠州雷通光电器件有限公司 一种倒装芯片固晶装置及方法
CN109037420B (zh) * 2018-07-02 2021-01-08 惠州雷通光电器件有限公司 一种倒装芯片固晶装置及方法

Also Published As

Publication number Publication date
US10784130B2 (en) 2020-09-22
US20180174871A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
JP4768731B2 (ja) フリップチップ実装ずれ検査方法および実装装置
KR20170136483A (ko) 다이 본더, 본딩 방법 및 반도체 장치의 제조 방법
CN105531809B (zh) 用于将半导体芯片对于键合头定位的系统和方法、热键合系统和方法
KR101667488B1 (ko) 반도체 소자 이송장치 및 반도체 소자 이송방법
JP5212520B2 (ja) 電子部品ハンドラ及びハンドラ
KR20180072035A (ko) 본딩 장치
JP6717630B2 (ja) 電子部品の実装装置
JP6271514B2 (ja) 生産設備
JP4852456B2 (ja) 実装ライン及び実装方法
JP5391007B2 (ja) 電子部品の実装装置及び実装方法
JP4343989B1 (ja) ボンディング装置およびボンディング装置に用いられるボンディング領域の位置認識方法及びプログラム
KR102401710B1 (ko) 실장 장치
JP3397127B2 (ja) 電子部品の実装装置および実装方法
JP6902974B2 (ja) 電子部品の実装装置および実装方法
KR101028723B1 (ko) 반도체 공정용 자재 운반장치 및 자재 운반방법
CN112331582A (zh) 芯片贴装装置以及半导体器件的制造方法
TWI407523B (zh) A bonding device and a bonding device
KR102252732B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
JP7450429B2 (ja) 電子部品の実装装置
JP7451259B2 (ja) 電子部品の実装装置
KR20190043730A (ko) 다이 본딩 장치 및 방법
KR101542865B1 (ko) 평판 디스플레이 패널용 가본딩장치
KR101543843B1 (ko) 다이 본딩 장치
JP5522290B2 (ja) 電子部品ハンドラ及びハンドラ
JPWO2019012576A1 (ja) 撮像装置、表面実装機及び検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal