JPH0936535A - 実装方法、実装装置及び位置合せ用治具 - Google Patents
実装方法、実装装置及び位置合せ用治具Info
- Publication number
- JPH0936535A JPH0936535A JP20781595A JP20781595A JPH0936535A JP H0936535 A JPH0936535 A JP H0936535A JP 20781595 A JP20781595 A JP 20781595A JP 20781595 A JP20781595 A JP 20781595A JP H0936535 A JPH0936535 A JP H0936535A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- jig
- bumps
- positioning jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体素子を容易かつ短時間で精度良く基板上
に実装することが難しい問題があつた。 【解決手段】一面に複数のバンプが設けられてなる半導
体素子の各バンプの位置関係に応じた所定パターンで一
面及び他面にそれぞれ孔又は凹部が設けられた板状の位
置合わせ用治具を、一面側の各孔又は凹部がそれぞれ基
板の対応するランドと対向するように基板上に載上する
と共に、各バンプがそれぞれ位置合わせ用治具の他面の
対応する孔又は穴に嵌まり込むように半導体素子を位置
合わせ用治具上に載せ、必要に応じて半導体素子及び基
板間から位置合わせ用治具を除去した後、半導体素子と
基板との接触部のはんだを加熱溶融するようにしたこと
により、半導体素子を容易かつ短時間で精度良く基板上
に実装することのできる実装方法、実装装置及び位置合
わせ用治具を実現できる。
に実装することが難しい問題があつた。 【解決手段】一面に複数のバンプが設けられてなる半導
体素子の各バンプの位置関係に応じた所定パターンで一
面及び他面にそれぞれ孔又は凹部が設けられた板状の位
置合わせ用治具を、一面側の各孔又は凹部がそれぞれ基
板の対応するランドと対向するように基板上に載上する
と共に、各バンプがそれぞれ位置合わせ用治具の他面の
対応する孔又は穴に嵌まり込むように半導体素子を位置
合わせ用治具上に載せ、必要に応じて半導体素子及び基
板間から位置合わせ用治具を除去した後、半導体素子と
基板との接触部のはんだを加熱溶融するようにしたこと
により、半導体素子を容易かつ短時間で精度良く基板上
に実装することのできる実装方法、実装装置及び位置合
わせ用治具を実現できる。
Description
【０００１】
【目次】以下の手順で本発明を説明する。 発明の属する技術分野 従来の技術（図８及び図９） 発明が解決しようとする課題（図８及び図９） 課題を解決するための手段（図１〜図７） 発明の実施の形態（図１〜図７） 発明の効果
【０００２】
【発明の属する技術分野】本発明は実装方法、実装装置
及び位置合せ用治具に関し、例えばフリツプチツプやＣ
ＳＰ（Chip Size Package ）のような突起状電極（バン
プ）が格子状に配列された半導体素子の基板への実装作
業に適用して好適なものである。
及び位置合せ用治具に関し、例えばフリツプチツプやＣ
ＳＰ（Chip Size Package ）のような突起状電極（バン
プ）が格子状に配列された半導体素子の基板への実装作
業に適用して好適なものである。
【０００３】
【従来の技術】従来、この種の半導体素子の実装作業
は、まず各バンプがそれぞれ基板の対応する電極の真上
にくるように半導体素子を位置合わせした状態に配置
し、次いでこの状態で半導体素子を下降させることによ
り基板上にマウントし、この後基板の各電極上に予め供
給されているはんだ（及び半導体素子の各バンプ）を加
熱溶融することにより半導体素子の各バンプを基板の対
応する電極と接合するようにして行われている。
は、まず各バンプがそれぞれ基板の対応する電極の真上
にくるように半導体素子を位置合わせした状態に配置
し、次いでこの状態で半導体素子を下降させることによ
り基板上にマウントし、この後基板の各電極上に予め供
給されているはんだ（及び半導体素子の各バンプ）を加
熱溶融することにより半導体素子の各バンプを基板の対
応する電極と接合するようにして行われている。
【０００４】このような実装作業において、半導体素子
を基板の上方に位置合わせするための１つの方法とし
て、従来、図８（Ａ）及び（Ｂ）に示すように、半導体
素子２を粗位置合せした状態で基板１の上方に配置する
と共に、基板１と半導体素子２との間に上下方向にそれ
ぞれ独立した撮像光軸をもつ所定構造の光学系３を配置
し、当該光学系３の出力に基づいてこれら半導体素子２
及び基板１間の相関関係を検出し、検出結果に基づいて
半導体素子２（及び又は基板１）の位置及び状態を調整
することにより、図９（Ａ）及び（Ｂ）のように基板１
と半導体素子２とを位置合わせする方法がある。
を基板の上方に位置合わせするための１つの方法とし
て、従来、図８（Ａ）及び（Ｂ）に示すように、半導体
素子２を粗位置合せした状態で基板１の上方に配置する
と共に、基板１と半導体素子２との間に上下方向にそれ
ぞれ独立した撮像光軸をもつ所定構造の光学系３を配置
し、当該光学系３の出力に基づいてこれら半導体素子２
及び基板１間の相関関係を検出し、検出結果に基づいて
半導体素子２（及び又は基板１）の位置及び状態を調整
することにより、図９（Ａ）及び（Ｂ）のように基板１
と半導体素子２とを位置合わせする方法がある。
【０００５】
【発明が解決しようとする課題】ところが、このような
位置合わせ方法では、光学系３を上方向及び下方向の撮
像光軸が同軸となるように充分に調整する必要があり、
また位置合わせ時に像がぼやけないように基板１、光学
系３及び半導体素子２を精度良く平行に保つ必要があ
る。
位置合わせ方法では、光学系３を上方向及び下方向の撮
像光軸が同軸となるように充分に調整する必要があり、
また位置合わせ時に像がぼやけないように基板１、光学
系３及び半導体素子２を精度良く平行に保つ必要があ
る。
【０００６】従つてこのような位置合わせ方法では、半
導体素子２を精度良く基板１上にマウントするために
は、高精度でかつ充分に調整された光学系３を用いて半
導体素子２及び基板１のそれぞれのＸ方向、Ｙ方向及び
θ方向のずれの補正を行う必要があり、このため高価な
位置合わせ装置や、多くの位置合わせのための時間を必
要とし、また頻繁なメンテナンスが必要になる問題があ
つた。
導体素子２を精度良く基板１上にマウントするために
は、高精度でかつ充分に調整された光学系３を用いて半
導体素子２及び基板１のそれぞれのＸ方向、Ｙ方向及び
θ方向のずれの補正を行う必要があり、このため高価な
位置合わせ装置や、多くの位置合わせのための時間を必
要とし、また頻繁なメンテナンスが必要になる問題があ
つた。
【０００７】本発明は以上の点を考慮してなされたもの
で、半導体素子を容易かつ短時間で精度良く基板上に実
装することのできる実装方法、実装装置及び位置合せ用
治具を提案しようとするものである。
で、半導体素子を容易かつ短時間で精度良く基板上に実
装することのできる実装方法、実装装置及び位置合せ用
治具を提案しようとするものである。
【０００８】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、半導体素子の各バンプの位置関係
に応じた所定パターンで一面及び他面にそれぞれ孔又は
凹部が設けられた板状の位置合せ用治具を、一面側の各
上記孔又は凹部がそれぞれ基板の対応する電極と対向す
るように基板上に載上すると共に、各バンプがそれぞれ
位置合せ用治具の他面の対応する孔又は穴に嵌まり込む
ように半導体素子を位置合せ用治具上に載せ、必要に応
じて半導体素子及び基板間から位置合せ用治具を除去し
た後、半導体素子と基板との接触部のはんだを加熱溶融
することにより、半導体素子の各バンプと基板の対応す
る電極とを接合するようにした。
め本発明においては、半導体素子の各バンプの位置関係
に応じた所定パターンで一面及び他面にそれぞれ孔又は
凹部が設けられた板状の位置合せ用治具を、一面側の各
上記孔又は凹部がそれぞれ基板の対応する電極と対向す
るように基板上に載上すると共に、各バンプがそれぞれ
位置合せ用治具の他面の対応する孔又は穴に嵌まり込む
ように半導体素子を位置合せ用治具上に載せ、必要に応
じて半導体素子及び基板間から位置合せ用治具を除去し
た後、半導体素子と基板との接触部のはんだを加熱溶融
することにより、半導体素子の各バンプと基板の対応す
る電極とを接合するようにした。
【０００９】半導体素子の各バンプの位置関係に応じた
所定パターンで一面及び他面にそれぞれ孔又は凹部が設
けられた板状の位置合せ用治具を用いて基板に対する半
導体素子の位置合わせを行うようにしたことにより、半
導体素子及び基板間の位置合わせを容易かつ短時間で精
度良く行うことができる。
所定パターンで一面及び他面にそれぞれ孔又は凹部が設
けられた板状の位置合せ用治具を用いて基板に対する半
導体素子の位置合わせを行うようにしたことにより、半
導体素子及び基板間の位置合わせを容易かつ短時間で精
度良く行うことができる。
【００１０】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
施例を詳述する。
【００１１】図８（Ａ）〜図９（Ｂ）との対応部分に同
一符号を付して示す図１（Ａ）〜図２（Ｃ）は、一面に
複数のバンプ２Ａをもつ半導体素子２の実装方法を示す
ものであり、まず図３に示すような、実装する半導体素
子２の各バンプ２Ａと同じ配列関係で複数の貫通孔１０
Ａが穿設された位置合せ用治具１０を用意し、これを図
１（Ａ）のように、各貫通孔１０Ａがそれぞれ基板１の
対応する電極１Ａと対向するように（すなわら基板１の
各電極１Ａがそれぞれ位置合せ用治具１０の対応する貫
通孔１０Ａを通して当該位置合せ用治具１０の上側から
見えるように）、又は当該電極１Ａ上に形成されたはん
だプリコートや印刷されたクリームはんだがそれぞれ対
応する位置合せ用治具１０の貫通孔１０Ａの下端に嵌ま
り込むように目視、顕微鏡又はカメラ等を用いて基板１
上に位置合わせした状態に載せる。
一符号を付して示す図１（Ａ）〜図２（Ｃ）は、一面に
複数のバンプ２Ａをもつ半導体素子２の実装方法を示す
ものであり、まず図３に示すような、実装する半導体素
子２の各バンプ２Ａと同じ配列関係で複数の貫通孔１０
Ａが穿設された位置合せ用治具１０を用意し、これを図
１（Ａ）のように、各貫通孔１０Ａがそれぞれ基板１の
対応する電極１Ａと対向するように（すなわら基板１の
各電極１Ａがそれぞれ位置合せ用治具１０の対応する貫
通孔１０Ａを通して当該位置合せ用治具１０の上側から
見えるように）、又は当該電極１Ａ上に形成されたはん
だプリコートや印刷されたクリームはんだがそれぞれ対
応する位置合せ用治具１０の貫通孔１０Ａの下端に嵌ま
り込むように目視、顕微鏡又はカメラ等を用いて基板１
上に位置合わせした状態に載せる。
【００１２】続いて図１（Ｂ）に示すように、半導体素
子２を、各バンプ２Ａが位置合せ用治具１０の対応する
貫通孔１０Ａの上部にそれぞれ嵌まり込むようにこの位
置合せ用治具１０上に載せる。これにより半導体素子２
と基板１との間の位置合わせを行う。次いで図１（Ｃ）
に示すように、半導体素子２を所定構造の吸着ヘツド１
１によるバキユーム又は機械的な爪（図示せず）による
チヤツキング等により保持し、この後この半導体素子２
を上方向に引き上げ、この後位置合せ用治具１０を基板
１上から取り除く。
子２を、各バンプ２Ａが位置合せ用治具１０の対応する
貫通孔１０Ａの上部にそれぞれ嵌まり込むようにこの位
置合せ用治具１０上に載せる。これにより半導体素子２
と基板１との間の位置合わせを行う。次いで図１（Ｃ）
に示すように、半導体素子２を所定構造の吸着ヘツド１
１によるバキユーム又は機械的な爪（図示せず）による
チヤツキング等により保持し、この後この半導体素子２
を上方向に引き上げ、この後位置合せ用治具１０を基板
１上から取り除く。
【００１３】さらに図２（Ａ）に示すように、基板１の
対応する位置にフラツクス１２を塗布し、この後半導体
素子２を下降させることにより当該半導体素子２の各バ
ンプ２Ａをそれぞれ基板１の対応する電極１Ａと直接的
又ははんだコートや印刷されたクリームはんだを介して
間接的に接触させる。なお、フラツクス１２の塗布工程
は、基板１の各電極１Ａの処理状態により省略すること
もできる。続いて吸着ヘツド１１又は爪等により半導体
素子２をそのまま固定保持した状態で、熱風、近赤外
線、レーザ又は超音波などにより、半導体素子２のバン
プ２Ａと基板１の電極１Ａとの接触部を加熱し、当該接
触部のはんだを溶融させる。
対応する位置にフラツクス１２を塗布し、この後半導体
素子２を下降させることにより当該半導体素子２の各バ
ンプ２Ａをそれぞれ基板１の対応する電極１Ａと直接的
又ははんだコートや印刷されたクリームはんだを介して
間接的に接触させる。なお、フラツクス１２の塗布工程
は、基板１の各電極１Ａの処理状態により省略すること
もできる。続いて吸着ヘツド１１又は爪等により半導体
素子２をそのまま固定保持した状態で、熱風、近赤外
線、レーザ又は超音波などにより、半導体素子２のバン
プ２Ａと基板１の電極１Ａとの接触部を加熱し、当該接
触部のはんだを溶融させる。
【００１４】次いで溶融したはんだを冷却して凝固させ
ることにより半導体素子２の各バンプ２Ａをそれぞれ基
板１の対応する電極１Ａと接合し、この後吸着ヘツド１
１又は爪のみを引き上げる。これにより半導体素子２を
基板１上に精度良く所定状態に実装することができる。
ることにより半導体素子２の各バンプ２Ａをそれぞれ基
板１の対応する電極１Ａと接合し、この後吸着ヘツド１
１又は爪のみを引き上げる。これにより半導体素子２を
基板１上に精度良く所定状態に実装することができる。
【００１５】ここで図４は、このような実装方法を実現
するための実装装置２０を示すものである。実際上この
実装装置２０においては、基台２１上に矢印ｙで示す後
方向及びこれと逆の前方向に移動自在のステージ２２を
有し、先行する製造ラインから供給される加工対象の基
板１をこのステージ２２上に載せて基台２１上の所定の
加工位置にまで搬送すると共に、この後この基板１に対
する加工処理が終了するとステージ２２を移動させるこ
とによりこの基板１を続く製造ラインに送り出すように
なされている。
するための実装装置２０を示すものである。実際上この
実装装置２０においては、基台２１上に矢印ｙで示す後
方向及びこれと逆の前方向に移動自在のステージ２２を
有し、先行する製造ラインから供給される加工対象の基
板１をこのステージ２２上に載せて基台２１上の所定の
加工位置にまで搬送すると共に、この後この基板１に対
する加工処理が終了するとステージ２２を移動させるこ
とによりこの基板１を続く製造ラインに送り出すように
なされている。
【００１６】またこの基台２１上には支柱２３を介して
ガイド部材２４が固定されており、このガイド部材２４
には当該ガイド部材２４に沿つて矢印ｘで示す右方向及
びこれと逆の左方向に移動自在に半導体素子搬送部２５
が取り付けられている。この半導体素子搬送部２５に
は、下端部に突出する吸着ヘツド２６が設けられてお
り、吸着ヘツド２６は、図示しない負圧源から与えられ
る負圧に基づいて、その下端に半導体素子２を吸着し得
るようになされている。
ガイド部材２４が固定されており、このガイド部材２４
には当該ガイド部材２４に沿つて矢印ｘで示す右方向及
びこれと逆の左方向に移動自在に半導体素子搬送部２５
が取り付けられている。この半導体素子搬送部２５に
は、下端部に突出する吸着ヘツド２６が設けられてお
り、吸着ヘツド２６は、図示しない負圧源から与えられ
る負圧に基づいて、その下端に半導体素子２を吸着し得
るようになされている。
【００１７】また吸着ヘツド２６は、図示しない上下駆
動機構により矢印ｚで示す上方向及びこれと逆の下方向
に自在に移動し得るようになされていると共に、図示し
ない回転駆動機構により矢印ｒで示す第１の回転方向及
びこれと逆の第２の回転方向に自在に回転し得るように
なされている。さらに半導体素子２と当接する吸着ヘツ
ド２６の下端部にはヒータ（図示せず）が配設されてお
り、吸着ヘツド２６の下端に吸着保持した半導体素子２
を基板１上にマウントした状態においてヒータを駆動す
ることによつて、この半導体素子２を介して当該半導体
素子２と基板１との接触部のはんだを加熱溶融すること
ができるようになされている。
動機構により矢印ｚで示す上方向及びこれと逆の下方向
に自在に移動し得るようになされていると共に、図示し
ない回転駆動機構により矢印ｒで示す第１の回転方向及
びこれと逆の第２の回転方向に自在に回転し得るように
なされている。さらに半導体素子２と当接する吸着ヘツ
ド２６の下端部にはヒータ（図示せず）が配設されてお
り、吸着ヘツド２６の下端に吸着保持した半導体素子２
を基板１上にマウントした状態においてヒータを駆動す
ることによつて、この半導体素子２を介して当該半導体
素子２と基板１との接触部のはんだを加熱溶融すること
ができるようになされている。
【００１８】かくしてこの実装装置２０では、動作時、
ステージ２２により加工対象の基板１が加工位置にまで
搬送された後、作業者により位置合せ用治具１０がこの
基板１の所定の半導体素子実装位置上に図１（Ａ）のよ
うに位置決めされた状態で載せられると、まず半導体素
子搬送部２５が駆動して、半導体素子供給部２７に供給
される半導体素子２を吸着ヘツド２６の下端に吸着して
カメラ２８の上方位置にまで搬送し、この後カメラ２８
の撮像出力に基づいて吸着ヘツド２６が回転することに
よりこの半導体素子２の回転ずれを補正する。
ステージ２２により加工対象の基板１が加工位置にまで
搬送された後、作業者により位置合せ用治具１０がこの
基板１の所定の半導体素子実装位置上に図１（Ａ）のよ
うに位置決めされた状態で載せられると、まず半導体素
子搬送部２５が駆動して、半導体素子供給部２７に供給
される半導体素子２を吸着ヘツド２６の下端に吸着して
カメラ２８の上方位置にまで搬送し、この後カメラ２８
の撮像出力に基づいて吸着ヘツド２６が回転することに
よりこの半導体素子２の回転ずれを補正する。
【００１９】次いで半導体素子搬送部２５がカメラ２９
の撮像出力に基づいて基板１上に載せられた位置合せ用
治具１０の位置を確認しながら右方向に移動することに
より、この半導体素子２を位置合せ用治具１０の上方に
移動させる。次いで半導体素子搬送部２５の吸着ヘツド
２６が下降すると共に当該吸着ヘツド２６が半導体素子
２に対する吸着を解除することにより、この半導体素子
２を図１（Ｂ）のように各バンプ２Ａがそれぞれ位置合
せ用治具１０の対応する貫通孔１０Ａの上端部に嵌まり
込むように当該位置合せ用治具１０上に載せる。これに
よりこの基板１と半導体素子２との位置合わせを行う。
の撮像出力に基づいて基板１上に載せられた位置合せ用
治具１０の位置を確認しながら右方向に移動することに
より、この半導体素子２を位置合せ用治具１０の上方に
移動させる。次いで半導体素子搬送部２５の吸着ヘツド
２６が下降すると共に当該吸着ヘツド２６が半導体素子
２に対する吸着を解除することにより、この半導体素子
２を図１（Ｂ）のように各バンプ２Ａがそれぞれ位置合
せ用治具１０の対応する貫通孔１０Ａの上端部に嵌まり
込むように当該位置合せ用治具１０上に載せる。これに
よりこの基板１と半導体素子２との位置合わせを行う。
【００２０】この後半導体素子搬送部２５が駆動するこ
とにより、再び吸着ヘツド２６の下端にこの半導体素子
２を吸着し、この後吸着ヘツド２６が上昇することによ
りこの半導体素子２を図１（Ｃ）のように位置合せ用治
具１０の上方に引き上げる。続いてこの基板１から作業
者により位置合せ用治具１０が取り除かれると、再び吸
着ヘツド２６が下降し、当該吸着ヘツド１６の下端に吸
着した半導体素子２を図２（Ａ）のように基板１上にマ
ウントする。
とにより、再び吸着ヘツド２６の下端にこの半導体素子
２を吸着し、この後吸着ヘツド２６が上昇することによ
りこの半導体素子２を図１（Ｃ）のように位置合せ用治
具１０の上方に引き上げる。続いてこの基板１から作業
者により位置合せ用治具１０が取り除かれると、再び吸
着ヘツド２６が下降し、当該吸着ヘツド１６の下端に吸
着した半導体素子２を図２（Ａ）のように基板１上にマ
ウントする。
【００２１】次いで吸着ヘツド２６のヒータが駆動する
ことにより、図２（Ｂ）のように半導体素子２と基板１
との接触部のはんだを加熱溶融させると共に、この後溶
融したはんだが凝固し得る程度の所定時間が経過する
と、吸着ヘツド２６がこの半導体素子２の吸引を停止し
て図２（Ｃ）のように吸着ヘツド２６が上昇し、この後
ステージ２２（図４）が移動することによりこの基板１
を続く製造ラインに送り出す。
ことにより、図２（Ｂ）のように半導体素子２と基板１
との接触部のはんだを加熱溶融させると共に、この後溶
融したはんだが凝固し得る程度の所定時間が経過する
と、吸着ヘツド２６がこの半導体素子２の吸引を停止し
て図２（Ｃ）のように吸着ヘツド２６が上昇し、この後
ステージ２２（図４）が移動することによりこの基板１
を続く製造ラインに送り出す。
【００２２】さらにこの実装装置２０は、この後ステー
ジ２２に載せられて順次供給される加工対象の基板１に
対して順次同様の処理を施すようになされ、これにより
これら各基板１上に半導体素子２を順次実装する。従つ
てこの実装装置２０は、上述の実装方法に従つて順次半
導体素子２を基板１上に実装するため、ステージ２２上
に順次供給される加工対象の基板１に対して順次精度良
く半導体素子２を実装することができる。
ジ２２に載せられて順次供給される加工対象の基板１に
対して順次同様の処理を施すようになされ、これにより
これら各基板１上に半導体素子２を順次実装する。従つ
てこの実装装置２０は、上述の実装方法に従つて順次半
導体素子２を基板１上に実装するため、ステージ２２上
に順次供給される加工対象の基板１に対して順次精度良
く半導体素子２を実装することができる。
【００２３】以上の構成において、この実施例による実
装方法及び実装装置２０では、図４に示す実装処理手順
ＲＴ１に従つて、まず基板１上に位置合せ用治具１０を
位置合わせした状態で載上し（ステツプＳＰ１）、次い
で位置合せ用治具１０の各貫通孔１０Ａにそれぞれ対応
するバンプ２Ａが嵌まり込むように半導体素子２を当該
位置合せ用治具１０上に載せる（ステツプＳＰ２）。さ
らにこの半導体素子２を保持して引き上げ（ステツプＳ
Ｐ３）、位置合せ用治具１０を基板１上から除去した後
（ステツプＳＰ４）、半導体素子２を下降させて基板１
上にマウントする（ステツプＳＰ５）。
装方法及び実装装置２０では、図４に示す実装処理手順
ＲＴ１に従つて、まず基板１上に位置合せ用治具１０を
位置合わせした状態で載上し（ステツプＳＰ１）、次い
で位置合せ用治具１０の各貫通孔１０Ａにそれぞれ対応
するバンプ２Ａが嵌まり込むように半導体素子２を当該
位置合せ用治具１０上に載せる（ステツプＳＰ２）。さ
らにこの半導体素子２を保持して引き上げ（ステツプＳ
Ｐ３）、位置合せ用治具１０を基板１上から除去した後
（ステツプＳＰ４）、半導体素子２を下降させて基板１
上にマウントする（ステツプＳＰ５）。
【００２４】この後この半導体素子２を固定保持した状
態で半導体素子２と基板１との接触部を加熱することに
より当該接触部のはんだを溶融させ（ステツプＳＰ
６）、この後この半導体素子２と基板１との接合部を冷
却する（ステツプＳＰ７）。これにより半導体素子２を
基板１上に精度良く所定状態に実装することができる
（ステツプＳＰ８）。
態で半導体素子２と基板１との接触部を加熱することに
より当該接触部のはんだを溶融させ（ステツプＳＰ
６）、この後この半導体素子２と基板１との接合部を冷
却する（ステツプＳＰ７）。これにより半導体素子２を
基板１上に精度良く所定状態に実装することができる
（ステツプＳＰ８）。
【００２５】この場合この実装方法及び実装装置２０で
は、上下方向にそれぞれ撮像光軸を有する専用の光学系
３（図８及び図９）等を必要とせず、簡易な構成の位置
合せ用治具１０だけを用意するだけで良い。従つて、従
来必要であつた上述の光学系３（図８及び図９）の煩雑
な調整作業や頻繁なメンテナンス等を必要とせず、また
高価な装置を必要とせずに精度の良い実装を行うことが
できる。
は、上下方向にそれぞれ撮像光軸を有する専用の光学系
３（図８及び図９）等を必要とせず、簡易な構成の位置
合せ用治具１０だけを用意するだけで良い。従つて、従
来必要であつた上述の光学系３（図８及び図９）の煩雑
な調整作業や頻繁なメンテナンス等を必要とせず、また
高価な装置を必要とせずに精度の良い実装を行うことが
できる。
【００２６】以上の構成によれば、実装対象の半導体素
子２のバンプ２Ａ配列に応じて貫通孔１０Ａが穿設され
てなる位置合せ用治具１０を、各貫通孔１０Ａがそれぞ
れ基板１の対応する電極１Ａと対向するように基板１上
に載せ、当該位置合せ用治具１０上に半導体素子２を各
バンプ２Ａがそれぞれ対応する貫通孔１０Ａに嵌まり込
むように当該位置合せ用治具１０上に載せた後、半導体
素子２を引き上げ、位置合せ用治具１０を基板１上から
除去し、この後半導体素子２を下降させて基板１上にマ
ウントした後、半導体素子２と基板１との接触部のはん
だを加熱溶融するようにして半導体素子２の各バンプ２
Ａと基板１の対応する電極１Ａを接合するようにしたこ
とにより、半導体素子２を精度良く基板１Ａ上に実装す
ることができ、かくして半導体素子２を容易かつ短時間
で精度良く基板１上に実装することのできる実装方法及
び実装装置を実現できる。
子２のバンプ２Ａ配列に応じて貫通孔１０Ａが穿設され
てなる位置合せ用治具１０を、各貫通孔１０Ａがそれぞ
れ基板１の対応する電極１Ａと対向するように基板１上
に載せ、当該位置合せ用治具１０上に半導体素子２を各
バンプ２Ａがそれぞれ対応する貫通孔１０Ａに嵌まり込
むように当該位置合せ用治具１０上に載せた後、半導体
素子２を引き上げ、位置合せ用治具１０を基板１上から
除去し、この後半導体素子２を下降させて基板１上にマ
ウントした後、半導体素子２と基板１との接触部のはん
だを加熱溶融するようにして半導体素子２の各バンプ２
Ａと基板１の対応する電極１Ａを接合するようにしたこ
とにより、半導体素子２を精度良く基板１Ａ上に実装す
ることができ、かくして半導体素子２を容易かつ短時間
で精度良く基板１上に実装することのできる実装方法及
び実装装置を実現できる。
【００２７】なお上述の実施例においては、位置合せ用
治具１０を基板１上に位置合わせした状態で載せた後、
当該位置合せ用治具１０上に半導体素子２を所定状態に
載せるようにして当該半導体素子２と基板１との位置合
わせを行うようにした場合について述べたが、本発明は
これに限らず、位置合せ用治具１０上に半導体素子２を
所定状態に載せた後、この位置合せ用治具１０を基板１
上に載せるようにしても良い。
治具１０を基板１上に位置合わせした状態で載せた後、
当該位置合せ用治具１０上に半導体素子２を所定状態に
載せるようにして当該半導体素子２と基板１との位置合
わせを行うようにした場合について述べたが、本発明は
これに限らず、位置合せ用治具１０上に半導体素子２を
所定状態に載せた後、この位置合せ用治具１０を基板１
上に載せるようにしても良い。
【００２８】また上述の実施例においては、実装装置２
０と、位置合せ用治具１０とを別体に形成するようにし
た場合について述べたが、本発明はこれに限らず、実装
装置２０と位置合せ用治具１０とを一体にするようにし
ても良い。この場合例えば図６のように位置合せ用治具
１０をアーム４０の先端部に取り付け、当該アーム４０
を横方向（実装装置の前後方向及び又は左右方向）や回
転方向に必要に応じて移動させ得るような機構を設ける
ようにすれば良く、要は、必要に応じて位置合せ用治具
１０を各貫通孔１０Ａがそれぞれ基板１の対応するラン
ド１Ａと対向するように当該位置合せ用治具１０を基板
１上に載上し、必要に応じてこの位置合せ用治具１０を
基板１上から取り除くことができるような治具搬送手段
を介して位置合せ用治具１０を実装装置２０に取り付け
るようにすれば良い。
０と、位置合せ用治具１０とを別体に形成するようにし
た場合について述べたが、本発明はこれに限らず、実装
装置２０と位置合せ用治具１０とを一体にするようにし
ても良い。この場合例えば図６のように位置合せ用治具
１０をアーム４０の先端部に取り付け、当該アーム４０
を横方向（実装装置の前後方向及び又は左右方向）や回
転方向に必要に応じて移動させ得るような機構を設ける
ようにすれば良く、要は、必要に応じて位置合せ用治具
１０を各貫通孔１０Ａがそれぞれ基板１の対応するラン
ド１Ａと対向するように当該位置合せ用治具１０を基板
１上に載上し、必要に応じてこの位置合せ用治具１０を
基板１上から取り除くことができるような治具搬送手段
を介して位置合せ用治具１０を実装装置２０に取り付け
るようにすれば良い。
【００２９】さらに上述の実施例においては、位置合せ
用治具１０を基板１上に位置合わせした状態で載せた
後、当該位置合せ用治具１０上に半導体素子２を所定状
態に載せるようにして当該半導体素子２の基板１に対す
る位置合わせを行つた後、半導体素子２及び基板１間の
位置関係を保持しながら位置合せ用治具１０を半導体素
子２及び基板１間から取り除くようにした場合について
述べたが、本発明はこれに限らず、例えば図７に示すよ
うに位置合せ用治具４１を両面に接着性を有する所定厚
の粘着シート状に形成するようにすれば、半導体素子２
及び基板１間から当該位置合せ用治具１０を除去する工
程を省略させることができる。
用治具１０を基板１上に位置合わせした状態で載せた
後、当該位置合せ用治具１０上に半導体素子２を所定状
態に載せるようにして当該半導体素子２の基板１に対す
る位置合わせを行つた後、半導体素子２及び基板１間の
位置関係を保持しながら位置合せ用治具１０を半導体素
子２及び基板１間から取り除くようにした場合について
述べたが、本発明はこれに限らず、例えば図７に示すよ
うに位置合せ用治具４１を両面に接着性を有する所定厚
の粘着シート状に形成するようにすれば、半導体素子２
及び基板１間から当該位置合せ用治具１０を除去する工
程を省略させることができる。
【００３０】実際上、例えば位置合せ用治具４１を異方
性導電膜（ＡＣＦ）を用いて形成することによつて、半
導体素子２及び基板１間から当該位置合せ用治具１０を
除去する工程を省略させることができると共に、半導体
素子２のバンプ２Ａ及び基板１の電極１Ａにはんだやフ
ラツクス１２を使用することなく半導体素子２の各バン
プ２Ａと基板１の対応する電極１Ａとを接合することが
できる。
性導電膜（ＡＣＦ）を用いて形成することによつて、半
導体素子２及び基板１間から当該位置合せ用治具１０を
除去する工程を省略させることができると共に、半導体
素子２のバンプ２Ａ及び基板１の電極１Ａにはんだやフ
ラツクス１２を使用することなく半導体素子２の各バン
プ２Ａと基板１の対応する電極１Ａとを接合することが
できる。
【００３１】また位置合せ用治具４１をロジンを用いて
作成することにより基板１へのフラツクス１２の塗布工
程や、位置合せ用治具４１を半導体素子２及び基板１間
から取り除く工程を省略することができ、さらに位置合
せ用治具４１を接着剤を用いて作成することにより当該
位置合せ用治具４１をそのまま半導体素子２及び基板１
間の固定することができるため、はんだレス及びフラツ
クスレス接合に応用することもできる。
作成することにより基板１へのフラツクス１２の塗布工
程や、位置合せ用治具４１を半導体素子２及び基板１間
から取り除く工程を省略することができ、さらに位置合
せ用治具４１を接着剤を用いて作成することにより当該
位置合せ用治具４１をそのまま半導体素子２及び基板１
間の固定することができるため、はんだレス及びフラツ
クスレス接合に応用することもできる。
【００３２】さらに上述の実施例においては、位置合せ
用治具１０を、半導体素子２の各バンプ２Ａの位置関係
に応じた所定パターンで貫通孔１０Ａが設けられた板状
に形成するようにした場合について述べたが、本発明は
これに限らず、例えば貫通孔１０Ａに代えて一面１０Ｂ
（図３）及び他面１０Ｃ（図３）の対応する位置に凹部
を設けるようにしても良い。さらに上述の実装装置２０
においては、基板１上にマウントされた半導体素子２と
基板１との接触部のはんだを加熱溶融する加熱手段とし
て、吸着ヘツド２の下端部にヒータを設けるようにした
場合について述べたが、本発明はこれに限らず、この他
種々の加熱手段を適用できる。
用治具１０を、半導体素子２の各バンプ２Ａの位置関係
に応じた所定パターンで貫通孔１０Ａが設けられた板状
に形成するようにした場合について述べたが、本発明は
これに限らず、例えば貫通孔１０Ａに代えて一面１０Ｂ
（図３）及び他面１０Ｃ（図３）の対応する位置に凹部
を設けるようにしても良い。さらに上述の実装装置２０
においては、基板１上にマウントされた半導体素子２と
基板１との接触部のはんだを加熱溶融する加熱手段とし
て、吸着ヘツド２の下端部にヒータを設けるようにした
場合について述べたが、本発明はこれに限らず、この他
種々の加熱手段を適用できる。
【００３３】さらに上述の実施例においては、基板１上
にマウントされた半導体素子２を固定保持した状態で半
導体素子２と基板１との接触部のはんだを加熱溶融する
ようにした場合について述べたが、本発明はこれに限ら
ず、基板１上にマウントされた半導体素子２を固定保持
せずに半導体素子２と基板１との接触部のはんだを加熱
溶融するようにしても良い。
にマウントされた半導体素子２を固定保持した状態で半
導体素子２と基板１との接触部のはんだを加熱溶融する
ようにした場合について述べたが、本発明はこれに限ら
ず、基板１上にマウントされた半導体素子２を固定保持
せずに半導体素子２と基板１との接触部のはんだを加熱
溶融するようにしても良い。
【００３４】さらに上述の実装装置２０においては、半
導体素子供給部２７に供給される半導体素子２を基板１
の上に載せられた位置合せ用治具１０上にまで搬送する
搬送手段を、図４のようにガイド部材２４、半導体搬送
部２５及び吸着ヘツド２６等で構成するようにした場合
について述べたが、本発明はこれに限らず、要は、基板
１上に載上された位置合せ用治具１０上に、各バンプ２
Ａがそれぞれ位置合せ用治具１０の対応する貫通孔１０
Ａの上端部に嵌まり込むように半導体素子２を搬送して
載せることができるのであれば、半導体素子２を搬送す
る搬送手段の構成としては、この他であつても良い。
導体素子供給部２７に供給される半導体素子２を基板１
の上に載せられた位置合せ用治具１０上にまで搬送する
搬送手段を、図４のようにガイド部材２４、半導体搬送
部２５及び吸着ヘツド２６等で構成するようにした場合
について述べたが、本発明はこれに限らず、要は、基板
１上に載上された位置合せ用治具１０上に、各バンプ２
Ａがそれぞれ位置合せ用治具１０の対応する貫通孔１０
Ａの上端部に嵌まり込むように半導体素子２を搬送して
載せることができるのであれば、半導体素子２を搬送す
る搬送手段の構成としては、この他であつても良い。
【００３５】
【発明の効果】以上のように本発明によれば、一面に複
数のバンプが設けられてなる半導体素子の各バンプの位
置関係に応じた所定パターンで一面及び他面にそれぞれ
孔又は凹部が設けられた板状の位置合せ用治具を、一面
側の各上記孔又は凹部がそれぞれ基板の対応する電極と
対向するように基板上に載上すると共に、各バンプがそ
れぞれ位置合せ用治具の他面の対応する孔又は穴に嵌ま
り込むように半導体素子を位置合せ用治具上に載せ、必
要に応じて半導体素子及び基板間から位置合せ用治具を
除去した後、半導体素子と基板との接触部のはんだを加
熱溶融することにより、半導体素子の各バンプと基板の
対応する電極とを接合するようにしたことにより、半導
体素子及び基板間の位置合わせを容易かつ短時間で精度
良く行うことができ、かくして半導体素子を容易かつ短
時間で精度良く基板上に実装することのできる実装方
法、実装装置及び位置合せ用治具を実現できる。
数のバンプが設けられてなる半導体素子の各バンプの位
置関係に応じた所定パターンで一面及び他面にそれぞれ
孔又は凹部が設けられた板状の位置合せ用治具を、一面
側の各上記孔又は凹部がそれぞれ基板の対応する電極と
対向するように基板上に載上すると共に、各バンプがそ
れぞれ位置合せ用治具の他面の対応する孔又は穴に嵌ま
り込むように半導体素子を位置合せ用治具上に載せ、必
要に応じて半導体素子及び基板間から位置合せ用治具を
除去した後、半導体素子と基板との接触部のはんだを加
熱溶融することにより、半導体素子の各バンプと基板の
対応する電極とを接合するようにしたことにより、半導
体素子及び基板間の位置合わせを容易かつ短時間で精度
良く行うことができ、かくして半導体素子を容易かつ短
時間で精度良く基板上に実装することのできる実装方
法、実装装置及び位置合せ用治具を実現できる。
【図１】実施例による半導体素子の実装工程を示す断面
図である。
図である。
【図２】実施例による半導体素子の実装工程を示す断面
図である。
図である。
【図３】実施例による位置合せ用治具の構成を示す斜視
図である。
図である。
【図４】実施例による実装装置の全体構成を示す斜視図
である。
である。
【図５】実装処理手順を示すフローチヤートである。
【図６】他の実施例を示す断面図である。
【図７】他の実施例を示す断面図である。
【図８】従来の基板に対する半導体素子の位置合わせ方
法の説明に供する透視図及び断面図である。
法の説明に供する透視図及び断面図である。
【図９】従来の基板に対する半導体素子の位置合わせ方
法の説明に供する透視図及び断面図である。
法の説明に供する透視図及び断面図である。
１……基板、１Ａ……電極、２……半導体素子、２Ａ…
…バンプ、１０……位置合せ用治具、１０Ａ……貫通
孔、１１、２６……吸着ヘツド、１２……フラツクス、
２０……実装装置、２５……半導体素子搬送部。
…バンプ、１０……位置合せ用治具、１０Ａ……貫通
孔、１１、２６……吸着ヘツド、１２……フラツクス、
２０……実装装置、２５……半導体素子搬送部。
Claims (9)
- 【請求項１】一面に複数のバンプが設けられてなる半導
体素子を、各上記バンプをそれぞれ基板の対応する電極
と接合するようにして上記基板に実装する実装方法にお
いて、 上記半導体素子の各バンプの位置関係に応じた所定パタ
ーンで一面及び他面にそれぞれ孔又は凹部が設けられた
板状の位置合せ用治具を、上記一面側の各上記孔又は凹
部がそれぞれ上記基板の対応する電極と対向するように
上記基板上に載上すると共に、各上記バンプがそれぞれ
上記位置合せ用治具の上記他面の対応する上記孔又は穴
に嵌まり込むように上記半導体素子を上記位置合せ用治
具上に載せる第１の工程と、 必要に応じて上記半導体素子及び上記基板間から上記位
置合せ用治具を除去した後、上記半導体素子と上記基板
との接触部のはんだを加熱溶融することにより、上記半
導体素子の各バンプを上記基板の対応する電極に接合す
る第２の工程とを具えることを特徴とする実装方法。 - 【請求項２】上記第２の工程では、上記半導体素子を上
記基板上に固定保持した状態で上記半導体素子と上記基
板との接触部のはんだを加熱溶融することを特徴とする
請求項１に記載の実装方法。 - 【請求項３】上記位置合せ用治具は、両面に接着性を有
する所定厚の接着シート状でなることを特徴とする請求
項１に記載の実装方法。 - 【請求項４】一面に複数のバンプが設けられてなる半導
体素子を、各上記バンプをそれぞれ基板の対応する電極
と接合するようにして上記基板に実装する実装装置にお
いて、 上記半導体素子の各上記バンプの位置関係に応じた所定
パターンで一面及び他面にそれぞれ孔又は凹部が設けら
れ、上記一面側の各上記孔又は凹部がそれぞれ上記基板
の対応する電極と対向するように上記基板上に載上され
た位置合せ用治具の上記他面上に、上記各バンプがそれ
ぞれ上記位置合せ用治具の対応する上記孔又は上記凹部
に嵌まり込むように上記半導体素子を搬送して載せる搬
送手段と、 必要に応じて上記位置合せ用治具が上記基板及び上記半
導体素子間から取り除かれた後、上記基板上にマウント
された上記半導体素子と上記基板との接触部のはんだを
加熱溶融することにより、上記半導体素子の各上記バン
プと上記基板の対応する上記電極とを接合する加熱手段
とを具えることを特徴とする実装装置。 - 【請求項５】上記搬送手段は、上記加熱手段により上記
半導体素子と上記基板との接触部のはんだを加熱溶融す
る際、上記半導体素子を所定状態に固定保持することを
特徴とする請求項４に記載の実装装置。 - 【請求項６】上記位置合せ用治具は、両面に接着性を有
する所定厚の接着シート状でなることを特徴とする請求
項４に記載の実装装置。 - 【請求項７】上記位置合せ治具と、 必要に応じて上記位置合せ治具を、上記一面側の各上記
孔又は凹部がそれぞれ上記基板の対応する上記電極と対
向するように上記基板上に載上する一方、必要に応じて
上記位置合せ用治具を上記基板上から取り除く治具搬送
手段とを具えることを特徴とする請求項４に記載の実装
装置。 - 【請求項８】一面に複数のバンプを有する半導体素子
を、各上記バンプをそれぞれ基板の対応する電極と接合
するようにして上記基板に実装する際、上記基板に対す
る上記半導体素子の位置決めを行うときに使用する位置
合せ用治具において、 板状に形成され、上記半導体素子の各上記バンプの位置
関係に応じた所定パターンで一面及び他面にそれぞれ孔
又は凹部が設けられたことを特徴とする位置合せ用治
具。 - 【請求項９】両面に接着性を有する所定厚の接着シート
でなることを特徴とする請求項８に記載の位置合せ用治
具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20781595A JPH0936535A (ja) | 1995-07-21 | 1995-07-21 | 実装方法、実装装置及び位置合せ用治具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20781595A JPH0936535A (ja) | 1995-07-21 | 1995-07-21 | 実装方法、実装装置及び位置合せ用治具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936535A true JPH0936535A (ja) | 1997-02-07 |
Family
ID=16545972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20781595A Pending JPH0936535A (ja) | 1995-07-21 | 1995-07-21 | 実装方法、実装装置及び位置合せ用治具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936535A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007514304A (ja) * | 2003-12-03 | 2007-05-31 | パック テック−パッケージング テクノロジーズ ゲーエムベーハー | ２つのウェーハを相互接触させる方法および装置 |
| US7648737B2 (en) | 2003-10-22 | 2010-01-19 | Kureha Corporation | Stretched laminate film and method of producing the same |
-
1995
- 1995-07-21 JP JP20781595A patent/JPH0936535A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7648737B2 (en) | 2003-10-22 | 2010-01-19 | Kureha Corporation | Stretched laminate film and method of producing the same |
| JP2007514304A (ja) * | 2003-12-03 | 2007-05-31 | パック テック−パッケージング テクノロジーズ ゲーエムベーハー | ２つのウェーハを相互接触させる方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0845994A (ja) | フリップチップの基板へのボンディング方法 | |
| KR102132094B1 (ko) | 전자 부품 실장 장치 및 전자 부품 실장 방법 | |
| TW201724304A (zh) | 熱壓鍵合裝置 | |
| JP2001036232A (ja) | ハンダ除去装置 | |
| US20210280440A1 (en) | Mounting method and mounting device | |
| JPH1056259A (ja) | 電子部品実装方法 | |
| TW201521142A (zh) | 定位半導體晶片及接合頭之系統與方法、熱接合系統與方法 | |
| JP5662855B2 (ja) | プリント基板の製造装置および製造方法 | |
| JP2000150970A (ja) | 発光素子のボンディング方法および装置 | |
| JP2007310968A (ja) | 磁気ヘッドアッセンブリの半田接合方法 | |
| JPH0936535A (ja) | 実装方法、実装装置及び位置合せ用治具 | |
| JP4589265B2 (ja) | 半導体接合方法 | |
| JP4295713B2 (ja) | 表示装置の組み立て装置及び表示装置の組み立て方法 | |
| JPH0964521A (ja) | 半田供給装置及び半田供給方法 | |
| JP2760547B2 (ja) | チップボンディング装置 | |
| JPWO2013141388A1 (ja) | 電子部品の実装装置及び実装方法 | |
| JPH11345816A (ja) | はんだバンプ形成方法および装置 | |
| JP2510688B2 (ja) | 過剰はんだ除去装置 | |
| JPH08139096A (ja) | 電子部品及び電子部品の実装方法並びに電子部品の実装装置 | |
| WO2003067649A1 (fr) | Procede de montage d'une puce et dispositif d'utilisation associe | |
| TWI791762B (zh) | 結合裝置 | |
| US20230290666A1 (en) | Semiconductor manufacturing apparatus, carrier jig, and manufacturing method of semiconductor device | |
| JP3253761B2 (ja) | アウタリ−ドボンディング装置および方法 | |
| JP3440801B2 (ja) | 電子部品の接合装置 | |
| JP4579658B2 (ja) | 被実装部材の実装装置及び実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050902 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060331 |