JPH1056259A - 電子部品実装方法 - Google Patents

電子部品実装方法

Info

Publication number
JPH1056259A
JPH1056259A JP8209951A JP20995196A JPH1056259A JP H1056259 A JPH1056259 A JP H1056259A JP 8209951 A JP8209951 A JP 8209951A JP 20995196 A JP20995196 A JP 20995196A JP H1056259 A JPH1056259 A JP H1056259A
Authority
JP
Japan
Prior art keywords
bumps
electronic component
substrate
electronic device
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8209951A
Other languages
English (en)
Other versions
JP2830852B2 (ja
Inventor
Hideki Nagafuku
秀喜 永福
Tadahiko Sakai
忠彦 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8209951A priority Critical patent/JP2830852B2/ja
Priority to US08/907,001 priority patent/US6000127A/en
Publication of JPH1056259A publication Critical patent/JPH1056259A/ja
Application granted granted Critical
Publication of JP2830852B2 publication Critical patent/JP2830852B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 良好な作業効率でバンプ付き電子部品を基板
に固着できる電子部品実装方法を提供することを目的と
する。 【解決手段】 基板１の電極２，３にプリコート２５を
形成する第１工程と、バンプ付き電子部品と基板との間
に接着剤１８を介在させた状態で移載装置によってバン
プ付き電子部品４を基板に押しつけて電極にバンプ付き
電子部品のバンプ６，７を食い込ませる第２工程と、基
板を熱圧着装置に搬送し、熱圧着ヘッド２３によってバ
ンプ付き電子部品を基板に加熱しながら押しつける第３
工程とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品実装方法
に関するものである。
【０００２】
【従来の技術】近年、バンプを用いて電子部品を基板に
固着する工法が、広く用いられるようになってきてい
る。
【０００３】このように、バンプ付き電子部品を基板に
固着するためには、第１に、バンプ付き電子部品を基板
の電極上に搭載するプロセスと、第２に、搭載されたバ
ンプ付き電子部品を基板に加熱しながら押しつけるプロ
セスとが、必須となる。
【０００４】さて一般には、複数のプロセスがあるとき
は、各プロセス毎に作業ステージを設け、各作業ステー
ジで同時並行して、それぞれのプロセスを行うことが、
作業効率上望ましい。ところが、このように各プロセス
毎に作業ステージを設けると、当然、各作業ステージ間
において、ワークを搬送することになる。
【０００５】さて、図３は、従来の電子部品実装方法の
工程説明図である。図３（ａ）に示すように、基板１の
上面には、電極２、電極３が形成されている。また、バ
ンプ付き電子部品４の下面には、半田からなるバンプ
６、バンプ７が形成されている。
【０００６】そして、バンプ付き電子部品４の上部を移
載ヘッド５で吸着して、矢印Ｎ１で示すように、バンプ
付き電子部品４を基板１に搭載する。その結果、図３
（ｂ）の実線で示すように、バンプ６、バンプ７は、そ
れぞれ電極２、電極３上に位置することになる。
【０００７】この後、基板１は熱圧着装置側へ搬送され
るのであるが、この搬送中に、図３（ｂ）の破線で示す
ように、バンプ付き電子部品４が位置ずれしてしまうこ
とが多い。なぜなら、バンプ６、バンプ７の形状は、は
略球状であって、きわめて滑りやすいからである。
【０００８】そして、位置ずれしたバンプ付き電子部品
４を載せた基板１を、熱圧着装置１２の熱圧着ヘッド８
で加熱しながら基板１に押しつけようとしても、図３
（ｂ）に示すように、その結果は不首尾となる。
【０００９】
【発明が解決しようとする課題】このように、従来の電
子部品実装方法によって、バンプ付き電子部品４を基板
１に固着する際には、上述したように、各プロセス毎に
作業ステージを設けると、ミスが発生しやすい。このた
め、現状では、各プロセス毎に作業ステージを設けるの
ではなく、図３（ａ）に示すように、バンプ付き電子部
品４を基板１に搭載する際に、同時に加熱と押しつけを
行うようになっていた。
【００１０】しかし、このようにすると、作業効率が悪
くなるという問題点がある。そこで本発明は、良好な作
業効率でバンプ付き電子部品を基板に固着できる電子部
品実装方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の電子部品実装方
法は、基板の電極にプリコートを形成する第１工程と、
バンプ付き電子部品と基板との間に接着剤を介在させた
状態で移載装置によってバンプ付き電子部品を基板に押
しつけて電極にバンプ付き電子部品のバンプを食い込ま
せる第２工程と、基板を熱圧着装置に搬送し、熱圧着ヘ
ッドによってバンプ付き電子部品を基板に加熱しながら
押しつける第３工程とを含む。
【００１２】
【発明の実施の形態】請求項１に記載の電子部品実装方
法は、基板の電極にプリコートを形成する第１工程と、
バンプ付き電子部品と基板との間に接着剤を介在させた
状態で移載装置によってバンプ付き電子部品を基板に押
しつけて電極にバンプ付き電子部品のバンプを食い込ま
せる第２工程と、基板を熱圧着装置に搬送し、熱圧着ヘ
ッドによってバンプ付き電子部品を基板に加熱しながら
押しつける第３工程とを含む。
【００１３】したがって、第２工程において、バンプ付
き電子部品４は基板１に固定される。即ち、バンプ付き
電子部品４が基板１に対して、ＸＹ方向に位置ずれしよ
うとすると、バンプ６がプリコート２５に食い込んでい
るため、この位置ずれが防止される。また、バンプ付き
電子部品４が基板１に対してＺ方向（上下方向）に位置
ずれしようとすると、基板１とバンプ付き電子部品４の
間にある接着剤１８がそれを妨げて、この方向の位置ず
れが防止される。また万が一Ｚ方向にずれたとしてもバ
ンプ６のくい込みによって生じたプリコート２５の凹部
にバンプ６が復帰してずれないのでプリコート２５から
バンプ６がずれ落ちるおそれがない。
【００１４】このため、各ステージ間の搬送を行って
も、位置ずれを生じない。このため、第２工程と第３工
程とを専用のステージで行うことができ、それだけ工程
を分割して作業効率を向上することができる。
【００１５】以下、本発明の実施の形態について、図面
を参照しながら説明する。図１は、本発明の一実施の形
態における電子部品実装装置の斜視図である。
【００１６】図１に示すように、この電子部品実装装置
は、基板１の搬送方向Ｎ２に沿って、順に設けられた塗
布装置１０、移載装置１１、熱圧着装置１２とからな
る。そして、それぞれの装置は、この方向Ｎ２に、基板
１を搬送すると共に位置決めする搬送コンベア１３、搬
送コンベア１４、搬送コンベア１５を備えている。
【００１７】また、塗布装置１０においては、シリンジ
１６に溜められた接着剤１８がノズル１７から吐出さ
れ、基板１に塗布される。なお、図２（ａ）に示すよう
に、既に基板１の電極２、電極３には、半田からなるプ
リコート２５が施されている。
【００１８】次に、移載装置１１の前部にあるトレイ１
９には、バンプ付き電子部品４がマトリックス状に収納
されている。そして、移動装置２２によって移動する移
載ヘッド２１が、トレイ１９から必要なバンプ付き電子
部品４をピックアップし、基板１にバンプ付き電子部品
４を移載すると共に、押しつけるようになっている。
【００１９】さらに、熱圧着装置１２では、駆動部２４
に駆動されて約２２０℃程度に加熱された駆動部２４が
バンプ付き電子部品４を基板１に加熱しながら、押しつ
けるものである。
【００２０】このように、この電子部品実装装置は、接
着剤を塗布する作業ステージと、移載及び加圧を行う作
業ステージと、加圧と加熱を行う作業ステージとに分か
れており、各作業ステージ間では基板１が搬送されるよ
うになっている。
【００２１】次に、図２を参照しながら、本発明の一実
施の形態における電子部品実装方法の各プロセスを説明
する。まず、塗布装置１０にて基板１に接着剤１８を塗
布して、基板１を移載装置１１へ搬送する。なお、本形
態では、接着剤１８として、エポキシ系の熱硬化性樹脂
を用いた。
【００２２】そして、図２（ａ）〜（ｂ）に示すよう
に、移載装置１１において、バンプ付き電子部品４を移
載ヘッド２１によって基板１へ搭載すると共に押しつけ
る。これによって、図２（ｂ）に示すように、プリコー
ト２５が塑性変形を起こして、バンプ６、バンプ７が、
プリコート２５に食い込む。このため、この後、バンプ
付き電子部品４が基板１に対してＸＹ方向に位置ずれし
ようとしても、バンプ６、バンプ７が食い込んでいるた
め、この位置ずれは許されない。また万が一Ｚ方向へず
れたとしてもバンプ６はプリコート２５上に形成された
凹部へ復帰しやすくなっている。
【００２３】ここで、バンプは金から構成し、プリコー
トは半田から構成するのが、バンプがプリコートに食い
込みやすいので、好適である。その他の組み合わせも考
えられるが、バンプとプリコートのうち、いずれか一方
は半田とする。
【００２４】また、バンプ付き電子部品４と基板１との
間に、接着剤１８が介在しているから、バンプ付き電子
部品４が基板１に対してＺ方向に位置ずれしようとして
も、接着剤１８の粘着力によって、この位置ずれも許さ
れない。
【００２５】結局、バンプ付き電子部品４は基板１に仮
付けされているのであって、この後、基板１を移動装置
２２に搬送しても、バンプ付き電子部品４は基板１に対
して位置ずれせず、全く問題ない。
【００２６】そして、図２（ｃ）に示すように、熱圧着
装置１２の熱圧着ヘッド２３によって、バンプ付き電子
部品４を基板１に加熱しながら押しつけて、その後、熱
圧着ヘッド２３をバンプ付き電子部品４から外す。
【００２７】その結果、プリコート２５の半田は、融点
に達した後冷却されるので、溶融した後固化する。これ
で、バンプ６、バンプ７は電極２、電極３に固着され
る。また、接着剤１８は硬化して、バンプ付き電子部品
４が基板１に固着される。
【００２８】ここで、本形態では、半田の溶融固化と接
着剤の硬化との両方が満たされるようにしたが、いずれ
か一方のみが満たされるように加熱してもよい。
【００２９】また、移載装置１１と熱圧着装置１２の間
にバンプ付き電子部品４の検査を行う検査装置を配置し
てもよい。この検査装置は、バンプ付き電子部品４を上
方から加圧してバンプ６，７を基板１のプリコート２５
へ押し付ける機構と、検査用のプローブを基板１の検査
用電極（図示せず）に当接させる機構と、このプローブ
を介してバンプ付き電子部品４の動作試験を行う検査ユ
ニットにより構成されている。そして不良を見つけたら
このバンプ付き電子部品４を載せた基板１を排除してリ
ペア工程へ移す。このリペア工程では、接着剤１８は未
硬化であるので容易にバンプ付き電子部品４を基板より
除去でき、基板１を再利用することができる。
【００３０】
【発明の効果】本発明の電子部品実装方法は、基板の電
極にプリコートを形成する第１工程と、移載装置によっ
てバンプ付き電子部品を基板に押しつけて電極にバンプ
付き電子部品のバンプを食い込ませると共に、バンプ付
き電子部品と基板との間に接着剤を介在させる第２工程
と、基板を熱圧着装置に搬送し、熱圧着ヘッドによって
バンプ付き電子部品を基板に加熱しながら押しつける第
３工程とを含む。ここで、バンプ付き電子部品を基板に
搭載した後、基板を搬送しても、バンプ付き電子部品は
位置ずれせず、搬送を避ける必要がない。このため、各
プロセス毎に作業ステージを設けることができ、各ステ
ージで作業を同時並行して行い、作業効率を向上するこ
とができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における電子部品実装装
置の斜視図
【図２】（ａ）本発明の一実施の形態における電子部品
実装方法の工程説明図 （ｂ）本発明の一実施の形態における電子部品実装方法
の工程説明図 （ｃ）本発明の一実施の形態における電子部品実装方法
の工程説明図
【図３】（ａ）従来の電子部品実装方法の工程説明図 （ｂ）従来の電子部品実装方法の工程説明図 （ｃ）従来の電子部品実装方法の工程説明図
【符号の説明】
１ 基板 ２，３ 電極 ４ バンプ付き電子部品 ６，７ バンプ １１ 移載装置 １２ 熱圧着装置 １８ 接着剤 ２３ 熱圧着ヘッド ２５ プリコート

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】基板の電極にプリコートを形成する第１工
    程と、バンプ付き電子部品と基板との間に接着剤を介在
    させた状態で移載装置によってバンプ付き電子部品を基
    板に押しつけて前記電極にバンプ付き電子部品のバンプ
    を食い込ませる第２工程と、基板を熱圧着装置に搬送
    し、熱圧着ヘッドによってバンプ付き電子部品を基板に
    加熱しながら押しつける第３工程とを含むことを特徴と
    する電子部品実装方法。
  2. 【請求項２】塗布装置によって基板に接着剤を塗布し、
    基板を移載装置に搬送することを特徴とする請求項１記
    載の電子部品実装方法。
  3. 【請求項３】前記プリコートと前記バンプのうち、一方
    は金から構成され、他方は半田から構成されていること
    を特徴とする請求項１記載の電子部品実装方法。
  4. 【請求項４】前記第３工程において、プリコートを溶融
    させた後固化させると共に、接着剤を硬化させることを
    特徴とする請求項１記載の電子部品実装方法。
JP8209951A 1996-08-08 1996-08-08 電子部品実装方法 Expired - Lifetime JP2830852B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8209951A JP2830852B2 (ja) 1996-08-08 1996-08-08 電子部品実装方法
US08/907,001 US6000127A (en) 1996-08-08 1997-08-06 Electronic parts mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8209951A JP2830852B2 (ja) 1996-08-08 1996-08-08 電子部品実装方法

Publications (2)

Publication Number Publication Date
JPH1056259A true JPH1056259A (ja) 1998-02-24
JP2830852B2 JP2830852B2 (ja) 1998-12-02

Family

ID=16581375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8209951A Expired - Lifetime JP2830852B2 (ja) 1996-08-08 1996-08-08 電子部品実装方法

Country Status (2)

Country Link
US (1) US6000127A (ja)
JP (1) JP2830852B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897552B2 (en) 2001-12-12 2005-05-24 Kabushiki Kaisha Toshiba Semiconductor device wherein chips are stacked to have a fine pitch structure
US7341642B2 (en) 2001-02-26 2008-03-11 Sony Corporation Manufacturing method for electric device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290993B1 (ko) * 1995-06-13 2001-08-07 이사오 우치가사키 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
EP1445995B1 (en) * 1996-12-27 2007-02-14 Matsushita Electric Industrial Co., Ltd. Method of mounting an electronic component on a circuit board and system for carrying out the method
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
US6230400B1 (en) 1999-09-17 2001-05-15 George Tzanavaras Method for forming interconnects
US6449837B1 (en) * 1999-10-29 2002-09-17 Tca, Inc. Method for attaching electronic devices to metallized glass printed circuit
WO2002093637A2 (en) * 2001-05-17 2002-11-21 Koninklijke Philips Electronics N.V. Product comprising a substrate and a chip attached to the substrate
US7562428B2 (en) * 2002-09-24 2009-07-21 Brother Kogyo Kabushiki Kaisha Manufacturing an ink jet head
US7135780B2 (en) 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
US7338842B2 (en) * 2005-07-22 2008-03-04 National Starch And Chemical Investment Holding Corporation Process for exposing solder bumps on an underfill coated semiconductor
JP4654865B2 (ja) * 2005-09-30 2011-03-23 パナソニック株式会社 電子部品実装方法
US9252130B2 (en) 2013-03-29 2016-02-02 Stats Chippac, Ltd. Methods of manufacturing flip chip semiconductor packages using double-sided thermal compression bonding
JP6358535B2 (ja) * 2013-04-26 2018-07-18 パナソニックＩｐマネジメント株式会社 配線板間接続構造、および配線板間接続方法
US9524958B2 (en) 2013-06-27 2016-12-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of individual die bonding followed by simultaneous multiple die thermal compression bonding
US9627229B2 (en) * 2013-06-27 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming trench and disposing semiconductor die over substrate to control outward flow of underfill material
JP6459326B2 (ja) * 2014-09-10 2019-01-30 富士ゼロックス株式会社 保持具、搭載装置、搭載方法、基板装置の製造方法
US10285317B2 (en) * 2015-06-15 2019-05-07 Fuji Corporation Component mounter

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831724A (en) * 1987-08-04 1989-05-23 Western Digital Corporation Apparatus and method for aligning surface mountable electronic components on printed circuit board pads
US5037780A (en) * 1989-02-02 1991-08-06 Matsushita Electric Industrial Co., Ltd. Method for attaching semiconductors to a transparent substrate using a light-curable resin
US5115545A (en) * 1989-03-28 1992-05-26 Matsushita Electric Industrial Co., Ltd. Apparatus for connecting semiconductor devices to wiring boards
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5205032A (en) * 1990-09-28 1993-04-27 Kabushiki Kaisha Toshiba Electronic parts mounting apparatus
JPH04348540A (ja) * 1991-05-27 1992-12-03 Sony Corp フリップチップボンダー
JP2662131B2 (ja) * 1991-12-26 1997-10-08 松下電器産業株式会社 ボンディング装置
US5739053A (en) * 1992-10-27 1998-04-14 Matsushita Electric Industrial Co., Ltd. Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step
US5385632A (en) * 1993-06-25 1995-01-31 At&T Laboratories Method for manufacturing integrated semiconductor devices
US5813115A (en) * 1994-08-03 1998-09-29 Matsushita Electric Industrial Co., Ltd. Method of mounting a semiconductor chip on a wiring substrate
JP2916086B2 (ja) * 1994-10-28 1999-07-05 株式会社日立製作所 電子部品の実装方法
JP3185588B2 (ja) * 1995-02-23 2001-07-11 松下電器産業株式会社 電子部品の実装方法
DE19511898C2 (de) * 1995-03-31 1999-09-23 Fraunhofer Ges Forschung Verfahren zur Verbindung von Kontaktflächen eines elektronischen Bauelements und eines Substrats
US5816478A (en) * 1995-06-05 1998-10-06 Motorola, Inc. Fluxless flip-chip bond and a method for making
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7341642B2 (en) 2001-02-26 2008-03-11 Sony Corporation Manufacturing method for electric device
US6897552B2 (en) 2001-12-12 2005-05-24 Kabushiki Kaisha Toshiba Semiconductor device wherein chips are stacked to have a fine pitch structure

Also Published As

Publication number Publication date
JP2830852B2 (ja) 1998-12-02
US6000127A (en) 1999-12-14

Similar Documents

Publication Publication Date Title
JP2830852B2 (ja) 電子部品実装方法
JP4714026B2 (ja) 電子部品実装装置、電子部品実装方法及び電子部品装置
US20060016562A1 (en) Heating and pressurizing apparatus for use in mounting electronic components, and apparatus and method for mounting electronic components
JP2000068327A (ja) 部品の実装方法と装置
KR0179717B1 (ko) 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
US20170347504A1 (en) Electronic-component mounting apparatus and electronic-component mounting method
KR100950523B1 (ko) 프린트 기판 조립체 및 전자 장치
JP2000208547A (ja) 半導体装置におけるバンプ補強構造およびその形成方法
JP3381565B2 (ja) バンプ付きワークのボンディング方法
JP3997838B2 (ja) ドライバｉｃ圧着装置および圧着方法
JPH1022347A (ja) バンプ付きワークのボンディング装置
JP6184624B1 (ja) 部材貼り付け装置
JP3724467B2 (ja) 電子部品実装装置および電子部品実装方法
JP3893226B2 (ja) 部品実装方法と装置
JP3868453B2 (ja) 部品の実装方法
JP7023700B2 (ja) 実装装置及び実装方法
JP4579670B2 (ja) 部品の圧着装置及び圧着方法
JP5045177B2 (ja) 電子部品の搭載方法
JP2002050643A (ja) 可撓性基板上への半導体チップの取り付け方法及び装置
JP4268155B2 (ja) 部品の実装装置
JPH0936535A (ja) 実装方法、実装装置及び位置合せ用治具
JP3284890B2 (ja) バンプ付きワークのボンディング方法
JP4377402B2 (ja) 部品実装方法と装置
JP2003303838A (ja) 半導体パッケージ製造装置および製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100925

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110925

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120925

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130925

Year of fee payment: 15

EXPY Cancellation because of completion of term