WO2011048834A1 - 試験用キャリア - Google Patents

試験用キャリア Download PDF

Info

Publication number
WO2011048834A1
WO2011048834A1 PCT/JP2010/057898 JP2010057898W WO2011048834A1 WO 2011048834 A1 WO2011048834 A1 WO 2011048834A1 JP 2010057898 W JP2010057898 W JP 2010057898W WO 2011048834 A1 WO2011048834 A1 WO 2011048834A1
Authority
WO
WIPO (PCT)
Prior art keywords
test carrier
film
conductive path
present
wiring pattern
Prior art date
Application number
PCT/JP2010/057898
Other languages
English (en)
French (fr)
Inventor
中村　陽登
吉成 小暮
Original Assignee
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト filed Critical 株式会社アドバンテスト
Priority to JP2011537155A priority Critical patent/JP5529154B2/ja
Priority to CN201080042423XA priority patent/CN102576046A/zh
Priority to US13/502,655 priority patent/US9030223B2/en
Priority to KR1020127009688A priority patent/KR101364486B1/ko
Priority to TW099130475A priority patent/TWI476848B/zh
Publication of WO2011048834A1 publication Critical patent/WO2011048834A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component

Definitions

  • the present invention relates to a test carrier on which a die chip is temporarily mounted in order to test an electronic circuit element such as an integrated circuit element formed on the die chip.
  • test carrier On which a semiconductor chip in a bare chip state is temporarily mounted, a test carrier in which a semiconductor chip is sandwiched between a lid and a base in an atmosphere reduced in pressure compared to outside air is known (for example, see Patent Document 1). ).
  • a wiring pattern corresponding to the electrode of the semiconductor chip is formed on the lid of the test carrier, and the semiconductor chip is connected to an external test apparatus via the wiring pattern.
  • the problem to be solved by the present invention is to provide a test carrier that can cope with a wide variety of electronic components and is excellent in productivity.
  • a test carrier according to the present invention is a test carrier provided with a first member and a second member sandwiching an electronic component, and the first member is a pre-formed first carrier.
  • One of the first member and the second member is first so that a second conductive path electrically connected to the first conductive path is formed by printing. It has the printing area
  • the first member includes a first film
  • the second member includes a second film facing the first film
  • the first printing is performed.
  • the region may be provided in one of the first film and the second film
  • the electronic component may be interposed between the first film and the second film.
  • the first conductive path may be connected to an external terminal provided in the first film.
  • the first member further includes a first frame in which a first opening is formed at a center and the first film is attached.
  • One conductive path may be connected to an external terminal provided in the first frame.
  • the second member may further include a second frame in which a second opening is formed at a center and the second film is attached.
  • the first member includes a plate-shaped rigid plate
  • the second member includes a film facing the rigid plate
  • the first printing area includes It may be provided on one of the rigid plate and the film
  • the electronic component may be interposed between the rigid plate and the film.
  • the first conductive path may be connected to an external terminal provided on the rigid plate.
  • the second member may further include a frame in which an opening is formed in the center and the film is attached.
  • the first member includes a film
  • the second member includes a flat rigid plate facing the film
  • the first printing region includes the film.
  • the electronic component may be provided on one of the rigid plates, and the electronic component may be interposed between the film and the rigid plate.
  • the first conductive path may be connected to an external terminal provided on the film.
  • the first member further includes a frame having an opening formed at a center and the film attached thereto, and the first conductive path is formed on the frame. You may connect to the provided external terminal.
  • the first member has the first printing region
  • the second member has a third conductive path formed in advance, and the third conductive path and the electric And a fourth printed area to be formed by printing.
  • one of the first member and the second member is formed on the second conductive path and a portion corresponding to an outline of the electronic component in the second conductive path. And an insulating layer.
  • the second conductive path may have a pad in contact with an electrode of the electronic component.
  • the electronic component may be a die diced from a semiconductor wafer.
  • an accommodation space that is formed between the first member and the second member and accommodates the electronic component may be depressurized compared to outside air.
  • the second conductive path is printed in the first printing region, it is possible to deal with a wide variety of electronic components with a single test carrier.
  • the second conductive path is shortened by forming the first conductive path in advance, the printing time of the second conductive path can be shortened. Productivity can be improved.
  • FIG. 1 is a flowchart showing a part of a device manufacturing process in the first embodiment of the present invention.
  • FIG. 2 is an exploded perspective view of the test carrier in the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of the test carrier in the first embodiment of the present invention.
  • FIG. 4 is an exploded cross-sectional view of the test carrier in the first embodiment of the present invention.
  • FIG. 5 is an enlarged view of a portion V in FIG.
  • FIG. 6 is a plan view showing the base member of the test carrier in the first embodiment of the present invention.
  • FIG. 7 is an exploded perspective view showing a first modification of the test carrier in the first embodiment of the present invention.
  • FIG. 1 is a flowchart showing a part of a device manufacturing process in the first embodiment of the present invention.
  • FIG. 2 is an exploded perspective view of the test carrier in the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of the test carrier in the first embodiment
  • FIG. 8 is an exploded perspective view showing a second modification of the test carrier in the first embodiment of the present invention.
  • FIG. 9 is an exploded perspective view showing a third modification of the test carrier in the first embodiment of the present invention.
  • FIG. 10 is an exploded perspective view showing a fourth modification of the test carrier in the first embodiment of the present invention.
  • FIG. 11 is an exploded perspective view showing a fifth modification of the test carrier in the first embodiment of the present invention.
  • FIG. 12 is an exploded perspective view showing a sixth modification of the test carrier in the first embodiment of the present invention.
  • FIG. 13 is a cross-sectional view showing a test carrier in the second embodiment of the present invention.
  • FIG. 14 is a cross-sectional view showing a test carrier in the third embodiment of the present invention.
  • FIG. 15 is a cross-sectional view showing a test carrier in the fourth embodiment of the present invention.
  • FIG. 16 is a cross-sectional view showing a test carrier in the fifth embodiment of the present invention.
  • FIG. 17 is a sectional view showing a test carrier in the sixth embodiment of the present invention.
  • FIG. 18 is a cross-sectional view showing a test carrier in the seventh embodiment of the present invention.
  • FIG. 19 is a sectional view showing a test carrier in the eighth embodiment of the present invention.
  • FIG. 1 is a flowchart showing a part of a device manufacturing process in the first embodiment of the present invention.
  • step S10 in FIG. 1 after dicing the semiconductor wafer (after step S10 in FIG. 1) and before final packaging (before step S50), an electronic circuit such as an integrated circuit element built in the die 90 is provided.
  • the element is tested (steps S20 to S40).
  • the die 90 is temporarily mounted on the test carrier 10 (step S20).
  • the electronic circuit element formed on the die 90 is tested by electrically connecting the die 90 to a test apparatus (not shown) via the test carrier 10 (step S30).
  • the test carrier 10 is disassembled, the die 90 is taken out from the carrier 10 (step S40), and the die 90 is fully packaged to complete the device as a final product.
  • test carrier 10 on which the die 90 is temporarily mounted temporary packaging in the present embodiment
  • FIGS. 7 to 12 are modified examples of the test carrier in the present embodiment. It is sectional drawing shown.
  • the test carrier 10 in this embodiment includes a base member 20A on which the die 90 is placed and a cover member 50A that covers the base member 20A.
  • the test carrier 10 holds the die 90 by sandwiching the die 90 between the base member 20A and the cover member 50A in a state where the pressure is lower than the atmospheric pressure.
  • the base member 20 ⁇ / b> A includes a base frame 30 and a base film 40.
  • the base frame 30 is a rigid plate having high rigidity (at least higher rigidity than the base film 40 and the cover film 70) and having an opening 31 formed in the center.
  • the base frame 30 is made of, for example, polyamideimide resin, ceramics, glass, or the like.
  • the base film 40 is a flexible film and is attached to the entire surface of the base frame 30 including the central opening 31 via an adhesive (not shown). In this embodiment, since the highly rigid base frame 30 is affixed to the flexible base film 40, the handling property of the base member 20A is improved.
  • the base film 40 includes a base layer 42 on which a first wiring pattern 41 is formed, and a cover layer 43 that covers the base layer 42. Both the base layer 42 and the cover layer 43 of the base film 40 are made of a polyimide film or the like.
  • the first wiring pattern 41 is formed in advance by, for example, etching a copper foil laminated on the base layer 42.
  • a second wiring pattern 44 is formed on the surface of the cover layer 43 by ink jet printing.
  • the second wiring pattern 44 is printed in real time by a wiring forming apparatus (not shown) immediately before the die 90 is mounted on the base member 20A.
  • the second wiring pattern 44 may be formed by, for example, laser printing instead of inkjet printing. Further, the first wiring pattern 41 in the present embodiment corresponds to an example of the first conductive path in the present invention, and the second wiring pattern 44 in the present embodiment corresponds to an example of the second conductive path in the present invention. To do.
  • one end of the first wiring pattern 41 is connected to the external terminal 45 through the through hole 431 of the cover layer 43.
  • the external terminal 45 comes into contact with a contact pin of a test apparatus.
  • the other end of the first conductive pattern 41 is connected to one end of the second wiring pattern 44 through the through hole 432 of the cover layer 43.
  • the second wiring pattern 44 has a pad 44 at the other end.
  • An electrode 91 of the die 90 is connected to the pad 441.
  • the insulating layer 47 is formed on the base film 40 at a portion corresponding to the edge (contour) of the die 90.
  • the insulating layer 47 is made of, for example, a solder resist and has electrical insulation.
  • the second wiring pattern 44 can be formed in real time by ink jet printing according to the arrangement of the electrodes 91 of the die 90, a wide variety of dies can be formed with one test carrier 10. 90.
  • the base member 20 ⁇ / b> A includes the first region 21 in which the first wiring pattern 41 is formed in advance and the second wiring pattern 44 is inkjet printed. And a second region 22 formed in real time.
  • the second area 22 in the present embodiment corresponds to an example of the first print area in the present invention.
  • the position of the pad and the position of the external terminal are not particularly limited, and may be configured as shown in FIGS. 7 to 11 described below, or may be a combination of these.
  • the second wiring pattern 44 including the pad 441 is formed on the base film 40 by inkjet printing, and the second wiring pattern 44 and the external terminal 32 are connected.
  • the conductive path 46 may be formed in the base film 40 and the base frame 30 in advance.
  • the conductive path 46 in this example includes a first wiring pattern 41 formed in advance in the base film 40 and a through hole 33 formed in advance in the base frame 30.
  • the through hole 33 electrically connects the first wiring pattern 41 and the external terminal 32.
  • the second wiring pattern 44 corresponds to an example of the second conductive path in the present invention
  • the conductive path 46 corresponds to an example of the first conductive path in the present invention.
  • the pads 441 may be formed on the upper surface of the base film 40 and the external terminals 45 may be formed on the lower surface of the base film 40.
  • the second wiring pattern 74 including the pad 741 is formed on the cover film 70 by ink jet printing, and the second wiring pattern 74 and the external terminal 62 are connected.
  • the conductive path 76 may be formed in the cover film 70 and the cover frame 60 in advance.
  • the conductive path 76 in this example includes a first wiring pattern 71 formed in advance on the cover film 70 and a through hole 63 formed in advance on the cover frame 60.
  • the through hole 63 electrically connects the first wiring pattern 71 and the external terminal 62.
  • the second wiring pattern 74 corresponds to an example of the second conductive path in the present invention
  • the conductive path 76 corresponds to an example of the first conductive path in the present invention.
  • the second wiring pattern 74 is formed on the lower surface of the cover film 70 by ink jet printing, and the conductive path 46 that connects the second wiring pattern 74 and the external terminal 32. May be formed in advance on the base film 40 and the base frame 30.
  • the conductive path 46 in this example includes a first wiring pattern 41 formed in advance in the base film 40 and a through hole 33 formed in advance in the base frame 30.
  • the through hole 33 electrically connects the first wiring pattern 41 and the external terminal 32.
  • the second wiring pattern 74 corresponds to an example of the second conductive path in the present invention
  • the conductive path 46 corresponds to an example of the first conductive path in the present invention.
  • a wiring pattern that is formed on the base film 40 by ink jet printing and that connects the first wiring pattern 41 and the second wiring pattern 74 may be further provided.
  • pads 441 and 741 are formed on both the base film 40 and the cover film 70 as in the fifth modification shown in FIG. 32 and 62 may be formed on both the base frame 30 and the cover frame 60.
  • the cover member 50A includes a cover frame 60 and a cover film 70.
  • the cover frame 60 is a rigid substrate having high rigidity (at least higher rigidity than the base film 40 and the cover film 70) and having an opening 61 formed in the center.
  • the cover frame 60 is made of, for example, polyamideimide resin, ceramics, glass, or the like.
  • the cover film 70 is a flexible film and is attached to the entire surface of the cover frame 60 including the central opening 61 via an adhesive (not shown).
  • the cover film 70 is made of, for example, a polyimide film.
  • test carrier 10 described above is assembled as follows.
  • the die 90 is placed on the base film 40 of the base member 20 ⁇ / b> A with the electrode 91 aligned with the pad 441.
  • the cover member 50A is overlaid on the base member 20A, and the die 90 is sandwiched between the base member 20A and the cover member 50A. At this time, the cover member 50A is stacked on the base member 20A so that the base film 40 and the cover film 70 are in direct contact with each other.
  • test carrier 10 is returned to the atmospheric pressure environment while the die 90 is sandwiched between the base member 20A and the cover member 50A, whereby the housing formed between the base member 20A and the cover member 50A is accommodated.
  • a die 90 is held in the space 11 (see FIG. 3).
  • the electrode 91 of the die 90 and the pad 441 of the base film 40 are not fixed with solder or the like.
  • the die 90 is pressed by the base film 40 and the cover film 70, and the electrode 91 of the die 90 and the pad 441 of the base film 40 are mutually connected. Touching.
  • the base member 20 ⁇ / b> A and the cover member 50 ⁇ / b> A are fixed to each other by an adhesive portion 80 in order to maintain the airtightness of the accommodation space 11.
  • the adhesive 81 that constitutes the adhesive portion 80 include an ultraviolet curable adhesive.
  • the adhesive 81 is applied to the base member 20A at a position facing the outer periphery of the cover member 50A. Then, after covering the base member 20A with the cover member 50A, the adhesive portion 80 is formed by irradiating the adhesive 81 with ultraviolet rays and curing the adhesive 81. Note that an adhesive may not be used when the close contact between the base member 20A and the cover member 50A can be ensured only by decompression.
  • the cover member 50A is overlaid on the base member 20A so that the base frame 30 and the cover frame 60 are in direct contact as in the sixth modification shown in FIG. Also good.
  • FIG. 13 shows a test carrier in the second embodiment of the present invention.
  • the configuration of the base member is different from that of the first embodiment (see FIG. 3), but other configurations are the same as those of the first embodiment.
  • differences between the test carrier in the second embodiment and the first embodiment will be described, and portions having the same configuration as in the first embodiment will be denoted by the same reference numerals and description thereof will be omitted.
  • the base member 20 ⁇ / b> B in the present embodiment has only high rigidity (at least higher rigidity than the cover film 70), but is composed only of a flat rigid plate that does not have a central opening.
  • the base member 20B is made of, for example, a polyamideimide resin, ceramics, glass, or the like.
  • a first wiring pattern is formed in advance on the base member 20B, and a second wiring pattern is formed on the base member 20B in real time by ink jet printing.
  • the first wiring pattern can be formed on the base member 20B by configuring the base member 20B with, for example, a single-layer or multilayer printed wiring board.
  • the second wiring pattern is formed in real time on the base member 20B by ink jet printing, a single test carrier can be used for various types of dies.
  • the base member 20B since the base member 20B has the first wiring pattern formed in advance, the range of inkjet printing can be reduced, and the printing time of the second wiring pattern can be shortened. And the productivity of the test carrier can be improved.
  • the cover member 50 ⁇ / b> A is stacked on the base member 20 ⁇ / b> B so that the cover film 70 and the base member 20 ⁇ / b> B are in direct contact with each other.
  • the cover member 50A may be stacked on the base member 20B so that the cover frame 60 and the base member 20B are in direct contact with each other.
  • FIG. 14 is a view showing a test carrier in the third embodiment of the present invention.
  • the configuration of the cover member is different from that of the first embodiment (see FIG. 3), but the other configurations are the same as those of the first embodiment.
  • differences between the test carrier in the second embodiment and the first embodiment will be described, and portions having the same configuration as in the first embodiment will be denoted by the same reference numerals and description thereof will be omitted.
  • the cover member 50 ⁇ / b> B in the present embodiment has only high rigidity (at least higher rigidity than the base film 40), but is composed only of a flat rigid plate having no central opening.
  • the cover member 50B is made of, for example, polyamideimide resin, ceramics, glass, or the like.
  • the second wiring pattern 44 is formed in real time on the base member 20A by inkjet printing, a single test carrier can be used for various types of dies.
  • the base member 20A since the base member 20A has the first wiring pattern 41 formed in advance, the range of inkjet printing can be reduced, and the printing time of the second wiring pattern can be shortened. The productivity of the test carrier can be improved.
  • the cover member 50 ⁇ / b> B is stacked on the base member 20 ⁇ / b> A so that the base film 40 and the cover member 50 ⁇ / b> B are in direct contact with each other, but is not particularly limited thereto.
  • the cover member 50B may be stacked on the base member 20A so that the base frame 30 and the cover member 50B are in direct contact with each other.
  • FIG. 15 is a view showing a test carrier in the fourth embodiment of the present invention.
  • the configuration of the cover member is different from that of the first embodiment (see FIG. 3), but the other configurations are the same as those of the first embodiment.
  • the differences from the first embodiment of the test carrier in the fourth embodiment will be described, and portions having the same configuration as in the first embodiment will be denoted by the same reference numerals and description thereof will be omitted.
  • the cover member 50 ⁇ / b> C in the present embodiment is composed only of a flexible film.
  • the cover member 50C is made of, for example, a polyimide film.
  • the second wiring pattern 44 is formed in real time on the base member 20A by inkjet printing, a single test carrier can be used for various types of dies.
  • the base member 20A since the base member 20A has the first wiring pattern 41 formed in advance, the range of inkjet printing can be reduced, and the printing time of the second wiring pattern can be shortened. The productivity of the test carrier can be improved.
  • the cover member 50 ⁇ / b> C is stacked on the base member 20 ⁇ / b> A so that the base film 40 and the cover member 50 ⁇ / b> C are in direct contact with each other, but the present invention is not particularly limited thereto.
  • the cover member 50C may be stacked on the base member 20A so that the base frame 30 and the cover member 50C are in direct contact with each other.
  • FIG. 16 is a view showing a test carrier in the fifth embodiment of the present invention.
  • the configuration of the base member is different from that of the first embodiment (see FIG. 3), but other configurations are the same as those of the first embodiment.
  • the differences from the first embodiment of the test carrier in the fifth embodiment will be described, and portions having the same configuration as in the first embodiment will be denoted by the same reference numerals and description thereof will be omitted.
  • the base member 20C in the present embodiment is composed only of a flexible film.
  • the base member 20C is made of, for example, a polyimide film.
  • a first wiring pattern is formed in advance on the base member 20C, and a second wiring pattern is formed on the base member 20C in real time by inkjet printing.
  • the second wiring pattern is formed in real time on the base member 20C by ink jet printing, a single test carrier can be used for various types of dies.
  • the base member 20C since the base member 20C has the first wiring pattern formed in advance, the range of inkjet printing can be reduced, and the printing time of the second wiring pattern can be shortened. And the productivity of the test carrier can be improved.
  • the cover member 50 ⁇ / b> A is stacked on the base member 20 ⁇ / b> C so that the base member 20 ⁇ / b> C and the cover film 70 are in direct contact with each other, but the invention is not particularly limited thereto.
  • the cover member 50A may be stacked on the base member 20C so that the base member 20C and the cover frame 60 are in direct contact.
  • FIG. 17 is a view showing a test carrier in the sixth embodiment of the present invention.
  • the configuration of the cover member is different from that of the second embodiment (see FIG. 13), but other configurations are the same as those of the second embodiment. Only the differences from the second embodiment will be described below for the test carrier in the sixth embodiment, and the same reference numerals are given to the parts having the same configuration as in the second embodiment, and the description will be omitted.
  • the cover member 50 ⁇ / b> C in the present embodiment is composed only of a flexible film.
  • the cover member 50C is made of, for example, a polyimide film.
  • the second wiring pattern is formed in real time on the base member 20B by ink jet printing, a single test carrier can be used for various types of dies.
  • the base member 20B since the base member 20B has the first wiring pattern formed in advance, the range of inkjet printing can be reduced, and the printing time of the second wiring pattern can be shortened. And the productivity of the test carrier can be improved.
  • FIG. 18 is a view showing a test carrier in the seventh embodiment of the present invention.
  • the configuration of the cover member is different from that of the fifth embodiment (see FIG. 16), but other configurations are the same as those of the fifth embodiment. Only the differences from the fifth embodiment of the test carrier in the seventh embodiment will be described below, and portions having the same configuration as in the fifth embodiment will be denoted by the same reference numerals and description thereof will be omitted.
  • the cover member 50B in the present embodiment has only high rigidity (at least higher rigidity than the base member 20C), but is composed only of a flat rigid plate having no central opening.
  • the cover member 50B is made of, for example, polyamideimide resin, ceramics, glass, or the like.
  • the second wiring pattern is formed in real time on the base member 20C by ink jet printing, a single test carrier can be used for various types of dies.
  • the base member 20C since the base member 20C has the first wiring pattern formed in advance, the range of inkjet printing can be reduced, and the printing time of the second wiring pattern can be shortened. And the productivity of the test carrier can be improved.
  • FIG. 19 is a view showing a test carrier in the eighth embodiment of the present invention.
  • the configuration of the cover member is different from that of the fifth embodiment (see FIG. 16), but other configurations are the same as those of the fifth embodiment. Only the differences from the fifth embodiment will be described below for the test carrier in the eighth embodiment, and the same reference numerals are given to the parts having the same configuration as in the fifth embodiment, and the description will be omitted.
  • the cover member 50 ⁇ / b> C in the present embodiment is composed only of a flexible film.
  • the cover member 50C is made of, for example, a polyimide film.
  • the second wiring pattern is formed in real time on the base member 20C by ink jet printing, a single test carrier can be used for various types of dies.
  • the base member 20C since the base member 20C has the first wiring pattern formed in advance, the range of inkjet printing can be reduced, and the printing time of the second wiring pattern can be shortened. And the productivity of the test carrier can be improved.
  • the base members 20A to 20C in the first to eighth embodiments described above correspond to an example of one of the first member and the second member in the present invention, and the cover member in the first to eighth embodiments. 50A to 50C correspond to another example of the second member or the first member in the present invention.
  • conductive paths as shown in FIGS. 7 to 11 may be employed.

Abstract

試験用キャリア１０は、ダイ９０を間に挟むベース部材２０Ａ及びカバー部材５０Ａを備えており、ベース部材２０Ａのベースフィルム４０は、予め形成された第１の配線パターン４１と、第１の配線パターン４１と電気的に接続される第２の配線パターン４４が印刷によって形成されるべく印刷領域２２と、を有している。

Description

試験用キャリア
　本発明は、ダイチップに形成された集積回路素子等の電子回路素子を試験するために、当該ダイチップが一時的に実装される試験用キャリアに関する。
　ベアチップ状態の半導体チップが一時的に実装される試験用キャリアとして、外気に比して減圧した雰囲気で蓋体と基体との間に半導体チップを挟み込むものが知られている（例えば特許文献１参照）。
　この試験用キャリアの蓋体には、半導体チップの電極に対応した配線パターンが形成されており、この配線パターンを介して半導体チップが外部の試験装置と接続される。
特開平７－２６３５０４号公報
　銅箔をエッチングすることで配線パターンを形成すると、ひとつの試験用キャリアで多品種の半導体チップに対応することは難しい。一方、インクジェット印刷によって配線パターンをリアルタイムに形成することで、ひとつの試験用キャリアで多品種の半導体チップに対応することができる。しかしながら、配線パターンをインクジェット印刷で形成すると、試験用キャリアの生産性が低くなるという問題があった。
　本発明が解決しようとする課題は、多品種の電子部品に対応可能であると共に、生産性に優れた試験用キャリアを提供することである。
　［１］本発明に係る試験用キャリアは、電子部品を間に挟む第１の部材と第２の部材とを備えた試験用キャリアであって、前記第１の部材は、予め形成された第１の導電路を有し、前記第１の部材又は前記第２の部材の一方は、前記第１の導電路と電気的に接続される第２の導電路が印刷によって形成されるべく第１の印刷領域を有することを特徴とする。
　［２］上記発明において、前記第１の部材は、第１のフィルムを有し、前記第２の部材は、前記第１のフィルムに対向する第２のフィルムを有し、前記第１の印刷領域は、前記第１のフィルム又は前記第２のフィルムの一方に設けられており、前記第１のフィルムと前記第２のフィルムとの間に前記電子部品を介在させてもよい。
　［３］上記発明において、前記第１の導電路は、前記第１のフィルムに設けられた外部端子に接続されていてもよい。
　［４］上記発明において、前記第１の部材は、中央に第１の開口が形成されていると共に、前記第１のフィルムが貼り付けられた第１のフレームをさらに有しており、前記第１の導電路は、前記第１のフレームに設けられた外部端子に接続されていてもよい。
　［５］上記発明において、前記第２の部材は、中央に第２の開口が形成されていると共に、前記第２のフィルムが貼り付けられる第２のフレームをさらに有してもよい。
　［６］上記発明において、前記第１の部材は、平板状のリジッド板を有し、前記第２の部材は、前記リジッド板に対向するフィルムを有し、前記第１の印刷領域は、前記リジッド板又は前記フィルムの一方に設けられており、前記リジッド板と前記フィルムとの間に前記電子部品を介在させてもよい。
　［７］上記発明において、前記第１の導電路は、前記リジッド板に設けられた外部端子に接続されていてもよい。
　［８］上記発明において、前記第２の部材は、中央に開口が形成されていると共に、前記フィルムが貼り付けられるフレームをさらに有してもよい。
　［９］上記発明において、前記第１の部材は、フィルムを有し、前記第２の部材は、前記フィルムに対向する平板状のリジッド板を有し、前記第１の印刷領域は、前記フィルム又は前記リジッド板の一方に設けられており、前記フィルムと前記リジッド板との間に前記電子部品を介在させてもよい。
　［１０］上記発明において、前記第１の導電路は、前記フィルムに設けられた外部端子に接続されていてもよい。
　［１１］上記発明において、前記第１の部材は、中央に開口が形成されていると共に、前記フィルムが貼り付けられたフレームをさらに有しており、前記第１の導電路は、前記フレームに設けられた外部端子に接続されていてもよい。
　［１２］上記発明において、前記第１の部材は、前記第１の印刷領域を有し、前記第２の部材は、予め形成された第３の導電路と、前記第３の導電路と電気的に接続される第４の導電路が印刷によって形成されるべく第２の印刷領域と、を有してもよい。
　［１３］上記発明において、記第１の部材又は前記第２の部材の一方は、前記第２の導電路と、前記第２の導電路において前記電子部品の輪郭に対応する部分の上に形成された絶縁層と、を有してもよい。
　［１４］上記発明において、前記第２の導電路は、前記電子部品の電極と接触するパッドを有してもよい。
　［１５］上記発明において、前記電子部品は、半導体ウェハからダイシングされたダイであってもよい。
　［１６］上記発明において、前記第１の部材と前記第２の部材との間に形成され、前記電子部品を収容する収容空間は、外気に比して減圧されていてもよい。
　本発明では、第１の印刷領域に第２の導電路を印刷するので、ひとつの試験用キャリアで多品種の電子部品に対応することができる。
　また、本発明では、第１の導電路を予め形成しておくことで第２の導電路を短くしているので、第２の導電路の印刷時間を短縮することができ、試験用キャリアの生産性向上を図ることができる。
図１は、本発明の第１実施形態におけるデバイス製造工程の一部を示すフローチャートである。 図２は、本発明の第１実施形態における試験用キャリアの分解斜視図である。 図３は、本発明の第１実施形態における試験用キャリアの断面図である。 図４は、本発明の第１実施形態における試験用キャリアの分解断面図である。 図５は、図４のV部の拡大図である。 図６は、本発明の第１実施形態における試験用キャリアのベース部材を示す平面図である。 図７は、本発明の第１実施形態における試験用キャリアの第１変形例を示す分解斜視図である。 図８は、本発明の第１実施形態における試験用キャリアの第２変形例を示す分解斜視図である。 図９は、本発明の第１実施形態における試験用キャリアの第３変形例を示す分解斜視図である。 図１０は、本発明の第１実施形態における試験用キャリアの第４変形例を示す分解斜視図である。 図１１は、本発明の第１実施形態における試験用キャリアの第５変形例を示す分解斜視図である。 図１２は、本発明の第１実施形態における試験用キャリアの第６変形例を示す分解斜視図である。 図１３は、本発明の第２実施形態における試験用キャリアを示す断面図である。 図１４は、本発明の第３実施形態における試験用キャリアを示す断面図である。 図１５は、本発明の第４実施形態における試験用キャリアを示す断面図である。 図１６は、本発明の第５実施形態における試験用キャリアを示す断面図である。 図１７は、本発明の第６実施形態における試験用キャリアを示す断面図である。 図１８は、本発明の第７実施形態における試験用キャリアを示す断面図である。 図１９は、本発明の第８実施形態における試験用キャリアを示す断面図である。
　以下、本発明の第１実施形態を図面に基づいて説明する。
　図１は本発明の第１実施形態におけるデバイス製造工程の一部を示すフローチャートである。
　本実施形態では、半導体ウェハのダイシングの後（図１のステップＳ１０の後）であって最終パッケージングの前（ステップＳ５０の前）に、ダイ９０に造り込まれた集積回路素子等の電子回路素子の試験を行う（ステップＳ２０～Ｓ４０）。
　本実施形態では、先ず、ダイ９０を試験用キャリア１０に一時的に実装する（ステップＳ２０）。次いで、この試験用キャリア１０を介してダイ９０を試験装置（不図示）と電気的に接続することで、ダイ９０に形成された電子回路素子の試験を実行する（ステップＳ３０）。そして、この試験が終了したら、試験用キャリア１０を分解して当該キャリア１０からダイ９０を取り出し（ステップＳ４０）、このダイ９０を本パッケージングすることで、デバイスが最終製品として完成する。
　以下に、本実施形態においてダイ９０が一時的に実装（仮パッケージング）される試験用キャリア１０について説明する。
　図２～図５は本実施形態における試験用キャリアを示す図であり、図６はその試験用キャリアのベース部材を示す図、図７～図１２は本実施形態における試験用キャリアの変形例を示す断面図である。
　本実施形態における試験用キャリア１０は、図２～図４に示すように、ダイ９０が載置されるベース部材２０Ａと、このベース部材２０Ａに被せられるカバー部材５０Ａと、を備えている。この試験用キャリア１０は、大気圧よりも減圧した状態でベース部材２０Ａとカバー部材５０Ａとの間にダイ９０を挟み込むことで、ダイ９０を保持する。
　ベース部材２０Ａは、ベースフレーム３０と、ベースフィルム４０と、を備えている。
　ベースフレーム３０は、高い剛性（少なくともベースフィルム４０やカバーフィルム７０よりも高い剛性）を有し、中央に開口３１が形成されたリジッド板である。このベースフレーム３０は、例えば、ポリアミドイミド樹脂、セラミックス、ガラス等から構成されている。
　ベースフィルム４０は、可撓性を有するフィルムであり、中央開口３１を含めたベースフレーム３０の全面に接着剤（不図示）を介して貼り付けられている。本実施形態では、可撓性を有するベースフィルム４０に、剛性の高いベースフレーム３０が貼り付けられているので、ベース部材２０Ａのハンドリング性の向上が図られている。
　図５に示すように、このベースフィルム４０は、第１の配線パターン４１が形成されたベース層４２と、このベース層４２を被覆するカバー層４３と、を有している。ベースフィルム４０のベース層４２及びカバー層４３は何れもポリイミドフィルム等で構成されている。
　第１の配線パターン４１は、例えば、ベース層４２上に積層された銅箔をエッチングすることで予め形成されている。一方、カバー層４３の表面には、インクジェット印刷によって第２の配線パターン４４が形成されている。この第２の配線パターン４４は、ダイ９０をベース部材２０Ａに実装する直前に、配線形成装置（不図示）によってリアルタイムに印刷される。
　なお、インクジェット印刷に代えて、例えばレーザ印刷によって第２の配線パターン４４を形成してもよい。また、本実施形態における第１の配線パターン４１が本発明における第１の導電路の一例に相当し、本実施形態における第２の配線パターン４４が本発明における第２の導電路の一例に相当する。
　図５及び図６に示すように、第１の配線パターン４１の一端は、カバー層４３のスルーホール４３１を介して外部端子４５に接続されている。この外部端子４５には、ダイ９０の電子回路素子を試験する際に、試験装置のコンタクトピンが接触することとなる。
　一方、第１の導電パターン４１の他端は、カバー層４３のスルーホール４３２を介して第２の配線パターン４４の一端に接続されている。第２の配線パターン４４は、パッド４４を他端に有している。このパッド４４１には、ダイ９０の電極９１が接続される。
　また、本実施形態では、図５及び図６に示すように、ベースフィルム４０上においてダイ９０のエッジ（輪郭）に対応する部分に絶縁層４７が形成されている。この絶縁層４７は、例えばソルダレジスト等から構成されており、電気絶縁性を有している。第２の配線パターン４４においてダイ９０のエッジに対応する部分の上に絶縁層４７を形成することで、ダイ９０のエッジによって第２の配線パターン４４が短絡するのを防止することができる。
　以上のように、本実施形態では、ダイ９０の電極９１の配置に応じて第２の配線パターン４４をインクジェット印刷によってリアルタイムに形成することが出来るので、ひとつの試験用キャリア１０で多品種のダイ９０に対応することができる。
　また、本実施形態では、図５及び図６に示すように、ベース部材２０Ａが、第１の配線パターン４１が予め形成されている第１の領域２１と、第２の配線パターン４４がインクジェット印刷によってリアルタイムに形成される第２の領域２２と、を有している。このような構成を採用することにより、インクジェット印刷の範囲が小さくなるので、第２の配線パターン４４の印刷時間の短縮化を図ることができ、試験用キャリア１０の生産性向上を図ることができる。なお、本実施形態における第２の領域２２が本発明における第１の印刷領域の一例に相当する。
　なお、パッドの位置や外部端子の位置は特に限定されず、以下に説明する図７～図１１に示すような構成であってもよいし、これらを組み合わせた構成であってもよい。
　例えば、図７に示す第１変形例のように、パッド４４１を含む第２の配線パターン４４をベースフィルム４０上にインクジェット印刷によって形成し、第２の配線パターン４４と外部端子３２とを接続する導電路４６を、ベースフィルム４０とベースフレーム３０に予め形成してもよい。
　なお、本例における導電路４６は、ベースフィルム４０に予め形成された第１の配線パターン４１と、ベースフレーム３０に予め形成されたスルーホール３３と、を含む。また、スルーホール３３は、第１の配線パターン４１と外部端子３２とを電気的に接続する。因みに、この第１変形例では、第２の配線パターン４４が本発明における第２の導電路の一例に相当し、導電路４６が本発明における第１の導電路の一例に相当する。
　また、図８に示す第２変形例のように、パッド４４１をベースフィルム４０の上面に形成し、外部端子４５をベースフィルム４０の下面に形成してもよい。
　また、図９に示す第３変形例のように、パッド７４１を含む第２の配線パターン７４をカバーフィルム７０上にインクジェット印刷によって形成し、第２の配線パターン７４と外部端子６２とを接続する導電路７６を、カバーフィルム７０とカバーフレーム６０に予め形成してもよい。
　なお、本例における導電路７６は、カバーフィルム７０に予め形成された第１の配線パターン７１と、カバーフレーム６０に予め形成されたスルーホール６３と、を含む。また、スルーホール６３は、第１の配線パターン７１と外部端子６２とを電気的に接続する。因みに、この第３変形例では、第２の配線パターン７４が本発明における第２の導電路の一例に相当し、導電路７６が本発明における第１の導電路の一例に相当する。
　また、図１０に示す第４変形例のように、第２の配線パターン７４をカバーフィルム７０の下面にインクジェット印刷によって形成し、第２の配線パターン７４と外部端子３２とを接続する導電路４６を、ベースフィルム４０とベースフレーム３０に予め形成してもよい。
　なお、本例における導電路４６は、ベースフィルム４０に予め形成された第１の配線パターン４１と、ベースフレーム３０に予め形成されたスルーホール３３と、を含む。また、スルーホール３３は、第１の配線パターン４１と外部端子３２とを電気的に接続する。因みに、この第４変形例では、第２の配線パターン７４が本発明における第２の導電路の一例に相当し、導電路４６が本発明における第１の導電路の一例に相当する。
　なお、図１０に示す例において、インクジェット印刷によってベースフィルム４０上に形成され、第１の配線パターン４１と第２の配線パターン７４とを接続する配線パターンをさらに備えてもよい。
　さらに、ダイ９０が上面及び下面に電極９１を有する場合には、図１１に示す第５変形例のように、パッド４４１，７４１をベースフィルム４０及びカバーフィルム７０の両方に形成すると共に、外部端子３２，６２をベースフレーム３０及びカバーフレーム６０の両方に形成してもよい。
　図２～図４に戻り、カバー部材５０Ａは、カバーフレーム６０と、カバーフィルム７０と、を備えている。
　カバーフレーム６０は、高い剛性（少なくともベースフィルム４０やカバーフィルム７０よりも高い剛性）を有し、中央に開口６１が形成されたリジッド基板である。このカバーフレーム６０は、例えば、ポリアミドイミド樹脂、セラミックス、ガラス等から構成されている。
　カバーフィルム７０は、可撓性を有するフィルムであり、中央開口６１を含めたカバーフレーム６０の全面に接着剤（不図示）を介して貼り付けられている。このカバーフィルム７０は、例えば、ポリイミドフィルム等から構成されている。このように、本実施形態では、可撓性を有するカバーフィルム７０に、剛性の高いカバーフィルム６０が貼り付けられているので、カバー部材５０Ａのハンドリング性の向上が図られている。
　以上に説明した試験用キャリア１０は、次のように組み立てられる。
　すなわち、先ず、電極９１をパッド４４１に合わせた状態で、ダイ９０をベース部材２０Ａのベースフィルム４０上に載置する。
　次いで、大気圧と比較して減圧した環境下で、ベース部材２０Ａの上にカバー部材５０Ａを重ねて、ベース部材２０Ａとカバー部材５０Ａとの間にダイ９０を挟み込む。この際、ベースフィルム４０とカバーフィルム７０とが直接接触するように、ベース部材２０Ａ上にカバー部材５０Ａを重ねる。
　次いで、ベース部材２０Ａとカバー部材５０Ａとの間にダイ９０を挟み込んだ状態のまま、試験用キャリア１０を大気圧環境に戻すことで、ベース部材２０Ａとカバー部材５０Ａとの間に形成された収容空間１１（図３参照）内にダイ９０が保持される。
　なお、ダイ９０の電極９１とベースフィルム４０のパッド４４１とは、半田等で固定されていない。本実施形態では、収容空間１１が外気と比して減圧されているので、ベースフィルム４０とカバーフィルム７０によってダイ９０が押圧されて、ダイ９０の電極９１とベースフィルム４０のパッド４４１とが相互に接触している。
　図３に示すように、収容空間１１の気密性を維持するために、ベース部材２０Ａとカバー部材５０Ａとは接着部８０で相互に固定されている。この接着部８０を構成する接着剤８１としては、例えば紫外線硬化型接着剤を例示することができる。
　この接着剤８１は、図２、図４、図５及び図６に示すように、ベース部材２０Ａにおいてカバー部材５０Ａの外周部に対向する位置に塗布されている。そして、ベース部材２０Ａをカバー部材５０Ａに被せた後に、接着剤８１に向かって紫外線を照射して、当該接着剤８１を硬化させることで、接着部８０が形成される。なお、減圧のみでベース部材２０Ａとカバー部材５０Ａの密着を確保できる場合には、接着剤を用いなくてもよい。
　なお、ダイ９０が比較的厚い場合には、図１２に示す第６変形例のように、ベースフレーム３０とカバーフレーム６０とが直接接触するように、ベース部材２０Ａ上にカバー部材５０Ａを重ねてもよい。
　＜第２実施形態＞
　図１３は本発明の第２実施形態における試験用キャリアを示す図である。
　本実施形態では、ベース部材の構成が第１実施形態（図３参照）と相違するが、それ以外の構成は第１実施形態と同様である。以下に、第２実施形態における試験用キャリアについて第１実施形態との相違点について説明し、第１実施形態と同様の構成である部分については同一の符号を付して説明を省略する。
　図１３に示すように、本実施形態におけるベース部材２０Ｂは、高い剛性（少なくともカバーフィルム７０よりも高い剛性）を有するが、中央開口を有しない平板状のリジッド板のみから構成されている。このベース部材２０Ｂは、例えば、ポリアミドイミド樹脂やセラミックス、ガラス等から構成されている。
　本実施形態では、特に図示しないが、このベース部材２０Ｂに第１の配線パターンが予め形成されていると共に、このベース部材２０Ｂ上に第２の配線パターンがインクジェット印刷によってリアルタイムに形成されている。なお、ベース部材２０Ｂを例えば単層或いは多層のプリント配線基板で構成することで、ベース部材２０Ｂに第１の配線パターンを形成することができる。
　本実施形態では、このベース部材２０Ｂ上に、インクジェット印刷によって第２の配線パターンをリアルタイムに形成するので、ひとつの試験用キャリアで多品種のダイに対応することができる。
　また、本実施形態では、ベース部材２０Ｂが、予め形成された第１の配線パターンを有しているので、インクジェット印刷の範囲を小さくすることができ、第２の配線パターンの印刷時間の短縮化を図ることができ、試験用キャリアの生産性向上を図ることができる。
　なお、図１３に示す例では、カバーフィルム７０とベース部材２０Ｂとが直接接触するように、ベース部材２０Ｂにカバー部材５０Ａを重ねているが、特にこれに限定されない。例えば、ダイ９０が比較的厚い場合には、特に図示しないが、カバーフレーム６０とベース部材２０Ｂとが直接接触するように、ベース部材２０Ｂにカバー部材５０Ａを重ねてもよい。
　＜第３実施形態＞
　図１４は本発明の第３実施形態における試験用キャリアを示す図である。
　本実施形態では、カバー部材の構成が第１実施形態（図３参照）と相違するが、それ以外の構成は第１実施形態と同様である。以下に、第２実施形態における試験用キャリアについて第１実施形態との相違点について説明し、第１実施形態と同様の構成である部分については同一の符号を付して説明を省略する。
　図１４に示すように、本実施形態におけるカバー部材５０Ｂは、高い剛性（少なくともベースフィルム４０よりも高い剛性）を有するが、中央開口を有しない平板状のリジッド板のみから構成されている。このカバー部材５０Ｂは、例えば、ポリアミドイミド樹脂、セラミックス、ガラス等から構成されている。
　本実施形態では、ベース部材２０Ａ上に、インクジェット印刷によって第２の配線パターン４４をリアルタイムに形成するので、ひとつの試験用キャリアで多品種のダイに対応することができる。
　また、本実施形態では、ベース部材２０Ａが、予め形成された第１の配線パターン４１を有しているので、インクジェット印刷の範囲を小さくすることができ、第２の配線パターンの印刷時間の短縮化を図ることができ、試験用キャリアの生産性向上を図ることができる。
　なお、図１４に示す例では、ベースフィルム４０とカバー部材５０Ｂとが直接接触するように、ベース部材２０Ａにカバー部材５０Ｂを重ねているが、特にこれに限定されない。例えば、ダイ９０が比較的厚い場合には、特に図示しないが、ベースフレーム３０とカバー部材５０Ｂとが直接接触するように、ベース部材２０Ａにカバー部材５０Ｂを重ねてもよい。
　＜第４実施形態＞
　図１５は本発明の第４実施形態における試験用キャリアを示す図である。
　本実施形態では、カバー部材の構成が第１実施形態（図３参照）と相違するが、それ以外の構成は第１実施形態と同様である。以下に、第４実施形態における試験用キャリアについて第１実施形態との相違点についてのみ説明し、第１実施形態と同様の構成である部分については同一の符号を付して説明を省略する。
　図１５に示すように、本実施形態におけるカバー部材５０Ｃは、可撓性を有するフィルムのみから構成されている。このカバー部材５０Ｃは、例えばポリイミドフィルム等から構成されている。
　本実施形態では、ベース部材２０Ａ上に、インクジェット印刷によって第２の配線パターン４４をリアルタイムに形成するので、ひとつの試験用キャリアで多品種のダイに対応することができる。
　また、本実施形態では、ベース部材２０Ａが、予め形成された第１の配線パターン４１を有しているので、インクジェット印刷の範囲を小さくすることができ、第２の配線パターンの印刷時間の短縮化を図ることができ、試験用キャリアの生産性向上を図ることができる。
　なお、図１５に示す例では、ベースフィルム４０とカバー部材５０Ｃとが直接接触するように、ベース部材２０Ａにカバー部材５０Ｃを重ねているが、特にこれに限定されない。例えば、ダイ９０が比較的厚い場合には、特に図示しないが、ベースフレーム３０とカバー部材５０Ｃとが直接接触するように、ベース部材２０Ａにカバー部材５０Ｃを重ねてもよい。
　＜第５実施形態＞
　図１６は本発明の第５実施形態における試験用キャリアを示す図である。
　本実施形態では、ベース部材の構成が第１実施形態（図３参照）と相違するが、それ以外の構成は第１実施形態と同様である。以下に、第５実施形態における試験用キャリアについて第１実施形態との相違点についてのみ説明し、第１実施形態と同様の構成である部分については同一の符号を付して説明を省略する。
　図１６に示すように、本実施形態におけるベース部材２０Ｃは、可撓性を有するフィルムのみから構成されている。このベース部材２０Ｃは、例えばポリイミドフィルム等から構成されている。
　本実施形態では、特に図示しないが、このベース部材２０Ｃに第１の配線パターンが予め形成されていると共に、このベース部材２０Ｃ上に第２の配線パターンがインクジェット印刷によってリアルタイムに形成されている。
　本実施形態では、このベース部材２０Ｃ上に、インクジェット印刷によって第２の配線パターンをリアルタイムに形成するので、ひとつの試験用キャリアで多品種のダイに対応することができる。
　また、本実施形態では、ベース部材２０Ｃが、予め形成された第１の配線パターンを有しているので、インクジェット印刷の範囲を小さくすることができ、第２の配線パターンの印刷時間の短縮化を図ることができ、試験用キャリアの生産性向上を図ることができる。
　なお、図１６に示す例では、ベース部材２０Ｃとカバーフィルム７０とが直接接触するように、ベース部材２０Ｃにカバー部材５０Ａを重ねているが、特にこれに限定されない。例えば、ダイ９０が比較的厚い場合には、特に図示しないが、ベース部材２０Ｃとカバーフレーム６０とが直接接触するように、ベース部材２０Ｃにカバー部材５０Ａを重ねてもよい。
　＜第６実施形態＞
　図１７は本発明の第６実施形態における試験用キャリアを示す図である。
　本実施形態では、カバー部材の構成が第２実施形態（図１３参照）と相違するが、それ以外の構成は第２実施形態と同様である。以下に、第６実施形態における試験用キャリアについて第２実施形態との相違点についてのみ説明し、第２実施形態と同様の構成である部分については同一の符号を付して説明を省略する。
　図１７に示すように、本実施形態におけるカバー部材５０Ｃは、可撓性を有するフィルムのみから構成されている。このカバー部材５０Ｃは、例えばポリイミドフィルム等から構成されている。
　本実施形態では、このベース部材２０Ｂ上に、インクジェット印刷によって第２の配線パターンをリアルタイムに形成するので、一つの試験用キャリアで多品種のダイに対応することができる。
　また、本実施形態では、ベース部材２０Ｂが、予め形成された第１の配線パターンを有しているので、インクジェット印刷の範囲を小さくすることができ、第２の配線パターンの印刷時間の短縮化を図ることができ、試験用キャリアの生産性向上を図ることができる。
　＜第７実施形態＞
　図１８は本発明の第７実施形態における試験用キャリアを示す図である。
　本実施形態では、カバー部材の構成が第５実施形態（図１６参照）と相違するが、それ以外の構成は第５実施形態と同様である。以下に、第７実施形態における試験用キャリアについて第５実施形態との相違点についてのみ説明し、第５実施形態と同様の構成である部分については同一の符号を付して説明を省略する。
　図１８に示すように、本実施形態におけるカバー部材５０Ｂは、高い剛性（少なくともベース部材２０Ｃよりも高い剛性）を有するが、中央開口を有しない平板状のリジッド板のみから構成されている。このカバー部材５０Ｂは、例えば、ポリアミドイミド樹脂、セラミックス、ガラス等から構成されている。
　本実施形態では、このベース部材２０Ｃ上に、インクジェット印刷によって第２の配線パターンをリアルタイムに形成するので、一つの試験用キャリアで多品種のダイに対応することができる。
　また、本実施形態では、ベース部材２０Ｃが、予め形成された第１の配線パターンを有しているので、インクジェット印刷の範囲を小さくすることができ、第２の配線パターンの印刷時間の短縮化を図ることができ、試験用キャリアの生産性向上を図ることができる。
　＜第８実施形態＞
　図１９は本発明の第８実施形態における試験用キャリアを示す図である。
　本実施形態では、カバー部材の構成が第５実施形態（図１６参照）と相違するが、それ以外の構成は第５実施形態と同様である。以下に、第８実施形態における試験用キャリアについて第５実施形態との相違点についてのみ説明し、第５実施形態と同様の構成である部分については同一の符号を付して説明を省略する。
　図１９に示すように、本実施形態におけるカバー部材５０Ｃは、可撓性を有するフィルムのみから構成されている。このカバー部材５０Ｃは、例えばポリイミドフィルム等から構成されている。
　本実施形態では、このベース部材２０Ｃ上に、インクジェット印刷によって第２の配線パターンをリアルタイムに形成するので、ひとつの試験用キャリアで多品種のダイに対応することができる。
　また、本実施形態では、ベース部材２０Ｃが、予め形成された第１の配線パターンを有しているので、インクジェット印刷の範囲を小さくすることができ、第２の配線パターンの印刷時間の短縮化を図ることができ、試験用キャリアの生産性向上を図ることができる。
　以上に説明した第１～第８の実施形態におけるベース部材２０Ａ～２０Ｃが、本発明における第１の部材又は第２の部材の一方の一例に相当し、第１～第８実施形態におけるカバー部材５０Ａ～５０Ｃが、本発明における第２の部材又は第１の部材の他方の一例に相当する。
　なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
　例えば、図１３～図１９に示す第２～第８の実施形態において、図７～図１１に示すような導電路を採用してもよい。
１０…試験用キャリア
　　１１…収容空間
　２０Ａ～２０Ｃ…ベース部材
　　　２１…第１の領域
　　　２２…第２の領域
　　３０…ベースフレーム
　　　３１…中央開口
　　４０…ベースフィルム
　　　４１…第１の配線パターン
　　　４２…ベース層
　　　４３…カバー層
　　　４４…第２の配線パターン
　　　　４４１…パッド
　　　４５…外部端子
　　　４６…導電路
　　　４７…絶縁層
　　５０Ａ～５０Ｃ…カバー部材
　　　６０…カバーフレーム
　　　　６１…中央開口
　　　７０…カバーフィルム
　　８０…接着部
　　　８１…接着剤
９０…ダイ
　９１…電極

Claims (16)

  1. 　電子部品を間に挟む第１の部材と第２の部材とを備えた試験用キャリアであって、
    　前記第１の部材は、予め形成された第１の導電路を有し、
    　前記第１の部材又は前記第２の部材の一方は、前記第１の導電路と電気的に接続される第２の導電路が印刷によって形成されるべく第１の印刷領域を有することを特徴とする試験用キャリア。
  2. 　請求項１記載の試験用キャリアであって、
    　前記第１の部材は、第１のフィルムを有し、
    　前記第２の部材は、前記第１のフィルムに対向する第２のフィルムを有し、
    　前記第１の印刷領域は、前記第１のフィルム又は前記第２のフィルムの一方に設けられており、
    　前記第１のフィルムと前記第２のフィルムとの間に前記電子部品を介在させることを特徴とする試験用キャリア。
  3. 　請求項２記載の試験用キャリアであって、
    　前記第１の導電路は、前記第１のフィルムに設けられた外部端子に接続されていることを特徴とする試験用キャリア。
  4. 　請求項２記載の試験用キャリアであって、
    　前記第１の部材は、中央に第１の開口が形成されていると共に、前記第１のフィルムが貼り付けられた第１のフレームをさらに有しており、
    　前記第１の導電路は、前記第１のフレームに設けられた外部端子に接続されていることを特徴とする試験用キャリア。
  5. 　請求項２～４の何れかに記載の試験用キャリアであって、
    　前記第２の部材は、中央に第２の開口が形成されていると共に、前記第２のフィルムが貼り付けられる第２のフレームをさらに有することを特徴とする試験用キャリア。
  6. 　請求項１記載の試験用キャリアであって、
    　前記第１の部材は、平板状のリジッド板を有し、
    　前記第２の部材は、前記リジッド板に対向するフィルムを有し、
    　前記第１の印刷領域は、前記リジッド板又は前記フィルムの一方に設けられており、
    　前記リジッド板と前記フィルムとの間に前記電子部品を介在させることを特徴とする試験用キャリア。
  7. 　請求項５記載の試験用キャリアであって、
    　前記第１の導電路は、前記リジッド板に設けられた外部端子に接続されていることを特徴とする試験用キャリア。
  8. 　請求項６又は７記載の試験用キャリアであって、
    　前記第２の部材は、中央に開口が形成されていると共に、前記フィルムが貼り付けられるフレームをさらに有することを特徴とする試験用キャリア。
  9. 　請求項１記載の試験用キャリアであって、
    　前記第１の部材は、フィルムを有し、
    　前記第２の部材は、前記フィルムに対向する平板状のリジッド板を有し、
    　前記第１の印刷領域は、前記フィルム又は前記リジッド板の一方に設けられており、
    　前記フィルムと前記リジッド板との間に前記電子部品を介在させることを特徴とする試験用キャリア。
  10. 　請求項９記載の試験用キャリアであって、
    　前記第１の導電路は、前記フィルムに設けられた外部端子に接続されていることを特徴とする試験用キャリア。
  11. 　請求項９記載の試験用キャリアであって、
    　前記第１の部材は、中央に開口が形成されていると共に、前記フィルムが貼り付けられたフレームをさらに有しており、
    　前記第１の導電路は、前記フレームに設けられた外部端子に接続されていることを特徴とする試験用キャリア。
  12. 　請求項１～１１の何れかに記載の試験用キャリアであって、
    　前記第１の部材は、前記第１の印刷領域を有し、
    　前記第２の部材は、
    　予め形成された第３の導電路と、
    　前記第３の導電路と電気的に接続される第４の導電路が印刷によって形成されるべく第２の印刷領域と、を有することを特徴とする試験用キャリア。
  13. 　請求項１～１２の何れかに記載の試験用キャリアであって、
    　前記第１の部材又は前記第２の部材の一方は、
    　前記第２の導電路と、
    　前記第２の導電路において前記電子部品の輪郭に対応する部分の上に形成された絶縁層と、を有することを特徴とする試験用キャリア。
  14. 　請求項１３記載の試験用キャリアであって、
    　　前記第２の導電路は、前記電子部品の電極と接触するパッドを有することを特徴とする試験用キャリア。
  15. 　請求項１～１４の何れかに記載の試験用キャリアであって、
    　前記電子部品は、半導体ウェハからダイシングされたダイであることを特徴とする試験用キャリア。
  16. 　請求項１～１５の何れかに記載の試験用キャリアであって、
    　前記第１の部材と前記第２の部材との間に形成され、前記電子部品を収容する収容空間は、外気に比して減圧されていることを特徴とする試験用キャリア。
PCT/JP2010/057898 2009-10-19 2010-05-10 試験用キャリア WO2011048834A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011537155A JP5529154B2 (ja) 2009-10-19 2010-05-10 試験用キャリア
CN201080042423XA CN102576046A (zh) 2009-10-19 2010-05-10 测试用载体
US13/502,655 US9030223B2 (en) 2009-10-19 2010-05-10 Test carrier
KR1020127009688A KR101364486B1 (ko) 2009-10-19 2010-05-10 시험용 캐리어
TW099130475A TWI476848B (zh) 2009-10-19 2010-09-09 Test vehicle

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-240654 2009-10-19
JP2009240654A JP2011086880A (ja) 2009-10-19 2009-10-19 電子部品実装装置および電子部品の実装方法

Publications (1)

Publication Number Publication Date
WO2011048834A1 true WO2011048834A1 (ja) 2011-04-28

Family

ID=43878817

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/057898 WO2011048834A1 (ja) 2009-10-19 2010-05-10 試験用キャリア

Country Status (6)

Country Link
US (2) US9030223B2 (ja)
JP (2) JP2011086880A (ja)
KR (2) KR101364486B1 (ja)
CN (2) CN102576046A (ja)
TW (2) TW201130067A (ja)
WO (1) WO2011048834A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013079879A (ja) * 2011-10-04 2013-05-02 Advantest Corp 試験用キャリア
CN103116120A (zh) * 2011-11-16 2013-05-22 株式会社爱德万测试 测试用载体
JP2013104833A (ja) * 2011-11-16 2013-05-30 Advantest Corp 試験用キャリア
WO2013183478A1 (ja) * 2012-06-05 2013-12-12 株式会社アドバンテスト 試験用キャリア
KR101561446B1 (ko) * 2012-05-23 2015-10-19 가부시키가이샤 아드반테스트 시험용 캐리어 및 양부 판정 장치
KR20160004909A (ko) * 2014-07-03 2016-01-13 가부시키가이샤 아드반테스트 시험용 캐리어

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616119B2 (ja) 2010-05-10 2014-10-29 株式会社アドバンテスト 試験用キャリア
JP4858657B1 (ja) * 2011-08-11 2012-01-18 富士ゼロックス株式会社 基板検査装置、及び基板検査方法
CN102508495B (zh) * 2011-09-28 2014-09-10 三一重工股份有限公司 一种控制执行臂末端运动的方法及控制系统
JP5824337B2 (ja) * 2011-11-16 2015-11-25 株式会社アドバンテスト 試験用キャリア
JP5832345B2 (ja) * 2012-03-22 2015-12-16 株式会社ニューフレアテクノロジー 検査装置および検査方法
TWI490500B (zh) * 2012-05-23 2015-07-01 Advantest Corp Test vehicle
JP6159124B2 (ja) * 2013-04-04 2017-07-05 ヤマハ発動機株式会社 部品実装装置
DE102014101901B4 (de) * 2014-02-14 2015-10-15 Asm Assembly Systems Gmbh & Co. Kg Optisches Vermessen eines Bauelementes mit an gegenüberliegenden Seiten vorhandenen strukturellen Merkmalen
KR102233702B1 (ko) * 2014-05-12 2021-03-29 동우 화인켐 주식회사 인쇄 방법 및 인쇄 장치
KR101857414B1 (ko) * 2016-02-25 2018-05-15 주식회사 이오테크닉스 마킹 위치 보정장치 및 방법
JP7281250B2 (ja) * 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
TWI718938B (zh) * 2020-04-20 2021-02-11 中華精測科技股份有限公司 分隔式薄膜探針卡及其彈性模組
WO2023135946A1 (ja) * 2022-01-12 2023-07-20 富士フイルム株式会社 パターンデータ生成装置、パターンデータ生成方法、プログラム、液体吐出装置及び機能性パターン形成基板製造システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201429A (ja) * 1993-12-28 1995-08-04 Yamaichi Electron Co Ltd 電気部品の接続器
JPH1068758A (ja) * 1996-06-21 1998-03-10 Fujitsu Ltd 半導体装置の支持装置、半導体装置の試験用キャリア、半導体装置の固定方法、半導体装置の支持装置からの離脱方法及び試験用キャリアへの半導体装置の取付方法
JP2003344484A (ja) * 2003-05-30 2003-12-03 Fujitsu Ltd 半導体集積回路装置の試験用キャリア

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4411719A (en) * 1980-02-07 1983-10-25 Westinghouse Electric Corp. Apparatus and method for tape bonding and testing of integrated circuit chips
US5138368A (en) * 1988-10-25 1992-08-11 Greyhawk Systems, Inc. Fabrication of printed wiring boards by projection imaging
JP2923096B2 (ja) * 1991-09-10 1999-07-26 株式会社日立製作所 テープキャリアパッケージおよび高周波加熱はんだ接合装置
JP2541489B2 (ja) * 1993-12-06 1996-10-09 日本電気株式会社 ワイヤボンディング装置
US6064217A (en) * 1993-12-23 2000-05-16 Epi Technologies, Inc. Fine pitch contact device employing a compliant conductive polymer bump
US5986459A (en) 1994-03-18 1999-11-16 Fujitsu Limited Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier
US5828224A (en) 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
JP3491700B2 (ja) * 1994-03-18 2004-01-26 富士通株式会社 半導体集積回路装置の試験用キャリア
KR100261935B1 (ko) * 1994-04-18 2000-07-15 더블유. 브리얀 퍼네이 전자다이 자동배치 방법 및 장치
US5702049A (en) * 1995-06-07 1997-12-30 West Bond Inc. Angled wire bonding tool and alignment method
TW447227B (en) * 1995-11-15 2001-07-21 Sankyo Seiki Seisakusho Kk Component mounting apparatus
JPH10213626A (ja) * 1997-01-29 1998-08-11 Hitachi Ltd ベアチップ用キャリア治具
JPH10213627A (ja) * 1997-01-31 1998-08-11 Hitachi Ltd チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法
KR100270888B1 (ko) * 1998-04-08 2000-12-01 윤종용 노운 굿 다이 제조장치
JP3744251B2 (ja) 1999-04-02 2006-02-08 松下電器産業株式会社 電子部品実装方法
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP2001060795A (ja) 1999-08-20 2001-03-06 Matsushita Electric Ind Co Ltd 電子部品実装装置
CN100539304C (zh) * 2002-03-07 2009-09-09 Jsr株式会社 各向异性导电连接器及生产工艺和电路器件的检验设备
JP4190269B2 (ja) * 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
EP1585197B1 (en) * 2003-01-17 2011-06-29 JSR Corporation Anisotropic conductive connector and production method therefor and inspection unit for circuit device
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
AU2003241977A1 (en) * 2003-05-30 2005-01-21 Advantest Corporation Electronic component test instrument
AU2003241973A1 (en) * 2003-05-30 2005-01-21 Advantest Corporation Electronic component test instrument
JP3943096B2 (ja) * 2004-03-31 2007-07-11 シャープ株式会社 半導体装置、及びその電気的検査方法、並びにそれを備えた電子機器
WO2006076606A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
JP4646661B2 (ja) * 2005-03-18 2011-03-09 株式会社リコー プリント配線基板印刷方法と実装方法ならびにプログラム
WO2007057944A1 (ja) * 2005-11-15 2007-05-24 Advantest Corporation 電子部品試験装置及び電子部品試験装置へのパフォーマンスボードの装着方法
US7863916B2 (en) * 2005-11-17 2011-01-04 Advantest Corporation Device mounted apparatus, test head, and electronic device test system
KR101104290B1 (ko) * 2007-04-03 2012-01-12 가부시키가이샤 아드반테스트 콘택터의 실장방법
JP5011388B2 (ja) * 2007-07-24 2012-08-29 株式会社アドバンテスト コンタクタ、プローブカード及びコンタクタの実装方法。
JP5616047B2 (ja) * 2009-10-19 2014-10-29 株式会社アドバンテスト 製造装置、試験装置、製造方法および集積回路パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201429A (ja) * 1993-12-28 1995-08-04 Yamaichi Electron Co Ltd 電気部品の接続器
JPH1068758A (ja) * 1996-06-21 1998-03-10 Fujitsu Ltd 半導体装置の支持装置、半導体装置の試験用キャリア、半導体装置の固定方法、半導体装置の支持装置からの離脱方法及び試験用キャリアへの半導体装置の取付方法
JP2003344484A (ja) * 2003-05-30 2003-12-03 Fujitsu Ltd 半導体集積回路装置の試験用キャリア

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013079879A (ja) * 2011-10-04 2013-05-02 Advantest Corp 試験用キャリア
US8952383B2 (en) 2011-10-04 2015-02-10 Advantest Corporation Test carrier
CN103116120A (zh) * 2011-11-16 2013-05-22 株式会社爱德万测试 测试用载体
JP2013104834A (ja) * 2011-11-16 2013-05-30 Advantest Corp 試験用キャリア
JP2013104833A (ja) * 2011-11-16 2013-05-30 Advantest Corp 試験用キャリア
KR101561446B1 (ko) * 2012-05-23 2015-10-19 가부시키가이샤 아드반테스트 시험용 캐리어 및 양부 판정 장치
KR101561450B1 (ko) * 2012-06-05 2015-10-19 가부시키가이샤 아드반테스트 시험용 캐리어
WO2013183478A1 (ja) * 2012-06-05 2013-12-12 株式会社アドバンテスト 試験用キャリア
JP5816365B2 (ja) * 2012-06-05 2015-11-18 株式会社アドバンテスト 試験用キャリア
US9645173B2 (en) 2012-06-05 2017-05-09 Advantest Corporation Test carrier
KR20160004909A (ko) * 2014-07-03 2016-01-13 가부시키가이샤 아드반테스트 시험용 캐리어
KR101696677B1 (ko) * 2014-07-03 2017-01-23 가부시키가이샤 아드반테스트 시험용 캐리어
US9817024B2 (en) 2014-07-03 2017-11-14 Advantest Corporation Test carrier for mounting and testing an electronic device

Also Published As

Publication number Publication date
US20110089968A1 (en) 2011-04-21
US8653846B2 (en) 2014-02-18
TW201126626A (en) 2011-08-01
KR101186800B1 (ko) 2012-09-28
TW201130067A (en) 2011-09-01
US20120235699A1 (en) 2012-09-20
TWI476848B (zh) 2015-03-11
CN102044450A (zh) 2011-05-04
CN102044450B (zh) 2012-12-05
US9030223B2 (en) 2015-05-12
JP2011086880A (ja) 2011-04-28
KR20120061979A (ko) 2012-06-13
JPWO2011048834A1 (ja) 2013-03-07
JP5529154B2 (ja) 2014-06-25
CN102576046A (zh) 2012-07-11
KR101364486B1 (ko) 2014-02-20
KR20110043441A (ko) 2011-04-27

Similar Documents

Publication Publication Date Title
JP5529154B2 (ja) 試験用キャリア
JP5702701B2 (ja) 試験用キャリア
JP5629670B2 (ja) 試験用キャリア
KR101418751B1 (ko) 시험용 캐리어
JP5616119B2 (ja) 試験用キャリア
JP5702705B2 (ja) 試験用キャリア
KR101494248B1 (ko) 시험용 캐리어 및 시험용 캐리어의 조립방법
JP5752002B2 (ja) 試験用キャリア
JP5816365B2 (ja) 試験用キャリア
WO2013176128A1 (ja) 試験用キャリア、良否判定装置、及び良否判定方法
JP5922769B2 (ja) 試験用キャリア

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080042423.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10824686

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011537155

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20127009688

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13502655

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10824686

Country of ref document: EP

Kind code of ref document: A1