KR101561450B1 - 시험용 캐리어 - Google Patents

시험용 캐리어 Download PDF

Info

Publication number
KR101561450B1
KR101561450B1 KR1020147023723A KR20147023723A KR101561450B1 KR 101561450 B1 KR101561450 B1 KR 101561450B1 KR 1020147023723 A KR1020147023723 A KR 1020147023723A KR 20147023723 A KR20147023723 A KR 20147023723A KR 101561450 B1 KR101561450 B1 KR 101561450B1
Authority
KR
South Korea
Prior art keywords
wiring
die
substrate
test carrier
film
Prior art date
Application number
KR1020147023723A
Other languages
English (en)
Other versions
KR20140127277A (ko
Inventor
키요토 나카무라
Original Assignee
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아드반테스트 filed Critical 가부시키가이샤 아드반테스트
Publication of KR20140127277A publication Critical patent/KR20140127277A/ko
Application granted granted Critical
Publication of KR101561450B1 publication Critical patent/KR101561450B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices

Abstract

본 발명은 시험용 캐리어에 관한 것으로서, 시험용 캐리어(10)는 베이스 부재(20)와 커버 부재(60)를 구비하고, 베이스 부재는 다이(90)와 전기적으로 접속하는 배선(52)을 갖는 다층 기판(50)과, 다층 기판(50)을 지지하는 베이스 필름(40)을 구비하고, 커버 부재(60)는 개구(61)를 갖는 틀 형상의 커버 프레임(70)을 구비하고, 다층 기판(50)의 크기는 다이와 대향하는 대향면을 따르는 방향에서 다이(90)보다 크고 또한 개구(61)보다 작은 것을 특징으로 한다.

Description

시험용 캐리어{Test carrier}
본 발명은 다이에 형성된 집적 회로 등의 전자 회로를 시험하기 위하여, 해당 다이칩이 실장되는 시험용 캐리어에 관한 것이다.
문헌의 참조에 의한 조합이 인정되는 지정국에 대해서는, 2012년 6월 5일 일본에 출원된 특허출원 2012-128088호에 기재된 내용을 참조하여 본 명세서에 조합하여, 본 명세서에 기재된 일부로 한다.
베어 칩 상태의 반도체 칩이 일시적으로 실장되는 시험용 캐리어로서, 접촉 시트와 케이스 사이의 공간에, 베어 칩 상태의 반도체 칩을 끼워 넣음으로써, 일시적으로 반도체 칩을 실장하는 시험용 캐리어에서, 접촉 시트가, 필름 위에 상기 칩의 전극 패턴에 대응하여 형성된 도전성 접촉 패드와, 접촉 패드에 접속되어, 외부 시험 장치와의 접촉을 취하기 위한 도전성 배선 패턴에 의해 형성되는 것이 알려져 있다(예를 들면 특허 문헌 1 참조).
특허 문헌 1 : 특개평 7-263504호 공보
상기 시험용 캐리어는 칩의 핀 수가 많은 경우에는 칩과의 전기적인 접점 부분인 접촉 패드 및 배선의 수를 많이 해야 할 필요가 있지만, 접촉 패드와 접속되는 부분의 배선 패턴의 밀도가 높아져서, 배선 간의 절연 거리를 충분히 확보 할 수 없기 때문에, 다핀화한 칩에 대응 할 수 없는 문제가 있다.
본 발명이 해결하고자 하는 기술적 과제는 칩의 다핀화에 대응한 시험용 캐리어를 제공하는 것이다.
[1] 본 발명에 따른 시험용 캐리어는, 피시험 전자 부품을 홀드하는 제 1 부재와, 상기 제 1 부재에 포개져서 상기 피시험 전자 부품을 덮는 제 2 부재를 구비한 시험용 캐리어로서, 상기 제 1 부재는 상기 피시험 전자 부품과 전기적으로 접속되는 배선을 갖는 다층 기판과, 상기 다층 기판을 지지하는 지지 기판을 구비하고, 상기 제 2 부재는 개구를 갖는 틀 형상의 프레임을 구비하고, 상기 다층 기판의 크기는 상기 피시험 전자 부품과 대향하는 대향면을 따르는 방향에서, 상기 피시험 전자 부품보다 크고, 또한 상기 개구부보다 작은 것을 특징으로 한다.
[2] 상기 발명에서, 상기 1 부재는 외부 단자를 구비하고, 상기 다층 기판의 배선은 상기 지지 기판의 배선을 통하여 상기 외부 단자에 접속되어도 좋다.
[3] 상기 발명에서, 상기 지지 기판의 배선은 상기 대향면을 따르는 방향에서, 상기 다층 기판의 배선보다 바깥쪽의 위치에 형성되어도 좋다.
본 발명에 따르면, 핀 수가 많아져도, 다층 기판에 의해 피시험 전자 부품에 가까운 부분의 배선 밀도를 높일 수 있기 때문에, 다수 핀에 대응한 시험용 캐리어를 실현할 수 있다.
도 1은 본 발명의 실시 형태에서의 디바이스 제조 공정의 일부를 도시한 플로우 차트이다.
도 2는 본 발명의 실시 형태에서의 시험용 캐리어의 분해 사시도이다.
도 3은 본 발명의 실시 형태에서의 시험용 캐리어의 단면도이다.
도 4는 본 발명의 실시 형태에서의 시험용 캐리어의 다층 기판의 단면도의 일부이다.
도 5는 도 3의 V부의 확대도이다.
이하, 본 발명의 실시 형태를 도면에 기초하여 설명한다.
도 1은 본 실시 형태에서의 디바이스 제조 공정의 일부를 도시한 플로우 차트이다.
본 실시 형태에서는 반도체 웨이퍼의 다이싱 후(도 1의 공정 S10 이후)이며, 최종 패키징 전(공정 S50의 이전)에 다이(90)에 조립된 전자 회로의 시험을 수행한다(공정 S20 ~ S40).
본 실시 형태에서는 먼저 캐리어 조립 장치(미도시)에 의해 다이(90)를 시험용 캐리어(10)에 일시적으로 실장한다(공정 S20). 이어서, 상기 시험용 캐리어(10)를 통하여 다이(90)와 시험 장치(미도시)를 전기적으로 접속함으로써, 다이(90)에 형성된 전자 회로의 시험을 실행한다(공정 S30). 그리고, 이 시험이 종료되면 시험용 캐리어(10)에서 다이(90)를 취출한 후(공정 S40)에, 상기 다이(90)를 정식 패키징함으로써, 디바이스가 최종 제품으로 완성된다.
이하에, 본 실시 형태에서의 다이(90)가 일시적으로 실장되는(임시 패키징되는) 시험용 캐리어(10)의 구성에 대하여 도 2 ~ 도 9를 참조하면서 설명한다.
도 2 ~ 도 5는 본 실시 형태에서의 시험용 캐리어를 도시한 도면이다.
본 실시 형태에서의 시험용 캐리어(10)는, 도 2 ~ 도 4에 도시한 바와 같이, 다이(90)가 적재되는 베이스 부재(20)와, 상기 베이스 부재(20)에 포개져서 다이(90)를 덮고 있는 커버 부재(60)를 구비하고 있다. 상기 시험용 캐리어(10)는 베이스 부재(20)와 커버 부재(60) 사이에 다이(90)를 끼워 넣음으로써, 다이(90)를 홀드한다. 본 실시 형태에서의 다이(90)는 본 발명에서의 피시험 전자 부품의 일례에 상당한다.
베이스 부재(20)는 베이스 프레임(30)과, 베이스 필름(40)과, 다층 기판(50)을 구비하고 있다. 본 실시 형태에서의 베이스 필름(40)이 본 발명에서의 제 1 부재의 일례에 상당한다.
베이스 프레임(30)은 높은 강성(적어도 베이스 필름(40)보다 높은 강성)을 갖고, 중앙에 개구(31)가 형성된 리지드 기판이다. 상기 베이스 프레임(30)을 구성하는 재료로는 예를 들면, 폴리 이미드 수지, 폴리 아미드 이미드 수지, 글라스 에폭시 수지, 세라믹스, 글라스 등을 예시 할 수 있다.
한편, 베이스 필름(40)은 가요성을 갖는 필름이며, 중앙 개구(31)를 포함한 베이스 프레임(30)의 전면에 접착제(미도시)를 통하여 첩부되어 있다. 이와 같이, 본 실시 형태에서는, 가요성을 갖는 베이스 필름(40)이 강성이 높은 베이스 프레임(30)에 첩부되어 있기 때문에, 베이스 부재(20)의 핸들링성의 항샹을 도모할 수 있다.
또한, 베이스 필름(40)은 다층 기판(50)을 지지하는 기판이다. 한편, 본 실시 형태에서의 베이스 필름(40)이 본 발명에서의 지지 기판의 일례에 상당한다.
한편, 베이스 프레임(30)을 생략하고, 베이스 필름(40) 및 다층 기판(50) 만으로 베이스 부재(20)를 구성하여도 좋다.
다층 기판(50)은 다층으로 형성된 기판으로서, 베이스 프레임(30)의 측면 중, 다이(60)와 대향하는 면의 중앙에 접착제(미도시)를 통하여 첩부되어 있다. 다층 기판(50)은 베이스 필름(40)에 형성된 배선 패턴(42)과, 다이(90)와 접점을 취하는 범프(54) 사이에서 전기적인 도통을 형성하기 위한 배선 회로를 갖고 있다.
도 2에 도시한 바와 같이, 시험용 캐리어(10)는 베이스 필름(40)의 측면의 중앙 부분에 다이(90)를 실장한다. 그리고, 다이(90)의 핀이 수백을 초과한 다수의 핀으로 이루어지면 해당 중앙 부분에서의 배선 회로의 배치에 대하여 고밀도화가 요구된다. 따라서, 본 예에서는 고밀도가 요구되는 부분을 다층화함으로써 다수 핀의 다이(90)에 대응하도록 되어 있다. 그 한편, 베이스 필름(40)의 외연측에서는 중앙 부분에 비해 배선 배치를 형성하는 공간이 크다. 따라서 베이스 프레임(30)의 외연측에는 다층 기판(50)을 설치하지 않고, 베이스 프레임(40)의 표면상에 배선 패턴(42)을 형성하고 있다. 즉, 베이스 필름(40)의 표면상에서 다층 기판(50)의 외측에 배선 패턴(42)이 형성되어 있다.
그리고, 다층 기판(50)은 다이(90)와 대향하는 대향면을 따르는 방향에서, 다이(90)의 표면보다 크고, 커버 프레임(70)의 중앙의 개구(71)보다 작아지도록 형성되어 있다. 즉, 다층 기판(50)은 커버 프레임(70) 및 다이(90) 각각 대향하는 다층 기판(50)의 대향면의 면적은 다이(90)의 대향면의 면적보다 크고, 또한 개구(61)의 대향면의 면적보다 작아지도록 형성되어 있다.
다이(90)는 커버 프레임(70)의 개구(61)에 붙여진 커버 필름(80)과, 다층 기판(50) 사이에 협지되므로 배선 밀도는 그 사이에서 조밀하다. 또한, 일반적으로 다층 기판(50)은 베이스 필름(40)보다 비용이 더 든다. 따라서 다층 기판(50)의 크기를 상기와 같이 규정함으로써, 기판의 비용을 억제하면서 시험용 캐리어(10)의 다핀화를 실현하고 있다.
도 5에 도시한 바와 같이, 베이스 필름(40)은 필름 본체(41)와, 그 필름 본체(41)의 표면에 형성된 배선 패턴(42)과, 외부 전극(43)을 갖고 있다. 필름 본체(41)는 예를 들면, 폴리 이미드 필름 등으로 구성되어 있으며, 배선 패턴(42)은 예를 들면, 필름 본체(41) 위에 적층된 동박을 에칭함으로써 형성되어 있다.
배선 패턴(42)은 커버 부재(60)와 대향하는 대향면을 따르는 방향에서 다층 기판(50)의 배선(52)보다 외측의 위치에 형성되어 있다. 상기와 같이, 베이스 필름(40)의 표면상에서, 다층 기판(50)과의 접착하는 부분의 외측에서는 예를 들어, 도 2에 도시한 바와 같이 방사상으로 배선 패턴을 형성한 경우, 배선 간의 거리를 확보 할 수 있기 때문에 외측에서는 베이스 필름상의 배선 패턴(42)에 의해 배선을 형성하고 있다.
도 5에 도시한 바와 같이, 배선 패턴(42)의 일단은 본딩 와이어(44) 등의 배선에 의해 다층 기판(50)에 접속되어 있다. 배선 패턴(42)의 타단에는 외부 단자(43)가 형성되어 있다. 상기 외부 단자(43)에는 다이(90)에 형성된 전자 회로 시험 시 시험 장치의 콘택터(미도시)가 전기적으로 접촉하여 시험용 캐리어(10)를 통하여 다이(90)가 시험 장치에 전기적으로 접속된다.
한편, 배선 패턴(42)은 상기 구성에 한정되지 않는다. 특별히 도시하지 않지만, 예를 들면, 배선 패턴(42)의 일부를 베이스 필름(40)의 표면에 잉크젯 인쇄에 의해 실시간으로 형성하여도 좋다. 혹은 배선 패턴(42)의 모두를 잉크젯 인쇄에 의해 형성하여도 좋다.
또한, 외부 단자(43)의 위치는 상기 위치에 한정되지 않고, 외부 단자(43)를베이스 필름(40)의 하면에 형성하여도 좋다.
또한, 특별히 도시하지 않지만, 베이스 필름(40)에 더하여, 커버 필름(80)에 배선 패턴이나 외부 단자를 형성하거나, 커버 프레임(70)에 외부 단자를 형성하여도 좋다.
또한 본딩 와이어(44) 대신에, 잉크젯 등에 의한 묘화 방식으로 형성된 배선을 이용하여도 좋다.
도 3 ~ 도 5에 도시한 바와 같이, 다층 기판(50)은 기판 본체(51)와, 배선(52)과, 저항부(53)와, 범프(54)를 구비하고 있다. 다층 기판(50)은 기판 본체(51)를 구성하는 절연체와 배선(52)을 층상으로 적층한 기판이다. 베이스 필름(40)과 달리 다층 기판(50)은 층상으로 형성되어 있기 때문에 기판 본체(51)의 표면에 한정하지 않고, 내층에 배선(52)의 패턴이 형성되어 있다.
배선(52)은, 기판 본체(51)의 각층에 따라 형성된 배선이며, 각 배선(52)의 일단은 범프(54)에 접속되고, 타단은 본딩 와이어(44)를 통하여 배선 패턴(42)에 접속되어 있다. 배선(42)은 다이(90)의 측정 핀의 수와 대응되도록 형성되어 있다. 다층 기판(50)은 기판 본체(51)에 유연성을 갖게 하는 플렉시블 기판이더라도 좋고, 또한 리지드 기판이더라도 좋다. 배선(52)은 동 등의 저저항의 재료로 형성되어 있다.
저항부(53)는 고저항의 부분이며, 배선(52)의 일부에 형성되어 있다. 저항부(53)의 저항값이 배선(52)의 저항값보다 높아지도록 저항부(53)는 형성되어 있다. 또한, 저항부(53)의 선로 길이는 배선(52)의 선로 길이에 비해 충분히 짧게 함으로써, 시험 장치에서 송신되어, 배선(52)으로 전송되는 신호로의 영향을 줄여서 신호 감쇠를 방지 할 수 있다. 또한, 저항부(53)의 길이는 저항값을 계산할 때 분포 정수 회로에서 취급하는 것보다 집중 정수 회로로 취급 할 정도로 고주파 신호 파장보다 충분히 짧은 길이이다.
저항부(53)는 니크롬이나 탄탈 등으로 형성되어 있다. 또한, 저항부(53)는 단위 길이당 저항값을 배선(42)의 단위 길이당 저항값보다 크게 되도록 형성되어 있다.
여기서, 저항부(53)의 저항값과 측정 핀과의 관계에 대하여 설명한다. 다이(90)를 시험하는 시험 장치에는 출력 할 수 있는 상한 전력(정격 전력)이 장치마다 미리 정해져 있다. 다이(90)의 시험 시에는 출력 전력을 측정 핀마다 분산되도록 신호 출력이 배선(52)을 통하여, 다이(90)의 핀에 입력된다. 이 때, 다이(90)의 시험을 가능하게 하기 위한, 신호 출력 전압의 하한값(1핀당의 하한 전압)은 미리 정해져 있어, 예를 들면 1.5 ~ 2.0V이다.
그리고, 시험용 캐리어(10)의 다핀화를 실현하기 위해서는 많은 핀, 각각에 대하여, 상기 하한값 이상의 전압을 입력하여야 하며, 시험 장치에 대하여 요구되는 전력은 커져 버린다. 그 한편으로, 상기와 같이 시험 장치의 정격 전력은 정해져 있다.
따라서, 본 예에서는 각 핀에 대한 신호 출력 전압을 하한값 이상으로 하면서 각 신호 출력 전류를 작게 함으로써 각 핀의 소비 전력을 억제한다. 그리고, 본 예에서는 각 신호 출력의 전류를 작게 하기 위하여 저항부(53)를 다층 기판(50)에 설치하고 있다.
시험 장치의 정격 출력을 본 예의 시험용 캐리어 핀으로 나누면 각 핀의 신호 출력이 산출된다. 그리고, 각 핀의 신호 출력의 하한 전압은 정해져 있기 때문에 상기 각 핀의 신호 출력을 하한 전압으로 나누면 저항부(53)에 필요한 저항값이 산출된다. 즉, 저항부(53)의 저항값을 산출된 상기 저항값 이상의 값으로 설정함으로써 각 핀의 신호 출력을 하한 전압 이상으로 하면서, 시험 장치의 소비 전력을 정격 전력 이하로 하여, 다핀의 다이(90)를 시험 할 수 있다.
따라서, 저항부(53)의 저항값은 시험 장치의 정격 전력과, 다이(90)와 시험용 캐리어(10)의 전기적인 접점인 핀의 수에 따라 설정되어 있다. 또한, 저항부(53)의 저항값에 대하여, 시험 장치의 소비 출력에 여유를 갖게 하기 위하여 정격 전력보다 낮은 출력 전력에서, 핀수로 나누면 각 핀의 신호 출력이 산출되고, 산출된 신호 출력을 신호 출력의 하한 전압으로 나눈 값을 저항값으로 설정하여도 좋다.
또한, 저항부(53)는 배선(52)의 일단에 배선 패턴(42)을 통하여 전기적으로 접속되어 있는 외부 단자(43)보다도 범프(54)에 가까운 측에 형성되어 있다. 또한, 바람직하게는 저항부(53)는 배선(52)에서 배선(52)의 양단 중 배선 패턴(42)에 접속된 일단보다도, 범프(54)에 접속된 타단에 가까운 측에 형성되어, 범프(54)에 최대한 가까운 위치에 형성되어도 좋다.
본 예와 달리, 저항부(53)를 범프(54)에서 떨어진 위치에 형성한 경우에는 저항부(53)와 범프(54) 사이의 배선(52)의 기생 성분에 의해, 신호가 열화(감쇠)되기 때문에, 다이(90)의 평가에 영향을 미친다. 한편, 저항부(53)를 범프(54)에 접근시킴으로써, 해당 기생 성분을 줄일 수 있기 때문에 범프(54)에서 다이(90)로 입력되는 신호의 열화(감쇠)를 억제 할 수 있다.
범프(54)는 다층 기판(50)과 다이(90)의 전기적인 도통을 도모하기 위한 부재로서 다이(90)의 전극 패드(91)의 배열과 대응하면서 기판 본체(51)의 표면상에 설치되어 있다. 범프(54)는 예를 들어 동이나 니켈을 함유한 도전성의 탄성재에 의해 형성되어 있으며, 예를 들어, 세미 애디티브법에 의해 형성되어 있다. 또한, 범프(54)는 기판 본체(51)의 표면상이며 배선(52)의 일단에 접속되어 있다.
도 2 ~ 도 4에 도시한 바와 같이, 커버 부재(60)는 커버 프레임(70)과, 커버 필름(80)을 구비하고 있다. 본 실시 형태에서의 커버 부재(60)가 본 발명에서의 제 2 부재의 일례에 상당한다.
커버 프레임(70)은 높은 강성(적어도 베이스 필름(40)보다도 높은 강성)을 갖고, 중앙에 개구(71)가 형성된 리지드 판이다. 상기 커버 프레임(70)은, 예를 들면, 글라스, 폴리 이미드 수지, 폴리 아미드 이미드 수지, 글라스 에폭시 수지, 세라믹스 등으로 구성되어 있다.
한편, 본 실시 형태에서의 커버 필름(80)은 베이스 필름(40)보다도 낮은 영률(낮은 경도)을 가지면서 자기 점착성(탁 성)을 갖는 탄성 재료로 구성된 필름이며, 베이스 필름(40)보다도 유연하게 되어 있다. 상기 커버 필름(80)을 구성하는 구체적인 재료로서는, 예를 들면 실리콘 고무나 폴리 우레탄 등을 예시 할 수 있다. 여기에서「자기 점착성」은 점착제나 접착제를 사용하지 않고 피점착물에 점착 할 수 있는 특성을 의미한다.
또한, 커버 필름(80)과 베이스 필름(40)의 쌍방이 자기 점착성을 가져도 좋다.
도 2 ~ 도 4로 되돌아가서, 커버 필름(80)은 중앙 개구(71)를 포함한 커버 프레임(70)의 전면에 접착제(미도시)에 의해 첩부되어 있다. 본 실시 형태에서는 유연한 커버 필름(80)이 강성이 높은 커버 프레임(70)에 첩부되어 있기 때문에, 커버 부재(60)의 핸들링성의 향상을 도모 할 수 있다.
이상 설명한 시험용 캐리어(10)는 다음과 같이 조립된다.
즉, 먼저 커버 부재(60)를 반전시켜 전극 패드(91)가 위쪽을 향한 자세로 커버 필름(80) 상에 다이(90)를 적재한다. 또한, 도 9에 도시한 바와 같이, 베이스 필름(40)에 자기 점착성이 부여되어 있는 경우에는 다층 기판(50) 상에 다이(90)를 적재한다.
이 때, 본 실시 형태에서는 상술한 바와 같이, 커버 필름(80)이 자기 점착성을 갖고 있기 때문에 다이(90)를 커버 필름(80) 상에 적재하는 것만으로 다이(90) 를 커버 필름(80)에 임시 고정 할 수 있다.
이어서, 커버 부재(60) 상에 베이스 부재(20)를 포개서, 베이스 필름(40) 및 다층 기판(50)과 커버 필름(80)의 사이에 형성된 수용 공간 내에 다이(90)를 수용하여, 다이(90)를 끼워 넣는다.
이 때, 본 실시 형태에서는 커버 필름(80)이 자기 점착성을 갖고 있기 때문에, 베이스 필름(40)과 커버 필름(80)을 밀착시키는 것만으로 이들이 접합되어, 베이스 부재(20)와 커버 부재(60)가 일체화된다.
또한, 본 실시 형태에서는 커버 필름(80)이 베이스 필름(40)보다도 유연하게 되어 있고, 다이(90)의 두께만큼 커버 필름(80)의 텐션이 상승한다. 상기 커버 필름(40)의 텐션에 의해, 다이(90)가 베이스 필름(40)에 밀착되기 때문에, 다이(90)의 위치 어긋남을 방지 할 수 있다.
또한, 베이스 필름(40)에서 배선 패턴(42)이 형성되어 있는 부분에 레지스트 등의 수지층을 형성하여도 좋다. 이에 따라, 배선 패턴(42)의 요철을 경감시키기 때문에, 베이스 필름(40)과 커버 필름(80)의 접합이 강화된다.
이상과 같이 조립된 시험용 캐리어(10)는 특별히 도시하지 않은 시험 장치로 운반되어, 상기 시험 장치의 콘택터가 시험용 캐리어(10)의 외부 단자(44)에 전기적으로 접촉되어, 시험용 캐리어(10)를 통하여 시험 장치와 다이(90)의 전자 회로가 전기적으로 접속되어 다이(90)의 전자 회로의 시험이 실행된다.
한편, 본 발명의 변형예로서, 범프(54)를 저항부(53)와 같이 고저항으로 하여도 좋다. 범프(53)의 저항값은 범프(53)에 포함되는 도전재의 함유량을 조정함으로써 설정된다. 그리고, 범프(53)의 저항값은 저항부(53)와 마찬가지로, 시험 장치의 정격 전력과, 다이(90)와 시험용 캐리어(10)의 전기적인 접점인 핀의 수에 따라 설정되어 있다. 이에 따라, 1핀당의 소비 전력을 낮출 수 있어, 다핀화에 대응한 시험용 캐리어(10)를 실현 할 수 있다.
또한, 본 예는 다층 기판(50)에, 시험용 신호에 영향을 미치는 노이즈를 억제하기 위한 노이즈 필터를 설치하여도 좋다. 노이즈 필터는 예를 들면 콘덴서를 포함한 회로로 구성되어 있다. 상기와 같이, 시험용 캐리어(10)는 다층 기판(50)을 구비하고 있기 때문에, 상기 다층 기판(50)에 회로 기능을 갖게 할 수 있다. 그리고, 그 회로 기능의 일례로서 노이즈 필터를 다층 기판(50)에 설치하고 있다.
또한, 상기 노이즈 필터는, 배선(52)에서, 배선(52)의 일단에 배선 패턴(42)을 통하여 전기적으로 접속되어 있는 외부 단자(43)보다도 범프(54)에 가까운 측에 형성되더라도 좋다. 또한, 바람직하게는 저항부(53)는 배선(52)에서, 배선(52)의 양단 중, 배선 패턴(42)에 접속된 일단보다도 범프에 접속된 타단에 가까운 측에 형성되더라도 좋다. 이에 따라 다이(90)의 근방에, 노이즈 필터를 배치 할 수 있으며, 노이즈 억제 효과를 높일 수 있다.
한편, 이상 설명한 실시 형태는 본 발명의 이해를 용이하게 하기 위하여 기재된 것으로서, 본 발명을 한정하기 위하여 기재된 것은 아니다. 따라서, 상기의 실시 형태에 개시된 각 요소는 본 발명의 기술적 범위에 속하는 모든 설계 변경 및 균등물을 포함하는 취지이다.
10 …시험용 캐리어
20 …베이스 부재
30 …베이스 프레임
40 …베이스 필름
41 …필름 본체
42 …배선 패턴
43 …외부 전극
44 …본딩 와이어
50 …다층 기판
51 …기판 본체
52 …배선
53 …저항부
54 …범프
60 …커버 부재
70 …커버 프레임
71 …개구
80 …커버 필름
90 …다이
91 …전극 패드

Claims (3)

  1. 피시험 전자 부품을 홀드하는 제 1 부재와,
    상기 제 1 부재에 포개져서 상기 피시험 전자 부품을 덮는 제 2 부재를 구비한 시험용 캐리어로서,
    상기 제 1 부재는,
    상기 피시험 전자 부품과 전기적으로 접속하는 배선을 갖는 다층 기판과,
    상기 다층 기판을 지지하는 지지 기판을 구비하고,
    상기 제 2 부재는 개구를 갖는 틀 형상의 프레임을 구비하고,
    상기 다층 기판의 크기는,
    상기 피시험 전자 부품과 대향하는 대향면을 따르는 방향에서, 상기 피시험 전자 부품보다도 크고, 또한, 상기 개구보다 작은 것을 특징으로 하는 시험용 캐리어.
  2. 청구항 1에 있어서,
    상기 1 부재는 외부 단자를 구비하고,
    상기 다층 기판의 배선은 상기 지지 기판의 배선을 통하여 상기 외부 단자에 접속되어 있는 것을 특징으로 하는 시험용 캐리어.
  3. 청구항 2에 있어서,
    상기 지지 기판의 배선은 상기 대향면을 따르는 방향에서, 상기 다층 기판의 배선보다 외측의 위치에 형성되어 있는 것을 특징으로 하는 시험용 캐리어.
KR1020147023723A 2012-06-05 2013-05-27 시험용 캐리어 KR101561450B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012128088 2012-06-05
JPJP-P-2012-128088 2012-06-05
PCT/JP2013/064607 WO2013183478A1 (ja) 2012-06-05 2013-05-27 試験用キャリア

Publications (2)

Publication Number Publication Date
KR20140127277A KR20140127277A (ko) 2014-11-03
KR101561450B1 true KR101561450B1 (ko) 2015-10-19

Family

ID=49711871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147023723A KR101561450B1 (ko) 2012-06-05 2013-05-27 시험용 캐리어

Country Status (5)

Country Link
US (1) US9645173B2 (ko)
JP (1) JP5816365B2 (ko)
KR (1) KR101561450B1 (ko)
TW (1) TWI482980B (ko)
WO (1) WO2013183478A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104302317B (zh) 2012-05-16 2016-07-06 Kj生物科学有限公司 新型和改进的流感疫苗

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048834A1 (ja) * 2009-10-19 2011-04-28 株式会社アドバンテスト 試験用キャリア
JP2011237260A (ja) * 2010-05-10 2011-11-24 Advantest Corp キャリア分解装置及びキャリア分解方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3721237A1 (de) * 1987-06-27 1989-01-05 Boehringer Mannheim Gmbh Diagnostischer testtraeger und verfahren zu dessen herstellung
US5109981A (en) * 1990-03-19 1992-05-05 R. H. Murphy Company, Inc. Carrier and carrier system for flatpack integrated circuits
US5828224A (en) 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
JP4162058B2 (ja) * 1996-06-21 2008-10-08 富士通株式会社 半導体装置の支持装置、半導体装置の固定方法及び半導体装置の支持装置からの離脱方法
US5986459A (en) * 1994-03-18 1999-11-16 Fujitsu Limited Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier
JP3491700B2 (ja) 1994-03-18 2004-01-26 富士通株式会社 半導体集積回路装置の試験用キャリア
DE10392309T5 (de) 2002-10-31 2005-01-05 Advantest Corp. Eine Anschlusseinheit, eine Platine zum Befestigen eines Prüflings, eine Nadelkarte und eine Bauelemente-Schnittstellenpartie
KR20070116250A (ko) 2005-06-07 2007-12-07 가부시키가이샤 아드반테스트 어댑터, 그 어댑터를 구비한 인터페이스 장치 및 전자부품시험장치
TWM361020U (en) * 2009-02-10 2009-07-11 Chipsip Technology Co Ltd Test tool

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048834A1 (ja) * 2009-10-19 2011-04-28 株式会社アドバンテスト 試験用キャリア
JP2011237260A (ja) * 2010-05-10 2011-11-24 Advantest Corp キャリア分解装置及びキャリア分解方法

Also Published As

Publication number Publication date
TWI482980B (zh) 2015-05-01
US20150130494A1 (en) 2015-05-14
US9645173B2 (en) 2017-05-09
JP5816365B2 (ja) 2015-11-18
KR20140127277A (ko) 2014-11-03
TW201411154A (zh) 2014-03-16
JPWO2013183478A1 (ja) 2016-01-28
WO2013183478A1 (ja) 2013-12-12

Similar Documents

Publication Publication Date Title
KR101364486B1 (ko) 시험용 캐리어
US8120164B2 (en) Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof
KR101561450B1 (ko) 시험용 캐리어
KR101561451B1 (ko) 시험용 캐리어
KR101418751B1 (ko) 시험용 캐리어
KR101561446B1 (ko) 시험용 캐리어 및 양부 판정 장치
KR101561444B1 (ko) 시험용 캐리어
KR101494248B1 (ko) 시험용 캐리어 및 시험용 캐리어의 조립방법
US20130120014A1 (en) Test carrier
US8850907B2 (en) Test carrier
JP2005079387A (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
US8952383B2 (en) Test carrier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 5