KR101186800B1 - 전자부품 실장장치 및 전자부품의 실장방법 - Google Patents

전자부품 실장장치 및 전자부품의 실장방법 Download PDF

Info

Publication number
KR101186800B1
KR101186800B1 KR20100096730A KR20100096730A KR101186800B1 KR 101186800 B1 KR101186800 B1 KR 101186800B1 KR 20100096730 A KR20100096730 A KR 20100096730A KR 20100096730 A KR20100096730 A KR 20100096730A KR 101186800 B1 KR101186800 B1 KR 101186800B1
Authority
KR
South Korea
Prior art keywords
substrate
electronic component
imaging
image information
wiring pattern
Prior art date
Application number
KR20100096730A
Other languages
English (en)
Other versions
KR20110043441A (ko
Inventor
요시나리 고구레
야스히데 타케다
Original Assignee
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아드반테스트 filed Critical 가부시키가이샤 아드반테스트
Publication of KR20110043441A publication Critical patent/KR20110043441A/ko
Application granted granted Critical
Publication of KR101186800B1 publication Critical patent/KR101186800B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component

Abstract

시험용 캐리어에 배선패턴을 정확하게 형성하는 것이 가능한 전자부품 실장장치를 제공한다.
전자부품 실장장치(1)는 시험용 캐리어(60)의 베이스부재(70)의 플렉시블 기판(74)을 촬상하여 제1 화상정보를 생성하는 제1 카메라(123)와, 제1 화상정보로부터 플렉시블 기판(74)의 얼라인먼트 마크(79)의 위치를 검출하고, 얼라인먼트 마크(79)의 위치에 기초하여, 플렉시블 기판(74)에서의 제1 배선패턴(78)의 인쇄개시위치(782)를 산출하는 화상처리장치(40)와, 플렉시블 기판(74)상에 인쇄개시위치(782)로부터 제1 배선패턴(78)을 형성하는 인쇄헤드(122)와, 제1 배선팬턴(78)이 형성된 플렉시블 기판(74)에 다이(90)를 실장하는 제2 반송아암(21)을 구비하고 있다.

Description

전자부품 실장장치 및 전자부품의 실장방법{ELECTRONIC COMPONENT MOUNTING APPARATUS AND ELECTRONIC COMPONENT MOUNTING METHOD}
본 발명은 다이에 조립된 집적회로소자 등의 전자회로소자를 시험하기 위하여, 상기 다이를 시험용 캐리어에 일시적으로 실장하는 전자부품 실장장치 및 전자부품의 실장방법에 관한 것이다.
반도체 웨이퍼로부터 다이싱된 다이가 일시적으로 실장되는 시험용 캐리어로서, 2장의 필름 사이에 다이를 끼워넣는 것이 알려져 있다(예컨대 특허문헌 1 참조).
[특허문헌 1] 일본특허공개 2003-344484호 공보
이러한 시험용 캐리어에서는 필름의 외주부에 단단한 기판을 추가함으로써 핸들링성이 향상된다. 또한, 다이를 실장하기 직전에 필름상에 배선패턴을 인쇄함으로써 협피치의 범프를 갖는 다이에도 대응할 수가 있다.
그렇지만, 필름이 단단한 기판에 대하여 상대적으로 어긋나 있는 경우에는 필름상에 배선패턴을 정확하게 형성할 수 없는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 시험용 캐리어에 배선패턴을 정확하게 형성하는 것이 가능한 전자부품 실장장치 및 전자부품의 실장방법을 제공하는 것이다.
[1] 본 발명에 따른 전자부품 실장장치는, 제1 기판과, 상기 제1 기판상에 적층된 제2 기판을 갖는 시험용 캐리어에, 전자부품을 시험하기 위하여 일시적으로 실장하는 전자부품 실장장치로서, 상기 제2 기판을 촬상하여 제1 화상정보를 생성하는 제1 촬상수단과, 상기 제1 화상정보로부터 상기 제2 기판의 소정부분의 위치를 검출하고, 상기 소정부분의 위치에 기초하여, 상기 제2 기판에서의 제1 배선패턴의 형성개시위치를 인식하는 제1 인식수단과, 상기 제2 기판상에 상기 형성개시위치로부터 상기 제1 배선패턴을 형성하는 배선형성수단과, 상기 제1 배선패턴이 형성된 상기 제2 기판에 상기 전자부품을 실장하는 실장수단을 구비한 것을 특징으로 한다.
[2] 상기 발명에서, 상기 제2 기판에서의 상기 소정부분은 상기 제2 기판의 표면에 형성된 마크이어도 좋다.
[3] 상기 발명에서, 상기 전자부품을 촬상하여 제2 화상정보를 생성하는 제2 촬상수단과, 상기 제2 화상정보로부터 상기 전자부품의 입출력단자의 위치를 검출하고, 상기 입출력단자의 위치에 기초하여, 상기 제2 기판에서의 패드의 형성위치를 인식하는 제2 인식수단을 구비하고 있고, 상기 배선형성수단은 상기 형성개시위치와 상기 패드형성위치의 사이에 상기 배선패턴을 형성하여도 좋다.
[4] 상기 발명에서, 상기 제2 기판과, 상기 제2 기판에 실장된 상기 전자부품을 촬상하여 제3 화상정보를 생성하는 제3 촬상수단과, 상기 제3 화상정보로부터, 상기 전자부품의 입출력단자의 위치와, 상기 제2 기판의 패드의 위치를 검출하고, 상기 입출력단자의 위치와 상기 패드의 위치에 기초하여, 상기 패드에 대한 상기 입출력단자의 제1 옵셋량을 인식하는 제3 인식수단을 구비하고 있어도 좋다.
[5] 상기 발명에서, 상기 실장수단은 상기 제1 옵셋량을 상쇄하도록, 상기 전자부품을 상기 제2 기판에 실장하여도 좋다.
[6] 상기 발명에서, 상기 제3 촬상수단이 촬상하는 상기 제2 기판은 박막으로 구성되는 교정용 기판이어도 좋다.
[7] 상기 발명에서, 상기 제1 촬상수단이 상기 제2 기판을 촬상하여 생성한 제4 화상정보로부터, 상기 제2 기판의 상기 소정부분의 위치를 검출하는 동시에, 상기 배선형성수단에 의해 교정용 패턴이 형성된 상기 제2 기판을 상기 제1 촬상수단이 촬상하여 생성한 제5화상정보로부터, 상기 교정용 패턴의 위치를 검출하고, 상기 소정부분의 위치와 상기 교정용 패턴의 위치에 기초하여, 상기 배선형성수단에 대한 상기 제1 촬상수단의 제2 옵셋량을 인식하는 제4 인식수단을 구비하고 있어도 좋다.
[8] 상기 발명에서, 상기 배선형성수단은 상기 제2 옵셋량을 상쇄하도록, 상기 제2 기판상에 상기 배선패턴을 형성하여도 좋다.
[9] 상기 발명에서, 상기 배선형성수단은 상기 제2 기판상에 상기 제1 배선패턴을 잉크젯 인쇄하여도 좋다.
[10] 상기 발명에서, 상기 시험용 캐리어는, 상기 제1 배선패턴이 상기 배선형성수단에 의해 인쇄되는 제1 영역과, 제2 배선패턴이 미리 형성되어 있는 제2 영역을 가져도 좋다.
[11] 상기 발명에서, 상기 전자부품은 반도체 웨이퍼로부터 다이싱된 다이이어도 좋다.
[12] 본 발명에 따른 전자부품의 실장방법은, 제1 기판과, 상기 제1 기판상에 적층된 제2 기판을 갖는 시험용 캐리어에, 전자부품을 시험하기 위하여 일시적으로 실장하는 전자부품의 실장방법으로서, 상기 제2 기판을 촬상하여 제1 화상정보를 생성하는 제1 촬상스텝과, 상기 제1 화상정보로부터 상기 제2 기판의 소정부분의 위치를 검출하고, 상기 소정부분의 위치에 기초하여, 상기 제2 기판에서의 제1 배선패턴의 형성개시위치를 인식하는 제1 인식스텝과, 상기 제2 기판상에 상기 형성개시위치로부터 상기 제1 배선패턴을 형성하는 배선형성스텝과, 상기 제1 배선패턴이 형성된 상기 제2 기판에 상기 전자부품을 실장하는 실장스텝을 구비한 것을 특징으로 한다.
[13] 상기 발명에서, 상기 제2 기판에서의 상기 소정부분은 상기 제2 기판의 표면에 형성된 마크이어도 좋다.
[14] 상기 발명에서, 상기 전자부품을 촬상하여 제2 화상정보를 생성하는 제2 촬상스텝과, 상기 제2 화상정보로부터 상기 전자부품의 입출력단자의 위치를 검출하고, 상기 입출력단자의 위치에 기초하여, 상기 제2 기판에서의 패드의 형성위치를 인식하는 제2 인식스텝을 구비하고 있고, 상기 배선형성스텝에서 상기 형성개시위치와 상기 패드형성위치의 사이에 상기 배선패턴을 형성하여도 좋다.
[15] 상기 발명에서, 상기 제2 기판과, 상기 제2 기판에 실장된 상기 전자부품을 촬상하여 제3 화상정보를 생성하는 제3 촬상스텝과, 상기 제3 화상정보로부터, 상기 전자부품의 입출력단자와, 상기 제2 기판의 패드의 위치를 검출하고, 상기 입출력단자의 위치와 상기 패드의 위치에 기초하여, 상기 패드에 대한 상기 입출력단자의 제1 옵셋량을 인식하는 제3 인식스텝을 구비하고 있어도 좋다.
[16] 상기 발명에서, 상기 실장스텝에서, 상기 제1 옵셋량을 상쇄하도록, 상기 전자부품을 상기 제2 기판에 실장하여도 좋다.
[17] 상기 발명에서, 상기 제3 촬상스텝에서 촬상하는 상기 제2 기판은 박막으로 구성되는 교정용 기판이어도 좋다.
[18] 상기 발명에서, 상기 제1 촬상수단에 의해, 상기 제2 기판을 촬상하여 제4 화상정보를 생성하는 제4 촬상스텝과, 상기 제4 화상정보로부터 상기 제2 기판의 상기 소정부분의 위치를 검출하는 제1 위치검출스텝과, 배선형성수단에 의해 상기 제2 기판상에 교정용 패턴을 형성하는 교정용 패턴형성스텝과, 상기 제1 촬상수단에 의해, 상기 교정용 패턴이 형성된 상기 제2 기판을 촬상하여 제5화상정보를 생성하는 제5촬상스텝과, 상기 제5화상정보로부터 상기 교정용 패턴의 위치를 검출하는 제2 위치검출스텝과, 상기 소정부분의 위치와 상기 교정용 패턴의 위치에 기초하여, 상기 배선형성수단에 대한 상기 제1 촬상수단의 제2 옵셋량을 인식하는 제4 인식스텝을 구비하고 있어도 좋다.
[19] 상기 발명에서, 상기 배선형성스텝에서, 상기 제2 옵셋량을 상쇄하도록, 상기 제2 기판상에 상기 제1 배선패턴을 형성하여도 좋다.
[20] 상기 발명에서, 상기 배선형성스텝에서, 상기 제2 기판상에 상기 제1 배선패턴을 잉크젯 인쇄하여도 좋다.
[21] 상기 발명에서, 상기 시험용 캐리어는, 상기 배선형성스텝에서 상기 제1 배선패턴이 인쇄되는 제1 영역과, 제2 배선패턴이 미리 형성되어 있는 제2 영역을 가져도 좋다.
[22] 상기 발명에서, 상기 전자부품은 반도체 웨이퍼로부터 다이싱된 다이이어도 좋다.
본 발명에서는 제2 기판의 소정부분의 위치에 기초하여, 제2 기판에서의 배선패턴의 형성개시위치를 인식함으로써, 제2 기판상에 배선패턴을 정확하게 형성할 수가 있다.
도1은 본 발명의 실시형태에서의 디바이스 제조공정의 일부를 도시한 플로우차트.
도2는 본 발명의 실시형태에서의 시험용 캐리어의 분해사시도.
도3은 본 발명의 실시형태에서의 시험용 캐리어의 단면도.
도4는 본 발명의 실시형태에서의 시험용 캐리어의 분해단면도.
도5는 도4의 V부의 확대도.
도6은 본 발명의 실시형태에서의 시험용 캐리어의 베이스부재를 도시한 평면도.
도7은 본 발명의 실시형태에서의 다이 실장장치의 전체구성을 도시한 평면도.
도8은 도7의 다이 실장장치의 베이스 공급부를 도시한 측면도.
도9는 도7의 다이 실장장치의 다이 공급부를 도시한 측면도.
도10은 도7의 다이 실장장치의 어셈블리부를 도시한 측면도.
도11은 도7의 다이 실장장치의 어셈블리부를 도시한 측면도.
도12는 본 발명의 실시형태에서의 시험용 캐리어로의 다이의 실장방법을 도시한 플로우차트.
도13은 도12의 스텝 S23을 설명하는 베이스 부재의 평면도.
도14는 도12의 스텝 S24를 설명하는 다이의 저면도.
도15는 본 발명의 실시형태에서 다이 실장장치의 제1 및 제2 반송아암에 의해 발생하는 이동오차의 교정방법을 도시한 플로우차트.
도16은 도15의 스텝 S106을 설명하는 베이스 부재 및 다이의 저면도.
도17은 본 발명의 실시형태에서 전자부품 실장장치의 배선형성모듈의 교정방법을 도시한 플로우차트.
도18은 도17의 스텝 S203을 설명하는 베이스부재의 평면도.
이하, 본 발명의 실시형태를 도면에 기초하여 설명한다.
도1은 본 실시형태에서의 디바이스 제조공정의 일부를 도시한 플로우차트이다.
본 실시형태에서는 원판상의 반도체 웨이퍼로부터 다이를 다이싱한 후(도1의 스텝 S10의 후)로서 최종 패키징을 수행하기 전(스텝 S50의 전)에, 다이에 조립된 전자회로소자의 시험을 수행한다(스텝 S20~S40). 이때, 본 실시형태에서는 우선 다이(90)를 시험용 캐리어(60)에 일시적으로 실장한다(스텝 S20). 다음에, 상기 시험용 캐리어(60)를 통하여 다이(90)와 시험장치(미도시)를 전기적으로 접속함으로써, 다이(90)에 조립된 전자회로소자의 시험을 실시한다(스텝 S30). 그리고, 상기 시험이 종료되면, 시험용 캐리어(60)로부터 다이(90)를 취출한 후(스텝 S40)에, 상기 다이(90)를 정식 패키징함으로써 디바이스가 최종품으로 완성된다(스텝 S50).
우선, 본 실시형태에서 시험을 위하여 다이(90)가 일시적으로 실장(임시 패키징)되는 시험용 캐리어(60)의 구성에 대하여 설명한다.
도2~도5는 본 실시형태에서의 시험용 캐리어를 도시한 도면이고, 도6은 그 시험용 캐리어의 베이스부재를 도시한 평면도이다.
본 실시형태에서의 시험용 캐리어(60)는 도2~도4에 도시한 바와 같이, 배선패턴(76),(78)(도5 및 도6 참조)이 형성되고, 다이(90)가 실장되는 베이스부재(70)와, 상기 베이스부재(70)를 덮는 커버부재(80)를 구비하고 있다. 상기 시험용 캐리어(60)는 베이스부재(70)와 커버부재(80)의 사이에 다이(90)를 끼워넣음으로써 다이(90)를 홀드한다.
베이스부재(70)는 중앙에 개구(71a)가 형성된 리지드 기판(71)과, 중앙개구(71a)가 형성되어 있는 리지드 기판(71)의 전면에 적층된 플렉시블 기판(74)을 구비하고 있다. 따라서, 플렉시블 기판(74)은 그 중앙부에서 변형 가능하게 되어 있는데 대하여, 그 외주부에서 리지드 기판(71)에 의해 변형 불가능하게 되어 있어, 시험용 캐리어(60)의 핸들링성의 향상이 도모된다.
리지드 기판(71)의 구체예로서는 예컨대 폴리아미드이미드 수지나 세라믹스, 글라스 등으로 구성되는 단층기판 또는 다층의 적층기판 등을 예시할 수가 있다. 한편, 플렉시블 기판(74)의 구체예로서는 예컨대 폴리이미드 수지로 구성되는 단층기판 또는 다층의 적층기판 등을 예시할 수 있다.
플렉시블 기판(74)은 도5 및 도6에 도시한 바와 같이, 제2 배선패턴(76)이 형성된 베이스필름(75)과, 상기 베이스필름(75)을 피복하는 커버레이(77)를 갖고 있다.
제2 배선패턴(76)은 예컨대 베이스필름(75)상에 적층된 동박을 에칭함으로써 미리 형성되어 있다. 한편, 커버레이(77)의 표면에는 잉크젯 인쇄에 의해 제1 배선패턴(78)이 형성되어 있다. 상기 제1 배선패턴(78)은 다이(90)를 베이스부재(70)에 실장하기 직전에, 후술하는 다이 실장장치(1)의 배선형성모듈(12)에 의해 리얼타임으로 인쇄된다.
상기 제1 배선패턴(78)의 일단은 커버레이(77)에 형성된 관통공(77a)을 통하여, 제2 배선패턴(76)의 일단에 접속되어 있다. 한편, 제1 배선패턴(78)의 타단에는 다이(90)의 입출력단자(91)가 접속되는 패드(781)가 형성되어 있다. 한편, 제1 배선패턴(78)의 일단은 후술하는 배선형성모듈(12)에 의한 인쇄의 개시위치(782)(인쇄개시위치)에 해당한다.
리지드 기판(71)에서 제2 배선패턴(76)의 타단에 대응하는 위치에는 스루홀(72)이 관통하고 있다. 제2 배선패턴(76)은 베이스필름(75)에 형성된 관통공(75a)을 통하여 스루홀(72)에 접속되어 있고, 상기 스루홀(72)은 리지드 기판(71)의 하면에 형성된 접속단자(73)에 접속되어 있다. 상기 접속단자(73)에는 다이(80)에 조립된 전자회로소자의 시험의 즈음에, 시험장치의 접촉자가 전기적으로 접촉한다. 한편, 제2 배선패턴(76)의 타단을 리지드 기판(71)의 중앙개구(71a)의 내측에 위치시켜, 접속단자(73)를 플렉시블 기판(74)의 이면에 형성하여도 좋다.
이상과 같이, 본 실시형태에서는 도5 및 도6에 도시한 바와 같이, 베이스부재(70)가 잉크젯 인쇄에 의해 제1 배선패턴(78)이 리얼타임으로 형성되는 제1 영역(701)과, 제2 배선패턴(76)이 미리 형성된 제2 영역(702)을 갖고 있다. 이와 같은 구성을 채용함으로써, 잉크젯 인쇄의 인쇄범위가 작아지기 때문에, 제1 배선패턴(78)의 인쇄시간의 단축화를 도모할 수가 있다. 한편, 제2 영역(702)에서, 제2 배선패턴(76)을 리지드 기판(71)에 형성하여도 좋다.
또한, 도6에 도시한 바와 같이, 커버레이(77)의 표면에서 대각선상에 위치하는 2개소의 귀퉁이부에는 제1 배선패턴(78)의 인쇄개시위치(782)의 인식 등에 사용되는 얼라인먼트 마크(79)가 형성되어 있다. 한편, 커버레이의 표면에서 2개소 이상에 얼라인먼트 마크가 형성되어 있으면, 얼라인먼트 마크의 수나 형성위치는 특별히 한정되지 않는다. 또한, 본 실시형태에서는 얼라인먼트 마크(79)가 십자형상을 갖고 있지만, 특별히 이 형상에 한정되지 않는다.
도2~도4로 돌아가서, 커버부재(80)도 중앙에 개구(81a)가 형성된 리지드 기판(81)과, 그 리지드 기판(81)에 적층된 플렉시블 기판(82)을 구비하고 있다. 따라서, 베이스부재(70)와 마찬가지로, 플렉시블 기판(82)은 그 중앙부에서 변형 가능하게 되어 있는 것에 대하여, 그 외주부에서 리지드 기판(81)에 의해 변형 불가능하게 되어 있다.
리지드 기판(81)의 구체예로서는 상술한 리지드 기판(71)과 마찬가지로, 예컨대 폴리아미드이미드 수지, 세라믹스, 글라스 등으로 구성되는 단층기판 또는 다층의 적층기판 등을 예시할 수 있다. 한편, 플렉시블 기판(82)의 구체예로서는 상술한 플렉시블 기판(74)과 마찬가지로, 예컨대 폴리이미드 수지로 구성되는 단층기판 또는 다층의 적층기판 등을 예시할 수 있다.
한편, 커버부재(80)를 플렉시블 기판(82)만으로 구성하여도 좋고, 개구(81a)가 형성되어 있지 않은 리지드 기판(81)만으로 구성하여도 좋다, 또한, 본 실시형태에서는, 커버부재(80)에는 배선패턴이 형성되어 있지 않지만, 특별히 이에 한정하지 않고, 베이스부재(70)를 대신하거나 베이스부재(70)에 더하여, 커버부재(80)에 배선패턴을 형성하여도 좋다. 또한, 커버부재(80)가 플렉시블 기판(82)을 갖는 경우에는 베이스부재(70)의 플렉시블 기판(74)을 리지드 기판에 대신하여도 좋다.
이상 설명한 시험용 캐리어(60)에는 다음과 같이 다이(90)를 실장한다. 즉, 입출력단자(91)를 패드(781)에 합한 상태에서 다이(90)를 베이스부재(70)상에 실장한 후에, 감압하에서 베이스부재(70)상에 커버부재(80)를 포개어 맞춘다. 다음에서, 베이스부재(70)와 커버부재(80)의 사이에 다이(90)를 끼워넣은 상태에서 대기압으로 되돌림으로써, 베이스부재(70)와 커버부재(80)의 사이에 다이(90)가 홀드된다. 한편, 다이(90)가 비교적 두꺼운 경우에는 도3에 도시한 구성과는 역으로, 리지드 기판(71),(81)끼리 직접 접촉하도록 베이스부재(70)와 커버부재(90)를 적층하여도 좋다.
다음에, 임시 패키징 공정(도1의 스텝 S20)에서 사용되는 다이 실장장치(1)에 대하여 설명한다.
도7은 본 실시형태에서의 다이 실장장치의 전체구성을 도시한 평면도, 도8은 그 다이 실장장치의 베이스 공급부를 도시한 측면도, 도9는 다이 실장장치의 다이 공급부를 도시한 측면도, 도10 및 도11은 다이 실장장치의 어셈블리부를 도시한 측면도이다.
본 실시형태에서의 다이 실장장치(1)는 다이(90)에 조립된 전자회로소자를 시험하기 위하여, 시험용 캐리어(60)에 다이(90)를 일시적으로 실장하기 위한 장치이다.
상기 다이 실장장치(1)는 도7에 도시한 바와 같이, 베이스부재(70)상에 제1 배선패턴(78)을 형성한 후에 상기 베이스부재(70)를 어셈블리부(30)에 공급하는 베이스공급부(10)와, 다이(90)의 입출력단자(91)의 위치를 검출한 후에 상기 다이(90)를 어셈블리부(30)에 공급하는 다이 공급부(20)와, 베이스부재(70), 다이(90) 및 커버부재(80)를 조합하는 어셈블리부(30)를 구비하고 있다.
베이스공급부(10)는 도7 및 도8에 도시한 바와 같이, 베이스부재(70)를 반송하는 제1 반송아암(11)과, 베이스부재(70)의 표면에 제1 배선패턴(78)을 인쇄하는 배선형성모듈(12)을 구비하고 있다.
제1 반송아암(11)은 베이스부재(70)를 흡착 홀드하는 흡착헤드(111)를 갖고 있고, 상기 흡착헤드(111)를 3차원적으로 이동시키는 것이 가능하게 되어 있다. 상기 제1 반송아암(11)은 베이스부재(70)를 다수 수용한 제1 스토커(13)로부터 회전스테이지(125)로 베이스부재(70)를 반송하는 동시에, 인쇄후의 베이스부재(70)를 회전스테이지(125)로부터 어셈블리부(30)의 조립스테이지(31)로 반송한다.
배선형성모듈(12)은 인쇄헤드(122) 및 제1 카메라(123)를 갖는 가동유닛(121)과, 가동유닛(121)을 이동시키는 이동기구(124)와, 제1 배선패턴(78)이 인쇄되는 베이스부재(70)를 홀드하는 회전스테이지(125)를 구비하고 있다.
가동유닛(121)에는 베이스부재(70)에 제1 배선패턴(78)을 잉크젯 인쇄에 의해 형성하는 인쇄헤드(122)가 설치되어 있다. 한편, 인쇄헤드(122)가 잉크젯 인쇄에 대신하여, 배선을 형성할 수 있는 레이저 인쇄 등의 방법에 의해 베이스부재(70)상에 제1 배선패턴(78)을 형성하여도 좋다.
또한, 상기 가동유닛(121)에는 베이스부재(70)를 촬상하는 제1 카메라(123)가 고정되어 있다. 상기 제1 카메라(123)는 베이스부재(70)를 촬상한 화상정보를 화상처리장치(40)로 송신 가능하게 되어 있다. 화상처리장치(40)는 후술하는 바와 같이, 상기 화상정보로부터 얼라인먼트 마크(79)의 위치를 검출하고, 그 검출결과에 기초하여 제1 배선패턴(78)의 인쇄개시위치(782)를 인식한다(도13 참조). 그리고, 제어장치(50)는 상기 인쇄개시위치(782)에 기초하여 배선형성모듈(12)을 제어한다. 한편, 상기 제1 카메라(123)는 인쇄헤드(122)와 제1 카메라(123)의 사이의 거리(W0)를 교정하는 경우에도 사용된다.
이동기구(124)는 예컨대 볼나사기구 등을 갖고 있고, 가동유닛(121)을 3차원적으로 이동시키는 것이 가능하게 되어 있다. 한편, 도7 및 도8에는 일방향의 볼나사기구밖에 도시하고 있지 않지만, 실제로는 X방향에 따른 볼나사기구와 Y방향에 따른 볼나사기구를 각각 구비하고 있는 동시에, 가동유닛(121)을 상하 이동시키기 위한 승강기구도 구비하고 있다.
회전스테이지(125)는 베이스기판(70)을 수용 가능한 오목상의 2개의 수용부(126)를 갖고 있고, 모터(127)로부터 전달되는 구동력에 의해 회전 가능하게 되어 있다. 그러므로, 일방의 수용부(126)에 제1 반송아암(11)이 베이스부재(70)를 공급하면서, 타방의 수용부(126)에서는 인쇄헤드(122)가 베이스부재(70)에 대하여 제1 배선패턴(78)을 인쇄하는 것이 가능하게 되어 있다.
이상의 배선형성모듈(12)에 의해 제1 배선패턴(78)이 형성된 베이스부재(70)는 제1 반송아암(11)에 의해 회전스테이지(125)로부터 어셈블리부(30)의 조립스테이지(31)로 반송된다.
다이 공급부(20)는 도7 및 도9에 도시한 바와 같이, 다이(90)를 반송하는 제2 반송아암(21)과, 다이(90)를 촬상하는 제2 카메라(22)를 구비하고 있다.
제2 반송아암(21)은 다이(90)를 흡착 홀드하는 흡착헤드(21)를 구비하고 있고, 상기 흡착헤드(211)를 3차원적으로 이동시키는 것이 가능하게 있다. 상기 제2 반송아암(21)은 다이(90)를 다수 수용한 제2 스토커(23)로부터 어셈블리(30)의 조립스테이지(31)로 다이(90)를 반송한다.
제2 카메라(22)는 제2 반송아암(21)에 홀드된 다이(90)를 아래쪽으로부터 촬상한다. 상기 제2 카메라(22)는 제1 카메라(123)와 마찬가지로, 다이(90)를 촬상한 화상정보를 화상처리장치(40)로 송신 가능하게 되어 있다. 화상처리장치(40)는 후술하는 바와 같이, 상기 화상정보로부터 다이(90)의 입출력단자(91)의 위치를 검출하고, 그 검출결과에 기초하여 패드형성위치(781)를 인식한다(도14 참조). 그리고, 제어장치(50)는 상기 패드형성위치(781)에 기초하여 배선형성모듈(12)을 제어한다.
어셈블리부(30)는 도7, 도10 및 도11에 도시한 바와 같이, 베이스공급부(10) 및 다이 공급부(20)로부터 베이스부재(70)와 다이(90)가 각각 공급되는 조립스테이지(31)와, 조립스테이지(31)에 커버부재(80)를 반송하여 시험용 캐리어(60)를 조립하는 조립아암(32)을 구비하고 있다.
조립스테이지(31)의 중앙부에는 베이스부재(70)를 수용 가능한 제1 오목부(311)가 형성되어 있다. 또한, 상기 제1 오목부(311)의 주위에는 진공펌프(45)에 접속된 제1 흡인라인(312)이 개구되어 있어, 베이스부재(70)를 흡착 홀드하는 것이 가능하게 되어 있다. 상기 제1 오목부(311)내에는 제1 반송아암(11)에 의해 베이스부재(70)가 재치되고, 또한 그 베이스부재(70)상에 제2 반송아암(21)에 의해 다이(90)가 실장된다.
또한, 제1 오목부(311)의 중앙부에는 제2 오목부(313)가 형성되어 있고, 상기 제2 오목부(313)내에 제3 카메라(314)가 설치되어 있다. 상기 제3 카메라(314)는 제1 및 제2 반송아암(11),(21)에 의해 발생되는 이동오차를 교정하기 위하여 사용되는 카메라이고, 제1 및 제2 카메라(123),(22)와 마찬가지로 화상처리장치(40)에 접속되어 있다.
조립아암(32)은 진공펌프(45)에 접속된 제2 흡인라인(322)을 통하여 커버부재(80)를 흡착 홀드하는 흡착헤드(321)를 갖고 있고, 흡착헤드(321)를 3차원적으로 이동시키는 것이 가능하게 되어 있다. 상기 조립아암(32)은 커버부재(80)를 다수 수용한 제3 스토커(33)로부터 조립스테이지(31)로 커버부재(80)를 반송한다.
또한, 조립아암(32)은 흡착헤드(321)를 둘러싸는 바닥이 있는(有底) 통 형상의 챔버헤드(323)를 갖고 있다. 상기 챔버헤드(323)는 흡착헤드(321)에 대하여 상대적으로 상하이동 가능하게 되어 있다. 또한, 상기 챔버(323)내에는 진공펌프(45)에 접속된 제3 흡인라인(324)이 개구되어 있다. 그러므로, 챔버헤드(323)를 조립스테이지(31)에 밀착시킨 상태에서, 제3 흡인라인(324)을 통하여 진공펌프(45)가 흡인함으로써, 챔버헤드(323)와 조립스테이지(31)에 의해 구획되는 밀폐공간(325)내를 감압하는 것이 가능하게 되어 있다.
다음에, 본 실시형태에서의 시험용 캐리어(60)로의 다이(90)의 실장방법에 대하여, 도12~도14를 참조하면서 설명한다.
도12는 본 실시형태에서의 다이의 실장방법을 도시한 플로우차트, 도13 및 도14는 도12의 스텝 S23 및 스텝 S24를 각각 설명하기 위한 도면이다. 한편, 도12는 도1에서의 스텝 S20의 상세한 순서에 해당한다.
도12에 도시한 바와 같이, 우선 제1 반송아암(11)이 베이스부재(70)를 제1 스토커(13)로부터 회전스테이지(125)로 반송하고, 제1 카메라(123)가 상기 베이스부재(70)를 촬상한다(스텝 S21).
제1 카메라(123)는 베이스부재(70)를 촬상한 화상정보(제1 화상정보)를 화상처리장치(40)로 송신한다. 화상처리장치(40)는 그 화상정보에 대하여 화상처리를 수행하여 2개소의 얼라인먼트 마크(79)의 위치를 검출한다(스텝 S22).
다음에, 화상처리장치(40)는 도13에 도시한 바와 같이, 그 얼라인먼트 마크(79)의 위치와, 얼라인먼트 마크(79)에 대한 제1 배선패턴(78)의 인쇄개시위치(782)의 상대위치(Xstr, Ystr)에 기초하여, 인쇄개시위치(782)를 산출한다(스텝 S23). 한편, 얼라인먼트 마크(79)에 대한 인쇄개시위치(782)의 상대위치(Xstr, Ystr)는 화상처리장치(40)에 미리 기억되어 있다.
또한, 본 실시형태에서는 스텝 S22에서 2개소의 얼라인먼트 마크(79)의 위치를 검출하고 있기 때문에, 플렉시블 기판(74)이 리지드 기판(71)에 대하여 상대적으로 기울어져 있는 경우에는 인쇄개시위치(782)를 산출할 때에 그 경사도 고려된다.
다음에, 제2 반송아암(21)이 다이(90)를 제2 스토커(23)로부터 제2 카메라(22)상으로 반송하고, 제2 카메라(22)가 그 다이(90)를 촬상한다(스텝 S24).
제2 카메라(22)는 다이(90)를 촬상한 화상정보(제2 화상정보)를 화상처리장치(40)로 송신한다. 화상처리장치(40)는 도14에 도시한 바와 같이, 그 화상정보에 대하여 화상처리를 수행하여 다이(90)의 입출력단자(91)의 위치를 검출하고(스텝 S25), 그 입출력단자(91)의 위치에 기초하여 제1 배선패턴(78)의 패드형성위치(781)를 인식한다(스텝 S26).
다음에, 화상처리장치(40)는 패드형성위치(781)를 제어장치(50)로 송신한다. 그리고, 제어장치(50)는 배선형성모듈(12)에 대하여, 인쇄개시위치(782)와 패드형성위치(781)의 사이에 제1 배선패턴(78)을 형성하도록 지령신호를 송신한다. 배선형성모듈(12)은 그 지령신호에 기초하여, 베이스부재(70)의 플렉시블 기판(74)의 표면에 제1 배선패턴(78)을 잉크젯 인쇄에 의해 형성한다(스텝 S27).
다음에, 제1 반송아암(11)이 베이스부재(70)를 회전스테이지(125)로부터 조립스테이지(31)로 반송하고, 제2 반송아암(21)이 그 베이스부재(70)상에 다이(90)를 실장한다(스텝 S28). 다음에서, 챔버헤드(323)를 조립스테이지(31)에 밀착시키고, 진공펌프(45)에 의해 밀폐공간(325)내를 감압한 후에, 조립아암(32)이 커버부재(80)를 베이스부재(70)상에 덮는다. 다음에서, 진공펌프(45)를 정지시켜 밀폐공간(325)내를 대기압으로 되돌림으로써, 베이스부재(70)와 커버부재(80)의 사이에 다이(90)가 홀드되어, 시험용 캐리어(60)가 완성된다(스텝 S29).
이상과 같이 다이(90)를 실장한 시험용 캐리어(60)는 도1에 도시한 바와 같이, 시험공정(S30)으로 보내진다. 상기 시험공정(S30)에서는 시험용 캐리어(60)의 접속단자(73)와 시험장치의 접촉자가 전기적으로 접촉함으로써, 시험용 캐리어(60)를 통하여 다이(90)가 시험장치와 전기적으로 접촉되어, 다이(90)에 조립된 전자회로소자의 시험이 실행된다.
다이(90)의 시험이 완료되면, 분해공정(S40)에서 베이스부재(70)와 커버부재(80)가 분해되어 시험용 캐리어(60)로부터 다이(90)가 취출된다. 다음에서, 상기 다이(90)를 정식 패키징함으로써 디바이스가 최종품으로 완성된다(스텝 S50).
이상과 같이, 본 실시형태에서는 베이스부재(70)의 플렉시블 기판(74)에 설치된 얼라인먼트 마크(79)의 위치에 기초하여 인쇄개시위치(782)를 인식하기 때문에, 플렉시블 기판(74)상에 제1 배선패턴(78)을 정확히 형성할 수가 있다.
또한, 본 실시형태에서는 다이(90)의 입출력단자(91)의 위치에 기초하여 패드형성위치(781)를 인식하기 때문에, 제2 반송아암(21)에 다이(90)가 비스듬하게 흡착 홀드되어 있거나, 다이(90)에서 입출력단자(91)의 위치에 제조불량이 있더라도 이들을 흡수할 수가 있다.
다음에, 본 실시형태에서 다이 실장장치(1)의 반송아암(11),(21)에 의해 발생되는 이동오차의 교정(캘리브레이션)방법에 대하여, 도15 및 도16을 참조하면서 설명한다.
도15는 본 실시형태에서 다이 실장장치의 제1 및 제2 반송아암에 의해 발생되는 이동오차의 교정방법을 도시한 플로우차트, 도16은 도15의 스텝 S106을 설명하기 위한 도면이다.
우선, 제1 반송아암(11)에 의해 교정용 베이스부재를 조립스테이지(31)로 반송하고(도15의 스텝 S101), 그 교정용 베이스부재상에 제2 반송아암(21)에 의해 다이(90)를 실장한다(스텝 S102).
한편, 특별히 한정하지 않지만, 교정용 베이스부재는 플렉시블 기판이 박막으로 구성되어 있는 점에서 상술한 베이스부재(80)와 다르다. 또한, 교정용 베이스부재의 표면에는 상술한 도12의 스텝 S21~스텝 S27과 마찬가지의 요령으로, 제1 배선패턴(78)이 형성되어 있다.
다음에서, 제3 카메라(314)에 의해 교정용 베이스부재와 다이(90)를 아래쪽으로부터 촬상하고(스텝 S103), 제3 카메라(314)는 교정용 베이스부재와 다이(90)를 촬상한 화상정보(제3 화상정보)를 화상처리장치(40)로 송신한다. 화상처리장치(40)는 그 화상정보에 대하여 화상처리를 수행하여, 교정용 베이스부재에 인쇄된 제1 배선패턴(78)의 패드(781)의 위치와, 다이(90)의 입출력단자(91)의 위치를 검출한다(스텝 S104 및 스텝 S105).
다음에서, 화상처리장치(40)는 도16에 도시한 바와 같이, 패드(781)에 대한 입출력단자(91)의 어긋남량(제1 옵셋량(Xoff1, Yoff1))을 산출하고, 그 산출결과를 제어장치(50)로 송신한다. 제어장치(50)는 예컨대 도12의 스텝 S28에서, 그 제1 옵셋량(Xoff1, Yoff1)을 상쇄하도록, 제2 반송아암(21)을 제어한다. 한편, 제어장치(50)가 예컨대 도12의 스텝 S27에서 그 제1 옵셋량(Xoff1, Yoff1)을 상쇄하도록 배선형성모듈(12)을 제어하여도 좋다.
이에 따라, 제1 및 제2 반송아암(11),(21)에 의해 발생되는 이동오차를 해소할 수가 있기 때문에, 베이스부재(70)의 플렉시블 기판(74)상에 제1 배선패턴(78)을 정밀도가 양호하게 형성할 수 있다. 한편, 이상 설명한 이동오차의 교정은 예컨대 다이(90)의 로트 변경시나 시업시 등의 특정의 타이밍에서 실시된다.
다음에, 본 실시형태에서 다이 실장장치(1)의 배선형성모듈(12)의 교정(캘리브레이션)방법에 대하여 도17 및 도18을 첨조하면서 설명한다.
도17은 본 실시형태에서 다이 실장장치의 배선형성모듈의 교정방법을 도시한 플로우차트, 도18은 도17의 스텝 S203을 설명하기 위한 도면이다.
우선, 제1 반송아암(11)에 의해 회전스테이지(125)상에 베이스부재(70)를 반송하고, 제1 카메라(123)에 의해 그 베이스부재(70)를 촬상한다(도17의 스텝 S201). 제1 카메라(123)는 베이스부재(70)를 촬상한 화상정보(제4 화상정보)를 화상처리장치(40)로 송신한다. 화상처리장치(40)는 그 화상정보에 대하여 화상처리를 수행하여, 얼라인먼트 마크(79)의 위치를 검출한다(스텝 S202).
다음에서, 배선형성모듈(12)이 도18에 도시한 바와 같이, 인쇄헤드(122)에 의해 교정용 배선패턴(78B)을 플렉시블 기판(74)상에 인쇄한다(스텝 S203). 한편, 교정용 배선패턴(78B)의 형상은 특별히 한정되지 않는다.
다음에서, 제1 카메라(123)에 의해 베이스부재(70)를 다시 촬상한다(스텝 S204). 제1 카메라(123)는 인쇄후의 베이스부재(70)를 촬상한 화상정보(제5화상정보)를 화상처리장치(40)로 송신한다. 화상처리장치(40)는 그 화상정보에 대하여 화상처리를 수행하여, 교정용 배선패턴(78B)의 위치를 검출한다(스텝 S205).
다음에서, 화상처리장치(40)는 얼라인먼트 마크(79)의 위치로부터 교정용 배선패턴(78B)의 이론상의 위치를 산출한다. 또한, 화상처리장치(40)는 그 이론위치와, 스텝 S205에서 검출한 교정용 배선패턴(78B)의 실제의 위치와 비교하여, 이론위치에 대한 실제위치의 어긋남량(제2 옵셋량(Xoff2, Yoff2)을 산출하고, 그 산출결과를 제어장치(50)로 송신한다. 제어장치(50)는 예컨대 도12의 스텝 S27에서, 그 제2 옵셋량(Xoff2, Yoff2)을 상쇄하도록, 배선형성모듈(12)을 제어한다.
이에 따라, 배선형성모듈(11)에서 인쇄헤드(122)와 제1 카메라(123)의 간격(W0)(도8 참조)의 변동을 해소할 수가 있기 때문에, 베이스부재(70)의 플렉시블 기판(74)상에 제1 배선패턴(78)을 정밀도가 양호하게 형성할 수가 있다. 한편, 이상 설명한 배선모듈(12)의 교정은 예컨대 다이(90)의 로트 변경시나 작업 시작 등의 특정한 타이밍에서 실시된다.
한편, 이상 설명한 실시형태는 본 발명의 이해를 용이하게 하기 위해 기재된 것으로서, 본 발명을 한정하기 위해 기재된 것은 아니다. 따라서, 상기 실시형태에 개시된 각 요소는 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물을 포함하는 취지이다.
1…다이 실장장치
10…베이스공급부
11…제1 반송아암
12…배선형성모듈
122…인쇄헤드(배선형성수단)
123…제1 카메라(제1 촬상수단)
20…다이 공급부
21…제2 반송아암(실장수단)
22…제2 카메라(제2 촬상수단)
30…어셈블리부
31…조립스테이지
314…제3 카메라(제3 촬상수단)
32…조립아암
40…화상처리장치(제1~제4 인식수단)
60…시험용 캐리어
70…베이스부재
701…제1 영역
702…제2 영역
71…리지드 기판(제1 기판)
74…플렉시블 기판(제2 기판)
75…베이스필름
76…제2 배선패턴
77…커버레이
78…제1 배선패턴
781…패드
782…인쇄개시위치
79…얼라인먼트 마크
80…커버부재
90…다이

Claims (40)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 기판과, 상기 제 1 기판상에 적층된 제 2 기판을 갖는 시험용 캐리어에 전자부품을 시험하기 위하여 일시적으로 실장하는 전자부품 실장장치로서,
    상기 제 2 기판을 촬상하여 제 1 화상정보를 생성하는 제 1 촬상수단과,
    상기 제 1 화상정보로부터 상기 제 2 기판의 소정 부분의 위치를 검출하고, 상기 소정부분의 위치에 기초하여, 상기 제 2 기판에서의 제 1 배선패턴의 형성개시위치를 인식하는 제 1 인식수단과,
    상기 제 2 기판상에 상기 형성개시위치로부터 상기 제 1 배선패턴을 형성하는 배선형성수단과,
    상기 제 1 배선패턴이 형성된 상기 제 2 기판에 상기 전자 부품을 실장하는 실장수단을 구비하고,
    상기 전자부품은 반도체 웨이퍼로부터 다이싱된 다이인 것을 특징으로 하는 전자부품 실장장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 제 1 기판과, 상기 제 1 기판상에 적층된 제 2 기판을 갖는 시험용 캐리어에 전자부품을 시험하기 위하여 일시적으로 실장하는 전자부품 실장방법으로서,
    상기 제 2 기판을 촬상하여 제 1 화상정보를 생성하는 제 1 촬상스텝과,
    상기 제 1 화상정보로부터 상기 제 2 기판의 소정 부분의 위치를 검출하고, 상기 소정부분의 위치에 기초하여, 상기 제 2 기판에서의 제 1 배선패턴의 형성개시위치를 인식하는 제 1 인식스텝과,
    상기 제 2 기판상에 상기 형성개시위치로부터 상기 제 1 배선패턴을 형성하는 배선형성스텝과,
    상기 제 1 배선패턴이 형성된 상기 제 2 기판에 상기 전자 부품을 실장하는 실장스텝을 구비하고,
    상기 전자부품은 반도체 웨이퍼로부터 다이싱된 다이인 것을 특징으로 하는 전자부품 실장방법.
  23. 청구항 11에 있어서,
    상기 배선형성수단은 상기 제 2 기판상에 상기 제 1 배선패턴을 잉크젯 인쇄하는 것을 특징으로 하는 전자부품 실장장치.
  24. 청구항 23에 있어서,
    상기 시험용 캐리어는
    상기 제 1 배선패턴이 상기 배선형성수단에 의해 인쇄되는 제 1 영역과,
    제 2 배선패턴이 미리 형성되어 있는 제 2 영역을 갖는 것을 특징으로 하는 전자부품 실장장치.
  25. 청구항 11에 있어서,
    상기 제 2 기판에서의 상기 소정부분은 상기 제 2 기판의 표면에 형성된 마크인 것을 특징으로 하는 전자부품 실장장치.
  26. 청구항 제 11항에 있어서,
    상기 전자부품을 촬상하여 제 2 화상정보를 생성하는 제 2 촬상수단과,
    상기 제 2 화상정보로부터 상기 전자부품의 입출력단자의 위치를 검출하고,
    상기 입출력단자의 위치에 기초하여 상기 제 2 기판에서의 패드의 형성위치를 인식하는 제 2 인식수단을 구비하고 있고,
    상기 배선형성수단은 상기 형성개시위치와 상기 패드형성위치의 사이에 상기 배선패턴을 형성하는 것을 특징으로 하는 전자부품 실장장치.
  27. 청구항 제 11항에 있어서,
    상기 제 2 기판과, 상기 제 2 기판에 실장된 상기 전자부품을 촬상하여 제 3 화상정보를 생성하는 제 3 촬상수단과,
    상기 제 3 화상정보로부터 상기 전자부품의 입출력단자의 위치와 상기 제 2 기판의 패드의 위치를 검출하고, 상기 입출력단자의 위치와 상기 패드의 위치에 기초하여, 상기 패드에 대한 상기 입출력단자의 제 1 옵셋량을 인식하는 제 3 인식수단을 구비한 것을 특징으로 하는 전자부품 실장장치.
  28. 청구항 제 27항에 있어서,
    상기 실장수단은 상기 제 1 옵셋량을 상쇄하도록 상기 전자부품을 상기 제 2기판에 실장하는 것을 특징으로 하는 전자부품 실장장치.
  29. 청구항 제 27항에 있어서,
    상기 제 3 촬상수단이 촬상하는 상기 제 2 기판은 박막으로 구성되는 교정용 기판인 것을 특징으로 하는 전자부품 실장장치.
  30. 청구항 제11항, 청구항 제23항 내지 청구항 제29항 중 어느 한 항에 있어서,
    상기 제 1 촬상수단이 상기 제 2 기판을 촬상하여 생성한 제 4 화상정보로부터 상기 제 2 기판의 상기 소정부분의 위치를 검출하는 동시에, 상기 배선형성수단에 의해 교정용 패턴이 형성된 상기 제 2 기판을 상기 제 1 촬상수단이 촬상하여 생성한 제 5 화상정보로부터 상기 교정용 패턴의 위치를 검출하고, 상기 소정부분의 위치와 상기 교정용 패턴의 위치에 기초하여 상기 배선형성수단에 대한 상기 제 1 촬상수단의 제 2 옵셋량을 인식하는 제 4 인식수단을 구비하고 있는 것을 특징으로 하는 전자부품 실장장치.
  31. 청구항 제 30항에 있어서,
    상기 배선형성수단은 상기 제 2 옵셋량을 상쇄하도록 상기 제 2 기판상에 상기 배선패턴을 형성하는 것을 특징으로 하는 전자부품 실장장치.
  32. 청구항 제 22항에 있어서,
    상기 배선형성스텝에서, 상기 제 2 기판상에 상기 제 1 배선패턴을 잉크젯 인쇄하는 것을 특징으로 하는 전자부품의 실장방법.
  33. 청구항 제 32항에 있어서,
    상기 시험용 캐리어는
    상기 제 1 배선형성스텝에서 상기 제 1 배선패턴이 인쇄되는 제 1 영역과,
    제 2 배선패턴이 미리 형성되어 있는 제 2 영역을 갖는 것을 특징으로 하는 전자부품 실장방법.
  34. 청구항 제 22항에 있어서,
    상기 제 2 기판에서의 상기 소정부분은 상기 제 2 기판의 표면에 형성된 마크인 것을 특징으로 하는 전자부품 실장방법.
  35. 청구항 제 22항에 있어서,
    상기 전자부품을 촬상하여 제 2 화상정보를 생성하는 제 2 촬상스텝과,
    상기 제 2 화상정보로부터 상기 전자부품의 입출력단자의 위치를 검출하고,
    상기 입출력단자의 위치에 기초하여 상기 제 2 기판에서의 패드의 형성위치를 인식하는 제 2 인식스텝을 구비하고 있고,
    상기 배선형성스텝에서 상기 형성개시위치와 상기 패드형성위치의 사이에 상기 배선패턴을 형성하는 것을 특징으로 하는 전자부품 실장방법.
  36. 청구항 제 22항에 있어서,
    상기 제 2 기판과, 상기 제 2 기판에 실장된 상기 전자부품을 촬상하여 제 3 화상정보를 생성하는 제 3 촬상스텝과,
    상기 제 3 화상정보로부터 상기 전자부품의 입출력단자의 위치와 상기 제 2 기판의 패드의 위치를 검출하고, 상기 입출력단자의 위치와 상기 패드의 위치에 기초하여, 상기 패드에 대한 상기 입출력단자의 제 1 옵셋량을 인식하는 제 3 인식스텝을 구비한 것을 특징으로 하는 전자부품 실장방법.
  37. 청구항 36항에 있어서,
    상기 실장스텝에서 상기 제 1 옵셋량을 상쇄하도록 상기 전자부품을 상기 제 2기판에 실장하는 것을 특징으로 하는 전자부품 실장방법.
  38. 청구항 제36항에 있어서,
    상기 제 3 촬상스텝에서 촬상하는 상기 제 2 기판은 박막으로 구성되는 교정용 기판인 것을 특징으로 하는 전자부품 실장방법.
  39. 청구항 제22항, 청구항 제32항 내지 청구항 제38항 중 어느 한 항에 있어서,
    상기 제 1 촬상수단에 의해 상기 제 2 기판을 촬상하여 제 4 화상정보를 생성하는 제 4 촬상스텝과,
    상기 제 4 화상정보로부터 상기 제 2 기판의 상기 소정부분의 위치를 검출하는 제 1 위치검출스텝과,
    배선형성수단에 의해 상기 제 2 기판상에 교정용 패턴을 형성하는 교정용 패턴형성스텝과,
    상기 제 1 촬상수단에 의해, 상기 교정용 패턴이 형성된 상기 제 2 기판을 촬상하여 제 5 화상정보를 생성하는 제 5 촬상스텝과,
    상기 제 5 화상정보로부터 상기 교정용 패턴의 위치를 검출하는 제 2 위치검출스텝과,
    상기 소정부분의 위치와 상기 교정용 패턴의 위치에 기초하여 상기 배선형성수단에 대한 상기 제 1 촬상수단의 제 2 옵셋량을 인식하는 제 4 인식스텝을 구비하고 있는 것을 특징으로 하는 전자부품의 실장방법.
  40. 청구항 제 39항에 있어서,
    상기 배선형성스텝에서 상기 제 2 옵셋량을 상쇄하도록 상기 제 2 기판상에 상기 배선패턴을 형성하는 것을 특징으로 하는 전자부품 실장방법.
KR20100096730A 2009-10-19 2010-10-05 전자부품 실장장치 및 전자부품의 실장방법 KR101186800B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-240654 2009-10-19
JP2009240654A JP2011086880A (ja) 2009-10-19 2009-10-19 電子部品実装装置および電子部品の実装方法

Publications (2)

Publication Number Publication Date
KR20110043441A KR20110043441A (ko) 2011-04-27
KR101186800B1 true KR101186800B1 (ko) 2012-09-28

Family

ID=43878817

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127009688A KR101364486B1 (ko) 2009-10-19 2010-05-10 시험용 캐리어
KR20100096730A KR101186800B1 (ko) 2009-10-19 2010-10-05 전자부품 실장장치 및 전자부품의 실장방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127009688A KR101364486B1 (ko) 2009-10-19 2010-05-10 시험용 캐리어

Country Status (6)

Country Link
US (2) US9030223B2 (ko)
JP (2) JP2011086880A (ko)
KR (2) KR101364486B1 (ko)
CN (2) CN102576046A (ko)
TW (2) TW201130067A (ko)
WO (1) WO2011048834A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616119B2 (ja) 2010-05-10 2014-10-29 株式会社アドバンテスト 試験用キャリア
JP4858657B1 (ja) * 2011-08-11 2012-01-18 富士ゼロックス株式会社 基板検査装置、及び基板検査方法
CN102508495B (zh) * 2011-09-28 2014-09-10 三一重工股份有限公司 一种控制执行臂末端运动的方法及控制系统
JP5752002B2 (ja) * 2011-10-04 2015-07-22 株式会社アドバンテスト 試験用キャリア
JP5702705B2 (ja) * 2011-11-16 2015-04-15 株式会社アドバンテスト 試験用キャリア
JP5824337B2 (ja) * 2011-11-16 2015-11-25 株式会社アドバンテスト 試験用キャリア
JP5684095B2 (ja) * 2011-11-16 2015-03-11 株式会社アドバンテスト 試験用キャリア
JP5832345B2 (ja) * 2012-03-22 2015-12-16 株式会社ニューフレアテクノロジー 検査装置および検査方法
TWI493203B (zh) * 2012-05-23 2015-07-21 Advantest Corp A test vehicle, a good judgment device, and a good judgment method
TWI490500B (zh) * 2012-05-23 2015-07-01 Advantest Corp Test vehicle
TWI482980B (zh) 2012-06-05 2015-05-01 Advantest Corp Test vehicle
JP6159124B2 (ja) * 2013-04-04 2017-07-05 ヤマハ発動機株式会社 部品実装装置
DE102014101901B4 (de) * 2014-02-14 2015-10-15 Asm Assembly Systems Gmbh & Co. Kg Optisches Vermessen eines Bauelementes mit an gegenüberliegenden Seiten vorhandenen strukturellen Merkmalen
KR102233702B1 (ko) * 2014-05-12 2021-03-29 동우 화인켐 주식회사 인쇄 방법 및 인쇄 장치
JP6392010B2 (ja) * 2014-07-03 2018-09-19 株式会社アドバンテスト 試験用キャリア
KR101857414B1 (ko) * 2016-02-25 2018-05-15 주식회사 이오테크닉스 마킹 위치 보정장치 및 방법
JP7281250B2 (ja) * 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
TWI718938B (zh) * 2020-04-20 2021-02-11 中華精測科技股份有限公司 分隔式薄膜探針卡及其彈性模組
WO2023135946A1 (ja) * 2022-01-12 2023-07-20 富士フイルム株式会社 パターンデータ生成装置、パターンデータ生成方法、プログラム、液体吐出装置及び機能性パターン形成基板製造システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060795A (ja) 1999-08-20 2001-03-06 Matsushita Electric Ind Co Ltd 電子部品実装装置
JP2003344484A (ja) 2003-05-30 2003-12-03 Fujitsu Ltd 半導体集積回路装置の試験用キャリア

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4411719A (en) * 1980-02-07 1983-10-25 Westinghouse Electric Corp. Apparatus and method for tape bonding and testing of integrated circuit chips
US5138368A (en) * 1988-10-25 1992-08-11 Greyhawk Systems, Inc. Fabrication of printed wiring boards by projection imaging
JP2923096B2 (ja) * 1991-09-10 1999-07-26 株式会社日立製作所 テープキャリアパッケージおよび高周波加熱はんだ接合装置
JP2541489B2 (ja) * 1993-12-06 1996-10-09 日本電気株式会社 ワイヤボンディング装置
US6064217A (en) * 1993-12-23 2000-05-16 Epi Technologies, Inc. Fine pitch contact device employing a compliant conductive polymer bump
JP2544084B2 (ja) 1993-12-28 1996-10-16 山一電機株式会社 電気部品の接続器
US5986459A (en) 1994-03-18 1999-11-16 Fujitsu Limited Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier
US5828224A (en) 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
JP4162058B2 (ja) 1996-06-21 2008-10-08 富士通株式会社 半導体装置の支持装置、半導体装置の固定方法及び半導体装置の支持装置からの離脱方法
JP3491700B2 (ja) * 1994-03-18 2004-01-26 富士通株式会社 半導体集積回路装置の試験用キャリア
KR100261935B1 (ko) * 1994-04-18 2000-07-15 더블유. 브리얀 퍼네이 전자다이 자동배치 방법 및 장치
US5702049A (en) * 1995-06-07 1997-12-30 West Bond Inc. Angled wire bonding tool and alignment method
TW447227B (en) * 1995-11-15 2001-07-21 Sankyo Seiki Seisakusho Kk Component mounting apparatus
JPH10213626A (ja) * 1997-01-29 1998-08-11 Hitachi Ltd ベアチップ用キャリア治具
JPH10213627A (ja) * 1997-01-31 1998-08-11 Hitachi Ltd チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法
KR100270888B1 (ko) * 1998-04-08 2000-12-01 윤종용 노운 굿 다이 제조장치
JP3744251B2 (ja) 1999-04-02 2006-02-08 松下電器産業株式会社 電子部品実装方法
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
CN100539304C (zh) * 2002-03-07 2009-09-09 Jsr株式会社 各向异性导电连接器及生产工艺和电路器件的检验设备
JP4190269B2 (ja) * 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
EP1585197B1 (en) * 2003-01-17 2011-06-29 JSR Corporation Anisotropic conductive connector and production method therefor and inspection unit for circuit device
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
AU2003241977A1 (en) * 2003-05-30 2005-01-21 Advantest Corporation Electronic component test instrument
AU2003241973A1 (en) * 2003-05-30 2005-01-21 Advantest Corporation Electronic component test instrument
JP3943096B2 (ja) * 2004-03-31 2007-07-11 シャープ株式会社 半導体装置、及びその電気的検査方法、並びにそれを備えた電子機器
WO2006076606A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
JP4646661B2 (ja) * 2005-03-18 2011-03-09 株式会社リコー プリント配線基板印刷方法と実装方法ならびにプログラム
WO2007057944A1 (ja) * 2005-11-15 2007-05-24 Advantest Corporation 電子部品試験装置及び電子部品試験装置へのパフォーマンスボードの装着方法
US7863916B2 (en) * 2005-11-17 2011-01-04 Advantest Corporation Device mounted apparatus, test head, and electronic device test system
KR101104290B1 (ko) * 2007-04-03 2012-01-12 가부시키가이샤 아드반테스트 콘택터의 실장방법
JP5011388B2 (ja) * 2007-07-24 2012-08-29 株式会社アドバンテスト コンタクタ、プローブカード及びコンタクタの実装方法。
JP5616047B2 (ja) * 2009-10-19 2014-10-29 株式会社アドバンテスト 製造装置、試験装置、製造方法および集積回路パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060795A (ja) 1999-08-20 2001-03-06 Matsushita Electric Ind Co Ltd 電子部品実装装置
JP2003344484A (ja) 2003-05-30 2003-12-03 Fujitsu Ltd 半導体集積回路装置の試験用キャリア

Also Published As

Publication number Publication date
US20110089968A1 (en) 2011-04-21
US8653846B2 (en) 2014-02-18
TW201126626A (en) 2011-08-01
TW201130067A (en) 2011-09-01
US20120235699A1 (en) 2012-09-20
WO2011048834A1 (ja) 2011-04-28
TWI476848B (zh) 2015-03-11
CN102044450A (zh) 2011-05-04
CN102044450B (zh) 2012-12-05
US9030223B2 (en) 2015-05-12
JP2011086880A (ja) 2011-04-28
KR20120061979A (ko) 2012-06-13
JPWO2011048834A1 (ja) 2013-03-07
JP5529154B2 (ja) 2014-06-25
CN102576046A (zh) 2012-07-11
KR101364486B1 (ko) 2014-02-20
KR20110043441A (ko) 2011-04-27

Similar Documents

Publication Publication Date Title
KR101186800B1 (ko) 전자부품 실장장치 및 전자부품의 실장방법
KR101260429B1 (ko) 전자 부품 실장 시스템, 전자 부품 탑재 장치 및 전자 부품실장 방법
JP4840862B2 (ja) 実装装置のチップ供給方法、及びその実装装置
KR101313000B1 (ko) 캐리어 조립장치
JP2007220837A (ja) 電子部品実装方法及び装置
JP5174583B2 (ja) 電子部品実装装置の制御方法
KR20040028793A (ko) 전자부품 실장장치 및 전자부품 실장방법
WO2012035416A2 (en) Methods and apparatuses for generating patterns on workpieces
JP2007276065A (ja) 基板吸着保持装置及び配線基板ユニットの製造装置
JP3744251B2 (ja) 電子部品実装方法
KR101354066B1 (ko) 커버레이 가접방법 및 이를 이용한 커버레이 가접장치
WO2014174598A1 (ja) 部品実装装置、実装ヘッド、および制御装置
KR101667488B1 (ko) 반도체 소자 이송장치 및 반도체 소자 이송방법
JP4760752B2 (ja) 部品搭載装置および部品搭載装置における搭載位置精度測定方法
JP2008085322A (ja) 実装装置および実装方法
US8492175B1 (en) System and method for aligning surface mount devices on a substrate
JP4821707B2 (ja) シート材貼り合わせ装置
KR100718973B1 (ko) 반도체 칩 검사장치 및 검사방법
TW202109685A (zh) 接合裝置
JP4860366B2 (ja) 表面実装装置
JP3142720B2 (ja) 実装機の位置補正方法及びその装置
JPH0758495A (ja) 電子部品装着装置および電子部品装着位置補正方法
JP2008218697A (ja) 部品実装装置
JP5576219B2 (ja) ダイボンダおよびダイボンディング方法
KR100552884B1 (ko) 전자 부품을 장착하기 위한 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee