JP5922769B2 - 試験用キャリア - Google Patents

Description

本発明は、ダイに形成された集積回路等の電子回路を試験するために、当該ダイチップが実装される試験用キャリアに関するものである。

文献の参照による組み込みが認められる指定国については、２０１２年６月５日に日本国に出願された特願２０１２−１２８１６４号に記載された内容を参照により本明細書に組み込み、本明細書の記載の一部とする。

ベアチップ状態の半導体チップが一時的に実装される試験用キャリアとして、コンタクトシートとケースとの間の空間に、ベアチップ状態の半導体チップを挟みこむことで、一時的に半導体チップを実装する試験用キャリアにおいて、コンタクトシートが、フィルム上に、当該チップの電極パターンに対応して形成された導電性のコンタクトパッドと、コンタクトパッドに接続され、外部の試験装置とのコンタクトをとるための導電性の配線パターンにより形成されるものが知られている（例えば特許文献１参照）。

特開平７−２６３５０４号公報

一般に、試験用キャリアを用いてチップを試験する場合に、チップの試験装置は、各ピンに対して試験を可能とする信号出力を出力しなければならないため、ピンの数が多くなると、その分、試験装置の消費電力が大きくなる。そして、上記の試験用キャリアにおいて、各ピンにそれぞれ対応した信号出力が大きい場合には、試験装置の消費電力はさらに大きくなる。その一方で、試験装置の出力電力に限界がある。そのため、従来の試験用キャリアでは、多ピン化したチップに対応することができない、という問題があった。

本発明が解決しようとする課題は、チップの多ピン化に対応した試験用キャリアを提供することである。

［１］本発明に係る試験用キャリアは、被試験電子部品を保持する第１部材と、前記第１部材に重ねられて前記被試験電子部品を覆う第２部材を備えた試験用キャリアであって、前記第１部材は、前記被試験電子部品と電気的に接続する配線を有した基板及び前記被試験電子部品と電気的な接点をとる接点部を備え、前記配線は、所定の第１抵抗値をもつ第１配線部と、当該第１抵抗値より高い第２抵抗値をもった第２配線部とを有し、前記第１配線部の一端は前記接点部に接続されていることを特徴とする。

［２］上記発明において、前記第２抵抗値は、前記被試験電子部品を試験する試験装置の上限出力と、前記被試験電子部品と前記試験用キャリアとの間の電気的な接点の数に応じて設定されてもよい。

［３］上記発明において、前記第１部材は前記配線の一端に電気的に接続された外部電極を備え、前記第２配線部は、前記外部電極より、前記被試験電子部品と前記第１部材との間の電気的な接点部分に近い側に形成されていてもよい。

［４］また本発明に係る試験用キャリアは、被試験電子部品を保持する第１部材と、前記第１部材に重ねられて前記被試験電子部品を覆う第２部材を備えた試験用キャリアであって、前記第１部材は、前記被試験電子部品と電気的な接点をとる接点部を複数有し、前記接点部の抵抗値は、前記被試験電子部品を試験する試験装置の上限出力と、前記被試験電子部品と前記第１部材との間の電気的な接点の数に応じて設定されていることを特徴とする。

［５］上記発明において、前記接点部は、導電性の弾性材により形成され、前記抵抗値は、前記弾性材の含有量で調整されてもよい。

［６］上記発明において、前記基板は多層基板により形成されていてもよい。

［７］上記発明において、前記基板はノイズを抑制するノイズ抑制部を有してもよい。

［８］上記発明において、前記第１部材は前記配線の一端に電気的に接続された外部電極を備え、前記ノイズ抑制部は、前記外部電極より、前記被試験電子部品と前記第１部材との間の電気的な接点部分に近い側に形成されていてもよい。

本発明によれば、ピンの数が多くなっても、多層基板によって、被試験電子部品に近い部分の配線密度を高めることができるので、多数のピンに対応した試験用キャリアを実現することができる。

図１は、本発明の実施形態におけるデバイス製造工程の一部を示すフローチャートである。 図２は、本発明の実施形態における試験用キャリアの分解斜視図である。 図３は、本発明の実施形態における試験用キャリアの断面図である。 図４は、本発明の実施形態における試験用キャリアの多層基板の断面図の一部である。 図５は、図３のV部の拡大図である。

以下、本発明の実施形態を図面に基づいて説明する。

図１は本実施形態におけるデバイス製造工程の一部を示すフローチャートである。

本実施形態では、半導体ウェハのダイシング後（図１のステップＳ１０の後）であって、最終パッケージングの前（ステップＳ５０の前）に、ダイ９０に造り込まれた電子回路の試験を行う（ステップＳ２０〜Ｓ４０）。

本実施形態では、先ず、キャリア組立装置（不図示）によってダイ９０を試験用キャリア１０に一時的に実装する（ステップＳ２０）。次いで、この試験用キャリア１０を介してダイ９０と試験装置（不図示）とを電気的に接続することで、ダイ９０に形成された電子回路の試験を実行する（ステップＳ３０）。そして、この試験が終了したら、試験用キャリア１０からダイ９０を取り出した後（ステップＳ４０）に、このダイ９０を本パッケージングすることで、デバイスが最終製品として完成する。

以下に、本実施形態においてダイ９０が一時的実装される（仮パッケージングされる）試験用キャリア１０の構成について、図２〜図９を参照しながら説明する。

図２〜図５は本実施形態における試験用キャリアを示す図である。

本実施形態における試験用キャリア１０は、図２〜図４に示すように、ダイ９０が載置されるベース部材２０と、このベース部材２０に重ねられてダイ９０を覆っているカバー部材６０と、を備えている。この試験用キャリア１０は、ベース部材２０とカバー部材６０との間にダイ９０を挟み込むことで、ダイ９０を保持する。本実施形態におけるダイ９０が、本発明における被試験電子部品の一例に相当する。

ベース部材２０は、ベースフレーム３０と、ベースフィルム４０と、多層基板５０を備えている。本実施形態におけるベースフィルム４０が、本発明における第１部材の一例に相当する。

ベースフレーム３０は、高い剛性（少なくともベースフィルム４０よりも高い剛性）を有し、中央に開口３１が形成されたリジッド基板である。このベースフレーム３０を構成する材料としては、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、ガラスエポキシ樹脂、セラミックス、ガラス等を例示することができる。

一方、ベースフィルム４０は、可撓性を有するフィルムであり、中央開口３１を含めたベースフレーム３０の全面に接着剤（不図示）を介して貼り付けられている。このように、本実施形態では、可撓性を有するベースフィルム４０が、剛性の高いベースフレーム３０に貼り付けられているので、ベース部材２０のハンドリング性の向上が図られている。

またベースフィルム４０は多層基板５０を支持する基板でもある。

なお、ベースフレーム３０を省略して、ベースフィルム４０及び多層基板５０のみでベース部材２０を構成してもよい。

多層基板５０は、多層に形成された基板であって、ベースフレーム３０の側面のうち、ダイ６０と対向する面の中央に、接着剤（不図示）を介して貼り付けられている。多層基板５０は、ベースフィルム４０に形成された配線パターン４２と、ダイ９０と接点をとるバンプ５４との間で、電気的な導通を形成するための配線回路を有している。

図２に示すように、試験用キャリア１０は、ベースフィルム４０の側面の中央部分にダイ９０を実装する。そして、ダイ９０のピンが数百を超えた多数のピンになると、当該中央部分における配線回路のレイアウトに対して高密度化が要求される。そのため、本例では、高密度が要求される部分を多層化にすることで、多数ピンのダイ９０に対応するようにしている。その一方で、ベースフィルム４０の外縁側では、中央部分に比べて、配線レイアウトを形成するスペースが大きい。そのため、ベースフレーム３０の外縁側には、多層基板５０を設けずに、ベースフレーム４０の表面上に配線パターン４２を形成している。すなわち、ベースフィルム４０の表面上において、多層基板５０の外側に配線パターン４２が形成されている。

そして、多層基板５０は、ダイ９０と対向する対向面に沿う方向において、ダイ９０の表面より大きく、カバーフレーム７０の中央の開口７１より小さくなるように形成されている。言い換えると、多層基板５０は、カバーフレーム７０及びダイ９０とそれぞれ対向する多層基板５０の対向面の面積は、ダイ９０の対向面の面積より大きく、かつ、開口６１の対向面の面積より小さくなるように、形成されている。

ダイ９０は、カバーフレーム７０の開口６１に張られたカバーフィルム８０と、多層基板５０との間で狭持されるため、配線密度はこの間で密となる。また、一般的に、多層基板５０はベースフィルム４０よりコストがかかる。そのため、多層基板５０の大きさを上記のように規定することで、基板のコストを抑えつつ、試験用キャリア１０の多ピン化を実現している。

図５に示すように、ベースフィルム４０は、フィルム本体４１と、そのフィルム本体４１の表面に形成された配線パターン４２と、外部電極４３とを有している。フィルム本体４１は、例えば、ポリイミドフィルム等から構成されており、配線パターン４２は、例えば、フィルム本体４１上に積層された銅箔をエッチングすることで形成されている。

配線パターン４２は、カバー部材６０と対向する対向面に沿う方向において、多層基板５０の配線５２より外側の位置に形成されている。上記のとおり、ベースフィルム４０の表面上で、多層基板５０との接着する部分の外側では、例えば、図２に示すように放射状に配線パターンを形成した場合に、配線間の距離を確保することができるため、外側では、ベースフィルム上の配線パターンで４２により配線を形成している。

図５に示すように、配線パターン４２の一端は、ボンディングワイヤ４４などの配線により多層基板５０に接続されている。配線パターン４２の他端には、外部端子４３が形成されている。この外部端子４３には、ダイ９０に形成された電子回路の試験の際に、試験装置のコンタクタ（不図示）が電気的に接触して、試験用キャリア１０を介してダイ９０が試験装置に電気的に接続される。

なお、配線パターン４２は、上記の構成に限定されない。特に図示しないが、例えば、配線パターン４２の一部を、ベースフィルム４０の表面にインクジェット印刷によってリアルタイムに形成してもよい。或いは、配線パターン４２の全てをインクジェット印刷によって形成してもよい。

また、外部端子４３の位置は、上記の位置に限定されず、外部端子４３をベースフィルム４０の下面に形成してもよい。なお、本実施形態における配線パターン４２が本発明における第１配線部の一例に相当する。

また、特に図示しないが、ベースフィルム４０に加えて、カバーフィルム８０に配線パターンや外部端子を形成したり、カバーフレーム７０に外部端子を形成してもよい。

また、ボンディングワイヤ４４の代わりに、インクジェットなどによる描画方式で形成された配線を用いてもよい。

図３〜図５に示すように、多層基板５０は、基板本体５１と、配線５２と、抵抗部５３と、バンプ５４とを備えている。多層基板５０は、基板本体５１を構成する絶縁体と配線５２とを層状に積み重ねた基板である。ベースフィルム４０と異なり、多層基板５０は層状に形成されているため、基板本体５１の表面に限らず、内層に配線５２のパターンが形成されている。

配線５２は、基板本体５１の各層に応じて形成された配線であり、各配線５２の一端はバンプ５４に接続され、他端は、ボンディングワイヤ４４を介して、配線パターン４２に接続されている。配線４２は、ダイ９０の測定ピンの数と対応するように形成されている。多層基板５０は、基板本体５１に柔軟性を持たせたようなフレキシブル基板でもよく、また、リジッド基板であってもよい。配線５２は、銅などの低抵抗の材料で形成されている。

抵抗部５３は、高抵抗の部分であって、配線５２の一部に形成されている。抵抗部５３の抵抗値（本発明における第２抵抗値）が配線５２の抵抗値（本発明における第１抵抗値）より高くなるように、抵抗部５３は形成されている。また抵抗部５３の線路長は配線５２の線路長に比べて十分に短くすることで、試験装置から送信され、配線５２を伝送する信号への影響を少なくし、信号の減衰を防ぐことができる。なお抵抗部５３の長さは、抵抗値を計算する際に、分布定数回路で扱うよりも、集中定数回路で扱えるほどに、高周波の信号波長よりも十分に短い長さである。

抵抗部５３は、ニクロムやタンタル等により形成されている。なお、抵抗部５３は、単位長さあたりの抵抗値を、配線４２の単位長さあたりの抵抗値より大きくなるように、形成されてもよい。本実施形態の抵抗部５３の抵抗値が本発明の第１抵抗値の一例であり、配線５２の抵抗値が第２抵抗値の一例となる。

ここで、抵抗部５３の抵抗値と測定ピンとの関係について説明する。ダイ９０を試験する試験装置には、出力できる最大の電力（定格電力）が装置毎に予め決まっている。ダイ９０の試験時には、出力電力が測定ピン毎に分散されるよう、信号出力が配線５２を通り、ダイ９０のピンに入力される。この時、ダイ９０の試験を可能とするための、信号出力の電圧の下限値（１ピンあたりの下限電圧）は予めきまっており、例えば１．５〜２．０Ｖである。

そして、試験用キャリア１０の多ピン化を実現するためには、多くのピン、それぞれに対して、上記の下限値以上の電圧を入力しなければならず、試験装置に対して要求される電力は大きくなってしまう。その一方で、上記のとおり、試験装置の定格電力（上限電力）は決まっている。

そのため、本例では、各ピンに対する信号出力の電圧を下限値以上にしつつ、各信号出力の電流を小さくすることで、各ピンの消費電力を抑える。そして、本例は、各信号出力の電流を小さくするために、抵抗部５３を多層基板５０に設けている。

試験装置の定格出力を、本例の試験キャリアのピン数で除算すると、各ピンへの信号出力が算出される。そして、各ピンの信号出力の下限電圧はきまっているため、当該各ピンへの信号出力を下限電圧で除算することで、抵抗部５３に必要な抵抗値が算出される。すなわち、抵抗部５３の抵抗値を算出された当該抵抗値以上の値に設定することで、各ピンの信号出力を下限電圧以上にしつつ、試験装置の消費電力を定格電力以下にして、多ピンのダイ９０を試験することができる。

これにより、抵抗部５３の抵抗値は、試験装置の定格電力と、ダイ９０と試験用キャリア１０との電気的な接点であるピンの数に応じて設定されている。なお、抵抗部５３の抵抗値について、試験装置の消費出力に余裕をもたせるために定格電力より低い出力電力（当該出力電力を上限電力とする）から、ピン数で除算することで、各ピンへの信号出力を算出し、算出した信号出力を信号出力の下限電圧で除算した値を、抵抗値として設定してもよい。

また、抵抗部５３は、配線５２の一端に配線パターン４２を介して電気的に接続されている外部端子４３よりも、バンプ５４に近い側に形成されている。また、好ましくは、抵抗部５３は、配線５２において、配線５２の両端のうち、配線パターン４２に接続された一端よりも、バンプ５４に接続された他端に近い側に形成され、パンプ５４になるべく近い位置に形成されてもよい。

本例と異なり、抵抗部５３をバンプ５４から離れた位置に形成した場合には、抵抗部５３とバンプ５４との間の配線５２の寄生成分により、信号が劣化（減衰）してしまうため、ダイ９０の評価に影響を及ぼす。一方、抵抗部５３をバンプ５４に近づけることで、当該寄生成分を少なくすることができるため、パンプ５４からダイ９０に入力される信号の劣化（減衰）を抑制することができる。本実施形態における抵抗部５３が本発明における第２配線部の一例に相当する。

バンプ５４は、多層基板５０とダイ９０との電気的な導通を図るための部材であって、ダイ９０の電極パッド９１の配列と対応しつつ、基板本体５１の表面上に設けられている。バンプ５４は、例えば銅やニッケルを含んだ導電性の弾性材により形成されており、例えば、セミアディティブ法によって形成されている。またバンプ５４は、基板本体５１の表面上であって、配線５２の一端に接続されている。本実施形態におけるバンプ５４が本発明における接点部の一例に相当する。

図２〜図４に示すように、カバー部材６０は、カバーフレーム７０と、カバーフィルム８０と、を備えている。本実施形態におけるカバー部材６０が、本発明における第２部材の一例に相当する。

カバーフレーム７０は、高い剛性（少なくともベースフィルム４０よりも高い剛性）を有し、中央に開口７１が形成されたリジッド板である。このカバーフレーム７０は、例えば、ガラス、ポリイミド樹脂、ポリアミドイミド樹脂、ガラスエポキシ樹脂、セラミックス等から構成されている。

一方、本実施形態におけるカバーフィルム８０は、ベースフィルム４０よりも低いヤング率（低い硬度）を有し且つ自己粘着性（タック性）を有する弾性材料から構成されたフィルムであり、ベースフィルム４０よりも柔軟となっている。このカバーフィルム８０を構成する具体的な材料としては、例えばシリコーンゴムやポリウレタン等を例示することができる。ここで、「自己粘着性」とは、粘着剤や接着剤を用いることなく被粘着物に粘着することのできる特性を意味する。

なお、カバーフィルム８０とベースフィルム４０の双方が自己粘着性を有してもよい。

図２〜図４に戻り、カバーフィルム８０は、中央開口７１を含めたカバーフレーム７０の全面に接着剤（不図示）によって貼り付けられている。本実施形態では、柔軟なカバーフィルム８０が、剛性の高いカバーフレーム７０に貼り付けられているので、カバー部材６０のハンドリング性の向上が図られている。

以上に説明した試験用キャリア１０は、次のように組み立てられる。

すなわち、先ず、カバー部材６０を反転させて、電極パッド９１が上方を向いた姿勢でカバーフィルム８０の上にダイ９０を載置する。なお、図９に示すように、ベースフィルム４０に自己粘着性が付与されている場合には、多層基板５０上にダイ９０を載置する。

この際、本実施形態では、上述のように、カバーフィルム８０が自己粘着性を有しているので、ダイ９０をカバーフィルム８０の上に載置するだけで、ダイ９０をカバーフィルム８０に仮止めすることができる。

次いで、カバー部材６０の上にベース部材２０を重ね合わせて、ベースフィルム４０及び多層基板５０とカバーフィルム８０との間に形成された収容空間内にダイ９０を収容して、ダイ９０を挟み込む。

この際、本実施形態では、カバーフィルム８０が自己粘着性を有しているので、ベースフィルム４０とカバーフィルム８０とを密着させるだけでこれらが接合され、ベース部材２０とカバー部材６０とが一体化する。

また、本実施形態では、カバーフィルム８０がベースフィルム４０よりも柔軟となっており、ダイ９０の厚さ分だけカバーフィルム８０のテンションが上昇する。このカバーフィルム４０のテンションによって、ダイ９０がベースフィルム４０に押し付けられるので、ダイ９０の位置ずれを防止することができる。

なお、ベースフィルム４０において配線パターン４２が形成されている部分にレジスト等の樹脂層を形成してもよい。これにより、配線パターン４２の凹凸を軽減されるので、ベースフィルム４０とカバーフィルム８０との接合が強化される。

以上のように組み立てられた試験用キャリア１０は、特に図示しない試験装置に運ばれて、当該試験装置のコンタクタが試験用キャリア１０の外部端子４４に電気的に接触し、試験用キャリア１０を介して試験装置とダイ９０の電子回路とが電気的に接続されてダイ９０の電子回路の試験が実行される。

なお、本発明の変形例として、バンプ５４を抵抗部５３のように高抵抗にしてもよい。バンプ５３の抵抗値は、バンプ５３に含まれる導電材の含有量を調整することで設定される。そして、バンプ５３の抵抗値は、抵抗部５３と同様に、試験装置の定格電力と、ダイ９０と試験用キャリア１０との電気的な接点であるピンの数に応じて設定されている。これにより、１ピンあたりの消費電力を下げることができ、多ピン化に対応した試験用キャリア１０を実現することができる。

また本例は、多層基板５０に、試験用の信号に影響を及ぼすようなノイズを抑制するためのノイズフィルタを設けてもよい。ノイズフィルタは例えばコンデンサを含む回路で構成されている。上記のように、試験用キャリア１０は多層基板５０を備えているため、当該多層基板５０に回路機能を持たせることができる。そして、その回路機能の一例として、ノイズフィルタを多層基板５０に設けている。本実施形態に係るノイズフィルタが本発明のノイズ抑制部の一例に相当する。

また、上記ノイズフィルタは、配線５２において、配線５２の一端に配線パターン４２を介して電気的に接続されている外部端子４３よりも、バンプ５４に近い側に形成されてもよい。また、好ましくは、抵抗部５３は、配線５２において、配線５２の両端のうち、配線パターン４２に接続された一端よりも、バンプに接続された他端に近い側に形成されてもよい。これによりダイ９０の近傍に、ノイズフィルタを配置することができ、ノイズ抑制効果を高めることができる。

なお、多層基板５０は必ずしも上記の大きさに規定する必要はなく、また、ベースフィルム４０の代わりに、ベースフレーム３０に多層基板５０を載置してもよい。また、ダイ９０の多ピンに対して、ベースフィルム４０の表面上に形成された配線パターン４２を実現できる場合には、多層基板５０を省略してもよい。

なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。

１０…試験用キャリア
２０…ベース部材
３０…ベースフレーム
４０…ベースフィルム
４１…フィルム本体
４２…配線パターン
４３…外部電極
４４…ボンディングワイヤ
５０…多層基板
５１…基板本体
５２…配線
５３…抵抗部
５４…バンプ
６０…カバー部材
７０…カバーフレーム
７１…開口
８０…カバーフィルム
９０…ダイ
９１…電極パッド

Claims (8)

1. 被試験電子部品を保持する第１部材と、
   前記第１部材に重ねられて前記被試験電子部品を覆う第２部材を備えた試験用キャリアであって、
   前記第１部材は、
   前記被試験電子部品と電気的に接続する配線を有した基板及び前記被試験電子部品と電気的な接点をとる接点部を備え、
   前記配線は、
   所定の第１抵抗値をもつ第１配線部と、当該第１抵抗値より高い第２抵抗値をもつ第２配線部とを有し、
   前記第１配線部の一端は前記接点部に接続されている
   ことを特徴とする試験用キャリア。
2. 請求項１記載の試験用キャリアであって、
   前記第２抵抗値は、
   前記被試験電子部品を試験する試験装置の所定の上限出力と、前記被試験電子部品と前記試験用キャリアとの間の電気的な接点の数に応じて設定されている
   ことを特徴とする試験用キャリア。
3. 請求項１又は２記載の試験用キャリアであって、
   前記第１部材は前記配線の一端に電気的に接続された外部電極を備え、
   前記第２配線部は、
   前記外部電極より、前記被試験電子部品と前記第１部材との間の電気的な接点部分に近い側に形成されている
   ことを特徴とする試験用キャリア。
4. 被試験電子部品を保持する第１部材と、
   前記第１部材に重ねられて前記被試験電子部品を覆う第２部材を備えた試験用キャリアであって、
   前記第１部材は、前記被試験電子部品と電気的な接点をとる接点部を複数有し、
   前記接点部の抵抗値は、前記被試験電子部品を試験する試験装置の所定の上限出力と、前記被試験電子部品と前記第１部材との間の電気的な接点の数に応じて設定されている
   ことを特徴とする試験用キャリア。
5. 請求項４記載の試験用キャリアであって、
   前記接点部は、導電性の弾性材により形成され、
   前記抵抗値は、前記弾性材の含有量で調整されている
   ことを特徴とする試験用キャリア。
6. 請求項１〜５のいずれか一項に記載の試験用キャリアであって、
   前記第１部材の基板は多層基板により形成されている
   ことを特徴とする試験用キャリア。
7. 請求項１〜６のいずれか一項に記載の試験用キャリアであって、
   前記第１部材の基板はノイズを抑制するノイズ抑制部を有する
   ことを特徴とする試験用キャリア。
8. 請求項７記載の試験用キャリアであって、
   前記第１部材は配線の一端に電気的に接続された外部電極を備え、
   前記ノイズ抑制部は、前記外部電極より、前記被試験電子部品と前記第１部材との間の電気的な接点部分に近い側に形成されている
   ことを特徴とする試験用キャリア。

Images