JP3190827B2

JP3190827B2 - 半導体装置およびそのテスト方法

Info

Publication number: JP3190827B2
Application number: JP16776696A
Authority: JP
Inventors: 真吾広瀬
Original assignee: エヌイーシーマイクロシステム株式会社
Priority date: 1996-06-27
Filing date: 1996-06-27
Publication date: 2001-07-23
Anticipated expiration: 2016-06-27
Also published as: JPH1012826A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
そのテスト方法に係わり、特に半導体ウエハー上に形成
された複数のチップの電気的特性を測定するときに、複
数のチップの中からテスト対象のチップを選択する選択
方法を改善した半導体装置およびそのテスト方法に関す
る。

【０００２】

【従来の技術】この種の従来のテスト手段の一例が特開
平２−１６５６４８号公報に記載されている。同公報記
載の集積回路装置のウェハ状態を平面図で示した図８
（ａ）および図８（ａ）の太実線枠Ｂ部分を拡大した部
分平面図を示した図８（ｂ）を参照すると、半導体ウエ
ハー１上に形成された８個のチップ２に対して１つのテ
スト専用チップ１０を有し、このテスト専用チップ１０
は、チップ選択回路用集積回路素子９とこの集積回路素
子９に対して所定の制御信号を入出力させるためのパッ
ド（以下、制御信号用パッドと称す）８が配線を介して
接続されている。

【０００３】テスト専用チップ１０は、被測定チップ２
と等しいパッド配置で配置されたパッド（以下、測定パ
ッドと称す）も有しており、これらの測定パッド７とチ
ップ選択回路用集積回路素子９とはそれぞれ個別配線に
より共通接続されている。さらに、このチップ選択回路
用集積回路素子９とそれぞれの被測定チップ２のパッド
７ａとが同様に個別配線によりそれぞれ共通接続されて
いる。

【０００４】次に動作について説明する。

【０００５】まず、テスト専用チップ１０の制御信号用
パッド８と測定パッド７に、外部にセットされた試験装
置に備えられる電気的特性測定用の探針を接触させる。
次に、チップ選択回路用集積回路素子９に試験装置から
制御信号を与えて、被測定チップ２を選択する。選択さ
れた被測定チップ２にテスト専用チップ１０を介して電
気的特性試験用の信号を供給する。次いで、チップ選択
回路用集積回路素子９は選択した被測定チップ２から供
給される出力信号を試験装置に送出し、試験装置はその
チップの良・不良を判定する。

【０００６】被測定チップ２のテスト終了後、チップ選
択回路用集積回路素子９に別の制御信号を入力し、次の
被測定チップを選択する。選択された被測定チップ２に
電気的特性試験用の信号を与え、その良・不良を判定す
る。

【０００７】上述した様に、チップ選択回路用集積回路
素子９に順次制御信号を入力することにより、被測定チ
ップを順次選択して電気的特性試験を行い、良・不良を
判定する。

【０００８】８個の被測定チップ２のテストが終了する
と、次のテスト専用チップ１０の制御信号用パッド８と
測定パッド７に試験装置の電気的特性試験用の探針を接
触させる。そして、前記同様に８個の被測定チップ２に
対して順次チップを選択しテストを繰り返す。

【０００９】上述した構成からなる集積回路装置に対し
てグルーピングテストを行う場合は、最大８個のチップ
までのグルーピングとなる。

【００１０】従来のこの種の半導体ウェハのセスト手段
が特開平４−３６７２４３号公報に記載されている。同
公報記載の半導体ウェハ全体の平面図を示した図９を参
照すると、この従来のテスト手段は、半導体ウエハ１の
被測定チップ２の他に、被測定チップ２を切り換えるた
めのマルチプレクサ１１と、被測定チップ２に信号を送
るための測定パッド７とマルチプレクサ１１を切り換え
るための制御信号用パッド８と有している。さらに、被
測定チップ２およびマルチプレクサ１１の間は、各々の
被測定チップ２に個別配線にて接続されている。

【００１１】次にこの半導体ウェハのテスト動作につい
て説明する。

【００１２】まず、被測定チップ２に信号を送るための
測定パッド７とマルチプレクサ１１を切り換えるための
制御信号用パッド８に探針を接触させる。制御信号用パ
ッド８に試験装置からの制御信号が送出され、その信号
に応答してマルチプレクサ１１は被測定チップ２を選択
する。

【００１３】次に、試験装置から測定パッド７にテスト
信号が送られ、マルチプレクサ１１を介してチップに供
給されて被測定チップ２がテストされる。

【００１４】被測定チップのテストが終了すると、試験
装置から制御信号用パッド８に切り換え信号が送られ、
次の被測定チップを選択しこれをテストし、以下同様
に、別の被測定チップのテストを繰り返す。

【００１５】

【発明が解決しようとする課題】上述したように、従来
の半導体装置のテスト手段のうち、図８に示した例で
は、被測定チップおよびテスト専用チップのそれぞれ対
応するパッド間を接続する配線は、被測定チップ毎に別
々に必要となるためテスト用の配線が膨大な本数とな
り、また８個のチップに対してテスト専用チップが１個
必要となるため、１枚の半導体ウエハには複数個のテス
ト専用チップが必要となり、したがって１枚の半導体ウ
エハから採取できるチップの数がその分少なくなり、チ
ップのコストが高くなるという問題があった。

【００１６】また、グルーピングテストの場合でも最大
８個のチップしかまとめることが出来ないため、次のグ
ループへの探針の移動が必要となり、任意のチップ・任
意のグループでのテストを行いたい場合、テスト時間の
短縮効果が少なくなるという問題があった。

【００１７】図９に示した従来例の場合も同様に、テス
ト用の配線が膨大な本数となり、チップのコストが高く
なるという問題があった。また、全測定チップに配線す
るためにはマルチプレクサがＸ軸方向に横長にする必要
がある。したがって、マルチプレクサによって採取出来
るチップの数がより少なくなるという問題があった。

【００１８】さらに、マルチプレクサの他に別の回路を
設けてグルーピングテストを行っても、回路の複雑さに
より、任意のグループ・任意の測定チップを選ぶパター
ンも複雑になるという問題があった。

【００１９】本発明の目的は、上述した欠点に鑑みなさ
れたものであり、半導体ウエハ上に形成されたチップを
テストする場合に、試験装置に備えられた測定用の探針
を１枚のウエハ測定中は一度設定すると移動することな
く、また同一チップ内の複数のチップをグルーピングす
ることによって、テスト時間の短縮を図ることが出来る
半導体装置およびそのテスト方法を提供することにあ
る。

【００２０】

【課題を解決するための手段】本発明の半導体装置の特
徴は、被測定チップ群と、前記被測定チップの入出力パ
ッドと配置状態が互いに等しく形成された入出力パッド
に加えて制御信号用の入出力パッドが形成されたテスト
専用チップと、前記被測定チップ群の各チップと前記テ
スト専用チップとの間の対応するパッドを互いに接続す
る接続手段とを備えた半導体ウエハーからなり、前記テ
スト専用チップの入出力パッドに、外部から試験装置の
測定用探針を接触させることによって前記テスト専用チ
ップを介して前記被測定チップを順次測定するようにし
た半導体装置において、前記テスト専用チップは、前記
入出力パッドおよびその配線のみが配設され、かつ前記
被測定チップ群に対して前記半導体ウエハー上の中心部
に１個のみ搭載されるチップであり、前記接続手段は、
前記被測定チップ毎にその外部に配置され、かつ前記テ
スト専用チップを介して制御信号を受けて前記被測定チ
ップ群の各チップを順次に選択するチップ選択手段と、
前記被測定チップ毎にその外部に、入出力パッドに対応
して複数個配置され、かつ前記被測定チップおよび前記
テスト専用チップの各入出力パッド間を前記チップ選択
手段の出力に応答して共通バスで接続するスイッチ手段
とを備えたことにある。

【００２１】また、前記チップ選択手段の有する出力配
線のうちのデータ用配線は、次段に接続される他のチッ
プ選択手段のデータ用入力端子に接続されるとともに接
続される全チップ選択手段でシフトレジスタを構成し、
前記出力配線のうちのスイッチ制御用配線は前記スイッ
チ手段の制御端子に接続される。

【００２２】本発明の半導体装置の他の特徴は、被測定
チップ群と、前記被測定チップの入出力パッドと配置状
態が互いに等しく形成された入出力パッドに加えて制御
信号用の入出力パッドが形成されたテスト専用チップ
と、前記被測定チップ群の各チップと前記テスト専用チ
ップとの間の対応するパッドを互いに接続する接続手段
とを備えた半導体ウエハーからなり、前記テスト専用チ
ップの入出力パッドに、外部から試験装置の測定用探針
を接触させることによって前記テスト専用チップを介し
て前記被測定チップを順次測定するようにした半導体装
置において、前記テスト専用チップは、前記入出力パッ
ドおよびその配線のみが配設され、かつ前記被測定チッ
プ群に対して前記半導体ウエハー上の中心部に１個のみ
搭載されるチップであり、前記接続手段は、前記被測定
チップ毎にその内部のコーナー部周辺に配置され、かつ
前記テスト専用チップを介して制御信号を受けて前記被
測定チップ群の各チップを順次に選択するチップ選択手
段と、前記被測定チップ毎にその内部の周辺領域の、入
出力パッドの外側に沿ってかつ前記入出力パッドに対応
して複数個配置され、かつ前記被測定チップおよび前記
テスト専用チップの各入出力パッド間を前記チップ選択
手段の出力に応答して共通バスで接続するスイッチ手段
とを備えたことにある。

【００２３】また、前記チップ選択手段が、前記試験装
置または前段の前記チップ選択手段から与えられる制御
信号の入力端子と、リセット信号入力端子と、前記被測
定チップ群のうち１つのチップを選択するための第１の
セレクト信号入力端子と、前記被測定チップ群のうち２
つのチップを選択するための第２のセレクト信号入力端
子と、前記複数個のスイッチ手段のうち前記被測定チッ
プの入力端子に対応するスイッチ手段のみを制御する信
号出力端子と、前記複数個のスイッチ手段のうち前記被
測定チップの出力端子に対応するスイッチ手段のみを制
御する信号出力端子と、次段の前記チップ選択手段への
制御信号出力端子と、をそれぞれ備えてもよい。

【００２４】また、前記チップ選択手段が、前記試験装
置または前段の前記チップ選択手段から与えられる制御
信号の入力端子とリセット信号入力端子と前記被測定チ
ップを１つ選択する第１のセレクト信号入力端子と前記
被測定チップを２つ選択する第２のセレクト信号入力端
子と前記被測定チップの入力端子のみに対応する前記ス
イッチ手段のみを制御する信号出力端子と前記被測定チ
ップの出力端子のみに対応する前記スイッチ手段のみを
制御する信号出力端子と次段の前記チップ選択手段への
制御信号出力端子とをそれぞれ備えてもよい。

【００２５】本発明の半導体装置のテスト方法の特徴
は、被測定チップ群と、前記被測定チップの入出力パッ
ドと配置状態が互いに等しく形成された入出力パッドに
加えて制御信号用の入出力パッドが形成されたテスト専
用チップと、前記被測定チップ群の各チップと前記テス
ト専用チップとの間の対応するパッドを互いに接続する
接続手段とを備えた半導体ウエハーの前記テスト専用チ
ップの入出力パッドに、外部から試験装置の測定用探針
を接触させることによって前記テスト専用チップを介し
て前記被測定チップを順次測定する半導体装置のテスト
方法において、前記テスト専用チップは、前記入出力パ
ッドおよびその配線のみが配設され、かつ前記被測定チ
ップ群に対して前記半導体ウエハー上の中心部に１個の
み搭載されるチップであり、前記接続手段は、前記被測
定チップ毎にその外部に配置されて前記被測定チップ群
の各チップを順次に選択するチップ選択手段と、前記被
測定チップ毎にその外部に、入出力パッドに対応して複
数個配置され、かつ前記被測定チップおよび前記テスト
専用チップの各入出力パッド間を前記チップ選択手段の
出力に応答して共通バスで接続するスイッチ手段とを備
え、前記スイッチ手段を、前記試験装置から前記テスト
専用チップおよび少なくとも１つの前記チップ選択手段
をそれぞれ介して制御することにより、任意の前記被測
定チップを選択してその入出力パッド群を前記テスト専
用チップの入出力パッド群に電気的に順次接続し、前記
テスト専用チップの入出力パッド群に前記測定用探針を
１度接触させ、かつこの１度の接触状態を１枚の前記半
導体ウェハーの測定終了まで維持したまま前記被測定チ
ップ全てを順次測定することにある。

【００２６】また、前記チップ選択手段は、前記試験装
置から供給されるクロック信号の少なくとも１クロック
期間は論理レベルのアクティブレベルを維持する前記制
御信号が供給され、前記クロック信号に同期化された前
記制御信号が前記アクティブレベルとなる期間に対応し
て前記スイッチ手段を制御するものであり、前記制御信
号を複数クロック期間前記アクティブレベルにして前記
スイッチ手段の複数組を１つのグループとして選択し、
これら選択されたグループ内の前記被測定チップの全て
を同時に測定することもできる。

【００２７】

【００２８】

【発明の実施の形態】本発明の半導体装置は、半導体ウ
エハ上に形成されたチップの電気的特性を測定するため
の試験装置の探針が、テスト専用回路４の測定パッド７
および制御信号用パッド８に接触され、試験装置から測
定チップ選択用のパターンがチップ選択回路５ａに送ら
れる。この時、試験装置からのパターンによりチップ選
択回路５ａを通して、各チップのパッド７ａへの信号を
通すスイッチ６がオン，オフし、被測定チップのテスト
が可能となるものである。

【００２９】本発明の実施の形態について図面を参照し
ながら詳細に説明する。

【００３０】図１は、本発明の一実施の形態である半導
体ウエハ上に形成したチップおよびチップ選択手段の間
を接続する配線群を示す平面図であり、図２は図１の点
線枠部Ａを拡大した平面図である。図３（ａ）はチップ
選択回路５ａのブロック図であり、図３（ｂ）は各チッ
プのテスト方法を説明するためのタイミングチャートで
ある。

【００３１】図１を参照すると、半導体ウエハ１上には
複数のチップ２と、これらのチップ２をバス構成にして
共通接続した配線３と、ウエハ１上の略中央部に複数の
チップ２を制御するために形成されたテスト専用回路４
とを備えてなり、配線３は２層配線以上の多層構造で構
成されている。

【００３２】このバス構成にして共通接続した配線３
は、複数のチップ２の内部周辺部領域に配置されたパッ
ド７ａと、複数のチップ２を制御するためのテスト専用
回路４の内部周辺部領域に配置された測定パッド７を接
続している。

【００３３】配線３はバス構成であるから、半導体ウエ
ハ中央部に位置するテスト専用回路４の４辺のパッド７
群から直角方向にそれぞれ配設され、かつこれらの配線
３に接続されかつこれらの配線３に直交する配線が、各
チップ２間の配線領域上に配設されて全体のバスが構成
されている。

【００３４】図２を参照すると、複数のチップ２を選択
するためのチップ選択回路５ａと、このチップ選択回路
５ａの出力信号によりオンオフが制御されるスイッチ６
群とを備え、スイッチ６群は半導体チップ２を囲むよう
にその周辺部に沿って配置され、チップ選択回路５ａは
例えばチップ２のコーナー部周辺に配置される。

【００３５】制御信号用配線３ａの一方は、試験装置か
らテスト専用回路４を介して供給されるクロック信号用
配線であり、全てのチップ選択回路５ａのクロック信号
入力端子に接続されている。他方の制御信号用配線３ｂ
は、どのチップを被測定チップとするかを選択するため
に試験装置からテスト専用回路４を介して供給されるデ
ータ用配線である。

【００３６】チップ選択回路５ａの一方の出力配線３ｄ
は、次段に接続されるチップ選択回路５ａのデータ用配
線として接続される。つまり、全チップ選択回路５ａは
シフトレジスタの構成となっている。

【００３７】チップ選択回路５ａの他方の出力のスイッ
チ用配線３ｃは、テスト専用回路４の測定パッド７と各
チップ２のパッド７ａ間に接続されているスイッチ６の
制御端子に接続され、これらのスイッチ６群の入出力端
の一方は被測定チップ２のパッド７ａにそれぞれ接続さ
れ、他方の入出力端子はそれぞれ対応するバスに接続さ
れている。このスイッチ６のオン，オフにより被測定チ
ップ２のテストが出来る構成となっている。

【００３８】図１、図２および図３を併せて参照する
と、図３（ｂ）のタイミングチャートはテスト専用回路
４から送られてきたパターンにより、チップ選択回路５
ａが動作して、各チップの測定が可能となることを示し
ている。

【００３９】まず、半導体ウエハ１上に形成された被測
定チップ２を１チップずつ測定する場合、テスト専用回
路４から１クロック分のデータを１番目のチップ選択回
路５ａに入力する。その時、チップ選択回路５ａは１番
目のクロックの立ち下りのタイミングでパターンを読み
込み、次のクロックの立ち下りのタイミングで出力Ｑ，
ＱＢが変化し、この出力Ｑに制御されて１番目のチップ
のスイッチ６がオン状態となり、１番目のチップが選択
された状態となる。

【００４０】つまり、図３（ｂ）のＡ区間が１番目のチ
ップが選択されテスト可能となった状態のパターンであ
り、このＡ区間の間に、１番目のチップのテストを行
う。

【００４１】次に、チップ選択回路５ａに次のクロック
を入力すると、今まで選択されていた１番目のチップの
スイッチ６はオフとなり、１番目のチップ選択回路５ａ
から転送された出力Ｑ（３ｄ）を２番目のチップ選択回
路５ａは２番目のクロックの立ち下りのタイミングでパ
ターンを読み込み、次のクロックの立ち下りのタイミン
グで出力Ｑ，ＱＢが変化し、この出力Ｑに制御されて２
番目のチップのスイッチ６がオン状態となり、２番目の
チップが選択された状態となる。この時に、２番目のチ
ップのテストを行う。

【００４２】この様に、１クロック分のデータを入力す
ることにより、１番目のチップから最後のチップまで順
番に選択され、このとき試験装置の探針はテスト専用回
路４のパッドに接触されたままであり、この探針を移動
させることなく、各チップのテストが出来るので、テス
ト時間の短縮も出来る。

【００４３】また、任意のチップのみを測定する場合、
クロックを任意のチップ番号分動かせば、つまり出力Ｑ
をその分だけシフトさせてゆけば、任意のチップのみの
測定が出来る。

【００４４】次に、２個ずつチップを測定の場合、テス
ト専用回路４から２クロック分の期間ハイレベルになっ
たデータを１番目のチップ選択回路５ａに供給する。そ
の時、チップ選択回路５ａは１番目のクロックの立ち下
りのタイミングでパターンを読み込み、３クロック目の
立ち下りのタイミングで出力Ｑ，ＱＢが変化し、２番目
のチップ選択回路５ａは２クロック目の立ち下りのタイ
ミングで前段の出力Ｑを読み込み、４クロック目の立ち
下りのタイミングで出力Ｑ，ＱＢが変化する。

【００４５】この出力Ｑに制御されて１番目および２番
目のチップのスイッチ６がそれぞれオン状態となり、１
番目および２番目の２個のチップが選択された状態とな
る。

【００４６】つまり、図３（ｂ）のＢ区間が１番目と２
番目のチップが選択され、同時テストが可能となった状
態のパターンである。

【００４７】同様にチップ選択回路５ａにもう一度次の
２クロックを入力すると、今まで選択されていた１番目
および２番目のチップのスイッチ６はそれぞれオフとな
り、２番目のチップ選択回路５ａから転送された出力Ｑ
（３ｄ）を３番目のチップ選択回路５ａは３番目のクロ
ックの立ち下りのタイミングでパターンを読み込み、５
番目のクロックの立ち下りのタイミングで出力Ｑ，ＱＢ
が変化し、４番目のチップ選択回路５ａは３クロック目
の立ち下りのタイミングで前段の出力Ｑを読み込み、６
クロック目の立ち下りのタイミングで出力Ｑ，ＱＢが変
化する。この出力Ｑに制御されて３番目および４番目の
チップのスイッチ６がそれぞれオン状態となり、３番目
および４番目の２個のチップが選択された状態となる。
この時に、３番目および４番目の番目のチップのテスト
を行う。

【００４８】上述した動作により、２つのチップをグル
ーピングして同時に測定することができ、よりテスト時
間の短縮が可能となる。

【００４９】３個のチップ測定も２個のチップの測定と
同様に、テスト専用回路４から３クロック分のデータを
入力して、３クロック入力すれば、３つのチップをグル
ーピングして同時に測定することができる。

【００５０】例えば、次の様な測定方法を行った場合、
大幅なテスト時間の短縮が可能となる。半導体ウエハー
上の全チップを最初は２グループとしテストを行う。テ
スト結果が不良となったグループのみを再度２グループ
に分けテストを行う。そのテスト結果が不良となったグ
ループのみを再度２グループに分けテストを行う。これ
らを繰り返すことにより、テスト時間の大幅な短縮が可
能となる。

【００５１】次に、一実施の形態の変形例を平面図で示
した図４を参照すると、一実施の形態との相違点は、チ
ップ選択回路５ａをチップ内のコーナー部に、スイッチ
６を各チップ内の周辺領域にパッド群を囲むように、そ
れぞれ配置したものである。

【００５２】それ以外の構成は一実施の形態と同様であ
り、同一の構成要素には同じ符号を付して構成の説明は
省略する。

【００５３】このようにチップ選択回路５ａとスイッチ
６を各チップ内に搭載しても、一実施の形態と同様の効
果が得られる。

【００５４】次に、一実施の形態の他の変形例として、
チップ選択回路５ｂのブロック図を示した図５（ａ）お
よびその真理値表を示した図５（ｂ）を参照すると、こ
のチップ選択回路５ｂはチップ選択回路５ａの変形例で
あり、クロック信号入力端子Ｃと、テスト専用回路４ま
たは前段のチップ選択回路から与えられる制御信号の入
力端子Ｄと、リセット信号入力端子Ｒと、被測定チップ
２を１つ選択するセレクト信号入力端子Ｓ１と、被測定
チップ２を２つ選択するセレクト信号入力端子Ｓ２と、
被測定チップ２の入力端子のみに対応するスイッチ６の
みを制御する信号出力端子ＱＩと、被測定チップ２の出
力端子のみに対応するスイッチ６のみを制御する信号出
力端子ＱＯと、次段のチップ選択回路５ａへの制御信号
出力端子Ｑとをそれぞれ備えたことである。

【００５５】このようなチップ選択回路５ｂの構成にす
ることより、チップ選択回路５ｂの初期設定や入力端子
用スイッチ，出力端子用スイッチの設定が独立して行え
るため、入力端子のみのグルーピングテストや出力端子
のみのグルーピングテストが可能になる。

【００５６】チップ選択回路５ｂを、前述した一実施の
形態およびその変形例におけるチップ選択回路５ａに代
えて用いた場合の動作を図１、図２、図５および図６を
参照しながら説明する。２チップの入力端子のみグルー
ピング測定を行う場合、テスト専用回路４から２クロッ
ク分のデータを１番目のチップ選択回路５ｂに入力す
る。

【００５７】その時、チップ選択回路５ｂの出力Ｑ，Ｑ
Ｂは１クロック目の立ち下りのタイミングででデータＤ
を読み込みハイレベルを出力し、３クロック目の立ち下
りのタイミングでロウレベルへ変化し、この出力Ｑに応
答して１番目のチップのスイッチ６がオン状態となり１
番目のチップが選択された状態となる。

【００５８】もう一度クロックを入力すると、１番目の
チップと２番目のチップのスイッチ６がオン状態とな
り、１番目と２番目のチップが選択された状態となる。

【００５９】この時、セレクタＳ１、Ｓ２にそれぞれ１
レベルと０レベルを入力すると、入力端子用のスイッチ
６のみがオン状態となる。

【００６０】つまり、図６のＤ区間が１番目と２番目の
チップの入力端子のみを選択したことになり、２チップ
の入力端子の同時テストが可能となった状態のパターン
である。

【００６１】次に、前述した一実施の形態における図１
の点線枠部Ａに対する他の変形例を平面図で示した図７
を参照すると、一実施の形態との相違点は、チップ選択
回路５ａを２つ並列に接続したものである。この構成の
回路動作としては、チップ選択回路５ａが１つのものと
同じであるが、チップ選択回路５ａが故障した場合、任
意のチップの選択が不可能となるので、チップ選択回路
５ａを２つ並列にしてチップ選択回路５ａの故障による
任意のチップの選択不可能を防止したものである。

【００６２】また、バス構成の配線３やテスト専用回路
４の故障をなくすために、バス構成の配線は極力太く
し、またテスト専用回路４にも余分な回路は、搭載しな
いようにする。最悪のでも、バス構成の配線やテスト専
用回路の故障を起こした場合は、テスト専用回路４およ
び各被測定チップ２は同一のパッド位置としておくこと
より、従来の方法でのテストに切り換えが可能となる。

【００６３】なお、上述した一実施の形態およびその変
形例ではパッドに接触させて信号の入出力に探針を用い
たものであるが、探針の代わりにパッドに接触させるタ
イプのプローブボード、例えば、バンプタイプのプロー
ブボードでも全て同様に適用出来る。

【００６４】

【発明の効果】上述した本発明の半導体装置およびその
テスト方法は、被測定チップおよびテスト専用チップの
対応するパッド間を、個別配線に代えて、バス構成の共
通配線で接続することと、スイッチ選択手段として、被
測定チップの各パッドとそれぞれ対応するバスを接続す
るスイッチ群とこれらのスイッチ群をオンオフ制御する
少なくとも１つのチップ選択手段とが被測定チップの周
囲にチップを囲むように配置され、被測定チップごとに
配置されたチップ選択手段を、外部の試験装置から制御
することによって任意の被測定チップを選択してテスト
専用チップのパッド群に接続するように構成するので、
第１の効果は、被測定チップの選択を任意に選択するこ
とができ、また任意なグルーピングでテストが可能にな
るということである。これにより、テスト時間の短縮が
出来る。

【００６５】その理由は、今まで１つのチップ毎に良・
不良の判定を行っていたが、グルーピングしてテストす
ることにより、そのグルーピング分テスト時間が短縮さ
れるからである。例えば、１枚の半導体ウエハー上に測
定対象チップが１０００個あり、この全てのチップに対
してＩＤＤテストを行った場合、最高１／１０００時間
となる。

【００６６】第２の効果は、テスト用配線が少なくなっ
たことである。１枚の半導体ウエハーから採取できるチ
ップの個数が増えるので、チップのコストが安く出来る
ようになる。

【００６７】その理由は、テスト用配線がバス構成とな
っているため１枚の半導体ウエハーに占めるテスト用配
線が小さくなるからである。

【００６８】第３の効果は、試験装置が安くできるとい
うことである。このことはチップのコストにも反映され
るようになる。

【００６９】その理由は、各チップのパッドに正確に接
触させるためのの高精度な試験装置が不要になるからで
ある。

【００７０】第４の効果は、探針の寿命が延びるという
ことである。したがって、チップのコストも安くできる
ようになる。

【００７１】その理由は、各チップのパッドに被測定チ
ップ分毎回接触させていた探針が、１回の接触で済むよ
うになるからである。

【図面の簡単な説明】

【図１】本発明の一実施の形態を示す半導体ウエハー全
体の平面図である。

【図２】図１の点線枠部Ａを拡大した平面図である。

【図３】一実施の形態の動作説明用のタイミングチャー
トである。

【図４】図１の点線枠部Ａに対する変形例を示す平面図
である。

【図５】（ａ）図４におけるチップ選択回路５ａを変形
例したチップ選択回路５ｂのブロック図である。（ｂ）チップ選択回路５ｂの真理値表を示す図である。

【図６】チップ選択回路５ｂを用いた時の動作説明用の
タイミングチャートである。

【図７】図１の点線枠部Ａに対する他の変形例を示す平
面図である。

【図８】（ａ）従来の集積回路装置を説明するための半
導体ウエハ全体の平面図である。（ｂ）図８（ａ）のＢ部を拡大した従来の集積回路装置
を示す部分平面図である。

【図９】従来の他の例を示す半導体ウエハー全体の平面
図である。

【符号の説明】

１半導体ウエハー２被測定チップ３配線３ａチップ選択回路クロック用配線３ｂチップ選択回路データ用配線３ｃスイッチ用配線３ｄ次段のチップ選択回路データ用配線４テスト専用回路５ａ，５ｂチップ選択回路６スイッチ７測定パッド７ａパッド８制御信号用パッド９チップ選択回路用集積回路素子１０テスト専用チップ１１マルチプレクサ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/66 H01L 21/822 H01L 27/04 G01R 31/28

Claims

(57)【特許請求の範囲】

【請求項１】被測定チップ群と、前記被測定チップの
入出力パッドと配置状態が互いに等しく形成された入出
力パッドに加えて制御信号用の入出力パッドが形成され
たテスト専用チップと、前記被測定チップ群の各チップ
と前記テスト専用チップとの間の対応するパッドを互い
に接続する接続手段とを備えた半導体ウエハーからな
り、前記テスト専用チップの入出力パッドに、外部から
試験装置の測定用探針を接触させることによって前記テ
スト専用チップを介して前記被測定チップを順次測定す
るようにした半導体装置において、前記テスト専用チップは、前記入出力パッドおよびその
配線のみが配設され、かつ前記被測定チップ群に対して
前記半導体ウエハー上の中心部に１個のみ搭載されるチ
ップであり、前記接続手段は、前記被測定チップ毎にその外部に配置
され、かつ前記テスト専用チップを介して制御信号を受
けて前記被測定チップ群の各チップを順次に選択するチ
ップ選択手段と、前記被測定チップ毎にその外部に、入
出力パッドに対応して複数個配置され、かつ前記被測定
チップおよび前記テスト専用チップの各入出力パッド間
を前記チップ選択手段の出力に応答して共通バスで接続
するスイッチ手段とを備えたことを特徴とする半導体装
置。
【請求項２】前記チップ選択手段の有する出力配線の
うちのデータ用配線は、次段に接続される他のチップ選
択手段のデータ用入力端子に接続されるとともに接続さ
れる全チップ選択手段でシフトレジスタを構成し、前記
出力配線のうちのスイッチ制御用配線は前記スイッチ手
段の制御端子に接続される請求項１記載の半導体装置。
【請求項３】被測定チップ群と、前記被測定チップの
入出力パッドと配置状態が互いに等しく形成された入出
力パッドに加えて制御信号用の入出力パッドが形成され
たテスト専用チップと、前記被測定チップ群の各チップ
と前記テスト専用チップとの間の対応するパッドを互い
に接続する接続手段とを備えた半導体ウエハーからな
り、前記テスト専用チップの入出力パッドに、外部から
試験装置の測定用探針を接触させることによって前記テ
スト専用チップを介して前記被測定チップを順次測定す
るようにした半導体装置において、前記テスト専用チップは、前記入出力パッドおよびその
配線のみが配設され、かつ前記被測定チップ群に対して
前記半導体ウエハー上の中心部に１個のみ搭載されるチ
ップであり、前記接続手段は、前記被測定チップ毎にその内部のコー
ナー部周辺に配置され、かつ前記テスト専用チップを介
して制御信号を受けて前記被測定チップ群の各チップを
順次に選択するチップ選択手段と、前記被測定チップ毎
にその内部の周辺領域の、入出力パッドの外側に沿って
かつ前記入出力パッドに対応して複数個配置され、かつ
前記被測定チップおよび前記テスト専用チップの各入出
力パッド間を前記チップ選択手段の出力に応答して共通
バスで接続するスイッチ手段とを備えたことを特徴とす
る半導体装置。
【請求項４】前記チップ選択手段を２組並列接続で配
置する請求項１または３記載の半導体装置。
【請求項５】前記チップ選択手段が、前記試験装置ま
たは前段の前記チップ選択手段から与えられる制御信号
の入力端子と、リセット信号入力端子と、前記被測定チ
ップ群のうち１つのチップを選択するための第１のセレ
クト信号入力端子と、前記被測定チップ群のうち２つの
チップを選択するための第２のセレクト信号入力端子
と、前記複数個のスイッチ手段のうち前記被測定チップ
の入力端子に対応するスイッチ手段のみを制御する信号
出力端子と、前記複数個のスイッチ手段のうち前記被測
定チップの出力端子に対応するスイッチ手段のみを制御
する信号出力端子と、次段の前記チップ選択手段への制
御信号出力端子と、をそれぞれ備える請求項１記載の半
導体装置。
【請求項６】被測定チップ群と、前記被測定チップの
入出力パッドと配置状態が互いに等しく形成された入出
力パッドに加えて制御信号用の入出力パッドが形成され
たテスト専用チップと、前記被測定チップ群の各チップ
と前記テスト専用チップとの間の対応するパッドを互い
に接続する接続手段とを備えた半導体ウエハーの前記テ
スト専用チップの入出力パッドに、外部から試験装置の
測定用探針を接触させることによって前記テスト専用チ
ップを介して前記被測定チップを順次測定する半導体装
置のテスト方法において、前記テスト専用チップは、前記入出力パッドおよびその
配線のみが配設され、かつ前記被測定チップ群に対して
前記半導体ウエハー上の中心部に１個のみ搭載されるチ
ップであり、前記接続手段は、前記被測定チップ毎にその外部に配置
されて前記被測定チップ群の各チップを順次に選択する
チップ選択手段と、前記被測定チップ毎にその外部に、
入出力パッドに対応して複数個配置され、かつ前記被測
定チップおよび前記テスト専用チップの各入出力パッド
間を前記チップ選択手段の出力に応答して共通バスで接
続するスイッチ手段とを備え、前記スイッチ手段を、前記試験装置から前記テスト専用
チップおよび少なくとも１つの前記チップ選択手段をそ
れぞれ介して制御することにより、任意の前記被測定チ
ップを選択してその入出力パッド群を前記テスト専用チ
ップの入出力パッド群に電気的に順次接続し、前記テス
ト専用チップの入出力パッド群に前記測定用探針を１度
接触させ、かつこの１度の接触状態を１枚の前記半導体
ウェハーの測定終了まで維持したまま前記被測定チップ
全てを順次測定することを特徴とする半導体装置のテス
ト方法。
【請求項７】前記チップ選択手段は、前記試験装置か
ら供給されるクロック信号の少なくとも１クロック期間
は論理レベルのアクティブレベルを維持する前記制御信
号が供給され、前記クロック信号に同期化された前記制
御信号が前記アクティブレベルとなる期間に対応して前
記スイッチ手段を制御するものであり、前記制御信号を
複数クロック期間前記アクティブレベルにして前記スイ
ッチ手段の複数組を１つのグループとして選択し、これ
ら選択されたグループ内の前記被測定チップの全てを同
時に測定する請求項６記載の半導体装置のテスト方法。